CN111092121A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN111092121A CN111092121A CN201811243838.8A CN201811243838A CN111092121A CN 111092121 A CN111092121 A CN 111092121A CN 201811243838 A CN201811243838 A CN 201811243838A CN 111092121 A CN111092121 A CN 111092121A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain region
- channel layer
- tunneling
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000005641 tunneling Effects 0.000 claims abstract description 120
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 63
- 150000002500 ions Chemical class 0.000 claims description 45
- 238000005468 ion implantation Methods 0.000 claims description 22
- -1 silicon ions Chemical class 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910001449 indium ion Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体器件的形成方法,包括:提供鳍部、沟道层和栅极结构,沟道层形成于鳍部顶部,栅极结构形成于沟道层顶部;刻蚀栅极结构两侧的部分沟道层,以形成位于余下沟道层一侧的漏区凹槽;在余下沟道层靠近漏区凹槽一侧的内部或者侧壁上形成隧穿层;和在漏区凹槽中形成漏区。形成隧穿层后,施加较小的电压,即可产生目标强度的沟道电流,提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体器件及其形成 方法。
背景技术
随着半导体器件结构尺寸的不断减小,短沟道效应成为制约半导 体器件功能提高的障碍。人们不断改进结构的分布,以及选择特殊的 材料。如目前采用绝缘体上硅(SOI)形成沟道,减少了半导体器件 的漏电。或者选用特殊的沟道材料提高沟道电子迁移率。
随着半导体器件尺寸的进一步减小,要达到预期强度的沟道电流, 需要增加电压,但是增大电压又会带来其他的问题。
因此,现有技术亟须一种施加较小电压就可产生一定强度沟道电 流的半导体器件。
发明内容
本发明实施例公开了一种半导体器件的形成方法,漏区和沟道层 之间形成有隧穿层,当漏区电压增大到一定值时,发生隧穿,沟道电 流迅速增大。
本发明提供了一种半导体器件,包括:鳍部、沟道层和栅极结构, 沟道层设置于鳍部顶部,栅极结构设置于沟道层的顶部;源区和漏区, 源区和漏区分别设置于栅极结构两侧的沟道层内;和隧穿层,隧穿层 形成于栅极结构下方沟道层的内部或侧壁,且靠近漏区一侧。
根据本发明的一个方面,当隧穿层形成于栅极结构下方沟道层的 内部时,隧穿层与漏区相邻。
根据本发明的一个方面,隧穿层覆盖漏区临近沟道层一侧的侧壁。
根据本发明的一个方面,隧穿层的厚度尺寸范围为2nm~5nm。
根据本发明的一个方面,隧穿层中包括硅离子和铟离子,或者硅 离子和砷离子。
根据本发明的一个方面,隧穿层中还包括碳离子。
根据本发明的一个方面,隧穿层中离子浓度范围为3×1014/cm2~3 ×1015/cm2。
根据本发明的一个方面,漏区的材料包括GaAsSb、GaAsN、 GaAsIn中的一种或多种。
根据本发明的一个方面,漏区的材料中还包括磷离子。
根据本发明的一个方面,漏区和鳍部之间设置有材料层,材料层 和漏区的材料中至少存在一种相同的元素。
根据本发明的一个方面,沟道层的材料包括SiC、GaN、InGaP、 InP、GaAs中的一种或多种。
相应的,本发明还公开了一种半导体器件的形成方法,包括:提 供鳍部、沟道层和栅极结构,沟道层形成于鳍部顶部,栅极结构形成 于沟道层顶部;刻蚀栅极结构两侧的部分沟道层,以形成位于余下沟 道层一侧的漏区凹槽;在余下沟道层靠近漏区凹槽一侧的内部或者侧 壁上形成隧穿层;和在漏区凹槽中形成漏区。
根据本发明的一个方面,隧穿层形成于漏区凹槽临近沟道的内壁 中。
根据本发明的一个方面,当隧穿层形成于余下沟道层内部时,隧 穿层与漏区凹槽相邻。
根据本发明的一个方面,形成隧穿层的工艺步骤包括:对余下沟 道层临近漏区凹槽一侧的侧壁进行离子注入。
根据本发明的一个方面,对漏区凹槽的内壁注入的离子包括硅离 子和铟离子,或者包括硅离子和砷离子。
根据本发明的一个方面,对漏区凹槽的内壁注入的离子还包括碳 离子。
根据本发明的一个方面,离子注入工艺的条件包括:工艺的能量 范围为3Kev~5Kev,离子注入的方向与栅极结构侧壁之间的夹角为θ, 5°≤θ≤20°,离子注入后,隧穿层中的离子浓度范围为3× 1014/cm2~3×1015/cm2。
根据本发明的一个方面,形成的隧穿层的厚度尺寸为l,范围为 2nm≤l≤5nm。
根据本发明的一个方面,当隧穿层形成于余下沟道层侧壁上时, 隧穿层覆盖余下沟道层临近漏区凹槽一侧的侧壁。
根据本发明的一个方面,当隧穿层形成于余下沟道层侧壁上时, 形成隧穿层的工艺步骤包括:在余下沟道层临近漏区凹槽一侧的侧壁 上形成介质层;和对介质层进行离子注入,以形成隧穿层。
根据本发明的一个方面,形成沟道层的材料包括SiC、GaN、InGaP、 InP、GaAs中的一种或多种。
根据本发明的一个方面,形成漏区凹槽后,漏区凹槽的底部未暴 露鳍部。
根据本发明的一个方面,形成漏区的材料包括GaAsSb、GaAsN、 GaAsIn中的一种或多种。
根据本发明的一个方面,形成漏区的材料中还包括磷离子。
与现有的技术方案相比,本发明的技术方案具备以下优点:
半导体器件中包括隧穿层,隧穿层形成于栅极结构下方沟道层的 内部或侧壁,且靠近漏区一侧。在漏区和沟道之间形成隧穿层后,后 续施加电压时,能够提高漏区的电场强度,较小的漏区电压即可发生 隧穿,从而较快产生隧穿电流。因此在较小的工作电压下,沟道电流 强度可以达到预期的电流强度,提高了半导体器件的性能。
进一步的,半导体器件中,隧穿层覆盖漏区临近沟道层一侧的侧 壁。沟道层与漏区相邻一侧的整个侧壁被隧穿层覆盖,能够进一步提 高漏区场强,进而进一步提高沟道层中电流的强度。
相应的,在本发明公开的半导体器件的形成方法中,形成漏区凹 槽后,在余下沟道层靠近漏区凹槽一侧的内部或者侧壁上形成隧穿层。 形成隧穿层后,后续施加电压时,能够提高漏区的电场强度,较小的 漏区电压即可发生隧穿,从而较快产生隧穿电流。因此在较小的工作 电压下,沟道电流强度可以达到预期的电流强度,提高了半导体器件 的性能。
进一步的,当隧穿层形成于余下沟道层侧壁上时,隧穿层覆盖余 下沟道层临近漏区凹槽一侧的侧壁。隧穿层覆盖沟道层临近漏区凹槽 一侧的侧壁,能够进一步提高漏区场强,进而进一步提高沟道层中电 流的强度。
进一步的,形成漏区凹槽后,漏区凹槽的底部未暴露鳍部。后续 漏区的材料和沟道层材料存在有相同的离子类型,漏区凹槽底部保留 部分沟道区,便于后续漏区材料的生长。
附图说明
图1是根据本发明实施例半导体器件的侧视图;
图2-图6是根据本发明的一个实施例的半导体器件的形成过程 的结构示意图。
具体实施方式
如前所述,现有的半导体器件在工作时,较低电压下,沟道电流 不能够达到预期值,较高的电压又容易发生漏电。
经研究发现,造成上述问题的原因为:半导体器件尺寸的减小, 沟道变得更窄,施加较大电压后,容易漏电,且沟道电流不能够达到 预期的数值。
为了解决该问题,本发明提供了一种半导体器件,在漏区和沟道 之间形成隧穿层。特定离子构成的隧穿层在受到较小电压时,漏区电 场强度发生变化,能够产生隧穿电流,提高了沟道电流的强度。
现在将参照附图来详细描述本发明的各种示例性实施例。应理解, 除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布 置、数字表达式和数值不应被理解为对本发明范围的限制。
此外,应当理解,为了便于描述,附图中所示出的各个部件的尺 寸并不必然按照实际的比例关系绘制,例如某些层的厚度或宽度可以 相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的,在任何意义上都不 作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详 细讨论,但在适用这些技术、方法和装置情况下,这些技术、方法和 装置应当被视为本说明书的一部分。
应注意,相似的标号和字母在下面的附图中表示类似项,因此, 一旦某一项在一个附图中被定义或说明,则在随后的附图的说明中将 不需要对其进行进一步讨论。
图1为根据本发明实施例半导体器件的侧视图。图2-图6均为图1 沿着A-A’方向截得的截面结构示意图。
请参考图2,鳍部100顶部形成有沟道层110,沟道层110的顶部 形成有栅极结构120。
鳍部100是位于半导体衬底(未示出)上的凸起。鳍部100的材料 为以下所提到的材料中的至少一种:多晶硅、绝缘体上硅(SOI)、绝缘 体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗 化硅(SiGeOI)等。在本发明实施例中,鳍部100的材料为多晶硅。且 鳍部100内还可以包含有其他结构,如:金属插塞、金属连接层、介电 层等结构,或者还包含有这些结构组成的其他半导体器件,在这里并不 做具体限制。
沟道层110用于后续形成沟道,并且在内部形成源/漏区凹槽。形成 沟道层110的材料除了选择第四主族元素外,还可以选择Ⅲ-Ⅴ族元素进 行组合。选取选择Ⅲ-Ⅴ族元素能够提高沟道层电子迁移率,提高半导 体器件的性能。沟道层110的材料包括:SiC、GaN、InGaP、InP、GaAs 中的一种或多种。具体的,在本发明实施例中,沟道层110的材料为 GaN。
栅极结构120后续用于控制电路的开与关。栅极结构120可以是 多晶硅栅极结构、伪栅结构或者金属栅极结构。具体的,在本发明实 施例中,栅极结构120为金属栅极结构。
请参考图3,刻蚀部分沟道层110,以形成凹槽。
刻蚀形成的凹槽位于栅极结构120两侧的沟道层110中。位于漏 区凹槽130和源区凹槽140之间,且与栅极结构120下方对应的区域 为沟道。
需要说明的是,在本发明的其他实施例中,可以先形成漏区凹槽, 然后再形成漏区,之后再刻蚀沟道层110形成源区凹槽,再形成源区。 明显的,在本发明的另一个实施例中,还可以先形成源区凹槽,然后 形成源区,然后再刻蚀沟道层110,以形成漏区凹槽,再形成漏区。 在这里并不做具体限制。
形成源/漏区凹槽用于后续在其内部形成源/漏区。在本发明实施 例中,由于后续的漏区与沟道层110的材料中具有相同的元素,因此 为了容易且便利地形成漏区,漏区凹槽130的底部仍然为部分沟道层 110,即漏区凹槽130的底部未暴露鳍部100。而对源区凹槽140的 底部不作具体限制。在本发明实施例中,为了便于工艺的实施,源区 凹槽140和漏区凹槽130同时形成,且两者的底部均为沟道层110 的一部分。
请参考图4,对沟道层110临近漏区凹槽130一侧的侧壁进行离 子注入。
离子注入的目的用于形成隧穿层150。
为了实现载流子的隧穿效果,在本发明实施例中,离子注入的离 子类型包括硅(Si)离子和铟(In)离子,或者包括硅(Si)离子和 砷(As)离子。在本发明的其他实施例中,离子注入的离子还包括碳 (C)离子。
需要说明的是,在本发明的其他实施例中,沟道层110的材料还 可以为其他材料,而隧穿层150中的离子类型也可以为其他类型。只 要在施加较小电压下,满足发生隧穿的条件即可。
离子注入的工艺条件包括:工艺的能量范围为3Kev~5Kev(能量 范围为大于等于3Kev,小于等于5Kev,即范围包括端点数值,下文 的范围表述与此处的意义相同),离子注入的方向与栅极结构120 侧壁之间的夹角为θ,5°≤θ≤20°。具体的,在本发明实施例中,离子注入的能量为3Kev,离子注入方向与栅极结构120侧壁之间的 夹角θ=10°。在本发明的另一个实施例中,离子注入的能量为5Kev, 离子注入方向与栅极结构120侧壁之间的夹角θ=15°。
形成的隧穿层150中离子浓度范围为3×1014/cm2~3×1015/cm2。 具体的,在本发明实施例中,隧穿层150中离子浓度为3×1014/cm2。 在本发明的另一个实施例中,隧穿层150中离子浓度为3×1015/cm2。 在本发明的另一个实施例中,隧穿层150中离子浓度为9×1014/cm2。
在本发明的实施例中,隧穿层150形成于沟道层110临近漏区凹 槽130一侧的内壁中,且与漏区凹槽130相邻。形成隧穿层150后, 漏区的耗尽层被压缩变窄,当后续施加电压时,漏区的电场强度提高, 当电压达到一定值后,能够迅速产生隧穿电流,增大了沟道层载流子 迁移速率,使得沟道层电流强度达到预期的值,提高半导体器件的性 能。而且,由于漏区场强提高,在漏区施加较小的电压即可发生隧穿。
当沟道层110临近漏区凹槽130一侧的部分侧壁中形成隧穿层 150,即可实现上述作用,提高半导体器件的性能。具体的,在本发 明实施例中,沟道层110临近漏区凹槽130一侧的侧壁全部为隧穿层 150。这样设计能够进一步增大沟道层的电流强度。
需要说明的是,在本发明的其他实施例中,隧穿层150还可以形 成于余下沟道层110的内部,但隧穿层150要靠近漏区凹槽一侧。即 形成隧穿层150的离子分布在余下沟道层110的内部。
隧穿层150的厚度尺寸为l,2nm≤l≤5nm。如果太厚,后续的 沟道会更窄,短沟道层效应比较明显,容易发生漏电,影响沟道正常 的功能。具体的,在本发明实施例中,隧穿层150的厚度l=3nm。 在本发明的另一个实施例中,隧穿层150的厚度l=4nm。
需要说明的是,进行离子注入后,漏区凹槽130的部分底部也会 被离子注入,或者漏区凹槽130的其他部分内壁也会有部分离子被注 入,但并不影响隧穿层150实现相应的功能。如在本发明的一个实施 例中,漏区凹槽130的部分底部也被离子注入。同时,在本发明的其 他实施例中,由于离子注入工艺的影响,隧穿层150中离子浓度也会 不均匀,如在不同的工艺下,隧穿层150中的离子浓度从沟道层110 内部到临近漏区凹槽130一侧的侧壁具有浓度梯度,但同样可以产生 隧穿电流,提高半导体器件的性能,在这里并不做具体限制。
在这里,需要说明的是,在本发明的其他实施例中,还可以使用 热扩散的工艺掺杂相应的离子,进而形成隧穿层150,在这里并不做 具体限制。
另外,在本发明的一个实施例中,隧穿层150形成于余下沟道层 110临近漏区凹槽130的侧壁上,即隧穿层150形成于漏区凹槽130 和沟道层之间。如在本发明的一个实施例中,隧穿层150覆盖余下沟 道层110临近漏区凹槽130的侧壁,其形成的工艺步骤包括:在余下 沟道层110临近漏区凹槽130一侧的侧壁上形成介质层(未示出), 然后向介质层中进行离子注入,进而形成隧穿层150。
请参考图5,形成漏区131。
在本发明实施例中,由于源/漏区的材料不同,因此形成漏区131 时需要将源区凹槽覆盖。在本发明实施例中,在源区凹槽上方形成第 一掩膜层160,以覆盖源区凹槽,而暴露所述漏区凹槽。
形成漏区131的材料包括GaAsSb、GaAsN、GaAsIn中的一种或 多种。形成漏区131的工艺包括外延生长工艺。如前所述,由于沟道 层110的材料GaN,且漏区凹槽底部为部分沟道层110。所以漏区 131的材料也多为由Ⅲ-Ⅴ族元素组成的材料,这样的材料选择使形成的漏区131的材料和漏区131底部沟道层110的材料中至少存在一种相 同的元素,能够使得漏区131更容易地生长。具体的,在本发明实施例 中,漏区131的材料为GaAsN。
需要说明的是,在本发明的其他实施例中,漏区131的材料中还 可以包括磷(P)离子。
请参考图6,形成源区141。
在本发明实施例中,形成源区141的工艺步骤包括:在形成漏区131 后,需要继续形成第一掩膜层160,以覆盖漏区131。然后在第一掩膜 层160上方形成光阻层(未示出),以暴露与源区凹槽相对应的区域, 再刻蚀第一掩膜层160,以暴露源区凹槽。然后在源区凹槽中形成源区 141。
形成源区141的材料包括Si、Ge中的一种或者两种组合。具体的, 在本发明实施例中,源区141的材料为SiGe。
同样的,形成源区141的工艺包括外延生长工艺。
如前所述,在本发明的其他实施例中,源区141可以在形成隧穿层 150之前就形成,即先形成源区141,在形成漏区131。
综上所述,本发明的实施例公开的半导体器件的形成方法,在漏 区和沟道层之间形成有隧穿层。施加较小的电压后,即可发生隧穿, 较快产生隧穿电流,提高了半导体器件的性能。
相应的,请继续参考图6,本发明实施例还公开了一种半导体器 件,包括鳍部100、沟道层110、源区141、漏区131和隧穿层150。
鳍部100是位于半导体衬底(未示出)上的凸起。鳍部100的材料 为以下所提到的材料中的至少一种:多晶硅、绝缘体上硅(SOI)、绝缘 体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)及绝缘体上锗 化硅(SiGeOI)等。在本发明实施例中,鳍部100的材料为多晶硅。且 鳍部100内还可以包含有其他结构,如:金属插塞、金属连接层、介电 层等结构,或者还包含有这些结构组成的其他半导体器件,在这里并不 做具体限制。
源区141和漏区131设置于沟道层110中。漏区131的材料包括 GaAsSb、GaAsN、GaAsIn中的一种或多种。在本发明实施例中,漏 区131的材料为GaAsN。在本发明的其他实施例中,漏区131的材料 中还包括有磷(P)离子。
在本发明实施例中,漏区131和鳍部100之间设置有一材料层(未 示出),这一材料层和漏区131的材料中至少存在一种相同的元素。 事实上,在本发明实施例中,该材料层的材料和沟道层110的材料相 同。由于沟道层110的材料中含有Ga离子,所以材料为GaAsN的漏区131更容易在该材料层上方形成并生长。
源区141的材料包括Si、Ge中的一种或者两种组合。具体的, 在本发明实施例中,源区141的材料为SiGe。
沟道层110位于鳍部100顶部,且形成于源区141和漏区131之间。 沟道层110的材料包括SiC、GaN、InGaP、InP、GaAs中的一种或多 种。具体的,在本发明实施例中,沟道层110的材料为GaN。选取选 择Ⅲ-Ⅴ族元素的材料能够提高沟道层110电子迁移率,提高半导体器件 的性能。
隧穿层150形成于栅极结构120下方沟道层110的内部或侧壁, 且靠近漏区131一侧。形成隧穿层150后,漏区131的耗尽层被压缩 变窄,当后续施加电压时,漏区131的电场强度提高,当电压达到一 定值后,迅速产生隧穿电流,增大了沟道层载流子的迁移速率,使得 沟道层电流强度达到预期的值,提高半导体器件的性能。而且,由于 漏区131场强提高,在漏区施加较小的电压即可发生隧穿。
在本发明的实施例中,当隧穿层150形成于栅极结构120下方沟 道层110的内部时,隧穿层150与漏区131相邻。具体的,在本发明 实施例中,沟道层110与漏区131相邻一侧的侧壁全部为隧穿层150。 这种设计能够进一步提高沟道层110的电流强度,进一步提高半导体 器件的性能。
在本发明的另一个实施例中,隧穿层150覆盖漏区131临近沟道 层110一侧的侧壁。即隧穿层150形成于沟道层110和漏区131之间。
隧穿层150的厚度尺寸为l,l的范围为2nm≤l≤5nm。如果太厚, 会使得沟道层110变窄,影响沟道层110正常的功能。具体的,在本 发明实施例中,隧穿层150的厚度l=3nm。在本发明的另一个实施 例中,隧穿层150的厚度l=4nm。
隧穿层150中包括硅(Si)离子和铟(In)离子,或者硅(Si) 离子和砷(As)离子。具体的,在本发明实施例中,隧穿层150中包 括硅(Si)离子和铟(In)离子。在本发明的其他实施例中,隧穿层 150中还包括有碳(C)离子。
隧穿层150中离子浓度范围为3×1014/cm2~3×1015/cm2。具体的, 在本发明实施例中,隧穿层150中离子浓度为3×1014/cm2。在本发明 的另一个实施例中,隧穿层150中离子浓度为3×1015/cm2。在本发明 的又一个实施例中,隧穿层150中离子浓度为9×1014/cm2。
需要说明的是,在本发明的其他实施例中,隧穿层150中的离子浓 度并不是均匀的,但并不影响隧穿层150功能的实现。如隧穿层150 中的离子浓度从沟道层110内部到临近漏区凹槽130一侧的侧壁具有 浓度梯度,但同样可以产生隧穿电流,提高半导体器件的性能,在这 里并不做具体限制。
本发明实施例还包括栅极结构120。栅极结构120用于控制电路的 开与关。栅极结构120设置于沟道层110的顶部。
综上所述,本发明实施例提供的半导体器件,在漏区和沟道层之间 设置有隧穿层。在后续施加较小电压时,即可发生隧穿,较快产生隧穿 电流,使沟道层电流强度达到预期值,提高了半导体器件的性能。
至此,已经详细描述了本发明。为了避免遮蔽本发明的构思,没有 描述本领域所公知的一些细节。本领域技术人员根据上面的描述,完全 可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明, 但是本领域的技术人员应该理解,以上示例仅是为了进行说明,而不 是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离 本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范 围由所附权利要求来限定。
Claims (24)
1.一种半导体器件,其特征在于,包括:
鳍部、沟道层和栅极结构,所述沟道层设置于所述鳍部顶部,所述栅极结构设置于所述沟道层的顶部;
源区和漏区,所述源区和所述漏区分别设置于所述栅极结构两侧的所述沟道层内;和
隧穿层,所述隧穿层形成于所述栅极结构下方所述沟道层的内部或侧壁,且靠近所述漏区一侧。
2.根据权利要求1所述的半导体器件,其特征在于,当所述隧穿层形成于所述栅极结构下方所述沟道层的内部时,所述隧穿层与所述漏区相邻。
3.根据权利要求1所述的半导体器件,其特征在于,所述隧穿层覆盖所述漏区临近所述沟道层一侧的侧壁。
4.根据权利要求1所述的半导体器件,其特征在于,所述隧穿层的厚度尺寸范围为2nm~5nm。
5.根据权利要求1所述的半导体器件,其特征在于,所述隧穿层中包括硅离子和铟离子,或者包括硅离子和砷离子。
6.根据权利要求5所述的半导体器件,其特征在于,所述隧穿层中还包括碳离子。
7.根据权利要求6所述的半导体器件,其特征在于,所述隧穿层中离子浓度范围为3×1014/cm2~3×1015/cm2。
8.根据权利要求1所述的半导体器件,其特征在于,所述漏区的材料包括GaAsSb、GaAsN、GaAsIn中的一种或多种。
9.根据权利要求8所述的半导体器件,其特征在于,所述漏区的材料中还包括磷离子。
10.根据权利要求8所述的半导体器件,其特征在于,所述漏区和所述鳍部之间设置有材料层,所述材料层和所述漏区的材料中至少存在一种相同的元素。
11.根据权利要求1所述的半导体器件,其特征在于,所述沟道层的材料包括SiC、GaN、InGaP、InP、GaAs中的一种或多种。
12.一种半导体器件的形成方法,其特征在于,包括:
提供鳍部、沟道层和栅极结构,所述沟道层形成于所述鳍部顶部,所述栅极结构形成于所述沟道层顶部;
刻蚀所述栅极结构两侧的部分所述沟道层,以形成位于余下所述沟道层一侧的漏区凹槽;
在余下所述沟道层靠近所述漏区凹槽一侧的内部或者侧壁上形成隧穿层;和
在所述漏区凹槽中形成漏区。
13.根据权利要求12所述的半导体器件的形成方法,其特征在于,当所述隧穿层形成于余下所述沟道层内部时,所述隧穿层与所述漏区凹槽相邻。
14.根据权利要求13所述的半导体器件的形成方法,其特征在于,形成所述隧穿层的工艺步骤包括:对余下所述沟道层临近所述漏区凹槽一侧的侧壁进行离子注入。
15.根据权利要求14所述的半导体器件的形成方法,其特征在于,所述离子注入的离子包括硅离子和铟离子,或者包括硅离子和砷离子。
16.根据权利要求15所述的半导体器件的形成方法,其特征在于,所述离子注入的离子还包括碳离子。
17.根据权利要求15所述的半导体器件的形成方法,其特征在于,所述离子注入的工艺条件包括:工艺的能量范围为3Kev~5Kev,所述离子注入的方向与所述栅极结构侧壁之间的夹角为θ,5°≤θ≤20°,离子注入后,所述隧穿层中的离子浓度范围为3×1014/cm2~3×1015/cm2。
18.根据权利要求12所述的半导体器件的形成方法,其特征在于,形成的所述隧穿层的厚度尺寸为l,2nm≤l≤5nm。
19.根据权利要求12所述的半导体器件的形成方法,其特征在于,当所述隧穿层形成于余下所述沟道层侧壁上时,所述隧穿层覆盖余下所述沟道层临近所述漏区凹槽一侧的侧壁。
20.根据权利要求19所述的半导体器件的形成方法,其特征在于,当所述隧穿层形成于余下所述沟道层侧壁上时,形成所述隧穿层的工艺步骤包括:
在余下所述沟道层临近所述漏区凹槽一侧的侧壁上形成介质层;和
对所述介质层进行离子注入,以形成所述隧穿层。
21.根据权利要求12所述的半导体器件的形成方法,其特征在于,形成所述沟道层的材料包括SiC、GaN、InGaP、InP、GaAs中的一种或多种。
22.根据权利要求12所述的半导体器件的形成方法,其特征在于,所述漏区凹槽的底部未暴露所述鳍部。
23.根据权利要求12所述的半导体器件的形成方法,其特征在于,形成所述漏区的材料包括GaAsSb、GaAsN、GaAsIn中的一种或多种。
24.根据权利要求23所述的半导体器件的形成方法,其特征在于,形成所述漏区的材料中还包括磷离子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811243838.8A CN111092121B (zh) | 2018-10-24 | 2018-10-24 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811243838.8A CN111092121B (zh) | 2018-10-24 | 2018-10-24 | 半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111092121A true CN111092121A (zh) | 2020-05-01 |
CN111092121B CN111092121B (zh) | 2023-08-18 |
Family
ID=70391604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811243838.8A Active CN111092121B (zh) | 2018-10-24 | 2018-10-24 | 半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111092121B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040201063A1 (en) * | 2003-04-10 | 2004-10-14 | Koichi Fukuda | Semiconductor device and method of fabricating same |
JP2006080548A (ja) * | 1994-11-24 | 2006-03-23 | Denso Corp | 半導体装置 |
CN106504989A (zh) * | 2015-09-07 | 2017-03-15 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
CN106558609A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
-
2018
- 2018-10-24 CN CN201811243838.8A patent/CN111092121B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006080548A (ja) * | 1994-11-24 | 2006-03-23 | Denso Corp | 半導体装置 |
US20040201063A1 (en) * | 2003-04-10 | 2004-10-14 | Koichi Fukuda | Semiconductor device and method of fabricating same |
CN106504989A (zh) * | 2015-09-07 | 2017-03-15 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
CN106558609A (zh) * | 2015-09-24 | 2017-04-05 | 中国科学院微电子研究所 | 隧穿场效应晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111092121B (zh) | 2023-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9209277B2 (en) | Manufacturing methods for laterally diffused metal oxide semiconductor devices | |
CN104106129B (zh) | 半导体装置和半导体装置的制造方法 | |
US20150123166A1 (en) | Methods of forming finfet devices with alternative channel materials | |
US11677028B2 (en) | PMOS FinFET | |
CN112825327B (zh) | 半导体结构及其形成方法 | |
US20160276476A1 (en) | Ldmos device and fabrication method thereof | |
CN106558614B (zh) | 半导体结构及其形成方法 | |
JP6175411B2 (ja) | 半導体装置 | |
US10475884B2 (en) | Tunnel field-effect transistor and fabrication method thereof | |
CN111092121B (zh) | 半导体器件及其形成方法 | |
US9419103B2 (en) | Stress modulation in field effect transistors in reducing contact resistance and increasing charge carrier mobility | |
WO2019196700A1 (zh) | 碳化硅功率器件终端结构的制造方法 | |
US10096551B2 (en) | Electronic component of integrated circuitry and a method of forming a conductive via to a region of semiconductor material | |
KR101834660B1 (ko) | 수직 터널링 전계효과 트랜지스터 및 이의 제조방법 | |
JPH0548117A (ja) | 静電誘導半導体装置 | |
JP2013145882A (ja) | インプラントフリー量子井戸トランジスタ、そのようなインプラントフリー量子井戸トランジスタの作製方法、およびそのようなインプラントフリー量子井戸トランジスタの使用 | |
JPH0249465A (ja) | 化合物半導体装置、および素子分離帯の製造方法 | |
US9553143B2 (en) | Semiconductor device and method for fabricating the same | |
JP2626220B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
CN114823841A (zh) | 半导体结构及其形成方法 | |
US20210013316A1 (en) | Tunnel field-effect transistor and method for designing same | |
CN107026192B (zh) | 半导体装置的制造方法 | |
US20230246027A1 (en) | Vertical fin-based field effect transistor (finfet) with neutralized fin tips | |
CN115621120B (zh) | 半导体结构及其制备方法 | |
US11869982B2 (en) | Single sided channel mesa power junction field effect transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |