CN110730558A - 印刷电路板及通信设备 - Google Patents
印刷电路板及通信设备 Download PDFInfo
- Publication number
- CN110730558A CN110730558A CN201910864686.1A CN201910864686A CN110730558A CN 110730558 A CN110730558 A CN 110730558A CN 201910864686 A CN201910864686 A CN 201910864686A CN 110730558 A CN110730558 A CN 110730558A
- Authority
- CN
- China
- Prior art keywords
- hole
- crimping
- printed circuit
- circuit board
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 15
- 238000002788 crimping Methods 0.000 claims abstract description 200
- 229910052751 metal Inorganic materials 0.000 claims description 118
- 239000002184 metal Substances 0.000 claims description 118
- 238000007747 plating Methods 0.000 claims description 112
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000003780 insertion Methods 0.000 claims description 10
- 230000037431 insertion Effects 0.000 claims description 10
- 238000006073 displacement reaction Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 148
- 238000013461 design Methods 0.000 description 29
- 238000004088 simulation Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 230000005672 electromagnetic field Effects 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 101000650621 Homo sapiens Septin-1 Proteins 0.000 description 8
- 101000654668 Homo sapiens Septin-2 Proteins 0.000 description 8
- 102100027698 Septin-1 Human genes 0.000 description 8
- 238000005553 drilling Methods 0.000 description 8
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003801 milling Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10128—Display
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请实施例提供了一种印刷电路板及通信设备,涉及电路板技术领域,用于解决相邻的两对信号压接孔之间仍存在较严重的信号串扰的问题。该印刷电路板包括连接器插接区,连接器插接区内设置有多行压接孔,每行压接孔包括至少两对信号压接孔,每对信号压接孔包括两个信号压接孔;沿压接孔的行排列方向,每对信号压接孔的两侧各设置有至少一个接地压接孔,接地压接孔的深度大于或等于信号压接孔的深度,所述接地压接孔包括主孔和位于主孔至少一侧的屏蔽部件,主孔的部分侧壁为屏蔽部件的侧壁的一部分;主孔与屏蔽部件在第一方向上的长度之和大于信号压接孔在第一方向上的长度。所述通信设备包括上述印刷电路板和与其配合的连接器。
Description
技术领域
本申请实施例涉及电路板技术领域,尤其涉及一种印刷电路板及通信设备。
背景技术
印刷电路板(Printed Circuit Board,简称为PCB)是电子设备中重要的电子部件,是电子元器件的电气连接的载体,例如,在通信设备中,通常需要设置多个互连的印刷电路板。在一种常见的多个印刷电路板互连方式中,如图1所示,将其中一个印刷电路板作为背板10,其余印刷电路板作为子板30,背板10和子板30之间通过连接器20连接。
背板10和子板30均设有与连接器20连接的信号压接孔和接地压接孔,连接器20中信号压接针插装在在信号压接孔内,接地压接针插装在接地压接孔内,通过连接器20可将背板10和子板30互连。背板10上或子板30上的信号压接孔和接地压接孔布置方式如图2所示,其中,接地压接孔50位于每对信号压接孔40的两侧。当背板10和子板30之间通过连接器20传递信号时,利用接地压接孔50来屏蔽相邻的两对信号压接孔40之间的电磁场,从而降低相邻的两对信号压接孔40之间信号串扰。
然而,随着通信设备的信号通道速率和密度的不断提升,相邻的两对信号压接孔40之间的距离不断接近、减小,导致采用上述接地压接孔50难以获得理想的电磁屏蔽效果,进而导致相邻的两对信号压接孔40之间仍存在较严重的信号串扰。
发明内容
本申请实施例提供了一种印刷电路板及通信设备,用于降低相邻的两对信号压接孔之间的信号串扰。
本申请实施例第一方面提供一种印刷电路板,包括连接器插接区,所述连接器插接区内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔,每对信号压接孔包括两个信号压接孔;沿压接孔的行排列方向,每对所述信号压接孔的两侧各设置有至少一个接地压接孔,所述接地压接孔的深度大于或等于所述信号压接孔的深度,所述接地压接孔包括主孔和位于所述主孔至少一侧的屏蔽部件,所述主孔的部分侧壁为所述屏蔽部件的侧壁的一部分;所述主孔与所述屏蔽部件在第一方向上的长度之和大于信号压接孔在第一方向上的长度,所述第一方向为与所述压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。
本申请实施例第一方面提供的印刷电路板中,通过在每对信号压接孔的两侧设置接地压接孔,接地压接孔包括主孔和屏蔽部件,主孔的部分侧壁为屏蔽部件的侧壁的一部分,使得接地压接孔的有效屏蔽区至少包括主孔和屏蔽部件,且主孔与屏蔽部件在第一方向上的长度之和大于信号压接孔在第一方向上的长度,因此,与相关设计中仅有一个主孔的接地压接孔设计方案相比,显著增加了接地压接孔的有效屏蔽范围,使得当相邻的两对信号压接孔内插设有连接器的信号压接针且有信号通过时,利用该接地压接孔可以屏蔽相邻的两对信号压接孔之间的电磁场,同时也可以改变电磁场的形状和电磁场线的分布,从而可以降低相邻的两对信号压接孔之间的信号串扰。
在一种可能的实现方式中,所述主孔的内侧面设置有第一金属镀层。采用这样的设计,一方面,可以使印刷电路板中的各导电层电性互连,提高接地效果;另一方面,利用想接触的第一金属镀层和屏蔽部件可以进一步增强屏蔽效果。
在一种可能的实现方式中,所述屏蔽部件包括设置于所述印刷电路板中的附属孔,所述主孔的部分侧壁为所述附属孔的侧壁的第一部分,所述附属孔的侧壁中除了所述第一部分的其他部分的内侧面设置有第二金属镀层。
采用这样的设计,利用第二金属镀层可以进一步提高屏蔽效果,降低相邻的两对信号压接孔之间的信号串扰。
在一种可能的实现方式中,所述附属孔的孔内填充有树脂或绿油。采用这样的设计,一方面,可以保证印刷电路板的表面保持平整;另一方面,利用附属孔内填充的树脂或绿油,增强附属孔的侧壁的强度,提高接地压接孔耐用性。
在一种可能的实现方式中,所述附属孔为月牙形孔、圆孔、椭圆孔、长条形孔或跑道形孔。
在一种可能的实现方式中,所述屏蔽部件包括交替堆叠的多个第一金属层和多个第二金属层,其中,所述第一金属层是指所述印刷电路板中位于所述连接器插接区内的各导电层的部分区域,所述第二金属层是由所述印刷电路板中位于所述连接器插接区内的各介电层的部分区域经置换反应后形成,其中,沿所述印刷电路板的厚度方向,各导电层的部分区域和各介质层的部分区域是对应的。
采用上述设计,屏蔽部件有印刷电路板的一部分,即屏蔽部件与印刷电路板是一体结构,从而可以确保印刷电路板的整体强度。
在一种可能的实现方式中,所述接地压接孔包括两个所述屏蔽部件,沿所述第一方向两个所述屏蔽部件位于所述主孔的两侧。
在一种可能的实现方式中,所述接地压接孔包括至少三个所述屏蔽部件,所述至少屏蔽部件在所述主孔的周围等间隔排布。
在一种可能的实现方式中,所述主孔的外围设置有主孔孔盘,所述屏蔽部件的外围设置有附属孔孔盘。采用这样的设计,利用主孔孔盘和附属孔孔盘,可以增大印刷电路板的接地面积,提高印刷电路板的接地效果。
在一种可能的实现方式中,相邻的两行压接孔中,沿所述第一方向,位于上一行中的任意一对信号压接孔与位于下一行中的任意一对信号压接孔错位设置,位于上一行中的接地压接孔与位于下一行中的接地压接孔错位设置。
采用上述设计,一方面,可以增加上下相邻的两行信号压接孔之间的距离,从而降低相邻两行中上下相邻的两对信号压接孔之间的信号串扰;另一方面,可以进一步改变相邻两行中上下相邻的两对信号压接孔之间的电磁场的形状和分布,进而降低相邻两行中上下相邻的两对信号压接孔之间的信号串扰。
本申请施例第二方面提供另一种印刷电路板,包括连接器插接区,所述连接器插接区内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔,每对信号压接孔包括两个信号压接孔;沿压接孔的行排列方向,每对所述信号压接孔的两侧各设置有至少一个接地压接孔,所述接地压接孔的深度大于或等于所述信号压接孔的深度,所述接地压接孔包括主体部以及所述主体部连通的附属部;所述附属部的内侧面设置有第三金属镀层,所述主体部和所述附属部在第一方向上的长度之和大于所述信号压接孔在第一方向上的长度,所述第一方向为与所述压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。
本申请实施例第二方面提供的印刷电路板中,在每对信号压接孔的两侧设置有接地压接孔,接地压接孔包括主体部以及主体部连通的附属部,附属部的内侧面设置有第三金属镀层,使得接地压接孔的有效屏蔽区至少包括主体部和第三金属镀层,且主体部和附属部在第一方向上的长度之和大于信号压接孔在第一方向上的长度,因此,与相关设计中仅有一个主孔的接地压接孔设计方案相比,显著增加了接地压接孔的有效屏蔽范围,使得当相邻的两对信号压接孔内插设有连接器的信号压接针且有信号通过时,利用该接地压接孔可以屏蔽相邻的两对信号压接孔之间的电磁场,同时也可以改变电磁场的形状和电磁场线的分布,从而可以降低相邻的两对信号压接孔之间的信号串扰。
在一种可能的实现方式中,所述主体部的内侧面设置有第四金属镀层,所述第四金属镀层与所述第三金属镀层连接。采用这样的设计,可以增加主体部对相邻的两对信号压接孔之间的信号屏蔽效果,同时,还可以将印刷电路板中的各导电层电性互连,提高接地效果。
在一种可能的实现方式中,以平行于所述印刷电路板的面为截面,所述接地压接孔的截面形状为花生状或哑铃状。
在一种可能的实现方式中,所述接地压接孔的外围设置有孔盘。采用这样的设计,利用接地压接孔的外围的孔盘,可以增大印刷电路板的接地面积,提高印刷电路板的接地效果。
本申请实施例第三方面提供一种通信设备,包括上述实施例提供的印刷电路板,以及所述印刷电路板配合的连接器,所述连接器的信号压接针插设于所述印刷电路板的信号压接孔内,所述连接器的接地压接针插设于所述接地压接孔内。
上述通信设备包括上述第一方面和第二方面所述的印刷电路板,因此其也具有上述印刷电路板的优点,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关设计中多个印刷电路板互连的示意图;
图2为相关设计中信号压接孔和接地压接孔的结构示意图;
图3为本申请实施例提供的印刷电路板的剖视图;
图4为本申请实施例提供的印刷电路板的正视图;
图5为图4中A-A方向的剖视图;
图6为本申请实施例一中连接器插接区内的信号压接孔和接地压接孔的一种排布图;
图7为图6中接地压接孔的剖视图;
图8为本申请实施例一中连接器插接区内的信号压接孔和接地压接孔的另一种排布图;
图9为图8中接地压接孔的剖视图;
图10为本申请实施例一中连接器插接区内的信号压接孔和接地压接孔的另一种排布图;
图11为本申请实施例二中连接器插接区内的信号压接孔和接地压接孔的一种排布图;
图12为图11中接地压接孔的剖视图;
图13为本申请实施例二中另一种接地压接孔的剖视图;
图14为图13中接地压接孔内部设置有金属镀层的剖视图;
图15为相关设计中信号串扰的示意图;
图16为针对图15仿真获得的近端串扰的示意图;
图17为针对图15仿真获得的远端串扰的示意图;
图18为图7所示实施例中信号串扰的示意图;
图19为针对图18仿真获得的近端串扰的示意图;
图20为针对图18仿真获得的远端串扰的示意图;
图21为图9所示实施例中信号串扰的示意图;
图22为针对图21仿真获得的近端串扰的示意图;
图23为针对图21仿真获得的远端串扰的示意图。
附图标记说明:
1:印刷电路板; 2:连接器插接区;
11:导电层; 12:介电层;
10:背板; 20:连接器;
30:子板; 40:信号压接孔;
50:接地压接孔; 50a:屏蔽部件;
51:主孔; 52:第一金属镀层;
53:主孔孔盘; 54:附属孔;
54a:第一部分; 55:第二金属镀层;
56:附属孔孔盘; 61:主体部;
62:第四金属镀层; 63:主体部孔盘;
64:附属部; 65:第三金属镀层;
66:附属孔孔盘; 61a:第一侧壁;
64a:第二侧壁。
具体实施方式
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,均属于本申请保护的范围。
本申请实施例提供的印刷电路板可以为单层板,也可以为多层板。例如,如图3所示,印刷电路板1为多层板,其包括多层导电层11和多层介电层12,多层导电层11和多层介电层12交替堆叠设置。导电层11一般由铜箔制成,用于构成印刷电路板中的线路;介电层12一般由树脂或玻璃纤维等制成,用于电性隔离相邻的两层导电层11。
为了实现印刷电路板之间的互连,请参阅图4,印刷电路板1上通常设置有连接器插接区2,连接器插接区2在印刷电路板1中的位置不限,例如,连接器插接区2可以位于印刷电路板1的四角区域,也可以位于中部区域。连接器插接区2内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔40,每对信号压接孔40包括两个信号压接孔40,例如,在图4所示实施例中连接器插接区2内设置有三行压接孔,每行压接孔包括两对信号压接孔40,每对信号压接孔可以用来传递差分信号。
在同一行压接孔中,每对信号压接孔40的两侧各至少设置有一个接地压接孔50,或者说,在同一行压接孔中,任意相邻的两对信号压接孔40之间设置有接地压接孔50,从而通过接地压接孔50将相邻的两对信号压接孔40隔开。接地压接孔50与连接器的接地压接针匹配,以供连接器的接地压接针插装在接地压接孔50中;同时,利用接地压接孔50可以对位于该接地压接孔50两侧的两对信号压接孔40之间的电磁场进行屏蔽,从而降低相邻的两对信号压接孔40之间的信号串扰。
需要说明的是,信号压接孔40可以沿印刷电路板1的厚度方向贯穿印刷电路板1,即信号压接孔40为通孔,信号压接孔40的深度与印刷电路板1的厚度相同;但并不限于此,信号压接孔40也可以沿印刷电路板1的厚度方向不贯穿印刷电路板1,即信号压接孔40为盲孔,信号压接孔40的深度小于印刷电路板1的厚度。同样,接地压接孔50可以沿印刷电路板1的厚度方向贯穿印刷电路板1,也可以不贯穿印刷电路板1,只需保证接地压接孔50的深度大于或等于信号压接孔40的深度,即可对相邻的两对信号压接孔40之间的电磁场进行屏蔽。例如,如图5所示,沿印刷电路板1的厚度方向,信号压接孔40和接地压接孔50均贯穿印刷电路板1,即接地压接孔50的深度和信号压接孔40的深度均等于印刷电路板1的厚度。
为了降低相邻的两对信号压接孔40之间的信号串扰,接地压接孔50的形式有多种,下面将结合说明书附图进行举例说明。
实施例一
请参阅图6和图7,图6为本申请实施例一中连接器插接区内的信号压接孔和接地压接孔的排布图,图7为图6中接地压接孔的剖视图。在本实施例中,连接器插接区2内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔40,每对信号压接孔40包括两个信号压接孔。在同一行压接孔中,每对信号压接孔40的两侧各设置有至少一个接地压接孔50。接地压接孔50包括主孔51和至少一个屏蔽部件,主孔51的部分侧壁为屏蔽部件50a的侧壁的一部分,且主孔51与屏蔽部件50a在第一方向上的长度之和大于信号压接孔40在第一方向上的长度,第一方向为与压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。例如,在图6所示实施例中,压接孔的行排列方向为图6中的横向,第一方向B为图5中的纵向,且第一方向B与压接孔的行排列方向处于同一平面内。
在本实施例中,主孔51可以沿印刷电路板1的厚度方向贯穿印刷电路板1,也可以不贯穿印刷电路板1,只需保证主孔51的深度大于或等于信号压接孔40的深度即可。主孔51的形状与连接器中的接地压接针的形状相同或相似,例如,接地压接针的形状一般为圆形、椭圆形或扁圆形,相应的,主孔51可以为圆孔、椭圆孔或扁圆孔,在本实施例中,主孔51为圆孔,采用圆形的主孔设计,制作简单,成本低,且对接地压接针的限位精度高。主孔51用于与连接器中的接地压接针配合,且当连接器的接地压接针插装到主孔51中时,接地压接针的部分侧面与屏蔽部件50a的部分侧面贴合接触,使得两者之间无缝隙,防止信号从主孔51和屏蔽部件50a之间通过。
在一种可能的实施方式中,请参阅图7,主孔51的内表面设置有第一金属镀层52,第一金属镀层52可以通过电镀、蒸镀、溅射、化学镀或气相沉积的方式形成,本实施例中采用电镀的方式形成。第一金属镀层52可以为铜、铝、银等金属材料或者其他合金材料制成,本实施例中第一金属镀层52为镀铜层。通过在主孔51的内侧面设置第一镀层金属52,可以将印刷电路板1中的各导电层电性连接,当连接器的接地压接针插入主孔51中后,可以使得接地压接针的侧面可与各导电层同时接触,提高接地效果;此外,第一金属镀层52对应屏蔽部件50a的区域与屏蔽部件50a贴合,使得第一金属镀层52和屏蔽部件50a之间无缝隙,防止信号从第一金属镀层52和屏蔽部件50a之间穿过。
屏蔽部件50a位于主孔51的外围,具体可以位于主孔51的一侧、两侧或四周,或者说,在主孔51的一侧、两侧或周侧设置有屏蔽部件50a。例如,在图7所示实施例中,沿第一方向,在主孔51的上、下两侧各设置有一个屏蔽部件50a。屏蔽部件50a包括但不限于以下几种可能结构形式:
在一种可能的结构形式中,请参阅图7,屏蔽部件50a包括位于主孔51的上、下两侧的两个附属孔54,两个附属孔54可以为贯穿印刷电路板1的通孔,也可以为贯穿印刷电路板1部分厚度的盲孔。在附属孔54和主孔51之间,附属孔54的部分侧壁与主孔51的部分侧壁重合,或者说,在附属孔54和主孔51之间附属孔54与主孔51共用一段侧壁,或者说,主孔51的部分侧壁为附属孔54的侧壁的第一部分54a,如此设计,使得主孔51和附属孔54无缝隙,防止信号从主孔51和附属孔54之间通过。
附属孔54的内侧面设置有第二金属镀层55,第二金属镀层55位于除了第一部分54a以外的附属孔54的内表面,即第二金属镀层55为朝向主孔51的一侧具有开口的半封闭结构,第二金属镀层55的开口两端分别与第一金属镀层52接触,使得第二金属镀层55与位于第二金属镀层55的开口两端的部分第一金属镀层52围成封闭环形。或者说,主孔51为完整孔,附属孔54为非完整孔。本文中所述的完整孔为孔的侧壁可以围成一个封闭的环形,非完整孔为孔的侧壁不能围成一个封闭的环形,具有缝隙或开口。示例性地,请参阅图7,主孔51的侧壁围成一个封闭的圆孔,附属孔54的侧壁围成一个半封闭的月牙形孔,附属孔54朝向主孔51的一侧具有开口。如此设计,使得第一金属镀层52和第二金属镀层55之间无缝隙,从而可以防止信号第一金属镀层52和第二金属镀层55之间通过,降低相邻的两对信号压接孔40之间的信号串扰。
附属孔54可以为月牙形孔、圆孔、椭圆孔、长条形孔或跑道形孔。在图7所示实施例中,附属孔54为月牙形孔。在一种可能的实现方式中,附属孔54的孔内填充有树脂或绿油。采用这样的设计,一方面,可以保证印刷电路板1的表面保持平整;另一方面,利用附属孔54内填充的树脂或绿油,增强附属孔54的侧壁强度,提高接地压接孔50耐用性。
主孔51的外围设置有主孔孔盘53,附属孔54的外围设置有附属孔孔盘56,主孔孔盘53和附属孔孔盘56可以为一体结构。主孔孔盘53为位于主孔51四周的导电区域,与印刷电路板1中的焊盘类似,主孔孔盘53的面积大于主孔51的截面积,如此可以提高主孔51的接地面积;同样,附属孔孔盘56为位于附属孔54四周的导电区域,与印刷电路板1中的焊盘类似,附属孔孔盘56的面积大于附属孔54的截面积,如此可以提高附属孔54的接地面积。通过在主孔51的周围和附属孔54的周围分别设置主孔孔盘53和附属孔孔盘56,如此能够增加主孔51的接地面积和附属孔54的接地面积,从而提高接地压接孔50的接地效果。
可以理解的是,接地压接孔50的形式并不限于上述实施例所述的结构形式,还可以采用其他结构形式。例如,如图8和图9所示,接地压接孔50包括主孔51和位于主孔51两侧的附属孔54,其中,主孔51为圆孔,主孔51的部分侧壁由附属孔54的部分侧壁构成,或者说,主孔51的部分侧壁为附属孔54的侧壁的一部分。主孔51的内表面设置有第一金属镀层52,附属孔54为跑道形孔,附属孔54的内表面设置有第二金属镀层55,且在附属孔54内填充有树脂或绿油,以保证印刷电路板1的表面保持平整,同时又可增强附属孔54的侧壁的强度,提高接地压接孔50耐用性。
此外,附属孔54并不限于分布在主孔51的两侧,还可以分布在主孔51的一侧,或者主孔51的四周,例如,如图10所示,附属孔54的数量大于或等于三个,这些附属孔54在主孔51的周围等间隔排布。
在另一种可能的结构形式中,屏蔽部件50a包括交替堆叠的多个第一金属层和多个第二金属层,其中,第一金属层是指印刷电路板1中位于连接器插接区2内的各导电层11的部分区域,第二金属层是由印刷电路板1中位于连接器插接区2内的各介电层12的部分区域经置换反应后形成,其中,沿印刷电路板1的厚度方向,各导电层11的部分区域和各介质层12的部分区域是对应的。该屏蔽部件50a可由如下方式制成:
上述屏蔽部件50a可以在交替层压导电层11和介电层12以形成印刷电路板1之前,对位于连接器插接区2内的部分介电层12进行金属氧化置换处理,使得在位于连接器插接区2内的部分介电层12变成导电结构,即形成第二金属层,然后再将具有第二金属层的各层介电层12以及各导电层11交替层压堆叠,形成印刷电路板1。
实施例二
本申请实施例二提供一种印刷电路板1,请参阅图11和图12,该印刷电路板1同样包括连接器插接区2,连接器插接区2内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔40,每对信号压接孔40包括两个信号压接孔40;沿压接孔的行排列方向,每对信号压接孔40的两侧各设置有至少一个接地压接孔50,接地压接孔50的深度大于或等于信号压接孔40的深度。
实施例二与实施例一不同之处在于:接地压接孔50包括主体部61以及主体部61连通的附属部64;附属部64的内侧面设置有第三金属镀层65,主体部61和附属部64在第一方向B上的长度之和大于信号压接孔40在第一方向上的长度,第一方向B为与压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。
在本实施例中,接地压接孔50包括两部分:主体部61和附属部64,其中,主体部61的侧壁和附属部64的侧壁相连接,使得主体部61的侧壁和附属部64的侧壁共同围成接地压接孔50。示例性地,如图12所示,主体部61包括两个第一侧壁61a,两个第一侧壁61a相对设置,用于连接器中的接地压接针配合,并对接地压接针进行限位。附属部64包括一个第二侧壁64a,第二侧壁64a围成一个半圆形结构,第二侧壁64a的两端分别与两个第一侧壁61a的一端连接,位于主体部61两侧的两个第二侧壁64a以及主体部61的两个第一侧壁61a共同围成一个长条形孔,该长条形孔在第一方向B的长度大于信号压接孔40在第一方向的长度。
在第二侧壁64a的内侧面,即在附属部64的内侧面设置有第三金属镀层65,第三金属镀层65可以通过电镀、蒸镀、溅射、化学镀或气相沉积的方式形成,本实施例中采用电镀的方式形成。第三金属镀层65可以为铜、铝、银等金属材料或者其他合金材料制成,本实施例中第三金属镀层65为镀铜层。当连接器的接地压接针插入主体部61中时,该接地压接针的部分侧面可与第三金属镀层65接触,接地压接针和第三金属镀层65共同形成用于隔离位于该接地压接孔50两侧的电磁场的屏障,降低相邻的两对信号压接孔40之间的信号串扰。
本申请实施例二提供的印刷电路板中,通过在每对信号压接孔40的两侧设置有接地压接孔50,接地压接孔50包括主体部61以及主体部61连通的附属部64,附属部64的内侧面设置有第三金属镀层65,使得接地压接孔50的有效屏蔽区至少包括主体部61和第三金属镀层65,且主体部61和附属部64在第一方向上的长度之和大于信号压接孔40在第一方向上的长度,因此,与相关设计中仅有一个主孔的接地压接孔设计方案相比,显著增加了接地压接孔50的有效屏蔽范围,使得当相邻的两对信号压接孔40内插设有连接器的信号压接针且有信号通过时,利用该接地压接孔50可以屏蔽相邻的两对信号压接孔40之间的电磁场,同时也可以改变相邻的两对信号压接孔40之间的电磁场的形状和电磁场线的分布,从而可以降低相邻的两对信号压接孔40之间的信号串扰。
在上述实施例中,在附属部64的内侧面设置第三金属镀层65,不仅可以提高对相邻的两对信号压接孔40之间的电磁场屏蔽效果,同时可以提高印刷电路板1中各导电层的接地效果。
主体部61的内侧面可以设置金属镀层,也可以不设置金属镀层,在一种可选的实施方式中,主体部61的内侧面,即第一侧壁61a的内侧面设置有第四金属镀层62,第四金属镀层62与第三金属镀层65连接。第四金属镀层62可以通过电镀、蒸镀、溅射、化学镀或气相沉积的方式形成,本实施例中采用电镀的方式形成。第四金属镀层62可以为铜、铝、银等金属材料或者其他合金材料制成,本实施例中第四金属镀层62为镀铜层。
在图12所示实施例中,以平行于印刷电路板1的面为截面,接地压接孔50的截面形状为花生状,但不限于此,如图13和图14所示,接地压接孔50的截面形状还可以为哑铃状。
主体部61的外围设置有主体部孔盘63,附属孔64的外围设置有附属部孔盘66,主体部孔盘63和附属部孔盘66可以为一体结构,即接地压接孔50的外围设置有孔盘。其中,主体部孔盘63为位于主体部61四周的导电区域,与印刷电路板1中的焊盘类似,主体部孔盘63的面积大于主体部61的截面积,如此可以提高主体部61的接地面积;同样,附属部孔盘66为位于附属部64四周的导电区域,与印刷电路板1中的焊盘类似,附属部孔盘66的面积大于附属部64的截面积,如此可以提高附属部64的接地面积。通过在主体部61的周围和附属部64的周围分别设置主体部孔盘63和附属部孔盘66,可以增加主体部61的接地面积和附属部64的接地面积,从而提高接地压接孔50的接地效果。
在上述实施例一中,当接地压接孔50采用图7所示设计时,接地压接孔50可采用如下制备方法制作:
步骤一、对位于连接器插接区2的印刷电路板中的各导电层进行刻蚀处理,以形成主孔孔盘和附属孔孔盘。
具体地,可以在制作印刷电路板1之前,对构成印刷电路板的各导电层分别进行刻蚀处理,以在各导电层与连接器插接区2对应的区域形成主孔孔盘53和附属孔孔盘56,主孔孔盘53和附属孔孔盘56可以在一次刻蚀工艺中形成,也可以在两次刻蚀工艺中分别形成。然后将具有主孔孔盘53和附属孔孔盘56的各导电层和介电层交替层压在一起,形成具有主孔孔盘53和附属孔孔盘56的印刷电路板1。
步骤二、使用钻头在具有主孔孔盘53和附属孔孔盘56的印刷电路板中钻出两个附属孔54。例如使用16mil的钻头以间隔24mil的间距进行钻孔,形成两个附属孔54,附属孔54的外围具有附属孔孔盘56,或者说,使用钻头在附属孔孔盘56所在的区域进行钻孔,形成位于附属孔孔盘56内的附属孔54。
步骤三、在附属孔54的内表面进行镀铜,以形成第二金属镀层55,第二金属镀层55在附属孔54内围成环形通孔。
具体地,可以使用蒸镀、溅射、电镀、化学镀或气相沉积的方式在附属孔54的内表面形成第二金属镀层55,第二金属镀层55覆盖附属孔54的内表面。
步骤四、使用树脂或绿油填满第一金属镀层55围成的环形通孔。
采用树脂或绿油填满第一金属镀层围成的环形通孔,可以保证印刷电路板的表面平整,同时也可以便于后续形成主孔51,以及便于在主孔51内形成第一金属镀层52。
步骤五、在两个附属孔54的中心进行钻孔,以形成主孔51。具体地,在两个附属孔54的对称中心的位置钻孔,例如可以使用18mil的钻头钻孔,形成主孔51,主孔51的中心位于两个附属孔54的对称中心,主孔51的上、下两侧的侧壁形成在两个附属孔54内,即主孔51的上、下两侧的侧壁分别为位于主孔51上、下两侧的附属孔54的侧壁的一部分。
步骤六、在主孔51中镀铜,形成第一金属镀层52。具体地,可以使用蒸镀、溅射、电镀、化学镀或气相沉积的方式在主孔51的内表面形成第二金属镀层52,第二金属镀层52覆盖主孔51的内表面,并在主孔51内围成供连接器的接地压接针插入的通孔。
采用上述制备方法,可以通过数次(如3次)钻孔即可形成上述主孔51和两个附属孔54,对于在印刷电路板1中的连接器插接区2的面积较小的情况下,减少钻孔次数可以降低工艺难度,并且可降低对印刷电路板1整体强度的影响,使印刷电路板1具有较佳地强度。
可以理解的是,在图7所示实施例中,上述钻头可以由铣刀代替,采用铣刀也可以在印刷电路板中加工出上述主孔51和附属孔54。此外,在上述制作接地压接孔50的过程中,也可以先不在附属孔54内形成第二金属镀层,可以形成附属孔54和主孔51后,再在主孔51和附属孔54内进行镀膜,一次第一金属镀层和第二金属镀层,图12所示的接地压接孔50的结构可以采用该方式制作。
在上述实施例一中,当接地压接孔50采用图9所示设计时,接地压接孔50可采用如下制备方法制作:
步骤一、对位于连接器插接区的印刷电路板中的各导电层进行刻蚀处理,以形成主孔孔盘和附属孔孔盘。
具体地,可以在制作印刷电路板1之前,对构成印刷电路板1的各导电层11分别进行刻蚀处理,以在各导电层11与连接器插接区2对应的区域形成主孔孔盘53和附属孔孔盘56,主孔孔盘53和附属孔孔盘56可以在一次刻蚀工艺中形成,也可以在两次刻蚀工艺中分别形成。然后将具有主孔孔盘53和附属孔孔盘56的各导电层11和介电层12交替层压在一起,形成具有主孔孔盘53和附属孔孔盘56的印刷电路板1。
步骤二、使用钻头在具有主孔孔盘和附属孔孔盘的印刷电路板中钻出两个附属孔。
例如使用12mil的钻头进行钻孔,具体方法可以为先在连接器插接区2钻出一个直径12mil的孔,然后保持钻头转动并沿垂直于第一方向的方向移动钻头,该钻头移动距离例如10mil,在钻头移动的过程中即可形成跑道形的附属孔54;然后在连接器插接区2中形成另一个附属孔54,另一个附属孔54与已形成的附属孔54间隔距离可以为26mil,由于两个附属孔54的结构形状相同,因此不再赘述。
步骤三、在附属孔的内表面镀铜,以形成第二金属镀层,第二金属镀层在附属孔内围成环形通孔。具体地,可以使用蒸镀、溅射、电镀、化学镀或气相沉积的方式在附属孔54的内表面形成第二金属镀层55,第二金属镀层55覆盖附属孔54的内表面。
步骤四、使用树脂或绿油填满第二金属镀层围成的环形通孔。
采用树脂或绿油填满第一金属镀层55围成的环形通孔,一方面可以保证印刷电路板的表面平整,另一方面便于后续形成主孔51,以及便于在主孔51内形成完整的第一金属镀层52。
步骤五、在两个附属孔的中心进行钻孔,以形成主孔。具体地,在两个附属孔54的对称中心的位置钻孔,例如可以使用16mil的钻头钻孔,形成主孔51,主孔51的中心位于两个附属孔54的对称中心,主孔51的上、下两侧的侧壁形成在两个附属孔54内,主孔51的上、下两侧的侧壁分别为位于主孔51上、下两侧的附属孔54的侧壁的一部分。
步骤六、在主孔51中镀铜,形成第一金属镀层。具体地,可以使用蒸镀、溅射、电镀、化学镀或气相沉积的方式在主孔51的内表面形成第一金属镀层52,第一金属镀层52覆盖主孔51的内表面,并在主孔51内围成供连接器的接地压接针插入的通孔。
可以理解的是,在图9所示实施例中,上述钻头可以由铣刀代替,采用铣刀也可以在印刷电路板上加工出上述主孔51和附属孔54,此时主孔51与附属孔54之间的侧壁连通。此外,在上述制作接地压接孔50的过程中,也可以先不在附属孔54内形成第二金属镀层,而是在形成附属孔54和主孔51后,再在主孔51和附属孔54内进行电镀,一次形成第一金属镀层和第二金属镀层,图14所示的接地压接孔50可以采用该方式制备。
值得一提的是,上述在主孔51和附属孔54内形成金属镀层,或者,在主体部61和附属部64内形成金属镀层时,一种可选的金属镀层方式是当主孔51和附属孔54,或主体部61和附属部64为未贯穿印刷电路板的盲孔时,在盲孔内形成金属镀层。另一种可选的金属镀层方式是当主孔51和附属孔54,或主体部61和附属部64为贯穿印刷电路板的通孔时,在通孔内形成金属镀层。在通孔内形成金属镀层一般包括在通孔内侧面全部覆盖金属镀层以及在通孔的内侧面的设定深度内覆盖金属镀层,其中,在通孔的内侧面的设定深度内覆盖金属镀层时,一般先在通孔内侧面全部覆盖金属镀层,然后通过背钻方式去除通孔内多余的金属镀层。例如,印刷电路板包括十五层导电层,当需要将其中的第一至第八层导电层连接时,通常先在印刷电路板1上钻出贯穿印刷电路板的通孔,然后在该通孔的内侧面进行镀金属层,金属镀层覆盖了通孔内的第一至第十五层,但实际仅需要的覆盖通孔内的第一至第八层,位于第九至十五层的金属镀层没有线路连接,这部分多余金属镀层将影响信号的完整性以及可能引发谐振问题,此时,可以在印刷电路板1的背面钻掉这部分金属镀层,即背钻去除这部分金属镀层。
相邻的两对信号压接孔40之间的信号串扰一般包括近端串扰(Near EndCrosstalk,简称为NEXT)和远端串扰(Far End Crosstalk,简称为FEXT),其中,近端串扰是指当一对信号压接孔40发射信号后,在另一对信号压接孔40的信号输入端(近端)接收到此信号,此时称为近端串扰。远端串扰是指当一对信号压接孔40发射信号后,在另一对信号压接孔40的信号输出端(远端)接收到此信号,此时称为远端串扰。下面将通过仿真分析,获得采用上述实施例可以降低信号串扰的效果。
在常规的接地压接孔50的设计中,相邻的两对信号压接孔40之间的接地压接孔50仅具有一个主孔。当以其中一对信号压接孔40中的信号为受扰信号时,与该对信号压接孔40相邻的其他三对信号压接孔40中的信号为被扰信号。例如,请参阅图15,第三行左数第一对信号压接孔为受扰信号,以DIFF1表示;与其相邻的三对信号压接孔(包括位于第二行中的两对信号压接孔,以及与其同一行(第三行)中的左数第二对信号压接孔)的近端串扰分别以DIFF3、DIFF5和DIFF7表示,远端串扰分别以DIFF4、DIFF6和DIFF8表示,其中DIFF3和DIFF4、DIFF5和DIFF6以及DIFF7和DIFF8分别为三对信号压接孔40的近端和远端,图15因视角所限仅示出了近端DIFF3、DIFF5和DIFF7,远端DIFF4、DIFF6和DIFF8未示出(在印刷电路板的另一面,被印刷电路板所遮挡)。
通过对图15所示结构进行信号串扰仿真分析,可分别获得DIFF3、DIFF5和DIFF7的近端串扰的仿真曲线,如图16所示;以及DIFF4、DIFF6和DIFF8的远端串扰的仿真曲线,如图17所示。根据图16所示的近端串扰的仿真曲线,可以获得近端串扰信号强度分别为-40.8dB/-47.5dB/-50.3dB/@15GHz;根据图17所示的远端串扰的仿真曲线,可以获得远端串扰信号强度分别为-33.9dB/-37.8dB/-36.0dB/@15GHz,具体见表1。
当采用图7所示的接地压接孔50设计方案时,如图18所示,同样以第三行左数第一对信号压接孔为受扰信号,以DIFF1表示;与其相邻的三对信号压接孔(包括位于第二行中的两对信号压接孔,以及与其同一行(第三行)中的左数第二对信号压接孔)的近端串扰分别以DIFF3、DIFF5和DIFF7表示,远端串扰分别以DIFF4、DIFF6和DIFF8表示。通过对图18所示结构进行信号串扰仿真分析,可分别获得DIFF3、DIFF5和DIFF7的近端串扰的仿真曲线,如图19所示;以及DIFF4、DIFF6和DIFF8的远端串扰的仿真曲线,如图20所示。根据图19所示的近端串扰的仿真曲线,可获得近端串扰信号强度分别为-48.2dB/-53.3dB/-59.6dB/@15GHz,根据图20所示的远端串扰的仿真曲线,可获得远端串扰信号强度分别为-40.2dB/-45.9dB/-47.2dB/@15GHz,具体见表1。
从表1中可以看出,与常规的接地压接孔设计方案相比,采用图7所示的接地压接孔设计方案,可以降低近端串扰约为6~9dB/@15GHz,可以降低远端串扰约为6~11dB/@15GHz;即与常规的接地压接孔设计方案相比,采用图7所示的接地压接孔设计方案,显著降低了相邻的两对信号压接孔40之间的信号串扰。
表1
当采用图9所示的接地压接孔50设计方案时,如图21所示,同样以第三行左数第一对信号压接孔为受扰信号,以DIFF1表示;与其相邻的三对信号压接孔(包括位于第二行中的两对信号压接孔,以及与其同一行(第三行)中的左数第二对信号压接孔)的近端串扰分别以DIFF3、DIFF5和DIFF7表示,远端串扰分别以DIFF4、DIFF6和DIFF8表示。通过对图21所示结构进行信号串扰仿真分析,可分别获得DIFF3、DIFF5和DIFF7的近端串扰的仿真曲线,如图22所示;以及DIFF4、DIFF6和DIFF8的远端串扰的仿真曲线,如图23所示。根据图22所示的近端串扰的仿真曲线,可获得近端串扰信号强度分别为-50.1dB/-53.7dB/-60.3dB/@15GHz,具体见表2;根据图23所示的远端串扰的仿真曲线,可获得远端串扰信号强度分别为-42.6dB/-44.3dB/-50.5dB/@15GHz,具体见表2。
从表2中可以看出,与常规的接地压接孔设计方案相比,采用图9所示的接地压接孔设计方案,可以降低近端串扰约为6~10dB/@15GHz,可以降低远端串扰约为6.5~14.5dB/@15GHz,即与常规的接地压接孔设计方案相比,采用图9所示的接地压接孔设计方案,显著降低了相邻的两对信号压接孔40之间的信号串扰。
表2
为了进一步降低相邻的两对信号压接孔40之间的信号串扰,在上述实施例一和实施例二的基础上,如图6或图11所示,相邻的两行压接孔中,沿第一方向,位于上一行中的任意一对信号压接孔40与位于下一行中的任意一对信号压接孔40错位设置,位于上一行中的接地压接孔40与位于下一行中的接地压接孔40错位设置。通过将相邻的上、下两行中的任意一对信号压接孔40错位设置,可以增加上、下相邻两行中上下相邻的两对信号压接孔40之间的距离,从而可以降低上、下相邻两行中上下相邻的两对信号压接孔40之间的信号串扰。
本申请实施例还提供一种通信设备,包括上述各实施例所述的印刷电路板,以及印刷电路板配合的连接器,连接器的信号压接针插设于所述印刷电路板的信号压接孔内,所述连接器的接地压接针插设于所述接地压接孔内。在该通信设备,由于其采用上述各实施例所述的印刷电路板,因此,该通信设备具有上述印刷电路板所具有的优点,具体可参考上面相关描述,在此不再赘述。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (15)
1.一种印刷电路板,其特征在于,包括连接器插接区,所述连接器插接区内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔,每对信号压接孔包括两个信号压接孔;
沿压接孔的行排列方向,每对所述信号压接孔的两侧各设置有至少一个接地压接孔,所述接地压接孔的深度大于或等于所述信号压接孔的深度,所述接地压接孔包括主孔和位于所述主孔至少一侧的屏蔽部件,所述主孔的部分侧壁为所述屏蔽部件的侧壁的一部分;所述主孔与所述屏蔽部件在第一方向上的长度之和大于信号压接孔在第一方向上的长度,所述第一方向为与所述压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。
2.根据权利要求1所述的印刷电路板,其特征在于,所述主孔的内侧面设置有第一金属镀层。
3.根据权利要求2所述的印刷电路板,其特征在于,所述屏蔽部件包括设置于所述印刷电路板中的附属孔,所述主孔的部分侧壁为所述附属孔的侧壁的第一部分,所述附属孔的侧壁中除了所述第一部分的其他部分的内侧面设置有第二金属镀层。
4.根据权利要求3所述的印刷电路板,其特征在于,所述附属孔的孔内填充有树脂或绿油。
5.根据权利要求3所述的印刷电路板,其特征在于,所述附属孔为月牙形孔、圆孔、椭圆孔、长条形孔或跑道形孔。
6.根据权利要求1所述的印刷电路板,其特征在于,所述屏蔽部件包括交替堆叠的多个第一金属层和多个第二金属层,其中,所述第一金属层是指所述印刷电路板中位于所述连接器插接区内的各导电层的部分区域,所述第二金属层是由所述印刷电路板中位于所述连接器插接区内的各介电层的部分区域经置换反应后形成,其中,沿所述印刷电路板的厚度方向,各导电层的部分区域和各介质层的部分区域是对应的。
7.根据权利要求1-6任一项所述的印刷电路板,其特征在于,所述接地压接孔包括两个所述屏蔽部件,沿所述第一方向两个所述屏蔽部件位于所述主孔的两侧。
8.根据权利要求1-6任一项所述的印刷电路板,其特征在于,所述接地压接孔包括至少三个所述屏蔽部件,所述至少屏蔽部件在所述主孔的周围等间隔排布。
9.根据权利要求1-6任一项所述的印刷电路板,其特征在于,所述主孔的外围设置有主孔孔盘,所述屏蔽部件的外围设置有附属孔孔盘。
10.根据权利要求1-6任一项所述的印刷电路板,其特征在于,相邻的两行压接孔中,沿所述第一方向,位于上一行中的任意一对信号压接孔与位于下一行中的任意一对信号压接孔错位设置,位于上一行中的接地压接孔与位于下一行中的接地压接孔错位设置。
11.一种印刷电路板,其特征在于,包括连接器插接区,所述连接器插接区内设置有多行压接孔,每行压接孔包括间隔设置的至少两对信号压接孔,每对信号压接孔包括两个信号压接孔;
沿压接孔的行排列方向,每对所述信号压接孔的两侧各设置有至少一个接地压接孔,所述接地压接孔的深度大于或等于所述信号压接孔的深度,所述接地压接孔包括主体部以及所述主体部连通的附属部;所述附属部的内侧面设置有第三金属镀层,所述主体部和所述附属部在第一方向上的长度之和大于所述信号压接孔在第一方向上的长度,所述第一方向为与所述压接孔的行排列方向处于同一平面内且与压接孔的行排列方向垂直的方向。
12.根据权利要求11所述的印刷电路板,其特征在于,所述主体部的内侧面设置有第四金属镀层,所述第四金属镀层与所述第三金属镀层连接。
13.根据权利要求11或12所述的印刷电路板,其特征在于,以平行于所述印刷电路板的面为截面,所述接地压接孔的截面形状为花生状或哑铃状。
14.根据权利要求11或12所述的印刷电路板,其特征在于,所述接地压接孔的外围设置有孔盘。
15.一种通信设备,其特征在于,包括如权利要求1至14任一项所述的印刷电路板,以及所述印刷电路板配合的连接器,所述连接器的信号压接针插设于所述印刷电路板的信号压接孔内,所述连接器的接地压接针插设于所述接地压接孔内。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110180996.9A CN113038694B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
CN201910864686.1A CN110730558B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
EP20862593.9A EP4025018A4 (en) | 2019-09-09 | 2020-08-20 | CIRCUIT BOARD, COMMUNICATION DEVICE AND MANUFACTURING PROCESS |
PCT/CN2020/110355 WO2021047372A1 (zh) | 2019-09-09 | 2020-08-20 | 印刷电路板、通信设备及制造方法 |
US17/689,318 US12058808B2 (en) | 2019-09-09 | 2022-03-08 | Printed circuit board, communications device, and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910864686.1A CN110730558B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110180996.9A Division CN113038694B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110730558A true CN110730558A (zh) | 2020-01-24 |
CN110730558B CN110730558B (zh) | 2021-02-12 |
Family
ID=69219007
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110180996.9A Active CN113038694B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
CN201910864686.1A Active CN110730558B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110180996.9A Active CN113038694B (zh) | 2019-09-09 | 2019-09-09 | 印刷电路板及通信设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12058808B2 (zh) |
EP (1) | EP4025018A4 (zh) |
CN (2) | CN113038694B (zh) |
WO (1) | WO2021047372A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021047372A1 (zh) * | 2019-09-09 | 2021-03-18 | 华为技术有限公司 | 印刷电路板、通信设备及制造方法 |
CN113411949A (zh) * | 2021-04-08 | 2021-09-17 | 广州广合科技股份有限公司 | 制作pcb压接孔的方法 |
CN113747656A (zh) * | 2021-07-30 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种pcb及其差分走线结构 |
WO2021259021A1 (zh) * | 2020-06-24 | 2021-12-30 | 中兴通讯股份有限公司 | 印刷电路板及具有该印刷电路板的电子设备 |
CN114430608A (zh) * | 2020-10-29 | 2022-05-03 | 华为技术有限公司 | 一种印制电路板及背板架构系统、通信设备 |
WO2023273757A1 (zh) * | 2021-06-29 | 2023-01-05 | 华为技术有限公司 | 印刷电路板和电子设备 |
CN115884509A (zh) * | 2021-09-27 | 2023-03-31 | 荣耀终端有限公司 | 柔性电路板、电路板组件以及电子设备 |
CN117293110A (zh) * | 2023-11-24 | 2023-12-26 | 湖北芯擎科技有限公司 | 一种引脚排布结构及高速差分信号芯片 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11758644B2 (en) * | 2021-05-13 | 2023-09-12 | Dell Products L.P. | Slotted vias for circuit boards |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204157162U (zh) * | 2014-10-17 | 2015-02-11 | 杭州华三通信技术有限公司 | Pcb板的压接孔结构 |
US20160174359A1 (en) * | 2014-12-15 | 2016-06-16 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Reducing impedance discontinuities on a printed circuit board ('pcb') |
CN105704928A (zh) * | 2016-03-28 | 2016-06-22 | 华为技术有限公司 | 一种印刷电路板 |
CN108366485A (zh) * | 2017-01-27 | 2018-08-03 | 泰连公司 | 印刷电路板连接器足印 |
CN208708005U (zh) * | 2018-05-11 | 2019-04-05 | 昆山市鸿运通多层电路板有限公司 | 通讯设备防雷电路板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6848912B2 (en) * | 2002-12-12 | 2005-02-01 | Broadcom Corporation | Via providing multiple electrically conductive paths through a circuit board |
US7239526B1 (en) * | 2004-03-02 | 2007-07-03 | Xilinx, Inc. | Printed circuit board and method of reducing crosstalk in a printed circuit board |
NL1033546C1 (nl) * | 2007-03-16 | 2008-09-17 | Tourne Technologies B V | Werkwijze voor het vervaardigen van printplaten. |
US20090233461A1 (en) * | 2008-03-17 | 2009-09-17 | Tourne Joseph A A M | Method of Manufacturing a Printed Circuit Board |
CN102523692B (zh) * | 2011-12-30 | 2014-04-16 | 深圳崇达多层线路板有限公司 | 一种阶梯电路板制作工艺 |
WO2014035755A1 (en) * | 2012-08-27 | 2014-03-06 | Fci | High speed electrical connector |
US9545004B2 (en) * | 2013-01-29 | 2017-01-10 | Fci Americas Technology Llc | Printed circuit board having orthogonal signal routing |
CN104754886B (zh) * | 2013-12-27 | 2019-06-14 | 中兴通讯股份有限公司 | Pcb加工方法及pcb |
CN112888152B (zh) | 2014-11-21 | 2024-06-07 | 安费诺公司 | 用于高速、高密度电连接器的配套背板 |
US20170187419A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Shielded bundle interconnect |
US10187972B2 (en) | 2016-03-08 | 2019-01-22 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US10201074B2 (en) * | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
CN207166845U (zh) * | 2017-07-06 | 2018-03-30 | 新华三技术有限公司 | 一种电路板及电路板组件 |
CN113038694B (zh) * | 2019-09-09 | 2022-09-23 | 华为机器有限公司 | 印刷电路板及通信设备 |
-
2019
- 2019-09-09 CN CN202110180996.9A patent/CN113038694B/zh active Active
- 2019-09-09 CN CN201910864686.1A patent/CN110730558B/zh active Active
-
2020
- 2020-08-20 WO PCT/CN2020/110355 patent/WO2021047372A1/zh unknown
- 2020-08-20 EP EP20862593.9A patent/EP4025018A4/en active Pending
-
2022
- 2022-03-08 US US17/689,318 patent/US12058808B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN204157162U (zh) * | 2014-10-17 | 2015-02-11 | 杭州华三通信技术有限公司 | Pcb板的压接孔结构 |
US20160174359A1 (en) * | 2014-12-15 | 2016-06-16 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Reducing impedance discontinuities on a printed circuit board ('pcb') |
CN105704928A (zh) * | 2016-03-28 | 2016-06-22 | 华为技术有限公司 | 一种印刷电路板 |
CN108366485A (zh) * | 2017-01-27 | 2018-08-03 | 泰连公司 | 印刷电路板连接器足印 |
CN208708005U (zh) * | 2018-05-11 | 2019-04-05 | 昆山市鸿运通多层电路板有限公司 | 通讯设备防雷电路板 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021047372A1 (zh) * | 2019-09-09 | 2021-03-18 | 华为技术有限公司 | 印刷电路板、通信设备及制造方法 |
US12058808B2 (en) | 2019-09-09 | 2024-08-06 | Huawei Technologies Co., Ltd. | Printed circuit board, communications device, and manufacturing method |
WO2021259021A1 (zh) * | 2020-06-24 | 2021-12-30 | 中兴通讯股份有限公司 | 印刷电路板及具有该印刷电路板的电子设备 |
JP7482265B2 (ja) | 2020-06-24 | 2024-05-13 | 中興通訊股▲ふん▼有限公司 | プリント回路基板及び該プリント回路基板を備える電子機器 |
EP4221468A4 (en) * | 2020-10-29 | 2024-04-17 | Huawei Technologies Co., Ltd. | PRINTED CIRCUIT BOARD, BACKPLATE ARCHITECTURE SYSTEM AND COMMUNICATIONS DEVICE |
CN114430608A (zh) * | 2020-10-29 | 2022-05-03 | 华为技术有限公司 | 一种印制电路板及背板架构系统、通信设备 |
CN113411949A (zh) * | 2021-04-08 | 2021-09-17 | 广州广合科技股份有限公司 | 制作pcb压接孔的方法 |
WO2023273757A1 (zh) * | 2021-06-29 | 2023-01-05 | 华为技术有限公司 | 印刷电路板和电子设备 |
CN113747656A (zh) * | 2021-07-30 | 2021-12-03 | 苏州浪潮智能科技有限公司 | 一种pcb及其差分走线结构 |
CN113747656B (zh) * | 2021-07-30 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 一种pcb及其差分走线结构 |
CN115884509A (zh) * | 2021-09-27 | 2023-03-31 | 荣耀终端有限公司 | 柔性电路板、电路板组件以及电子设备 |
CN115884509B (zh) * | 2021-09-27 | 2024-10-18 | 荣耀终端有限公司 | 柔性电路板、电路板组件以及电子设备 |
CN117293110B (zh) * | 2023-11-24 | 2024-02-09 | 湖北芯擎科技有限公司 | 一种引脚排布结构及高速差分信号芯片 |
CN117293110A (zh) * | 2023-11-24 | 2023-12-26 | 湖北芯擎科技有限公司 | 一种引脚排布结构及高速差分信号芯片 |
Also Published As
Publication number | Publication date |
---|---|
EP4025018A1 (en) | 2022-07-06 |
CN113038694A (zh) | 2021-06-25 |
EP4025018A4 (en) | 2022-11-09 |
WO2021047372A1 (zh) | 2021-03-18 |
US12058808B2 (en) | 2024-08-06 |
CN113038694B (zh) | 2022-09-23 |
CN110730558B (zh) | 2021-02-12 |
US20220192007A1 (en) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110730558B (zh) | 印刷电路板及通信设备 | |
CN102986307B (zh) | 结构化电路板和方法 | |
US6891272B1 (en) | Multi-path via interconnection structures and methods for manufacturing the same | |
US8715006B2 (en) | Circuit board having plated thru-holes and ground columns | |
US9930772B2 (en) | Printed circuit and circuit board assembly configured for quad signaling | |
US11081822B2 (en) | Printed circuit board having commoned ground plane | |
CN215835591U (zh) | 印刷电路板和电子设备 | |
JP2015167136A (ja) | 多層回路部材とそのためのアセンブリ | |
US20130077268A1 (en) | Circuit board with air hole | |
US20140034363A1 (en) | Multi-layer transmission lines | |
US11057986B2 (en) | Printed circuit board and optical transceiver with the printed circuit board | |
EP3175515B1 (en) | Communications connectors including low impedance transmission line segments that improve return loss | |
CN112771732B (zh) | 连接器以及具有表面接地平面的印刷电路板 | |
US20230269862A1 (en) | Printed Circuit Board, Backplane Architecture System, and Communication Device | |
JP4535995B2 (ja) | 多層プリント回路基板のビア構造、それを有する帯域阻止フィルタ | |
CN112153806A (zh) | 可挠电路板 | |
CN111465170B (zh) | 电路板、插拔模块和电路板的制备工艺 | |
CN115866885A (zh) | 电路板及电子设备 | |
US20240334609A1 (en) | Antenna module | |
CN118450596A (zh) | 印刷电路板、集成电路及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |