CN118450596A - 印刷电路板、集成电路及电子设备 - Google Patents
印刷电路板、集成电路及电子设备 Download PDFInfo
- Publication number
- CN118450596A CN118450596A CN202410544107.6A CN202410544107A CN118450596A CN 118450596 A CN118450596 A CN 118450596A CN 202410544107 A CN202410544107 A CN 202410544107A CN 118450596 A CN118450596 A CN 118450596A
- Authority
- CN
- China
- Prior art keywords
- differential
- circuit board
- printed circuit
- cable
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013461 design Methods 0.000 claims abstract description 28
- 230000003993 interaction Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 101
- 238000004891 communication Methods 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 219
- 238000005516 engineering process Methods 0.000 description 18
- LAXBNTIAOJWAOP-UHFFFAOYSA-N 2-chlorobiphenyl Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1 LAXBNTIAOJWAOP-UHFFFAOYSA-N 0.000 description 11
- 101710149812 Pyruvate carboxylase 1 Proteins 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- NMWSKOLWZZWHPL-UHFFFAOYSA-N 3-chlorobiphenyl Chemical compound ClC1=CC=CC(C=2C=CC=CC=2)=C1 NMWSKOLWZZWHPL-UHFFFAOYSA-N 0.000 description 8
- 101001082832 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) Pyruvate carboxylase 2 Proteins 0.000 description 8
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000003466 welding Methods 0.000 description 5
- 230000008447 perception Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种印刷电路板、集成电路及电子设备,印刷电路板包括:目标多层结构;目标多层结构包括第一接地层、第二接地层、差分线缆以及接地线缆;差分线缆与接地线缆同层设置并内嵌于第一接地层和第二接地层之间;需要进行信号交互的多个电子元件,通过第一接地层或第二接地层上的预留孔分别与差分线缆电连接,预留孔的位置是基于印刷电路板的电路设计图确定的。本发明提供的印刷电路板、集成电路及电子设备,能利用线缆的信号传输损耗远小于印刷电路板走线的信号传输损耗的特点,通过将差分线缆埋入到印刷电路板的层状结构中,能大幅降低印刷电路板的信号传输损耗,能减少通信链路上单位长度的信号传输损耗,有利于信号的更远距离传输。
Description
技术领域
本发明涉及印刷电路板技术领域,尤其涉及一种印刷电路板、集成电路及电子设备。
背景技术
随着电子信息技术的发展,PCI Express 5.0(通常简称为PCIe 5.0)作为一种新型的数据总线技术,已经得到了广泛的应用和认可。PCIe5.0的信号传输速率已达到32Gbps,而PCIe 5.0的信号传输速率将达到64Gbps。印刷电路板(Printed Circuit Board,PCB)作为信号传输链路上的重要一环,降低印刷电路板中的信号传输损耗,对于提高信号传输质量和速率而言具有重要意义。
相关技术中,可以通过升级印刷电路板的板材和/或减少印刷电路板所在的信号传输链路上连接器级联的次数,降低印刷电路板中的信号传输损耗。
但是,上述方式对于降低印刷电路板中信号传输损耗的效果有限,随着信号传输速率的不断提高,印刷电路板中的信号传输损耗仍然难以满足设计需求。因此,如何更好地降低印刷电路板中的信号传输损耗,是本领域亟待解决的技术问题。
发明内容
本发明提供一种印刷电路板、集成电路及电子设备,用以解决现有技术中印刷电路板中的信号传输损耗较高,难以满足设计需求的缺陷,实现更好地降低印刷电路板中的信号传输损耗。
本发明提供一种印刷电路板,包括:目标多层结构;
所述目标多层结构包括第一接地层、第二接地层、差分线缆以及接地线缆;
所述差分线缆与所述接地线缆同层设置并内嵌于所述第一接地层和所述第二接地层之间;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔分别与所述差分线缆电连接,所述预留孔的位置是基于所述印刷电路板的电路设计图确定的。
根据本发明提供的一种印刷电路板,所述差分线缆包括差分线芯对和包裹所述差分线芯对的绝缘介质,所述差分线缆呈扁平状;
在所述目标多层结构中所述差分线缆的数量为多根的情况下,所述差分线缆与所述接地线缆间隔设置,任一所述差分线缆的两侧均设置有一根所述接地线缆,各所述接地线缆和各所述差分线芯对中的各差分线芯构成同轴结构;
所述差分线缆的厚度与所述接地线缆的线径相同;
各所述差分线缆和各所述差分线芯的轴心所在轴线与所述第一接地层和所述第二接地层平行;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔,以及一根所述差分线缆中绝缘介质上的预留孔,分别与所述差分线缆中的差分线芯对电连接,任一所述差分线缆中绝缘介质上的预留孔是基于所述印刷电路板的电路设计图确定的。
根据本发明提供的一种印刷电路板,所述差分线缆包括差分线芯对和包裹所述差分线芯对的绝缘介质,所述差分线缆呈扁平状;
在所述目标多层结构中所述差分线缆的数量为一根的情况下,所述差分线缆的两侧分别设置一根所述接地线缆,各所述接地线缆和所述差分线芯对中的各差分线芯构成同轴结构;
所述差分线缆的厚度与所述接地线缆的线径相同;
所述差分线缆和各所述差分线芯的轴心所在轴线与所述第一接地层和所述第二接地层平行;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔以及所述绝缘介质上的预留孔,分别与所述差分线芯对电连接。
根据本发明提供的一种印刷电路板,在所述第一接地层与所述印刷电路板的顶层之间的垂直距离小于预设距离的情况下,所述第一接地层上的预留孔为深微过孔;
在所述第二接地层与所述印刷电路板的顶层之间的垂直距离小于所述预设距离的情况下,所述第二接地层上的预留孔为深微过孔;
在所述差分线缆与所述印刷电路板的顶层之间的垂直距离小于所述预设距离的情况下,所述差分线缆中绝缘介质上的预留孔为深微过孔。
根据本发明提供的一种印刷电路板,在所述第一接地层与所述印刷电路板的顶层之间的垂直距离不小于预设距离的情况下,所述第一接地层上的预留孔为机械过孔;
在所述第二接地层与所述印刷电路板的顶层之间的垂直距离不小于所述预设距离的情况下,所述第二接地层上的预留孔为机械过孔;
在所述差分线缆与所述印刷电路板的顶层之间的垂直距离不小于所述预设距离的情况下,所述差分线缆中绝缘介质上的预留孔为机械过孔。
根据本发明提供的一种印刷电路板,所述目标多层结构的数量为一个或偶数个;
在所述目标多层结构的数量为偶数个的情况下,各所述目标多层结构在所述印刷电路板中对称分布。
根据本发明提供的一种印刷电路板,所述差分线芯对中差分线芯的线径,为在满足预设阻抗要求下的最大线径。
本发明还提供一种集成电路,包括:如上任一所述的印刷电路板以及多个电子元件;各所述电子元件通过所述印刷电路板中第一接地层或第二接地层上的预留孔,分别与所述印刷电路板中的差分线缆连接。
根据本发明提供的一种集成电路,在各所述电子元件中包括核心控制元件的情况下,所述核心控制元件包括两个接地引脚和一个差分引脚对;
两个所述接地引脚分别与所述第一接地层和所述第二接地层连接,所述差分引脚对中的两个差分引脚分别与所述差分线缆中的差分线芯对一一对应连接。
本发明还提供一种电子设备,包括:如上任一所述的集成电路。
本发明提供的印刷电路板、集成电路及电子设备,印刷电路板包括一个或多个目标多层结构,上述目标多层结构包括第一接地层、第二接地层、差分线缆以及接地线缆,上述差分线缆与接地线缆同层设置并内嵌与第一接地层和第二接地层之间,需要进行信号交互的多个电子元件,通过第一接地层或第二接地层上的预留孔分别与差分线缆电连接,进而实现上述多个电子元件之间的信号交互,能利用线缆的信号传输损耗远小于印刷电路板走线的信号传输损耗的特点,通过将差分线缆埋入到印刷电路板的层状结构中,能大幅降低印刷电路板的信号传输损耗,能解决信号传输链路中信号传输损耗较高、难以满足实际需求的技术问题,能减少通信链路上单位长度的信号传输损耗,有利于信号的更远距离传输,能为集成电路的设计提供更大的设计空间,能提高用户感知。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中信号传输链路的连接示意图之一;
图2是相关技术中信号传输链路的连接示意图之二;
图3是本发明提供的印刷电路板的切面示意图;
图4是本发明提供的印刷电路板中目标多层结构的切面示意图之一;
图5是本发明提供的印刷电路板中目标多层结构的切面示意图之二;
图6是相关技术中的传统差分线缆的切面示意图;
图7是本发明提供的印刷电路板中差分线缆的切面示意图;
图8是本发明提供的集成电路的切面示意图;
图9为本发明提供的印刷电路板与相关技术中传统印刷电路板的信号传输仿真结果对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本申请的描述中,术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,本申请的描述中,“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
需要说明的是,为了满足信号长距离传输的传输速率以及确保信号的质量,需要对信号传输过程中的信号传输损耗进行控制,例如PCIe5.0工业规范中要求的插入损耗不能高于36dB,除去发送端和接收端产生的损耗,信号传输链路上的信号传输损耗需要控制在17.5dB左右。
其中,插入损耗(Insertion Loss)是一个在电子信息技术领域中常用的概念,特别是在电路设计和通信系统中,插入损耗指在传输系统的某处,由于元件或器件的插入而发生的负载功率的损耗,这种损耗通常表示为元件或器件插入前后负载上所接收到的功率的比值,且这个比值以分贝(dB)为单位来表示。
通常情况下,信号传输链路上的信号传输损耗与信号传输链路的长度正相关。因此,若要实现信号更远距离和更高质量的传输,则需要降低信号传输链路上单位长度的信号传输损耗。
印刷电路板是一种用于支撑和连接电子元器件的基板,通过将电路布线、导电图形等印制在绝缘基材上,可以实现电子元器件之间的电气连接,为电子设备的制造和运行提供了重要的支撑。
作为信号传输链路上的重要一环,降低印刷电路板中的信号传输损耗,对于提高信号传输质量和速率而言具有重要意义。
相关技术中,可以通过升级印刷电路板的板材和/或减少印刷电路板所在的信号传输链路上连接器级联的次数,降低印刷电路板中的信号传输损耗。
图1是相关技术中信号传输链路的连接示意图之一。如图1所示,搭载核心控制元件HOST的第一印刷电路板PCB-1,通过第一连接器CONN-1、走线Cable-1和第二连接器CONN-2,与搭载设备元件Device的第二印刷电路板PCB-2连接。其中,设备元件Device通过第三连接器CONN-3与第二印刷电路板PCB-2连接。
升级第一印刷电路板PCB-1和第二印刷电路板PCB-2的板材,将第一印刷电路板PCB-1和第二印刷电路板PCB-2的板材升级为更低信号传输损耗的板材之后,图1所示的信号传输链路的信号传输损耗降低。
以中等级板材和最高等级的板材为例,中等级板材单位长度的损耗为最高等级的板材单位长度的损耗为单位长度的损耗为将第一印刷电路板PCB-1和第二印刷电路板PCB-2的板材更换为最高等级的板材之后,若图1所示的信号传输链路上的信号传输损耗均是在走线Cable-1上产生,则升级第一印刷电路板PCB-1和第二印刷电路板PCB-2的板材之后,图1所示的信号传输链路中第一印刷电路板PCB-1和第二印刷电路板PCB-2可支持的走线长度增加9inch,可以满足更远距离的信号传输需求。
图2是相关技术中信号传输链路的连接示意图之二。如图2所示,搭载核心控制元件HOST的第一印刷电路板PCB-1,通过第一连接器CONN-1、走线Cable-1和第三连接器CONN-3,与设备元件Device连接。
相较于图1所示的信号传输链路,图2所示的信号传输链路去除了第二连接器CONN-2和第二印刷电路板PCB-2,减少信号传输链路上连接器级联的次数。
减少了一个连接器和一个印刷电路板之后可以大约减少2dB的信号传输损耗,在第一印刷电路板PCB-1的板材为中等级板材的情况下,第一印刷电路板PCB-1可支持的走线长度可增加约1.5inch,在第一印刷电路板PCB-1的板材为最高等级的板材的情况下,第一印刷电路板PCB-1可支持的走线长度可增加约2.7inch,可以满足更远距离的信号传输需求。
但是,上述方式对于降低印刷电路板中信号传输损耗的效果有限,随着信号传输速率的不断提高,印刷电路板中的信号传输损耗仍然难以满足实际需求。
并且,升级印刷电路板的板材会提高印刷电路板的成本,使得印刷电路板产品的竞争优势大为下降。而减少信号传输链路上连接器级联的次数,需要对印刷电路板的整个布局进行重新调整,严重影响印刷电路板的设计效率和进度。
图3是本发明提供的印刷电路板的切面示意图。下面结合图3描述本发明提供的印刷电路板。如图3所示,印刷电路板301,包括:目标多层结构302;
目标多层结构302包括第一接地层303、第二接地层304、差分线缆305以及接地线缆306;
差分线缆305与接地线缆306同层设置并内嵌于第一接地层303和第二接地层304之间;
需要进行信号交互的多个电子元件,通过第一接地层303或第二接地层304上的预留孔分别与差分线缆305电连接,预留孔的位置是基于印刷电路板301的电路设计图确定的。
具体地,本发明实施例中的印刷电路板301为多层堆叠结构。本发明实施例中的印刷电路板301除了目标多层结构302之外,还可以包括电源层307、信号层310以及接地层309等中的至少一种。
其中,信号层(Signal Layers)用于布置电路走线,连接各个元件。信号层通常位于电源层或接地层之间,形成对称或非对称带状线,以减小电磁干扰(EMI)。电源层(PowerLayers)用于为印刷电路板301上的元件提供稳定的电源供应。电源层通常是实体平面,没有分割,为相邻信号走线提供低阻抗的电流返回路径。接地层(Ground Layers)用于提供印刷电路板的参考电位,并与电源层共同构成低阻抗的电流回路,有助于减小电磁干扰。
需要说明的是,本发明实施例中的目标多层结构302是由三个单层结构堆叠形成的三层结构。
需要说明的是,由于线缆的信号传输损耗远小于印刷电路板中走线的信号传输损耗,单位长度线缆的信号传输损耗约是单位长度的印刷电路板中走线的信号传输损耗的五分之一;其中,上述单位长度可以为每inch或者其他单位长度。
因此,本发明提供的印刷电路板301创新性的将差分线缆305埋入到印刷电路板301的层状结构中,形成一种新型的线板一体的印刷电路板301,从而降低印刷电路板301中的信号传输损耗,进而解决信号传输链路中信号传输损耗较高、难以满足实际需求的技术问题。
图4是本发明提供的印刷电路板中目标多层结构的切面示意图之一。图5是本发明提供的印刷电路板中目标多层结构的切面示意图之二。如图4和图5所示,本发明实施例中的第一接地层303和第二接地层304平行,且第一接地层303位于第二接地层304的上方。差分线缆305与接地线缆306同层设置并内嵌于第一接地层303和第二接地层304之间。
其中,差分线缆305也被称为差分线,是一种特殊的线缆结构,差分线缆305使用两条存在耦合且平行等长的差分线芯来传输相位差180度的信号。上述两条差分线芯中的一根用于传输正信号,而另一根用于传输负信号。当正信号减去负信号时,可以得到两倍强度的有用信号。同时,由于两根差分线芯上的干扰信号是相同的,相减后干扰信号会抵消,从而提高信号的抗干扰能力。
接地线缆306为连接设备与大地的导线。
需要说明的是,本发明实施例中同层设置的差分线缆305与接地线缆306,相当于一个信号层。
需要说明的是,本发明实施例中目标多层结构302的数量可以为一个或多个。
在需要进行信号交互的多个电子元件设置于印刷电路板301的顶层的情况下,上述多个电子元件可以通过第一接地层303上的预留孔分别与差分线缆305电连接。上述多个电子元件分别与差分线缆305电连接之后,可以通过差分线缆305实现信号交互。
可以理解的是,在需要进行信号交互的多个电子元件设置于印刷电路板301的顶层且第二接地层304位于第一接地层303上方的情况下,上述多个电子元件可以通过第二接地层304上的预留孔分别与差分线缆305电连接,进而可以通过差分线缆305实现信号交互。
需要说明的是,本发明实施例中第一接地层303和第二接地层304上的预留孔的位置是基于印刷电路板301的电路设计图确定的。第一接地层303和第二接地层304上的预留孔的内壁上覆盖有导电介质。制备第一接地层303和第二接地层304上预留孔的工艺方法可以根据第一接地层303和第二接地层304在印刷电路板301中的位置确定,本发明实施例中对制备第一接地层303和第二接地层304上预留孔的工艺方法不作具体限定。
需要说明的是,差分线缆305所连接的各电子元件是基于印刷电路板301的电路设计图确定的。
本发明实施例中的印刷电路板包括一个或多个目标多层结构,上述目标多层结构包括第一接地层、第二接地层、差分线缆以及接地线缆,上述差分线缆与接地线缆同层设置并内嵌与第一接地层和第二接地层之间,需要进行信号交互的多个电子元件,通过第一接地层或第二接地层上的预留孔分别与差分线缆电连接,进而实现上述多个电子元件之间的信号交互,能利用线缆的信号传输损耗远小于印刷电路板走线的信号传输损耗的特点,通过将差分线缆埋入到印刷电路板的层状结构中,能大幅降低印刷电路板的信号传输损耗,能解决信号传输链路中信号传输损耗较高、难以满足实际需求的技术问题,能减少通信链路上单位长度的信号传输损耗,有利于信号的更远距离传输,能为集成电路的设计提供更大的设计空间,能提高用户感知。
作为一个可选地实施例,差分线缆305包括差分线芯对401和包裹差分线芯对401的绝缘介质402,差分线缆305呈扁平状;
在目标多层结构302中差分线缆305的数量为多根的情况下,差分线缆305与接地线缆306间隔设置,任一差分线缆305的两侧均设置有一根接地线缆306,各接地线缆306和各差分线芯对401中的各差分线芯构成同轴结构;
差分线缆305的厚度与接地线缆306的线径相同;
各差分线缆305和各差分线芯的轴心所在轴线与第一接地层303和第二接地层304平行;
需要进行信号交互的多个电子元件,通过第一接地层303或第二接地层304上的预留孔,以及一根差分线缆305中绝缘介质402上的预留孔,分别与差分线缆305中的差分线芯对401电连接,任一差分线缆305中绝缘介质402上的预留孔是基于印刷电路板301的电路设计图确定的。
图6是相关技术中的传统差分线缆的切面示意图。如图6所示,相关技术中的传统差分线缆601中包括一个差分线芯对401,上述传统差分线缆601被绝缘介质402包裹。两根接地线缆306分设与上述差分线芯两侧,束缚层602将上述两个接地线缆306以及包裹有上述差分线芯的绝缘介质402进行束缚。上述差分线芯对401和两根接地线缆306构成同轴结构。
但是,相关技术中的传统差分线缆601厚度较厚,若直接将传统差分线缆601内嵌于第一接地层303和第二接地层304之间,会造成印刷电路板301的厚度过厚,不符合印刷电路板301的设计要求。并且,在第一接地层303和第二接地层304中内嵌有多根差分线缆305的情况下,传统差分线缆601中接地线缆306的数量超过了实际所需的,不符合成本节约的设计要求。
其中,同轴结构的多根线缆指由多根线缆的轴心在同一条轴线上。具有同轴结构的多根线缆在传输高频信号时具有优异的性能。
本发明实施例中对传统的差分线缆305进行了改造。图7是本发明提供的印刷电路板中差分线缆的切面示意图。
如图7所示,差分线缆305包括差分线芯对401和包裹差分线芯对401的绝缘介质402,差分线缆305呈扁平状。
如图3所示,在目标多层结构302中差分线缆305的数量为多根的情况下,差分线缆305与接地线缆306间隔设置,任一差分线缆305的两侧均设置有一根接地线缆306,各接地线缆306和各差分线芯对401中的各差分线芯构成同轴结构。
可以理解的是,在目标多层结构302中差分线缆305的数量为N根的情况下,接地线缆306的数量为N+1根;其中,N为大于1的正整数。
如图3所示,各差分线缆305和各差分线芯的轴心所在轴线与第一接地层303和第二接地层304平行。由于差分线缆305的厚度与接地线缆306的线径相同,因此各差分线缆305中的绝缘介质402分别与第一接地层303和第二接地层304接触,各接地线缆306分别与第一接地层303和第二接地层304相切接触。
在需要进行信号交互的多个电子元件设置于印刷电路板301的顶层的情况下,上述多个电子元件可以通过第一接地层303上的预留孔以及一根差分线缆305中绝缘介质402上的预留孔,分别与上述差分线缆305中的差分线芯对401电连接。上述多个电子元件分别与上述差分线缆305中的差分线芯对401电连接之后,可以通过上述差分线缆305中的差分线芯对401实现信号交互。
可以理解的是,在需要进行信号交互的多个电子元件设置于印刷电路板301的顶层且第二接地层304位于第一接地层303上方的情况下,上述多个电子元件可以通过第二接地层304上的预留孔以及一根差分线缆305中绝缘介质402上的预留孔,分别与上述差分线缆305中的差分线芯对401电连接。上述多个电子元件分别与上述差分线缆305中的差分线芯对401电连接之后,可以通过上述差分线缆305中的差分线芯对401实现信号交互。
需要说明的是,在目标多层结构302中差分线缆305的数量为多根的情况下,每一根差分线缆305所连接的电子元件是基于印刷电路板301的电路设计图确定的。
作为一个可选地实施例,差分线缆305包括差分线芯对401和包裹差分线芯对401的绝缘介质402,差分线缆305呈扁平状;
在目标多层结构302中差分线缆305的数量为一根的情况下,差分线缆305的两侧分别设置一根接地线缆306,各接地线缆306和差分线芯对401中的各差分线芯构成同轴结构;
差分线缆305的厚度与接地线缆306的线径相同;
差分线缆305和各差分线芯的轴心所在轴线与第一接地层303和第二接地层304平行;
需要进行信号交互的多个电子元件,通过第一接地层303或第二接地层304上的预留孔以及绝缘介质402上的预留孔,分别与差分线芯对401电连接。
如图4所示,在目标多层结构302中差分线缆305的数量为一根的情况下,差分线缆305的两侧分别设置一根接地线缆306,各接地线缆306和各差分线芯对401中的各差分线芯构成同轴结构。
可以理解的是,在目标多层结构302中差分线缆305的数量为一根的情况下,接地线缆306的数量为两根。
如图4所示,差分线缆305和两根接地线缆306的轴心所在轴线与第一接地层303和第二接地层304平行。由于差分线缆305的厚度与接地线缆306的线径相同,因此差分线缆305中的绝缘介质402分别与第一接地层303和第二接地层304接触,两根接地线缆306分别与第一接地层303和第二接地层304相切接触。
本发明实施例中目标多层结构中的差分线缆包括差分线芯对和包裹差分线芯对的绝缘介质,且差分线缆呈扁平状,差分线缆和接地线缆内嵌于第一接地层和第二接地层之后,对印刷电路板的板厚影响较小,接地线缆设置于包裹差分线芯对的绝缘介质两侧,并与各差分线芯构成同轴结构,接地线缆与包括差分线芯对的绝缘介质在差分线芯对周围形成了一个屏蔽腔体,能更好地隔离外部干扰对差分线芯对中信号传输的干扰,能进一步提高印刷电路板301中信号传输的质量。
作为一个可选地实施例,在第一接地层303与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,第一接地层303上的预留孔为深微过孔;
在第二接地层304与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,第二接地层304上的预留孔为深微过孔;
在差分线缆305与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,差分线缆305中绝缘介质402上的预留孔为深微过孔。
作为一个可选地实施例,在第一接地层303与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,第一接地层303上的预留孔为机械过孔;
在第二接地层304与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,第二接地层304上的预留孔为机械过孔;
在差分线缆305与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,差分线缆305中绝缘介质402上的预留孔为机械过孔。
需要说明的是,深微过孔(Deep and Micro Via)技术是印制电路板制造中的一项重要技术,利用深微过孔技术可以印刷电路板301中创建细小的、深度较大的导电过孔,上述导电过孔可以用于实现不同电路层之间的电气连接,从而满足复杂的电路设计需求。
但是,受限于深微过孔技术的技术工艺限制,在需要制备的过孔深度较深的情况下,难以利用深微过孔技术制备得到符合深度要求的过孔。
因此,本发明实施例中可以基于深度过孔技术的技术工艺限制,将利用深微过孔技术能够制备得到的最大过孔深度,确定为预设距离。
相应地,在第一接地层303与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,第一接地层303上的预留孔是利用深微过孔技术制备得到的深微过孔,在第一接地层303与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,第一接地层303上的预留孔是利用机械钻孔技术制备得到的机械过孔。
在第二接地层304与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,第二接地层304上的预留孔是利用深微过孔技术制备得到的深微过孔,在第二接地层304与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,第二接地层304上的预留孔是利用机械钻孔技术制备得到的机械过孔。
在差分线缆305与印刷电路板301的顶层311之间的垂直距离小于预设距离的情况下,差分线缆305中绝缘介质402上的预留孔是利用深微过孔技术制备得到的深微过孔,在差分线缆305中绝缘介质402与印刷电路板301的顶层311之间的垂直距离不小于预设距离的情况下,差分线缆305中绝缘介质402上的预留孔是利用机械钻孔技术制备得到的机械过孔。
作为一个可选地实施例,在目标多层结构302的数量为一个或偶数个;
在目标多层结构302的数量为偶数个的情况下,各目标多层结构302在印刷电路板301中对称分布。
需要说明的是,在目标多层结构302的数量为一个的情况下,上述目标多层结构302可以设置于印刷电路板301的中间层位置。
本发明实施例中在目标多层结构的数量为偶数个的情况下,各目标多层结构在印刷电路板中对称分布,能保证印刷电路板301叠层的对称性,能避免印刷电路板发生形变。
作为一个可选地实施例,差分线芯对401中差分线芯的线径,为在满足预设阻抗要求下的最大线径。
通常情况下,差分线缆305常用的阻抗为85欧姆和100欧姆,本发明实施例中的差分线缆305在满足预设阻抗要求的前提下,尽量使用粗线径的差分线芯,可以使得差分线缆305的信号传输损耗更小,从而可以进一步降低印刷电路板301的信号传输损耗。
基于上述各实施例的内容,一种集成电路,包括:如上任一所述的印刷电路板301以及多个电子元件;各电子元件通过印刷电路板301中第一接地层303或第二接地层304上的预留孔,分别与印刷电路板301中的差分线缆305连接。
本发明实施例中的集成电路包括上述印刷电路板和多个电子元件,各电子元件通过印刷电路板中第一接地层或第二接地层上的预留孔,分别与印刷电路板中的差分线缆连接,能利用线缆的信号传输损耗远小于印刷电路板走线的信号传输损耗的特点,通过将差分线缆埋入到印刷电路板的层状结构中,能大幅降低印刷电路板的信号传输损耗,从而能降低集成电路中的信号传输损耗,能解决信号传输链路中信号传输损耗较高、难以满足实际需求的技术问题,有利于信号的更远距离传输,能为集成电路的设计提供更大的设计空间,能提高用户感知。
作为一个可选地实施例,在各电子元件中包括核心控制元件的情况下,核心控制元件包括两个接地引脚和一个差分引脚对;
两个接地引脚分别与第一接地层303和第二接地层304连接,差分引脚对中的两个差分引脚分别与差分线缆305中的差分线芯对401一一对应连接。
为了便于对本发明提供的印刷电路板301和集成电路的理解,以下通过一个实例说明本发明提供的印刷电路板301和集成电路。
图8是本发明提供的集成电路的切面示意图。如图8所示,本实例中的集成电路801里包括上述印刷电路板301、核心控制元件(HOST IC)802和连接器(CONN)803。
上述印刷电路板301共10层,上述印刷电路板301中包括两个目标多层结构302,上述两个目标多层结构302分别设置于上述印刷电路板301的第3层之第5层以及第7层至第9层。两个目标多层结构302在上述印刷电路板301的各层中对称分布,能够保证印刷电路板301叠层的对称性,能够保证印刷电路板301不发生形变。
其中,上述印刷电路板301中的第3层和第7层,分别为两个目标多层结构302中的第一接地层303,上述印刷电路板301中的第5层和第9层,分别为两个目标多层结构302中的第二接地层304。
上述印刷电路板301中的第6层和第7层为电源层,上述印刷电路板301的第1层为顶层311,上述印刷电路板301的第10层为底层804,上述印刷电路板301的顶层311和底层804均为信号层。
核心控制元件802的差分信号管脚通过位于第3层的第一接地层303上的深微过孔以及位于第4层的差分线缆305中绝缘介质402上的深微过孔,与位于第4层的差分线芯对401电连接。
如图8所示,核心控制元件802下方示意的四个圆圈,为核心控制元件802下方的球栅阵列(Ball Grid Array,BGA)球,位于中间的两个球栅阵列球为一对差分信号管脚805,位于中间的两个球栅阵列球为各为一个接地管脚806。
位于中间的两个球栅阵列球通过位于第3层的第一接地层303上的深微过孔807以及位于第3层的差分线缆305中绝缘介质402上的深微过孔807,与位于第4层的差分线芯对401电连接。
位于左侧的球栅阵列球通过上述印刷电路板301的顶层311上的预留孔,与位于第2层的第一接地层303连接,位于右侧的球栅阵列球通过上述印刷电路板301的顶层311上的深微过孔807、位于第2层的第一接地层303上的深微过孔807、位于第3层的差分线缆305上的深微过孔807,与位于第4层的第二接地层304连接。
连接器803通过上述印刷电路板301的顶层311上的深微过孔807、位于第2层的第一接地层303上的深微过孔807以及位于第3层的差分线缆305中绝缘介质402上的深微过孔807,与位于第3层的差分线芯对401电连接。
由于印刷电路板301加工平整度的要求,差分线缆305呈扁平状。
对本实例中的集成电路801进行建模和对比,建立传统印刷电路板301的信号传输仿真模型和本发明提供的印刷电路板301的信号传输仿真模型,对上述两个模型的插入损耗进行仿真和对比。其中,传统的印刷电路板301采用传统的走线的方式进行信号传输。
图9为本发明提供的印刷电路板与相关技术中传统印刷电路板的信号传输仿真结果对比图。如图9所示,以16GHz频点的损耗为例进行对比,虚线为1inch印刷电路板301走线的信号传输损耗,在16GHz频点1inch印刷电路板301走线的信号传输损耗为1.458dB,实线为1inch内嵌于两个接地层中的差分线缆305的信号传输损耗,在16GHz频点内嵌于两个接地层中的差分线缆305的信号传输为0.921dB。
由图9可以看出,本发明提供的印刷电路板301中的信号传输损耗为传统印刷电路板301中的信号传输损耗的60%左右,极大的减小了印刷电路板301中的信号传输损耗以及印刷电路板301中单位长度的信号传输损耗,有利于信号的更远距离传输。
基于上述各实施例的内容,一种电子设备,包括:如上所述的集成电路。
本发明实施例中的电子设备包括上述集成电路,上述集成电路包括上述印刷电路板和多个电子元件,各电子元件通过印刷电路板中第一接地层或第二接地层上的深微过孔,分别与印刷电路板中的差分线缆连接,能利用线缆的信号传输损耗远小于印刷电路板走线的信号传输损耗的特点,通过将差分线缆埋入到印刷电路板的层状结构中,能大幅降低印刷电路板的信号传输损耗,从而能降低集成电路中的信号传输损耗,能解决信号传输链路中信号传输损耗较高、难以满足实际需求的技术问题,有利于信号的更远距离传输,能为集成电路的设计提供更大的设计空间,能提高用户感知。
基于上述各实施例的内容,一种基于如上所述印刷电路板实现的导电连接方法;
导电连接方法,包括:根据电路设计图,在印刷电路板中的第一接地层、第二接地层以及差分线缆的绝缘介质上制备预留孔;
根据电路设计图,将需要进行信号交互的各电子元件的差分信号管脚,通过差分线缆的绝缘介质上的预留孔,与差分线缆中的差分线芯进行点焊;
根据电路设计图,将需要进行信号交互的各电子元件中的任一接地管脚,与第一接地层点焊,或者,与第二接地层点焊,或者,通过点焊第一接地层上的预留孔与第二接地层电连接,或者,通过点焊第二接地层上的预留孔与第一接地层电连接。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种印刷电路板,其特征在于,包括:目标多层结构;
所述目标多层结构包括第一接地层、第二接地层、差分线缆以及接地线缆;
所述差分线缆与所述接地线缆同层设置并内嵌于所述第一接地层和所述第二接地层之间;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔分别与所述差分线缆电连接,所述预留孔的位置是基于所述印刷电路板的电路设计图确定的。
2.根据权利要求1所述的印刷电路板,其特征在于,所述差分线缆包括差分线芯对和包裹所述差分线芯对的绝缘介质,所述差分线缆呈扁平状;
在所述目标多层结构中所述差分线缆的数量为多根的情况下,所述差分线缆与所述接地线缆间隔设置,任一所述差分线缆的两侧均设置有一根所述接地线缆,各所述接地线缆和各所述差分线芯对中的各差分线芯构成同轴结构;
所述差分线缆的厚度与所述接地线缆的线径相同;
各所述差分线缆和各所述差分线芯的轴心所在轴线与所述第一接地层和所述第二接地层平行;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔,以及一根所述差分线缆中绝缘介质上的预留孔,分别与所述差分线缆中的差分线芯对电连接,任一所述差分线缆中绝缘介质上的预留孔是基于所述印刷电路板的电路设计图确定的。
3.根据权利要求1所述的印刷电路板,其特征在于,所述差分线缆包括差分线芯对和包裹所述差分线芯对的绝缘介质,所述差分线缆呈扁平状;
在所述目标多层结构中所述差分线缆的数量为一根的情况下,所述差分线缆的两侧分别设置一根所述接地线缆,各所述接地线缆和所述差分线芯对中的各差分线芯构成同轴结构;
所述差分线缆的厚度与所述接地线缆的线径相同;
所述差分线缆和各所述差分线芯的轴心所在轴线与所述第一接地层和所述第二接地层平行;
需要进行信号交互的多个电子元件,通过所述第一接地层或所述第二接地层上的预留孔以及所述绝缘介质上的预留孔,分别与所述差分线芯对电连接。
4.根据权利要求2或3所述的印刷电路板,其特征在于,在所述第一接地层与所述印刷电路板的顶层之间的垂直距离小于预设距离的情况下,所述第一接地层上的预留孔为深微过孔;
在所述第二接地层与所述印刷电路板的顶层之间的垂直距离小于所述预设距离的情况下,所述第二接地层上的预留孔为深微过孔;
在所述差分线缆与所述印刷电路板的顶层之间的垂直距离小于所述预设距离的情况下,所述差分线缆中绝缘介质上的预留孔为深微过孔。
5.根据权利要求2或3所述的印刷电路板,其特征在于,在所述第一接地层与所述印刷电路板的顶层之间的垂直距离不小于预设距离的情况下,所述第一接地层上的预留孔为机械过孔;
在所述第二接地层与所述印刷电路板的顶层之间的垂直距离不小于所述预设距离的情况下,所述第二接地层上的预留孔为机械过孔;
在所述差分线缆与所述印刷电路板的顶层之间的垂直距离不小于所述预设距离的情况下,所述差分线缆中绝缘介质上的预留孔为机械过孔。
6.根据权利要求1所述的印刷电路板,其特征在于,所述目标多层结构的数量为一个或偶数个;
在所述目标多层结构的数量为偶数个的情况下,各所述目标多层结构在所述印刷电路板中对称分布。
7.根据权利要求2所述的印刷电路板,其特征在于,所述差分线芯对中差分线芯的线径,为在满足预设阻抗要求下的最大线径。
8.一种集成电路,其特征在于,包括:如权利要求1至6任一所述的印刷电路板以及多个电子元件;各所述电子元件通过所述印刷电路板中第一接地层或第二接地层上的预留孔,分别与所述印刷电路板中的差分线缆连接。
9.根据权利要求8所述的集成电路,其特征在于,在各所述电子元件中包括核心控制元件的情况下,所述核心控制元件包括两个接地引脚和一个差分引脚对;
两个所述接地引脚分别与所述第一接地层和所述第二接地层连接,所述差分引脚对中的两个差分引脚分别与所述差分线缆中的差分线芯对一一对应连接。
10.一种电子设备,其特征在于,包括:如权利要求8或9所述的集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410544107.6A CN118450596A (zh) | 2024-04-30 | 2024-04-30 | 印刷电路板、集成电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410544107.6A CN118450596A (zh) | 2024-04-30 | 2024-04-30 | 印刷电路板、集成电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118450596A true CN118450596A (zh) | 2024-08-06 |
Family
ID=92317511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410544107.6A Pending CN118450596A (zh) | 2024-04-30 | 2024-04-30 | 印刷电路板、集成电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118450596A (zh) |
-
2024
- 2024-04-30 CN CN202410544107.6A patent/CN118450596A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107069264B (zh) | 具有有着谐振控制的电路板的互连系统 | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
JP2007234500A (ja) | 高速伝送用fpc及びこのfpcに接続されるプリント基板 | |
CN211297148U (zh) | 一种pcb板结构及信号测试设备 | |
CN108575044B (zh) | 印刷电路板及其组件 | |
WO2022089542A1 (zh) | 一种印制电路板及背板架构系统、通信设备 | |
CN101568225B (zh) | 软性电路板 | |
TWI394319B (zh) | 電連接器 | |
CN215835591U (zh) | 印刷电路板和电子设备 | |
CN104638463A (zh) | 高速板对板电子连接器及多层电路板组件 | |
CN105657962A (zh) | 一种多层pcb电路板 | |
CN108112162A (zh) | 信号传输线及其设计方法、柔性印刷电路板 | |
WO2024140509A1 (zh) | 电路板及电子设备 | |
CN202487900U (zh) | 具电路板的连接器电路板线路布局结构 | |
CN118450596A (zh) | 印刷电路板、集成电路及电子设备 | |
CN202797485U (zh) | 电连接器的屏蔽壳体与电路板接地结构 | |
CN115101497B (zh) | 一种集成电路封装体、印制电路板、板卡和电子设备 | |
TWM599071U (zh) | 單排焊線結構 | |
CN113709962B (zh) | 一种差分信号传输多层pcb板结构 | |
CN215956731U (zh) | 基于陷入式印制电路板的封装组件 | |
CN211481587U (zh) | 一种服务器转接卡 | |
CN115133369A (zh) | 一种电子组件和电子设备 | |
CN202712610U (zh) | 电连接器的屏蔽壳体与电路板接地结构 | |
CN101901998B (zh) | 电连接器 | |
TWM592608U (zh) | 一種高頻電連接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |