CN116825045A - 显示面板和显示装置 - Google Patents

Abstract

本发明公开了一种显示面板和显示装置，属于显示技术领域，显示面板包括显示区和至少部分围绕显示区设置的非显示区；非显示区包括扫描驱动电路、与扫描驱动电路连接的多条第一信号线；扫描驱动电路包括多个级联的移位寄存器单元，移位寄存器单元包括多个信号输入端，信号输入端与第一信号线连接；移位寄存器单元包括多个薄膜晶体管；显示面板包括衬底和位于衬底一侧的晶体管阵列层，薄膜晶体管位于晶体管阵列层；第一信号线所在膜层位于晶体管阵列层远离衬底的一侧。显示装置包括上述显示面板。本发明可以实现窄边框设计的同时，还可以保证驱动效果，提高显示品质。

Description

显示面板和显示装置

技术领域

本发明涉及显示技术领域，更具体地，涉及一种显示面板和显示装置。

背景技术

随着液晶显示技术的不断发展，有机发光显示(Organic Light-Emitting Diode，OLED)面板或者液晶显示面板等，已被大量地应用在手机、平板电脑等电子终端中，以实现轻薄化、高质量显示效果等。

显示装置包括位于边框区域的栅极驱动电路和位于显示区域的扫描线，栅极驱动电路包括多级移位寄存电路(Vertical Shift Register，VSR)，移位寄存电路与扫描线相连，用于为扫描线提供扫描信号。现有栅极驱动电路器件多、结构复杂、占用空间大，因此非显示区域一般要预留出较大的空间，不利于实现窄边框设计。

目前为了实现窄边框设计，一般需要压缩非显示区的面积，若压缩非显示区域的部件尺寸，容易超过目前制程极限，影响其他部件的性能，造成显示效果不佳的问题；若为了保证非显示区域的各部件尺寸，则需要压缩非显示区域内不同导电结构之间的间距，可能造成不同导电结构之间的距离更加靠近，容易产生信号耦合，很可能造成驱动不良的风险，影响显示效果。

因此，提供一种可以实现窄边框设计的同时，还可以保证驱动效果，提高显示品质的显示面板和显示装置，是本领域技术人员亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种显示面板和显示装置，以解决现有技术中窄边框设计的显示设备，显示品质容易受到影响的问题。

本发明公开了一种显示面板，包括：显示区和至少部分围绕显示区设置的非显示区；非显示区包括扫描驱动电路、与扫描驱动电路连接的多条第一信号线；扫描驱动电路包括多个级联的移位寄存器单元，移位寄存器单元包括多个信号输入端，信号输入端与第一信号线连接；移位寄存器单元包括多个薄膜晶体管；显示面板包括衬底和位于衬底一侧的晶体管阵列层，薄膜晶体管位于晶体管阵列层；第一信号线所在膜层位于晶体管阵列层远离衬底的一侧。

基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。

与现有技术相比，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

本发明提供的显示面板包括显示区和至少部分围绕显示区设置的非显示区，非显示区包括扫描驱动电路，扫描驱动电路包括多个级联的移位寄存器单元，扫描驱动电路的多个级联的移位寄存器单元能够对显示面板的显示区中的显示子像素进行逐行扫描，从而显示画面。本发明设置显示面板包括衬底，衬底一侧设置晶体管阵列层，扫描驱动电路包括的薄膜晶体管位于晶体管阵列层。本发明将制作第一信号线的膜层设置在晶体管阵列层远离衬底的一侧，即在垂直于衬底所在平面的方向上，与移位寄存器单元的信号输入端连接的第一信号线所在膜层与薄膜晶体管所在膜层不同，第一信号线所在膜层避开薄膜晶体管所在的晶体管阵列层，从而可以节省晶体管阵列层的空间，有利于通过足够的空间保证晶体管阵列层的薄膜晶体管的尺寸，以保证驱动性能的同时，还可以尽可能压缩非显示区在平行于衬底所在平面方向上的宽度，使得第一信号线的布设不占用晶体管阵列层在平行于衬底所在平面方向上的空间，从而可以尽可能多的压缩非显示区在平行于衬底所在平面方向上的宽度，实现显示面板的更窄边框效果。

当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。

图1是本发明实施例提供的显示面板的一种平面结构示意图；

图2是图1中J1区域的局部剖面结构示意图；

图3是本发明实施例提供的显示面板的另一种平面结构示意图；

图4是图3中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图；

图5是图1中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图；

图6是图3中部分移位寄存器单元所在区域和部分显示区的另一种局部剖面结构示意图；

图7是本发明实施例提供的显示面板的另一种平面结构示意图；

图8是图7中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图；

图9是图7中显示区包括的像素电路和发光元件的一种电连接结构示意图；

图10是图7中部分移位寄存器单元所在区域和部分显示区的另一种局部剖面结构示意图；

图11是本发明实施例提供的显示装置的一种平面结构示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。

在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

请结合参考图1和图2，图1是本发明实施例提供的显示面板的一种平面结构示意图，图2是图1中J1区域的局部剖面结构示意图，本实施例提供的显示面板000，包括：显示区AA和至少部分围绕显示区AA设置的非显示区NA；

非显示区NA包括扫描驱动电路10、与扫描驱动电路10连接的多条第一信号线20；扫描驱动电路10包括多个级联的移位寄存器单元101，移位寄存器单元101包括多个信号输入端1011，信号输入端1011与第一信号线20连接；

移位寄存器单元101包括多个薄膜晶体管T；

显示面板000包括衬底01和位于衬底01一侧的晶体管阵列层02，薄膜晶体管T位于晶体管阵列层02；

第一信号线20所在膜层位于晶体管阵列层02远离衬底01的一侧。

具体而言，本实施例提供的显示面板000包括显示区AA和至少部分围绕显示区AA设置的非显示区NA，显示区AA可以设置显示子像素和与显示子像素电连接的扫描线或者数据线等，以实现显示面板000的显示画面。非显示区NA可以用于设置驱动电路和后续绑定的驱动芯片或者柔性电路板等。非显示区NA包括扫描驱动电路10，扫描驱动电路10包括多个级联的移位寄存器单元101，扫描驱动电路10的多个级联的移位寄存器单元101能够对显示面板000的显示区AA中的显示子像素进行逐行扫描，从而显示画面。

本实施例中，扫描驱动电路10的移位寄存器单元101可以包括多个信号输入端1011，可选的，移位寄存器单元101还可以包括多个信号输出端1012，还可以包括多个薄膜晶体管T和电容(图中未示意，电容可以采用薄膜晶体管T所在膜层制作，可以理解的是，非显示区NA中的薄膜晶体管T可以与显示区AA的薄膜晶体管采用同膜层制作)构成的电路结构，至少部分信号输出端1012与显示区AA的扫描线G电连接，以通过扫描驱动电路10为显示区AA的扫描线G提供的扫描驱动信号，实现逐行扫描。

可以理解的是，本实施例中对于各个移位寄存器单元101的电路连接结构不作具体限定，图1中仅是以框图表示移位寄存器单元101，移位寄存器单元101至少包括一个薄膜晶体管T，具体实施时，可参考相关技术中移位寄存器单元101的电路结构进行理解。

本实施例中，边框区域的非显示区NA除包括扫描驱动电路10的电路元件外，还需要设置与扫描驱动电路10连接的多条第一信号线20，移位寄存器单元101的信号输入端1011与第一信号线20连接，多条第一信号线20可以通过信号输入端1011，为扫描驱动电路10的各级移位寄存器单元101传输电压信号和时钟信号等信号。可以理解的是，若移位寄存器单元101的电路结构中薄膜晶体管的数量较多，则第一信号线20的数量也可能会增多，不利于窄边框的实施。

为了解决上述问题，本实施例设置显示面板000包括衬底01，衬底01用于作为显示面板000其他膜层的承载基板使用，衬底01可以为硬质或者柔性材料中的任一者，本实施例对此不作限定。衬底01一侧设置晶体管阵列层02，扫描驱动电路10包括的薄膜晶体管T(或者显示区AA包括的薄膜晶体管)位于晶体管阵列层02。可选的，晶体管阵列层02可以包括多个金属导电层和多个绝缘层，本实施例对此不作限定。本实施例将制作第一信号线20的膜层设置在晶体管阵列层02远离衬底01的一侧，即在垂直于衬底01所在平面的方向Z上，与移位寄存器单元101的信号输入端1011连接的第一信号线20所在膜层与薄膜晶体管T所在膜层不同，第一信号线20所在膜层避开薄膜晶体管T所在的晶体管阵列层02，从而可以节省晶体管阵列层02的空间，有利于通过足够的空间保证晶体管阵列层02的薄膜晶体管T的尺寸，以保证驱动性能的同时，还可以尽可能压缩非显示区NA在平行于衬底01所在平面方向上的宽度，使得第一信号线20的布设不占用晶体管阵列层02在平行于衬底01所在平面方向上的空间，从而可以尽可能多的压缩非显示区NA在平行于衬底01所在平面方向上的宽度，实现显示面板000的更窄边框效果。

可以理解的是，本实施例对于第一信号线20上传输的信号不作限定，多条第一信号线20可以包括与移位寄存器单元101连接的起始移位信号线(STV)，还可以包括与移位寄存器单元101连接的时钟控制信号线(CK)，还可以包括与移位寄存器单元101连接的、为移位寄存器单元101提供复位信号的复位信号线(RESET)，还可以包括与移位寄存器单元101连接的、为移位寄存器单元101提供电源信号的正电压信号线(VGH)或者负电压信号线(VGL)，还可以包括其他为移位寄存器单元101提供电压信号的其他类型的信号线，本实施例对此不作赘述，具体可根据相关技术中移位寄存器单元101的电路结构进行理解第一信号线20上传输的信号。

需要说明的是，本实施例的图中仅是示例性画出显示面板000的结构，具体实施时，显示面板000的结构包括但不仅限于此，还可以包括其他能够实现显示功能的结构，如显示区AA的像素电路、发光元件等，本实施例在此不作赘述，具体可参考相关技术中显示面板的结构进行理解。

在一些可选实施例中，请结合参考图3和图4，图3是本发明实施例提供的显示面板的另一种平面结构示意图，图4是图3中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图，本实施例中，显示区AA包括多条沿第一方向Y延伸的数据线S；

非显示区NA包括绑定区BA，在第一方向Y上，绑定区BA位于显示区AA的一侧；

绑定区BA包括多个导电焊盘30，导电焊盘30与扇出走线40电连接，扇出走线40位于非显示区NA；

数据线S包括第一数据线S1，第一数据线S1通过至少一条第一连接线50与扇出走线40电连接，第一连接线50位于显示区AA。

本实施例解释说明了显示面板000的显示区AA可以包括多条数据线S，显示区AA包括的多个显示子像素，显示子像素可以包括发光元件和与其电连接的像素电路，多条沿第一方向Y延伸的数据线S用于为各个显示子像素的像素电路提供数据电压信号，即为显示面板000提供实现显示功能的驱动信号。可以理解的是，本实施例对于显示子像素中像素电路的结构不作限定，具体可参考相关技术中显示面板的子像素结构进行理解。

数据线S包括第一数据线S1，可选的，显示面板000中沿第二方向X，显示区AA包括第二显示区AA2和位于第二显示区AA2相对两侧的第一显示区AA1，第一方向Y和第二方向X在平行于显示面板000所在平面的方向上相交，本实施例的图3仅是以第一方向Y和第二方向X在平行于显示面板000所在平面的方向上相互垂直为例进行示例说明。本实施例的第一显示区AA1可以理解为第二方向X上靠近于显示面板000边缘两侧的显示区，第二显示区AA2可以理解为显示区AA比较靠近中心位置的区域。本实施例设置非显示区NA包括绑定区BA，绑定区BA包括多个导电焊盘30，导电焊盘30用于后续与驱动芯片或者柔性电路板绑定电连接，以实现通过驱动芯片或者柔性电路板为显示面板000提供显示用的驱动信号等。导电焊盘30与扇出走线40电连接，扇出走线40也位于非显示区NA，第一显示区AA1的第一数据线S1通过至少一条第一连接线50与扇出走线40电连接，而第一连接线50位于显示区AA，第一连接线50的两端分别连接非显示区NA的扇出走线40和显示区AA的第一数据线S1；扇出走线40与绑定区BA的导电焊盘30电连接，实现第一数据线S1和导电焊盘30之间的信号传输。可选的，显示面板000的第二显示区AA2可以包括多条第二数据线S2，第二数据线S2的一端可以在第二显示区AA2对应的区域范围内直接与非显示区NA的其他扇出走线40电连接。

本实施例设置第一连接线50位于显示区AA，即本实施例中第二方向X上位于显示面板000靠近两侧边缘的第一显示区AA1中的第一数据线S1与绑定区BA的导电焊盘30电连接时，通过位于显示区AA的第一连接线50实现电连接，可以避免第一连接线50占用非显示区NA的空间，如图3所示，第一连接线50的部分段可以在显示区AA范围内逐渐朝靠近第二显示区AA2的方向延伸，进而延伸至显示区AA与非显示区NA的边界位置，可以使得第一连接线50与扇出走线40的连接处在第二方向X上尽可能远离第一显示区AA1，相比于现有技术中的方案，本实施例的将第一连接线50设置于显示区AA的结构，有利于缩小多条扇出走线40在第二方向X上占据的宽度，进而可以进一步缩小显示面板000的下边框。

可以理解的是，本实施例的第一连接线50位于显示区AA的设计结构，可以满足显示面板000高分辨率的要求，即使显示区AA中包括的数据线S的数量更多，第一连接线50从显示区AA内走线，也可以减少与第一连接线50连接的扇出走线40占用的非显示区NA在第二方向X上的空间，因此仍然可以进一步压缩非显示区NA在第二方向X上的宽度，可以满足高分辨率的要求的同时，还可以保证显示功能，实现更窄边框。

可选的，如图4所示，本实施例设置第一信号线20与第一连接线50同层设置，即采用第一连接线50所在的膜层制作与非显示区NA的移位寄存器单元101连接的第一信号线20，可以复用第一连接线50的膜层走第一信号线20，无需另设膜层，有利于减少面板中膜层的数量，有利于实现显示面板000的薄型化设计。

可选的，如图1和图5所示，图5是图1中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图，本实施例以显示面板000为有机发光二极管显示面板为例进行示例说明，显示面板000的膜层结构可以包括衬底01，位于衬底01一侧的晶体管阵列层02，晶体管阵列层02可以依次包括半导体层021、栅极金属层M1、电容金属层Mc、源漏极金属层M2，位于晶体管阵列层02远离衬底01一侧的第一信号线10所在的第一金属层M3，位于晶体管阵列层02远离衬底01一侧的阳极层03。进一步可选的，数据线S可以位于源漏极金属层M2或者数据线S也可以位于第一金属层M3。其中，移位寄存器单元101包括的薄膜晶体管T的有源部可以位于半导体层021，移位寄存器单元101包括的薄膜晶体管T的栅极、扫描线G可以位于栅极金属层M1，薄膜晶体管T的源漏极可以位于源漏极金属层M2，移位寄存器单元101包括的电容的两极可以分别位于栅极金属层M1和电容金属层Mc，阳极金属层RE用于制作各个显示子像素的阳极。可以理解的是，本实施例对于显示面板000中显示子像素的膜层结构和发光原理不作赘述，具体可参考相关技术中有机发光二极管显示面板的膜层结构进行理解。

本实施例设置第一信号线10所在的第一金属层M3位于晶体管阵列层02远离衬底01的一侧，具体的第一信号线10所在的第一金属层M3位于薄膜晶体管T的源漏极所在的源漏极金属层M2远离衬底01的一侧，可以使得第一信号线20所在膜层避开薄膜晶体管T所在的晶体管阵列层02，从而可以节省晶体管阵列层02的空间，有利于通过足够的空间保证晶体管阵列层02的薄膜晶体管T的尺寸，以保证驱动性能的同时，还可以尽可能使得移位寄存器单元101包括的多个薄膜晶体管T在平行于衬底01所在平面方向上的间距尽可能缩小，最大限度的压缩非显示区NA在平行于衬底01所在平面方向上的宽度，使得第一信号线20的布设不占用晶体管阵列层02在平行于衬底01所在平面方向上的空间，实现显示面板000的更窄边框效果。

可选的，如图3和图6所示，图6是图3中部分移位寄存器单元所在区域和部分显示区的另一种局部剖面结构示意图，可以在显示面板000中增设第二金属层M4，第二金属层M4位于第一金属层M3远离衬底01的一侧；采用第二金属层M4制作与第一数据线S1连接的第一连接线50，有利于避免采用显示面板000的现有膜层设置第一连接线50时容易引起与显示区AA的其他信号走线发生短路，进而可以降低布线难度，并且由于第一连接线50整体均采用第二金属层M4制作，因此可以减少显示面板000中的换线过孔的数量，有利于提高显示品质。进一步可选的，第一数据线S1可以位于第一金属层M3，可以增加第一数据线S1与晶体管阵列层02之间的间距，减少耦合。

由于第一信号线20与第一连接线50同层设置，即第一信号线20位于第二金属层M4，因此可以使得非显示区NA的第一信号线20与晶体管阵列层02之间至少还间隔有第一金属层M3，可以保证起到压缩非显示区NA的宽度，实现窄边框的同时，还可以尽可能使得在垂直于衬底01所在平面的方向Z上，第一信号线20距离薄膜晶体管T所在的晶体管阵列层02更远，进而有利于降低第一信号线20与薄膜晶体管T之间产生信号耦合的可能性，避免交叠耦合造成驱动不良的风险，有利于进一步提高显示效果。

在一些可选实施例中，请结合参考图7和图8，图7是本发明实施例提供的显示面板的另一种平面结构示意图，图8是图7中部分移位寄存器单元所在区域和部分显示区的局部剖面结构示意图，本实施例中，第一金属层M3包括屏蔽部60，屏蔽部60位于非显示区NA；屏蔽部60在衬底01的正投影与移位寄存器单元101包括的薄膜晶体管T在衬底01的正投影交叠。

本实施例解释说明了非显示区NA的以为寄存器单元101所在区域中，第一金属层M3包括屏蔽部60，在垂直于衬底01所在平面的方向Z上，屏蔽部60与移位寄存器单元101包括的薄膜晶体管T交叠，可选的，屏蔽部60在衬底01的正投影覆盖移位寄存器单元101包括的薄膜晶体管T在衬底01的正投影，从而可以通过第一金属层M3的屏蔽部60设置于晶体管阵列层02的移位寄存器单元101包括的薄膜晶体管T与第二金属层M4的第一信号线20之间，利用屏蔽部60将两者隔开，有利于减小交叠耦合，避免两者信号相互干扰影响各自的驱动性能，进而有利于更好的提高显示品质。

可选的，屏蔽部60连接固定电位信号，从而可以避免屏蔽部60不接任何电信号即浮置时发生浮置信号干扰的问题，从而可以避免屏蔽部60浮置影响其上方的第一信号线20和其下方的薄膜晶体管T的信号传输，有利于保证显示效果。

可选的，在非显示区NA，屏蔽部60与移位寄存器单元101包括的薄膜晶体管T绝缘，屏蔽部60与第一信号线20绝缘，从而可以避免三者之间相互干扰，影响屏蔽部60的屏蔽性能。

在一些可选实施例中，请结合参考图7和图9、图10，图9是图7中显示区包括的像素电路和发光元件的一种电连接结构示意图，图10是图7中部分移位寄存器单元所在区域和部分显示区的另一种局部剖面结构示意图，本实施例中，显示区AA包括多个像素电路70，像素电路70通过非显示区NA的屏蔽部60接入低电源信号Vpvee。

本实施例解释说明了显示面板000的显示区AA可以包括多个显示子像素，显示子像素包括电连接的像素电路70和发光元件80，可选的，像素电路70可以为图9所示的包括7个晶体管和1个电容的电连接结构，7个晶体管和1个电容可以均采用晶体管阵列层02制作，即像素电路70包括的晶体管和非显示区NA的移位寄存器单元101包括的薄膜晶体管T可以采用同膜层同工艺制作。可以理解的是，本实施例的图9仅是举例说明像素电路70和发光元件80的一种电连接结构，具体实施时，显示区AA的像素电路包括但不仅限于此，还可以为其他电连接结构，本实施例对此不作限定。像素电路70分别与扫描线或者数据线等，以实现显示面板000中发光元件80的显示发光效果。可以理解的是，本实施例对于显示子像素中像素电路的结构和工作原理不作限定，具体可参考相关技术中显示面板的子像素结构进行理解。

以图9示意的像素电路70与发光元件80的电连接结构为例，像素电路70需要接入低电源信号Vpvee，可选的发光元件80的阴极需要接入低电源信号Vpvee。本实施例设置像素电路70通过非显示区NA的屏蔽部60接入低电源信号Vpvee，即发光元件80的阴极与非显示区NA的屏蔽部60电连接，显示区AA的阴极层04位于阳极金属层03远离衬底01的一侧，显示区AA的阴极层04通过显示区AA设置的负电源信号线(图中未示意)接入低电源信号Vpvee，而负电源信号线可以采用第一金属层M3和/或第二金属层M4，然后连接至非显示区NA后与屏蔽部60电连接；或者显示区AA的阴极层04也可以直接连接至非显示区NA后与屏蔽部60电连接，本实施例对此不作限定。本实施例通过将设置于非显示区NA的屏蔽部60复用作为非显示区NA的负电源总线使用，以通过复用为负电源总线的屏蔽部60与显示面板000后续绑定的驱动芯片或者柔性电路板电连接，驱动芯片或者柔性电路板的负电源信号端口通过非显示区NA的屏蔽部60为显示区AA的负电源信号线提供负电源信号，并且还能保证屏蔽部60接入固定电位的负电源信号，进而保证其在移位寄存器单元101包括的薄膜晶体管T与第一信号线20之间的屏蔽效果。

在一些可选实施例中，请继续结合参考图7和图8，本实施例中，屏蔽部60包括多个镂空孔60K，非显示区NA的移位寄存器单元101包括的薄膜晶体管T通过镂空孔60K与第一信号线20连接。

本实施例解释说明了非显示区NA的移位寄存器单元101包括的薄膜晶体管T需要与第一信号线20连接，以通过第一信号线20为移位寄存器单元101提供驱动信号。如移位寄存器单元101包括的至少一个薄膜晶体管T的源极或者漏极与第一信号线20电连接。本实施例设置屏蔽部60包括多个镂空孔60K，移位寄存器单元101包括的至少一个薄膜晶体管T的源极或者漏极通过镂空孔60K实现与第一信号线20连接，即屏蔽部60在薄膜晶体管T的源极或者漏极与第一信号线20连接的过孔位置打孔形成镂空孔60K，镂空孔60K贯穿屏蔽部60的厚度，从而可以避免屏蔽部60所在的第一金属层M3位于晶体管阵列层02和第一信号线20所在的第二金属层M4之间时，薄膜晶体管T的源极或者漏极与第一信号线20电连接造成与屏蔽部60之间的短路，进而影响屏蔽部60本身的屏蔽性能，从而有利于进一步保证显示品质。

可选的，如图7和图8所示，本实施例中在非显示区NA，镂空孔60K以外的屏蔽部60为整面结构，从而可以简化非显示区NA的屏蔽部60的制作难度，有利于提高面板的整体制程效率，并且镂空孔60K以外的整面设置的屏蔽部60还可以增强其在薄膜晶体管T所在的晶体管阵列层02和第一信号线20所在的第二金属层M4之间的屏蔽效果，有利于更好的保证面板的驱动性能。

在一些可选实施例中，请参考图11，图11是本发明实施例提供的显示装置的一种平面结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图11实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。

通过上述实施例可知，本发明提供的显示面板和显示装置，至少实现了如下的有益效果：

本发明提供的显示面板包括显示区和至少部分围绕显示区设置的非显示区，非显示区包括扫描驱动电路，扫描驱动电路包括多个级联的移位寄存器单元，扫描驱动电路的多个级联的移位寄存器单元能够对显示面板的显示区中的显示子像素进行逐行扫描，从而显示画面。本发明设置显示面板包括衬底，衬底一侧设置晶体管阵列层，扫描驱动电路包括的薄膜晶体管位于晶体管阵列层。本发明将制作第一信号线的膜层设置在晶体管阵列层远离衬底的一侧，即在垂直于衬底所在平面的方向上，与移位寄存器单元的信号输入端连接的第一信号线所在膜层与薄膜晶体管所在膜层不同，第一信号线所在膜层避开薄膜晶体管所在的晶体管阵列层，从而可以节省晶体管阵列层的空间，有利于通过足够的空间保证晶体管阵列层的薄膜晶体管的尺寸，以保证驱动性能的同时，还可以尽可能压缩非显示区在平行于衬底所在平面方向上的宽度，使得第一信号线的布设不占用晶体管阵列层在平行于衬底所在平面方向上的空间，从而可以尽可能多的压缩非显示区在平行于衬底所在平面方向上的宽度，实现显示面板的更窄边框效果。

虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (12)

1.一种显示面板，其特征在于，包括：显示区和至少部分围绕所述显示区设置的非显示区；

所述非显示区包括扫描驱动电路、与所述扫描驱动电路连接的多条第一信号线；所述扫描驱动电路包括多个级联的移位寄存器单元，所述移位寄存器单元包括多个信号输入端，所述信号输入端与所述第一信号线连接；

所述移位寄存器单元包括多个薄膜晶体管；

所述显示面板包括衬底和位于所述衬底一侧的晶体管阵列层，所述薄膜晶体管位于所述晶体管阵列层；

所述第一信号线所在膜层位于所述晶体管阵列层远离所述衬底的一侧。

2.根据权利要求1所述的显示面板，其特征在于，所述显示区包括多条沿第一方向延伸的数据线；

所述非显示区包括绑定区，在所述第一方向上，所述绑定区位于所述显示区的一侧；

所述绑定区包括多个导电焊盘，所述导电焊盘与扇出走线电连接，所述扇出走线位于所述非显示区；

所述数据线包括第一数据线，所述第一数据线通过至少一条第一连接线与所述扇出走线电连接，所述第一连接线位于所述显示区。

3.根据权利要求2所述的显示面板，其特征在于，所述第一信号线与所述第一连接线同层设置。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括第一金属层和第二金属层，所述第一金属层位于所述晶体管阵列层远离所述衬底的一侧，所述第二金属层位于所述第一金属层远离所述衬底的一侧；

所述第一信号线位于所述第二金属层。

5.根据权利要求4所述的显示面板，其特征在于，所述第一金属层包括屏蔽部，所述屏蔽部位于所述非显示区；

所述屏蔽部在所述衬底的正投影与所述薄膜晶体管在所述衬底的正投影交叠。

6.根据权利要求5所述的显示面板，其特征在于，所述屏蔽部连接固定电位信号。

7.根据权利要求5所述的显示面板，其特征在于，所述显示区包括多个像素电路，所述像素电路通过所述屏蔽部接入低电源信号。

8.根据权利要求5所述的显示面板，其特征在于，所述屏蔽部与所述薄膜晶体管绝缘，所述屏蔽部与所述第一信号线绝缘。

9.根据权利要求5所述的显示面板，其特征在于，所述屏蔽部包括多个镂空孔，所述薄膜晶体管通过所述镂空孔与所述第一信号线连接。

10.根据权利要求9所述的显示面板，其特征在于，在所述非显示区，所述镂空孔以外的所述屏蔽部为整面结构。

11.根据权利要求1所述的显示面板，其特征在于，多条所述第一信号线至少包括时钟控制信号线、起始移位信号线、复位信号线。

12.一种显示装置，其特征在于，包括权利要求1-11任一项所述的显示面板。