Nothing Special   »   [go: up one dir, main page]

CN116709838A - 显示面板、其制造方法及包括显示面板的电子装置 - Google Patents

显示面板、其制造方法及包括显示面板的电子装置 Download PDF

Info

Publication number
CN116709838A
CN116709838A CN202310044865.7A CN202310044865A CN116709838A CN 116709838 A CN116709838 A CN 116709838A CN 202310044865 A CN202310044865 A CN 202310044865A CN 116709838 A CN116709838 A CN 116709838A
Authority
CN
China
Prior art keywords
pattern
hole
display panel
layer
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310044865.7A
Other languages
English (en)
Inventor
朴基凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116709838A publication Critical patent/CN116709838A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板、其制造方法及包括显示面板的电子装置，显示面板可以包括：基底基板，界定有贯通的孔；薄膜晶体管，在基底基板上与孔隔开配置；发光元件，与孔隔开，并包括连接于薄膜晶体管的像素电极；第一绝缘层，配置于基底基板和像素电极之间，并包括在平面上界定于像素电极和孔之间的凹槽图案；第一导电图案，从像素电极隔开，并包括界定与凹槽图案重叠的第一图案孔的尖端部；以及第二导电图案，从像素电极隔开，并界定有在平面上与第一图案孔重叠的第二图案孔。

Description

显示面板、其制造方法及包括显示面板的电子装置
技术领域
本发明为涉及一种显示面板、其制造方法及包括其的电子装置的发明，更详细地，涉及一种包括孔的显示面板。
背景技术
如电视、移动电话、平板、计算机、导航仪、游戏机等那样，用于向用户提供图像的电子装置可以包括生成且显示图像的显示面板。电子装置可以不仅由显示面板构成，而且由输入传感器、电子模组之类各种电子配件构成。例如，电子模组可以包括相机、红外线感测传感器、接近传感器等。
最近，为了向用户提供宽大的显示面，持续进行与扩大显示区域的面积且缩小非显示区域的面积的方案有关的研究。例如，显示模组可以配置于显示面板之下，在显示面板可以提供用于暴露电子模组的孔。
发明内容
本发明的目的在于，利用简化的工艺，控制为显示面板内的尖端部具有预定长度的同时防止尖端部的损坏。
本发明的目的在于，防止水分或氧气通过尖端部流入显示面板的发光元件，从而提供可靠性提升的显示面板。
一实施例提供一种显示面板，包括：基底基板，界定有贯通的孔；薄膜晶体管，在所述基底基板上与所述孔隔开配置；发光元件，与所述孔隔开，并包括连接于所述薄膜晶体管的像素电极；第一绝缘层，配置于所述基底基板和所述像素电极之间，并包括在平面上界定于所述像素电极和所述孔之间的凹槽图案；第一导电图案，从所述像素电极隔开，并包括界定与所述凹槽图案重叠的第一图案孔的尖端部；以及第二导电图案，从所述像素电极隔开，并界定有与所述第一图案孔重叠的第二图案孔。
可以是，所述第二导电图案配置于与所述像素电极相同的层。
可以是，所述第二导电图案包含与所述像素电极相同的物质。
可以是，所述第二导电图案包含与所述第一导电图案不同的物质。
可以是，界定所述第一图案孔的所述尖端部的侧面比界定所述凹槽图案的所述第一绝缘层的内侧面凸出。
可以是，所述第一导电图案包括多个导电层，所述尖端部的所述侧面通过所述多个导电层的侧面界定。
可以是，在平面上所述第二图案孔的宽度大于所述第一图案孔的宽度。
可以是，在平面上所述凹槽图案围绕所述孔。
可以是，所述显示面板还包括：连接电极，连接所述薄膜晶体管和所述像素电极，可以是，所述第一导电图案配置于与所述连接电极相同的层。
可以是，所述第一导电图案包含与所述连接电极相同的物质。
可以是，所述显示面板还包括：像素界定膜，界定有暴露所述像素电极的至少一部分的发光开口部以及暴露所述第二导电图案的至少一部分的第一开口部。
可以是，所述第二导电图案包括界定所述第二图案孔的一侧面以及与所述一侧面相对的另一侧面，所述一侧面通过所述第一开口部暴露，所述另一侧面被所述像素界定膜覆盖。
可以是，所述显示面板还包括：封装层，配置于所述发光元件上，并包括多个无机膜以及配置于所述多个无机膜之间的有机膜，所述多个无机膜中的至少一个覆盖界定所述凹槽图案的所述第一绝缘层的内侧面。
可以是，所述多个无机膜中的至少一个覆盖界定所述第一图案孔的所述尖端部的侧面。
可以是，所述凹槽图案提供为多个，所述多个凹槽图案中的至少一个与所述有机膜重叠，所述多个凹槽图案中的至少另一个与所述有机膜隔开。
可以是，所述显示面板还包括：第二绝缘层，配置于所述像素电极和所述第一绝缘层之间，所述第二绝缘层界定有配置于所述第一导电图案和所述第二导电图案之间且在平面上与所述第一图案孔重叠的第二开口部。
一实施例提供一种电子装置，包括：基底基板，在平面上包括孔区域、围绕所述孔区域的至少一部分的显示区域以及与所述显示区域相邻的非显示区域，并在所述孔区域界定有孔；薄膜晶体管，在所述基底基板上与所述孔隔开配置；发光元件，配置于所述显示区域上，并包括电连接于所述薄膜晶体管的像素电极；第一绝缘层，配置于所述基底基板和所述发光元件之间，并包括与所述孔区域重叠的凹槽图案；第一导电图案，在所述第一绝缘层上与所述孔区域重叠配置，并包括界定与所述凹槽图案重叠的第一图案孔的尖端部；第二导电图案，在与所述第一导电图案不同的层上与所述孔区域重叠配置，并界定有与所述第一图案孔重叠的第二图案孔；以及电子模组，与所述孔区域重叠配置。
又另一实施例提供一种显示面板制造方法，包括：对象基板提供步骤，所述对象基板包括：基底基板，包括孔区域以及围绕所述孔区域的显示区域；以及第一绝缘层，配置于所述基底基板上；第一导电图案形成步骤，所述第一导电图案包括：第一图案孔，暴露与所述孔区域重叠的所述第一绝缘层的一部分；导电层形成步骤，所述导电层覆盖所述显示区域、所述第一导电图案以及所述第一绝缘层的所述一部分；从所述导电层形成与所述第一图案孔重叠的预备第二导电图案以及与所述预备第二导电图案隔开的像素电极的步骤；从所述预备第二导电图案形成包括与所述第一图案孔重叠的第二图案孔的第二导电图案的步骤；以及在所述第一绝缘层中形成与所述第一图案孔重叠的凹槽图案的步骤，所述预备第二导电图案覆盖界定所述第一图案孔的所述第一导电图案的侧面。
可以是，对所述导电层进行湿法蚀刻而形成所述预备第二导电图案以及所述像素电极，对所述第一绝缘层进行干法蚀刻而形成所述凹槽图案。
可以是，界定所述第一图案孔的所述第一导电图案的所述侧面比界定所述凹槽图案的所述第一绝缘层的内侧面凸出。
本发明的一实施例的尖端部可以形成为具有预定的长度，并在显示面板的孔区域内有效地阻断功能层的连续性。在本发明的一实施例的尖端部以及凹槽图案内可以很好地蒸镀无机层。由此，可以阻断通过显示面板的孔区域流入水分或者氧气的路径。
本发明的一实施例的尖端部可以在形成工艺中通过导电图案得到保护，由此可以防止尖端部损坏，并且尖端部形成为具有预定的长度。此外，在形成工艺中，根据尖端部通过导电图案得到保护，可以防止由于尖端部的暴露产生附加的污染。
附图说明
图1是根据本发明的一实施例的电子装置的立体图。
图2是根据本发明的一实施例的电子装置的分解立体图。
图3是根据本发明的一实施例的显示面板的平面图。
图4是放大示出根据本发明的一实施例的显示面板的一区域的平面图。
图5是与图4的线I-I'对应的根据本发明的一实施例的显示面板的截面图。
图6a以及图6b是放大示出根据本发明的一实施例的显示面板的一区域的截面图。
图7是关于根据本发明的一实施例的显示面板制造方法的顺序图。
图8a至图8k是与本发明的一实施例的显示面板制造方法的一步骤对应的截面图。
具体实施方式
本发明可以实施各种变更，并可以具有各种方式，将特定实施例示例于附图且在本文中详细说明。但是，应理解为这并不用于将本发明限定于特定的公开方式，而是包括包含在本发明的构思及技术范围内的所有变更、等同物及替代物。
在本说明书中，当提及任一构成要件(或者区域、层、部分等)“在”其它构成要件“上”、“连接”或者“结合”于其它构成要件时，其意指可以直接配置/连接/结合于其它构成要件上或者也可以在它们之间配置有第三构成要件。
相同的附图标记指代相同的构成要件。另外，在附图中，构成要件的厚度、比例以及尺寸为了技术内容的有效说明而放大。“及/或”将关联的构成要件所能够定义的一个以上的组合全部包括。
第一、第二等术语可以用于说明各种构成要件，但是上述构成要件不能由上述术语限定。上述术语仅以将一个构成要件与其它构成要件进行区分的目的来使用。例如，在不脱离本发明的权利范围的同时，第一构成要件可以命名为第二构成要件，类似地，第二构成要件也可以命名为第一构成要件。除非在上下文中明确不同地表示，否则单数的表述包括复数的表述。
另外，“之下”、“下侧”、“之上”、“上侧”等术语为了说明附图中所示的结构的关联关系而使用。上述术语是相对性的概念，以在附图中标示的方向为基准进行说明。
“包括”或“具有”等术语应理解为是要指定存在说明书上记载的特征、数字、步骤、工作、构成要件、配件或这些的组合，并不预先排除一个或其以上的其它特征或数字、步骤、工作、构成要件、配件或这些的组合的存在或附加可能性。
除非不同地定义，否则在本说明书中使用的所有术语(包括技术术语以及科学术语)具有与由本发明所属的技术领域的技术人员通常理解的含义相同的含义。另外，可以是，与在通常使用的词典中定义的术语相同的术语应该解释为具有与在关联技术的脉络中具有的含义一致的含义，并且不解释为非常理想化或过于形式化的含义，除非在此明示地定义。
以下，参照附图，针对根据本发明的一实施例的显示面板及包括其的电子装置进行说明。
图1是根据一实施例的电子装置的立体图。图2是根据一实施例的电子装置的分解立体图。
电子装置DD可以是根据电信号激活且显示图像的装置。电子装置DD可以包括向用户提供图像的各种实施例。例如，电子装置DD可以是电视、外部广告牌等之类大型装置以及监视器、移动电话、计算机、平板、导航仪、游戏机等之类中小型装置。另一方面，电子装置DD的实施例是示例性的，只要不脱离本发明的概念，不限于任一个。在本实施例中，作为电子装置DD的一例，示出了移动电话。
参照图1，电子装置DD可以是在平面上具有在第一方向DR1上延伸的短边且具有在第二方向DR2上延伸的长边的矩形形状。但是不限于此，电子装置DD可以具有圆形、多边形等各种形状。
电子装置DD可以通过与第一方向DR1以及第二方向DR2所界定的面平行的显示面IS向第三方向DR3显示图像IM。第三方向DR3可以实质上与显示面IS的法线方向平行。电子装置DD的显示面IS可以与电子装置DD的前面(front surface)对应。
在电子装置DD中显示的图像IM可以不仅包括动态图像，而且包括静态图像。图1示出了时间窗以及多个图标作为图像IM的一例。
在本实施例中，可以以显示图像IM的方向为基准界定各部件或单元的前面(或上面)和背面(或下面)。前面和背面可以在第三方向DR3上彼此背对(opposing)，前面和背面的每一个的法线方向可以实质上平行于第三方向DR3。沿着第三方向DR3界定的前面和背面之间的隔开距离可以与部件(或单元)的厚度对应。
在本说明书中，“在平面上”可以界定为在第三方向DR3上观察的状态。在本说明书中，“在截面上”可以界定为在第一方向DR1或第二方向DR2上观察的状态。另一方面，第一至第三方向DR1、DR2、DR3所指示的方向可以作为相对性概念转换为其它方向。
电子装置DD可以是柔性(flexible)的装置。“柔性”可以意指能够弯曲的特性，并将从完全折叠的结构到能够以几纳米水平弯曲的结构全部包括。例如，柔性的电子装置DD可以是弯曲(curved)装置或可折叠(foldable)装置。不限于此，电子装置DD可以是刚性(rigid)的装置。
图1示例性地示出了具有平面型显示面IS的电子装置DD。但是，电子装置DD的显示面IS形态不限于此，可以是曲面型或立体型。
电子装置DD的显示面IS可以包括显示部AA-DD以及非显示部NAA-DD。显示部AA-DD可以是在电子装置DD的前面内显示图像IM的部分，用户可以通过显示部AA-DD识别图像IM。本实施例示例性地示出了在平面上具有四边形形状的显示部AA-DD，但是显示部AA-DD可以根据电子装置DD的设计具有各种形状。
非显示部NAA-DD可以是在电子装置DD的前面内不显示图像IM的部分。非显示部NAA-DD可以是具有预定的颜色且阻挡光的部分。非显示部NAA-DD可以与显示部AA-DD相邻。例如，非显示部NAA-DD可以配置于显示部AA-DD的外侧而围绕显示部AA-DD。但是，这是示例性的，非显示部NAA-DD可以仅与显示部AA-DD的一侧相邻或者配置于电子装置DD的侧面而不配置于前面。不限于此，也可以省略非显示部NAA-DD。
一实施例的电子装置DD的显示部AA-DD可以包括感测区域SA-DD。感测区域SA-DD可以对应于与图2的电子模组EM重叠的区域。电子模组EM(参照图2)可以接收通过感测区域SA-DD传输的外部输入，或者通过感测区域SA-DD输出信号。图1示例性地示出了配置于显示部AA-DD内的一个感测区域SA-DD，但是不限于此，也可以在显示部AA-DD内提供多个感测区域SA-DD。
一实施例的电子装置DD可以感测从外部施加的外部输入。外部输入可以具有从外部提供的压力、温度、光等之类各种形式。外部输入可以不仅包括与电子装置DD接触(例如，通过用户的手或笔的接触)的输入，而且包括与电子装置DD接近而施加的输入(例如，悬停)。
参照图1以及图2，电子装置DD可以包括窗体WP以及外壳HU。窗体WP和外壳HU可以结合而构成电子装置DD的外观，并可以提供能够容纳电子装置DD的构成的内部空间。电子装置DD可以包括配置于窗体WP和外壳HU之间的显示模组DM、反射防止部件ARP以及电子模组EM。
电子模组EM可以配置于显示模组DM之下。电子模组EM可以与显示模组DM重叠配置。电子模组EM可以是输出或接收光信号的电子配件。例如，电子模组EM可以是拍摄外部图像的相机模组。不限于此，电子模组EM可以是接近传感器或红外线发光传感器之类传感器模组。
显示模组DM可以配置于电子模组EM上。显示模组DM可以包括后述的显示面板DP(参照图3)。显示面板DP(参照图3)可以根据电信号生成图像。显示面板DP(参照图3)可以是发光型显示面板，但不限于此。
一实施例的显示模组DM可以还包括配置于显示面板DP(参照图3)上的输入传感器。输入传感器可以获得从电子装置DD的外部施加的外部输入的坐标信息。输入传感器可以以电容方式、电阻膜方式、红外线方式或压力方式之类各种方式驱动，不限于任一个。
输入传感器可以直接配置于显示面板DP(参照图3)上。输入传感器和显示面板DP(参照图3)可以没有单独的粘合部件而彼此结合。即，输入传感器可以通过连续工艺形成在显示面板DP(参照图3)所提供的基底面上。但是不限于此，输入传感器可以以与显示面板DP(参照图3)的制造工艺单独的工艺形成后，通过粘合部件与显示面板DP(参照图3)结合。
显示模组DM可以包括有源区域DM-AA以及与有源区域DM-AA相邻的周边区域DM-NAA。有源区域DM-AA可以是根据电信号激活的区域。周边区域DM-NAA可以包围有源区域DM-AA。在周边区域DM-NAA中可以配置用于驱动配置于有源区域DM-AA的元件的驱动电路或驱动布线、将电信号提供于元件的各种信号线或焊盘等。
显示模组DM可以包括位于有源区域DM-AA内的孔区域HA。孔区域HA可以与前述的感测区域SA-DD对应。另一方面，在本说明书中，“区域/部分与区域/部分对应”意指“彼此重叠”，不限于具有相同的面积及/或相同的形状。
孔区域HA可以是与电子模组EM重叠的区域。孔区域HA的至少一部分可以被有源区域DM-AA围绕。在一实施例中，孔区域HA可以被完全围绕在有源区域DM-AA内。但是，不限于此，可以是，孔区域HA的一部分被有源区域DM-AA围绕，其余一部分与周边区域DM-NAA接触。
在孔区域HA中可以界定有贯通显示面板DP(参照图3)的孔HH。孔HH可以与电子模组EM重叠。在一实施例中，在孔HH内部可以插入电子模组EM的一部分。
反射防止部件ARP可以配置于显示模组DM和窗体WP之间。反射防止部件ARP可以减少从电子装置DD外部入射的光的反射。即，反射防止部件ARP可以减小电子装置DD的外部光反射率。一实施例的反射防止部件ARP可以包括偏光层、相位器、抵消干涉结构物或多个滤色器。
与孔区域HA重叠的反射防止部件ARP的一部分可以具有相对高的光透射率。例如，反射防止部件ARP包括与孔区域HA重叠的透光部，或者不限于此，反射防止部件ARP也可以包括与孔区域HA重叠且贯通反射防止部件ARP而形成的贯通孔。
窗体WP可以配置于反射防止部件ARP上。窗体WP可以保护配置于窗体WP下方的显示模组DM以及反射防止部件ARP。
窗体WP可以包含光学上透明的绝缘物质。例如，窗体WP可以包含玻璃、蓝宝石或塑料等。窗体WP可以具有单层或多层结构。窗体WP可以还包括配置于光学上透明的基板上的指纹防止层、相位控制层、硬涂层之类功能层。
窗体WP的前面FS可以与前述的电子装置DD的显示面IS对应。窗体WP的前面FS可以包括透射区域TA以及边框区域BZA。
窗体WP的透射区域TA可以是光学上透明的区域。透射区域TA可以与电子装置DD的显示部AA-DD对应。透射区域TA可以与显示模组DM的有源区域DM-AA的至少一部分重叠。窗体WP可以通过透射区域TA透射显示模组DM所提供的图像，用户可以识别相应图像。
窗体WP的透射区域TA可以包括感测区域SA。窗体WP的感测区域SA可以与电子装置DD的感测区域SA-DD对应。窗体WP的感测区域SA可以与孔区域HA以及电子模组EM重叠。窗体WP的感测区域SA可以具有相对高的光透射率。由此，电子模组EM可以通过感测区域SA有效地接收外部输入或输出信号。
窗体WP的边框区域BZA可以是在透明的基板上蒸镀、涂层或印刷具有预定的颜色的物质而提供的区域。边框区域BZA可以与电子装置DD的非显示部NAA-DD对应。边框区域BZA可以与显示模组DM的周边区域DM-NAA的至少一部分重叠。窗体WP的边框区域BZA可以覆盖显示模组DM的周边区域DM-NAA，从而可以防止从外部识别配置于周边区域DM-NAA的显示模组DM的一构成。
外壳HU可以配置于显示模组DM之下。外壳HU可以保护容纳于外壳HU的构成。外壳HU可以防止异物或水分等从外部渗透于显示模组DM以及反射防止部件ARP。外壳HU可以包含刚性相对高的物质，并可以吸收从外壳HU的外部施加的冲击。外壳HU可以以多个收纳部件结合的形式提供。
图3是根据一实施例的显示面板的平面图。图3简略地示出了在平面上观察的显示面板DP的一构成。
显示面板DP可以是发光型显示面板。例如，显示面板DP可以是有机发光显示面板、无机发光显示面板或量子点(quantum dot)发光显示面板。有机发光显示面板的发光层可以包含有机发光物质，无机发光显示面板的发光层可以包含无机发光物质。量子点发光显示面板的发光层可以包含量子点以及量子棒等。以下，显示面板DP说明为有机发光显示面板。
参照图3，显示面板DP可以包括基底基板SUB、多个像素PX、与像素PX电连接的多个信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL、扫描驱动部SDV(scan driver)、数据驱动部DDV(data driver)、发光驱动部EDV(emission driver)以及焊盘PD。
基底基板SUB可以提供配置元件或线的基底面，所述元件或线构成显示面板DP。图3示例性地示出了在平面上具有与第一方向DR1以及第二方向DR2的每一个平行的矩形形状的基底基板SUB，但是基底基板SUB的形状不限于此，可以根据电子装置DD(参照图1)的设计制作为各种形状。
基底基板SUB可以包括显示区域DA以及非显示区域NDA。显示区域DA可以与前述的显示模组DM的有源区域DM-AA对应。非显示区域NDA可以与前述的显示模组DM的周边区域DM-NAA对应。显示区域DA可以是显示图像的区域，非显示区域NDA可以是不显示图像的区域。非显示区域NDA可以是配置驱动部、线等的区域，所述驱动部、线用于驱动配置于显示区域DA的发光元件。
基底基板SUB可以包括至少一部分被显示区域DA围绕的孔区域HA。在孔区域HA内可以界定贯通显示面板DP的孔HH。孔HH可以贯通基底基板SUB而形成。在孔HH内可以插入电子模组EM(参照图2)的一部分。
像素PX可以从孔区域HA隔开而配置于显示区域DA。具体地，构成像素PX的发光元件OL(参照图5)的像素电极AE(参照图5)可以从孔区域HA隔开而配置。从电子模组EM(参照图2)提供或从外部提供至电子模组EM(参照图2)的光信号可以通过孔区域HA移动。与配置有像素PX的显示区域DA相比，孔区域HA的光透射率可以相对高。
多个信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL中的一部分信号线可以在显示区域DA内经由孔区域HA延伸。由此，所述一部分信号线可以包括沿着孔HH的边缘延伸的曲线。不限于此，在一实施例中，与所述一部分信号线区分开的单独的桥接图案可以配置于孔区域HA，所述一部分信号线可以接通于所述桥接图案。此时，可以是，所述一部分信号线与单独的桥接图案配置于相同的层上而直接接通，或者配置于不同的层上而通过接触孔接通。
根据本发明一实施例的信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL可以通过各种方式经由孔区域HA，不限于任一实施例。根据本发明一实施例，信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL可以经由孔区域HA传输电信号，从而通过孔HH不间断地将电信号提供于显示区域DA的全区域。
本发明的显示面板DP可以包括配置于孔区域HA且与像素PX隔开的导电图案以及凹槽图案。由此，可以防止通过孔HH流入像素PX的水分或氧气，并可以提升显示面板DP的可靠性。关于此，下面参照附图详细地说明。
像素PX的每一个可以包括发光元件、连接于发光元件的晶体管(例如，开关晶体管、驱动晶体管等)以及由至少一个电容器构成的像素驱动电路。像素PX的每一个可以配置于显示区域DA而根据被施加的电信号发光。但是，不限于此，像素PX中的一部分也可以包括配置于非显示区域NDA的薄膜晶体管。
扫描驱动部SDV、数据驱动部DDV以及发光驱动部EDV的每一个可以配置于非显示区域NDA。但是不限于此，在一实施例中，扫描驱动部SDV、数据驱动部DDV以及发光驱动部EDV中的至少一部分可以与显示区域DA重叠。
数据驱动部DDV可以以界定为驱动芯片的集成电路芯片形式提供，从而安装于显示面板DP的非显示区域NDA。但是不限于此，数据驱动部DDV也可以安装于与显示面板DP连接的单独的柔性电路基板。
多个信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL可以包括多个扫描线SL1～SLm、多个数据线DL1～DLn、多个发光线EL1～ELm、第一控制线CSL1以及第二控制线CSL2以及电源线PWL。在此，m以及n表示自然数。
扫描线SL1～SLm可以在第一方向DR1上延伸而连接于扫描驱动部SDV。数据线DL1～DLn可以在第二方向DR2上延伸而连接于数据驱动部DDV。发光线EL1～ELm可以在第一方向DR1上延伸而连接于发光驱动部EDV。
电源线PWL可以在第二方向DR2上延伸而配置于非显示区域NDA上。电源线PWL可以配置于显示区域DA和发光驱动部EDV之间，但是这是示例性的，电源线PWL的配置位置不限于此。电源线PWL可以通过连接于像素PX的连接线电连接于像素PX，并可以将预定的电压施加于像素PX。也可以是，电源线PWL与连接线配置于不同的层上而通过接触孔连接，或者在相同的层上一体地连接。
第一控制线CSL1可以连接于扫描驱动部SDV。第二控制线CSL2可以连接于发光驱动部EDV。
焊盘PD可以与非显示区域NDA的下端相邻地配置。与数据驱动部DDV相比，焊盘PD可以与显示面板DP的下端更相邻地配置。焊盘PD可以沿着第一方向DR1排列。电子装置DD(参照图1)可以包括电路基板，所述电路基板包括用于控制扫描驱动部SDV、数据驱动部DDV以及发光驱动部EDV的工作的时序控制器以及用于生成电压的电压生成部，焊盘PD可以是连接所述电路基板的部分。
焊盘PD可以分别与多个信号线SL1～SLm、DL1～DLn、EL1～ELm、CSL1、CSL2、PWL中的对应的信号线连接。例如，数据线DL1～DLn、电源线PWL、第一控制线CSL1以及第二控制线CSL2可以电连接于焊盘PD。在一实施例中，可以是，数据线DL1～DLn连接于数据驱动部DDV，数据驱动部DDV电连接于与数据线DL1～DLn的每一个对应的焊盘PD。
扫描驱动部SDV可以响应于扫描控制信号而生成扫描信号。扫描信号可以通过扫描线SL1～SLm施加于像素PX。数据驱动部DDV可以响应于数据控制信号而生成与图像信号对应的数据电压。数据电压可以通过数据线DL1～DLn施加于像素PX。发光驱动部EDV可以响应于发光控制信号而生成发光信号。发光信号可以通过发光线EL1～ELm施加于像素PX。
像素PX可以响应于扫描信号而接收数据电压。像素PX可以响应于发光信号而发出与数据电压对应的亮度的光，从而显示图像。像素PX的发光时间可以通过发光信号控制。因此，显示面板DP可以由像素PX通过显示区域DA输出图像。
图4是放大示出一实施例的显示面板的一区域AA'的放大平面图。图5是与图4的线I-I'对应的一实施例的显示面板的截面图。图6a以及图6b是放大示出一实施例的显示面板的一区域的截面图。图4的一区域AA'与包括孔区域HA的显示区域DA的一部分对应，简略地示出了孔区域HA以及与孔区域HA相邻地配置的显示面板DP的一构成。
参照图4以及图5，显示面板DP可以包括配置于孔区域HA的第一导电图案CP1、第二导电图案CP2以及至少一个凹槽图案。图4示例性地示出了第一凹槽图案GR1的在平面上的形状，图5示例性地示出了第一以及第二凹槽图案GR1、GR2的截面。
参照图5，显示面板DP可以包括基底基板SUB、电路元件层DP-CL以及显示元件层DP-OL。电路元件层DP-CL以及显示元件层DP-OL可以依次层叠于基底基板SUB上。
基底基板SUB可以包括玻璃基板、金属基板、高分子基板或有机/无机复合材料基板。在一实施例中，基底基板SUB可以包括合成树脂层。例如，合成树脂层可以包含丙烯酸类树脂、甲基丙烯酸类树脂、聚异戊二烯类树脂、乙烯类树脂、环氧类树脂、氨基甲酸乙酯类树脂、纤维素类树脂、硅氧烷类树脂、聚酰胺类树脂、苝类树脂以及聚酰亚胺类树脂中的至少一种。但是，基底基板SUB的物质不限于上述例子。
电路元件层DP-CL可以包括配置于基底基板SUB上的晶体管TR以及多个绝缘层10、20、30、40、50。图5示例性地示出了包括第一至第五绝缘层10、20、30、40、50的电路元件层DP-CL。电路元件层DP-CL可以包括连接于像素PX的信号线。
电路元件层DP-CL可以包括配置于绝缘层10、20、30、40、50之间的导电图案以及半导体图案，导电图案以及半导体图案可以形成晶体管TR以及与其连接的电极、信号线。可以是，通过涂层、蒸镀等方式在基底基板SUB上形成绝缘层、半导体层以及导电层后，通过光刻的方式选择性地图案化绝缘层、半导体层以及导电层，从而形成电路元件层DP-CL的半导体图案、导电图案等。
第一绝缘层10可以配置于基底基板SUB上。第一绝缘层10可以提供为阻挡层及/或缓冲层。第一绝缘层10可以防止异物从外部流入晶体管TR，或者提升基底基板SUB和晶体管TR的半导体图案SP之间的结合力。
第一绝缘层10可以包括无机层。例如，第一绝缘层10可以包括氧化硅层以及氮化硅层中的至少一个。第一绝缘层10可以包括交替层叠的氧化硅层以及氮化硅层。
第二至第五绝缘层20、30、40、50可以依次层叠在基底基板SUB上。第二至第五绝缘层20、30、40、50可以包括无机层或有机层。例如，无机层可以包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆以及氧化铪中的至少一种。有机层可以包含酚类高分子、丙烯酸类高分子、酰亚胺类高分子、芳基醚类高分子、酰胺类高分子、氟类高分子、对二甲苯类高分子、乙烯醇类高分子以及组合这些的高分子。但是，第二至第五绝缘层20、30、40、50的物质不限于上述例子。
晶体管TR可以配置于第一绝缘层10上。晶体管TR可以包括半导体图案SP以及栅极电极GE。
半导体图案SP可以配置于第一绝缘层10上。半导体图案SP可以包含硅半导体，例如，可以包含单晶硅半导体、多晶硅半导体或非晶硅半导体。不限于此，半导体图案SP也可以包含氧化物半导体。根据本发明的一实施例的半导体图案SP只要具有半导体性质，则可以由各种物质形成，不限于任一实施例。
半导体图案SP可以包括源极区域Sa、漏极区域Da以及沟道区域Ca。半导体图案SP可以根据导电性而划分为多个区域。例如，半导体图案SP可以根据掺杂与否或金属氧化物还原与否而电性质不同。半导体图案SP中的导电性大的区域可以起到电极或信号线的作用，并可以相当于晶体管TR的源极区域Sa以及漏极区域Da。非掺杂或非还原而导电性相对小的区域可以相当于晶体管TR的沟道区域Ca(或有源区域)。
第二绝缘层20可以配置于第一绝缘层10上而覆盖晶体管TR的半导体图案SP。在一实施例中，第二绝缘层20可以包括具有单层或多层结构的无机层。
栅极电极GE可以配置于第二绝缘层20上。栅极电极GE可以在平面上与沟道区域Ca重叠。在一实施例中，栅极电极GE可以在掺杂半导体图案SP的工艺中作为掩模起作用。
第三绝缘层30可以配置于第二绝缘层20上而覆盖栅极电极GE。在一实施例中，第三绝缘层30可以包括具有单层或多层结构的无机层。但是，实施例不必限于此。
源极电极SE以及漏极电极DE可以配置于第三绝缘层30上。源极电极SE可以通过贯通第二以及第三绝缘层20、30的接触孔连接于半导体图案SP的源极区域Sa。漏极电极DE可以通过贯通第二以及第三绝缘层20、30的接触孔连接于半导体图案SP的漏极区域Da。源极电极SE和漏极电极DE可以在第三绝缘层30上彼此隔开配置。
第四绝缘层40可以配置于第三绝缘层30上而覆盖源极电极SE以及漏极电极DE。在一实施例中，第四绝缘层40可以包括有机层。包括有机层的第四绝缘层40可以覆盖配置于下方的构成的台阶且提供平坦的面。
连接电极CNE可以配置于第四绝缘层40上。连接电极CNE可以使晶体管TR和发光元件OL电连接。在一实施例中，连接电极CNE可以通过贯通第四绝缘层40的接触孔连接于漏极电极DE。
第五绝缘层50可以配置于第四绝缘层40上而覆盖连接电极CNE。在一实施例中，第五绝缘层50可以包括有机层。包括有机层的第五绝缘层50可以提供平坦的面。
另一方面，电路元件层DP-CL可以还包括绝缘层而不限于示出的实施例。也可以是，绝缘层至少具备一个以上，从而配置于第一至第五绝缘层10、20、30、40、50之间，或者追加地配置于第一绝缘层10的下方或第五绝缘层50的上方。电路元件层DP-CL可以根据电路设计而具有各种截面上的结构，不限于任一实施例。
显示元件层DP-OL可以配置于电路元件层DP-CL上。显示元件层DP-OL可以包括发光元件OL、像素界定膜PDL以及封装层TFE。
发光元件OL可以配置于显示区域DA。发光元件OL可以包括像素电极AE、发光层EML以及公共电极CE。虽然在图5中省略了图示，但是发光元件OL可以还包括配置于像素电极AE和发光层EML之间的空穴控制层HCL(参照图6a)以及配置于发光层EML和公共电极CE之间的电子控制层ECL(参照图6a)。
在一实施例中，像素电极AE可以是阳极电极，公共电极CE可以是阴极电极。例如，发光元件OL可以包括有机发光元件、量子点发光元件、微型LED(micro LED)发光元件或纳米LED(nano LED)发光元件。但是，不限于此，发光元件OL只要能够根据电信号产生光或控制光量，则可以包括各种实施例。
像素电极AE可以配置于第五绝缘层50上。像素电极AE可以通过贯通第五绝缘层50的接触孔连接于连接电极CNE。像素电极AE通过连接电极CNE以及漏极电极DE与晶体管TR的漏极区域Da电连接。
像素界定膜PDL可以配置于第五绝缘层50上。像素界定膜PDL可以包括暴露像素电极AE的一部分的发光开口部OP-PX。通过发光开口部OP-PX暴露的像素电极AE的一部分可以与发光区域对应。
像素界定膜PDL可以由高分子树脂形成。例如，像素界定膜PDL可以包含聚丙烯酸酯类树脂或聚酰亚胺类树脂。像素界定膜PDL可以除了高分子树脂之外还包含无机物而形成。另外，像素界定膜PDL可以由无机物形成。例如，像素界定膜PDL可以由氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)之类无机物形成。
在一实施例中，像素界定膜PDL可以包含光吸收物质。像素界定膜PDL可以包含黑色成分(black coloring agent)。黑色成分可以包含黑色染料、黑色颜料。黑色成分可以包含碳黑、铬之类金属或它们的氧化物。但是，像素界定膜PDL的实施例不限于此。
发光层EML可以配置于像素电极AE上。发光层EML可以配置于与发光开口部OP-PX对应的区域。即，发光层EML可以与像素PX(参照图4)的每一个对应而提供，像素PX(参照图4)的发光层EML可以形成为在平面上彼此分离的发光图案形式。但是，发光层EML的实施例不限于此。
发光层EML可以提供预定的颜色光。发光层EML可以生成红色、绿色以及蓝色中的任一种光。但是不限于此，发光层EML也可以通过生成红色、绿色以及蓝色的发光物质的组合而生成白色光。
发光层EML可以包含有机发光物质及/或无机发光物质。例如，发光层EML可以包含荧光或磷光物质、金属有机络合发光物质或量子点。在一实施例中，发光层EML可以具有多层结构。例如，发光层EML可以包括主发光层以及配置于主发光层上的辅助发光层。主发光层和辅助发光层可以根据发射的光的波长而以不同的厚度提供，并可以通过配置辅助发光层来调节发光元件OL的共振距离。另外，可以通过配置辅助发光层来提升从发光层EML输出的光的颜色纯度。
公共电极CE可以配置于发光层EML上。公共电极CE可以共同配置于像素PX而提供公共电压。公共电极CE可以从显示区域DA延伸而与孔区域HA重叠地配置。公共电极CE可以通过凹槽图案GR1、GR2在孔区域HA内被阻断层的连续性。
可以通过晶体管TR向像素电极AE施加第一电压，可以通过提供公共电压的信号线向公共电极CE施加公共电压。可以是，注入于发光层EML的空穴和电子复合而形成激子(exciton)，在激子迁移为基态的同时，发光元件OL通过显示区域DA发光。
像素电极AE以及公共电极CE的每一个可以是透射型电极、半透射型电极或反射型电极。透射型电极可以包含透明金属氧化物，例如，ITO(氧化铟锡，indium tin oxide)、IZO(氧化铟锌，indium zinc oxide)、ZnO(氧化锌，zinc oxide)、ITZO(氧化铟锌锡，indiumtin zinc oxide)等。半透射型电极或反射型电极可以包含Ag、Mg、Cu、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca、LiF/Ca(LiF和Ca的叠层结构)、LiF/Al(LiF和Al的叠层结构)、Mo、Ti、Yb、W或包含它们的化合物或混合物(例如，AgMg、AgYb或MgYb)。
像素电极AE和公共电极CE可以是包括由上述物质形成的反射膜或半透射膜以及由ITO(氧化铟锡，indium tin oxide)、IZO(氧化铟锌，indium zinc oxide)、ZnO(氧化锌，zinc oxide)、ITZO(氧化铟锌锡，indium tin zinc oxide)等形成的透明导电膜的多层结构。例如，多层结构的电极可以具有ITO/Ag/ITO的三层结构，但不限于此。
封装层TFE可以配置于发光元件OL上而密封发光元件OL。封装层TFE可以包括至少一个绝缘膜。在一实施例中，封装层TFE可以包括多个无机膜IOL1、IOL2以及配置于无机膜IOL1、IOL2之间的至少一个有机膜MN。第一无机膜IOL1可以配置于公共电极CE上。有机膜MN以及第二无机膜IOL2可以依次配置于第一无机膜IOL1上。
第一以及第二无机膜IOL1、IOL2可以保护发光元件OL免受水分及/或氧气的影响。第一以及第二无机膜IOL1、IOL2可以包含氧化铝、氧化钛、氧化硅、氮化硅、氮氧化硅、氧化锆以及氧化铪中的至少一种。但是，第一以及第二无机膜IOL1、IOL2的物质不限于上述例子。
有机膜MN可以保护发光元件OL免受灰尘颗粒之类异物的影响。例如，有机膜MN可以包含丙烯酸类树脂。但是，有机膜MN的物质不限于上述例子。
参照图4以及图5，孔区域HA可以被显示区域DA包围。在显示区域DA内可以配置像素PX，在孔区域HA中可以不配置像素PX。在孔区域HA中可以配置使隔着孔区域HA隔开的像素PX彼此电连接的信号线。
在孔区域HA内可以界定孔HH。图4示例性地示出了在孔区域HA内界定一个孔HH。但是，不限于此，在一个孔区域HA内可以提供多个孔HH。另外，在一实施例中，在显示区域DA内可以提供彼此隔开的多个孔区域HA，也可以在孔区域HA的每一个中界定孔HH。
孔HH可以在平面上具有圆形状。但是，孔HH的形状不必限于此，也可以具有多边形形状或非定形形状。
孔HH可以是贯通整个显示面板DP的贯通孔。参照图5，孔HH可以贯通从显示元件层DP-OL的上面到基底基板SUB的背面而界定。
在一实施例中，凹槽图案GR1、GR2可以提供为多个，凹槽图案GR1、GR2可以配置于孔区域HA内。配置于显示面板DP的孔区域HA的凹槽图案GR1、GR2的数量不限于示出的数量，也可以更多。
参照图5，第一以及第二凹槽图案GR1、GR2可以彼此隔开配置。第一以及第二凹槽图案GR1、GR2可以在平面上沿着从孔HH朝向显示区域DA的方向依次配置。即，第一凹槽图案GR1可以比第二凹槽图案GR2与孔HH相邻地配置。
第一凹槽图案GR1可以在平面上围绕孔HH。第二凹槽图案GR2可以在平面上围绕孔HH以及第一凹槽图案GR1。第一以及第二凹槽图案GR1、GR2可以具有包围孔HH的闭合线(closed line)形状。例如，孔HH可以在平面上具有圆形状，第一以及第二凹槽图案GR1、GR2可以在平面上具有圆形环形状。但是，第一以及第二凹槽图案GR1、GR2的形状只要围绕孔HH界定，则不限于任一个。
第一以及第二凹槽图案GR1、GR2可以去除显示面板DP的构成中的一部分来形成以从显示面板DP的上面凹陷。第一以及第二凹槽图案GR1、GR2可以是包括在显示面板DP中的至少一个绝缘层沿着平行于第三方向DR3的厚度方向凹陷或贯通而形成的图案。因此，与孔HH不同，第一以及第二凹槽图案GR1、GR2可以不贯通显示面板DP。由此，第一以及第二凹槽图案GR1、GR2可以不开放基底基板SUB的背面。
参照图5，第一以及第二凹槽图案GR1、GR2可以贯通第四绝缘层40而形成。第一以及第二凹槽图案GR1、GR2可以暴露第三绝缘层30的上面一部分。通过第一以及第二凹槽图案GR1、GR2贯通的第四绝缘层40可以包括有机层，通过第一以及第二凹槽图案GR1、GR2暴露的第三绝缘层30可以包括无机层。但是不限于此，第一以及第二凹槽图案GR1、GR2可以是第四绝缘层40从第四绝缘层40的上面朝向第三绝缘层30凹陷而形成的图案。
另一方面，这是示例性地示出的，第一以及第二凹槽图案GR1、GR2只要在第三绝缘层30上方，则可以形成于各种位置。第一以及第二凹槽图案GR1、GR2可以形成于配置在第一导电图案CP1的下方的绝缘层。即，当根据电路元件层DP-CL的设计变更而第一导电图案CP1的配置位置改变时，第一以及第二凹槽图案GR1、GR2可以形成在第四绝缘层40之外的其它绝缘层，不限于任一实施例。
封装层TFE的有机膜MN可以从显示区域DA延伸到孔区域HA，第一以及第二凹槽图案GR1、GR2中的至少一个可以与封装层TFE的有机膜MN层叠。例如，第一以及第二凹槽图案GR1、GR2中的与显示区域DA更相邻地配置的第二凹槽图案GR2的内部可以被有机膜MN填充。
与第一凹槽图案GR1相比，内部被有机膜MN填充的第二凹槽图案GR2的耐久性可以提升。有机膜MN可以覆盖配置于第二凹槽图案GR2上的尖端部TP。通过有机膜MN覆盖尖端部TP，可以防止由于凸出的形状可能相对易受冲击的尖端部TP的损坏，并可以提升显示面板DP的可靠性以及耐久性。
第一以及第二凹槽图案GR1、GR2中的至少一个可以与有机膜MN隔开。例如，第一以及第二凹槽图案GR1、GR2中的与孔HH更相邻地配置的第一凹槽图案GR1可以从有机膜MN隔开。
有机膜MN可以是液相的有机树脂固化而形成的膜，凹槽图案GR1、GR2可以防止液相的有机树脂在整个孔区域HA中流动。即，凹槽图案GR1、GR2可以在孔区域HA内阻断有机膜MN的连续性。由此，通过阻断有机膜MN的连续性，可以容易地阻断渗透至孔区域HA的外部污染等进入显示区域DA的路径。
有机膜MN可以通过凹槽图案GR1、GR2与孔HH隔开而形成。由此，有机膜MN的截面可以不通过孔HH暴露，并可以防止通过孔HH流入的水分或氧气流入有机膜MN，并且可以防止移动至配置于显示区域DA内的有机膜MN以及发光元件OL。通过此，可以提升显示面板DP的可靠性。
封装层TFE的无机膜IOL1、IOL2可以从显示区域DA延伸到孔区域HA，无机膜IOL1、IOL2中的至少一个无机膜可以覆盖第一以及第二凹槽图案GR1、GR2的内面。
参照图5，第一无机膜IOL1可以延伸至孔区域HA而接触于第一以及第二凹槽图案GR1、GR2的内面。有机膜MN可以覆盖配置于第二凹槽图案GR2的内面上的第一无机膜IOL1。配置于第一凹槽图案GR1的内面上的第一无机膜IOL1可以从有机膜MN隔开。由此，第二无机膜IOL2可以与配置于第一凹槽图案GR1的内面上的第一无机膜IOL1接触。通过第一以及第二凹槽图案GR1、GR2的内面被第一无机膜IOL1覆盖，可以阻断通过凹槽图案GR1、GR2流入水分或氧气。
图6a放大示出了与第一凹槽图案GR1对应的截面。另一方面，图6a所示的下绝缘层INS可以与配置于凹槽图案GR1、GR2所界定的绝缘层的下方的绝缘层以及基底基板SUB对应。以图5所示的实施例为基准，下绝缘层INS可以包括基底基板SUB以及第一至第三绝缘层10、20、30，图6a为了便于说明示出了作为下绝缘层INS的最上层的第三绝缘层30。
参照图6a，第一凹槽图案GR1的内面可以包括内底面BS以及从内底面BS倾斜的内侧面SS。图6a示出了实质上垂直于内底面BS的内侧面SS，但内底面BS和内侧面SS之间的角度不限于此。
在一实施例中，内侧面SS可以界定为贯通第四绝缘层40而暴露的内侧面，内底面BS可以界定为贯通第四绝缘层40而暴露的第三绝缘层30的上面。第四绝缘层40的内侧面可以与有机层的侧面对应，从第四绝缘层40暴露的第三绝缘层30的上面可以与无机层的上面对应。但是，不限于此，内底面BS和内侧面SS可以是第四绝缘层40的一部分凹陷而形成且一体地连接的面。
第一无机膜IOL1可以覆盖界定第一凹槽图案GR1的内底面BS以及内侧面SS。第一无机膜IOL1可以与内底面BS以及内侧面SS接触。
第一无机膜IOL1可以保持第一凹槽图案GR1的形状，并覆盖第一凹槽图案GR1。第一凹槽图案GR1可以具有从第四绝缘层40的上面凹陷的形状，第一无机膜IOL1可以与第一凹槽图案GR1的形状对应而蒸镀于第一凹槽图案GR1内部。由此，与第一凹槽图案GR1重叠的第一无机膜IOL1的上面可以具有凹陷的形状。虽然以第一凹槽图案GR1为基准进行了说明，但是与此相关的说明也可以同样地适用于第二凹槽图案GR2(参照图5)。
第二无机膜IOL2可以在封装层TFE的未配置有机膜MN的区域上与第一无机膜IOL1接触，并密封有机膜MN。由此，第一无机膜IOL1和第二无机膜IOL2可以防止水分或氧气流入有机膜MN。
第二无机膜IOL2可以与配置于第一凹槽图案GR1上的第一无机膜IOL1接触。第二无机膜IOL2可以与第一凹槽图案GR1以及第一无机膜IOL1的形状对应而蒸镀于第一凹槽图案GR1的内部。由此，与第一凹槽图案GR1重叠的第二无机膜IOL2的上面可以具有凹陷的形状。
参照图4以及图5，第一导电图案CP1以及第二导电图案CP2可以配置于孔区域HA内，并可以与像素PX隔开。第一导电图案CP1以及第二导电图案CP2可以是与像素PX电绝缘的导电图案。第一导电图案CP1以及第二导电图案CP2可以在平面上围绕孔HH。
第一导电图案CP1可以配置于形成凹槽图案GR1、GR2的绝缘层上。以图5所示的实施例为基准，第一导电图案CP1可以配置于第四绝缘层40上。第一导电图案CP1可以包括多个第一图案部PA1-1、PA1-2、PA1-3。
多个第一图案部PA1-1、PA1-2、PA1-3可以配置于相同的层上，并在平面上彼此隔开。多个第一图案部PA1-1、PA1-2、PA1-3可以配置于孔HH和显示区域DA之间的孔区域HA内。多个第一图案部PA1-1、PA1-2、PA1-3可以在平面上沿着远离孔HH的中心的方向彼此隔开配置。多个第一图案部PA1-1、PA1-2、PA1-3中的彼此相邻的第一图案部可以在平面上隔着凹槽图案彼此隔开。
多个第一图案部PA1-1、PA1-2、PA1-3的每一个可以在平面上围绕孔HH。多个第一图案部PA1-1、PA1-2、PA1-3的每一个可以在平面上具有闭合线形状。图4示例性地示出了具有圆形环形状的第一图案部PA1-1、PA1-2，但是第一图案部PA1-1、PA1-2、PA1-3的形状不限于此。
多个第一图案部PA1-1、PA1-2、PA1-3中的与孔HH最相邻的第一图案部PA1-1的内侧面界定孔HH。彼此相邻的多个第一图案部PA1-1、PA1-2、PA1-3之间的隔开空间分别界定第一图案孔HO1。
第一导电图案CP1可以配置于与电路元件层DP-CL的连接电极CNE相同的层上。第一导电图案CP1可以在连接电极CNE形成过程中同时形成。因此，可以没有单独的追加工艺而形成第一导电图案CP1。
第一导电图案CP1可以包含导电性物质。例如，第一导电图案CP1可以包含金属物质。第一导电图案CP1可以包含与连接电极CNE相同的物质。包含在连接电极CNE中的物质可以是电阻相对小的导电性物质，第一导电模式CP1可以与其相同地包含电阻相对小的导电性物质。
第一导电图案CP1的第一图案部PA1-1、PA1-2、PA1-3的每一个可以具有与连接电极CNE相同的结构。例如，如图6a所示，多个第一图案部PA1-1、PA1-2、PA1-3的每一个可以包括多个导电层M1、M2、M3。多个导电层M1、M2、M3可以包括沿着第三方向DR3依次层叠的第一导电层M1、第二导电层M2以及第三导电层M3。
第一导电层M1可以包含与第二导电层M2不同的物质。第一导电层M1可以包含与第三导电层M3相同的物质。但是实施例不必限于此。
第一导电层M1以及第三导电层M3的每一个可以包含具有耐腐蚀性的金属物质。第一导电层M1以及第三导电层M3可以分别配置于第二导电层M2的下面以及上面上，从而保护第二导电层M2免受在工艺过程中产生的划痕。另外，第一导电层M1以及第三导电层M3可以防止由于水分渗透而腐蚀第二导电层M2。例如，第一导电层M1以及第三导电层M3可以包含钼、钛以及它们的合金中的至少一种。但是，第一导电层M1以及第三导电层M3的物质不限于上述例子。
第二导电层M2可以配置于第一导电层M1上。第二导电层M2可以包含具有低电阻的金属物质。例如，第二导电层M2可以包含金、银、铜、铝、铂以及它们的合金中的至少一种。但是，第二导电层M2的物质不限于上述例子。
第二导电层M2可以具有大于第一导电层M1以及第三导电层M3的每一个的厚度的厚度。具有与第一导电图案CP1相同的结构的连接电极CNE可以包括以与第二导电层M2相同的物质以及相同的厚度形成的导电层，包含电阻相对低的物质的导电层具有大的厚度，从而连接电极CNE可以具有小的电阻。
第一图案孔HO1可以与凹槽图案GR1、GR2重叠。多个第一图案部PA1-1、PA1-2、PA1-3中的彼此相邻配置且隔开的两个第一图案部可以界定一个第一图案孔HO1。当在孔区域HA内提供多个凹槽图案GR1、GR2时，在第一导电图案CP1中可以界定与凹槽图案GR1、GR2的每一个对应的多个第一图案孔HO1。因此，多个第一图案孔HO1可以分别与凹槽图案GR1、GR2中的对应的凹槽图案重叠。
参照图5以及图6a，多个第一图案部PA1-1、PA1-2、PA1-3的每一个可以包括界定第一图案孔HO1的尖端部TP。即，尖端部TP的侧面S-1可以界定第一图案孔HO1。多个第一图案部PA1-1、PA1-2、PA1-3中的彼此相邻配置的第一图案部的尖端部TP的侧面S-1可以在第一方向DR1上彼此面对。一个第一图案孔HO1可以通过在第一方向DR1上朝向彼此凸出的尖端部TP界定。
在第一方向DR1上尖端部TP的侧面S-1可以比凹槽图案GR1、GR2的内侧面SS更凸出。由此，尖端部TP可以在第一方向DR1上具有预定的长度D-T。尖端部TP的长度D-T可以界定为在平面上从凹槽图案GR1、GR2的内侧面SS朝向凹槽图案GR1、GR2的中心凸出的长度。
第五绝缘层50可以配置于第一导电图案CP1上。第五绝缘层50可以包括与第一图案孔HO1以及凹槽图案GR1、GR2重叠的第一开口部OP-1。当在提供多个第一图案孔HO1时，第五绝缘层50可以包括与第一图案孔HO1的每一个对应的多个第一开口部OP-1。多个第一开口部OP-1可以分别与凹槽图案GR1、GR2中对应的凹槽图案重叠。
在第一方向DR1上第一开口部OP-1的宽度可以大于第一图案孔HO1的宽度。因此，第一开口部OP-1可以暴露第一导电图案CP1的尖端部TP以及界定在尖端部TP之间的第一图案孔HO1。
在一实施例中，发光元件OL可以包括图6a中示出的空穴控制层HCL以及电子控制层ECL。空穴控制层HCL可以包括空穴传输层以及空穴注入层中的至少一个，电子控制层ECL可以包括电子传输层以及电子注入层中的至少一个。图6a示例性地示出了配置于孔区域HA内的空穴控制层HCL以及电子控制层ECL。空穴控制层HCL以及电子控制层ECL可以是共同配置于像素PX的层。即，空穴控制层HCL以及电子控制层ECL的每一个可以像公共电极CE那样作为公共层提供。
空穴控制层HCL可以配置于像素电极AE以及像素界定膜PDL上，并从显示区域DA延伸到孔区域HA配置。电子控制层ECL可以配置于发光层EML上，并从显示区域DA延伸到孔区域HA配置。因此，空穴控制层HCL以及电子控制层ECL的每一个可以配置于与凹槽图案GR1、GR2相邻的区域。
在一实施例中，作为公共层提供的空穴控制层HCL、电子控制层ECL以及公共电极CE可以覆盖通过贯通第五绝缘层50的第一开口部OP-1暴露的第五绝缘层50的侧面。空穴控制层HCL、电子控制层ECL以及公共电极CE可以配置于尖端部TP上。但是，作为公共层提供的层的结构不限于图示的情况。
第二导电图案CP2可以配置于第五绝缘层50上。第二导电图案CP2可以包括多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4。
多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4可以配置于相同的层上，并在平面上彼此隔开。多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4可以配置于孔HH和显示区域DA之间的孔区域HA内。多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4可以在平面上沿着远离孔HH的中心的方向彼此隔开配置。多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4可以在平面上与第一导电图案CP1重叠。
多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4的每一个可以在平面上包围孔HH。多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4的每一个可以在平面上具有闭合线形状。图4示例性地示出了具有圆形环形状的第二图案部PA2-1、PA2-2，但是第二图案部PA2-1、PA2-2、PA2-3、PA2-4的形状不限于此。
多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4中的与孔HH最相邻的第二图案部PA2-1的内侧面可以界定与孔HH重叠且平面积大于孔HH的贯通孔。不限于此，多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4中的与孔HH最相邻的第二图案部PA2-1的内侧面也可以界定孔HH。彼此相邻的多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4之间的隔开空间分别界定第二图案孔HO2。
第二导电图案CP2可以包含与像素电极AE相同的物质。第二导电图案CP2可以包含导电性物质。例如，第二导电图案CP2可以包含金属物质。第二导电图案CP2可以具有与像素电极AE相同的结构。例如，当像素电极AE具有ITO/Ag/ITO的三层结构时，第二导电图案CP2也可以具有相同的ITO/Ag/ITO的三层结构。
第二导电图案CP2可以配置于与显示元件层DP-OL的像素电极AE相同的层上。第二导电图案CP2可以与像素电极AE在平面上隔开。第二导电图案CP2可以在像素电极AE的形成过程中形成。在形成像素电极AE的过程中，在形成界定第二图案孔HO2的多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4之前，预备第二导电图案P-CP2(参照图8c)可以覆盖第一导电图案CP1的尖端部TP的侧面S-1。通过此，在像素电极AE形成过程中，防止尖端部TP损坏或在尖端部TP形成副产物，并使得尖端部TP具有预定的长度D-T并形成。例如，尖端部TP的长度D-T可以为约1.2μm以上，更优选为约1.5μm以上。但是，尖端部TP的长度D-T不限于上述数值例。
通过尖端部TP具有预定的长度D-T，可以通过尖端部TP阻断配置于孔区域HA内的空穴控制层HCL、电子控制层ECL以及公共电极CE的连续性。由此，可以阻断通过空穴控制层HCL、电子控制层ECL或公共电极CE进入显示区域DA的水分、氧气、外部污染等的路径，可以提升显示面板DP的可靠性。
第二图案孔HO2可以与第一图案孔HO1以及凹槽图案GR1、GR2重叠。多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4中的彼此相邻配置且隔开的两个第二图案部可以界定一个第二图案孔HO2。当在孔区域HA内提供多个凹槽图案GR1、GR2时，第二导电图案CP2可以界定与凹槽图案GR1、GR2的每一个对应的多个第二图案孔HO2。在一实施例中，通过多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4界定的第二图案孔HO2的数量可以比提供在孔区域HA内的凹槽图案GR1、GR2的数量更多。由此，多个第二图案孔HO2中的一部分可以与凹槽图案GR1、GR2重叠，其余一部分可以与第四绝缘层40重叠。但是，不限于此，通过多个第二图案部PA2-1、PA2-2、PA2-3、PA2-4界定的第二图案孔HO2的数量可以与凹槽图案GR1、GR2的数量相同，在此情况下，第二图案孔HO2可以分别与凹槽图案GR1、GR2重叠。
在第一方向DR1上第二图案孔HO2的宽度可以大于第一图案孔HO1的宽度。界定第二图案孔HO2的第二图案部PA2-1、PA2-2、PA2-3、PA2-4的侧面可以与尖端部TP隔开。由此，第二图案孔HO2可以暴露第一导电图案CP1的尖端部TP以及第一图案孔HO1。
像素界定膜PDL可以配置于第二导电图案CP2上。像素界定膜PDL可以包括与第二图案孔HO2重叠的第二开口部OP-2。第二开口部OP-2可以暴露界定第二图案孔HO2的第二图案部PA2-1、PA2-2、PA2-3、PA2-4的侧面。第二图案孔HO2中的与凹槽图案GR1、GR2重叠的第二图案孔HO2可以从像素界定膜PDL暴露，与凹槽图案GR1、GR2不重叠的第二图案孔HO2可以被像素界定膜PDL覆盖。因此，像素界定膜PDL可以覆盖第二图案部PA2-1、PA2-2、PA2-3、PA2-4的侧面中的一部分。与第二图案孔HO2隔开的第二导电图案CP2的末端可以被像素界定膜PDL覆盖。
在一实施例中，作为公共层提供的空穴控制层HCL、电子控制层ECL以及公共电极CE可以覆盖通过贯通像素界定膜PDL的第二开口部OP-2暴露的像素界定膜PDL的侧面。
配置于公共电极CE上的第一以及第二无机膜IOL1、IOL2可以覆盖公共电极CE。通过尖端部TP在孔区域HA内阻断连续性的空穴控制层HCL、电子控制层ECL以及公共电极CE的侧面S-2可以被第一以及第二无机膜IOL1、IOL2覆盖。另外，尖端部TP的侧面S-1可以被第一以及第二无机膜IOL1、IOL2覆盖。即，第一以及第二无机膜IOL1、IOL2可以是从公共电极CE的上面延伸而覆盖空穴控制层HCL、电子控制层ECL以及公共电极CE的侧面S-2、尖端部TP的侧面S-1以及凹槽图案GR1、GR2的内面的一体的膜。通过此，可以阻挡通过空穴控制层HCL、电子控制层ECL、公共电极CE以及第一导电图案CP1流入的水分或氧气。
参照图6a，界定第一图案孔HO1的尖端部TP的侧面S-1可以通过多个导电层M1、M2、M3的侧面界定。多个导电层M1、M2、M3的侧面可以实质上沿着第三方向DR3对齐。由此，配置于多个导电层M1、M2、M3的侧面上的第一以及第二无机膜IOL1、IOL2可以覆盖多个导电层M1、M2、M3的侧面而没有损坏或产生裂纹的部分。
图6b的显示面板DP可以包括与图6a所示的显示面板DP实质上相同的构成，并相同地适用前述的说明。以下，以图6b所示的显示面板DP的实施例的区别点为中心进行说明。
参照图6b，在一实施例中，显示面板DP可以还包括配置于第一凹槽图案GR1内的蒸镀图案EP。蒸镀图案EP可以与在孔区域HA内通过尖端部TP阻断连续性的公共层的一部分对应。例如，在一实施例中，蒸镀图案EP可以包含与依次层叠的空穴控制层HCL、电子控制层ECL以及公共电极CE相同的物质，并包括以相同的顺序层叠的层。蒸镀图案EP和配置于尖端部TP上的空穴控制层HCL、电子控制层ECL以及公共电极CE可以彼此隔开。
蒸镀图案EP可以通过以下过程形成：在形成第一凹槽图案GR1以及尖端部TP后，在蒸镀作为公共层提供的空穴控制层HCL、电子控制层ECL以及公共电极CE的过程中，一部分蒸镀于第一凹槽图案GR1的内底面BS上。可以是，通过控制尖端部TP的长度D-T，如图6a所示地蒸镀图案EP不蒸镀于第一凹槽图案GR1的内侧面SS上，或者如图6b所示地蒸镀图案EP与配置于尖端部TP上的空穴控制层HCL、电子控制层ECL以及公共电极CE隔开而阻断连续性。
另一方面，虽然以图6b所示的第一凹槽图案GR1为基准进行了说明，但是前述的说明还可以相同地适用于第二凹槽图案GR2，在一实施例中，蒸镀图案EP还可以配置于第二凹槽图案GR2内。
图7是关于根据一实施例的显示面板制造方法的顺序图。图8a至图8k是与一实施例的显示面板制造方法的一步骤对应的截面图。
参照图7，根据一实施例的显示面板制造方法可以包括对象基板提供步骤(S10)、第一导电图案形成步骤(S11)、导电层形成步骤(S12)、预备第二导电图案以及像素电极形成步骤(S13)、第二导电图案形成步骤(S14)以及凹槽图案形成步骤(S15)。针对各步骤，下面参照图8a至图8k更详细地进行说明。
图8a可以与提供对象基板M-SUB(S10)(参照图7)后形成第一导电图案CP1的步骤(S11)(参照图7)对应。图8a示出了在对象基板M-SUB上形成第一导电图案CP1以及第五绝缘层50的面板基板M-DP的截面。在本说明书中，面板基板M-DP可以定义为在显示面板DP(参照图5)的制造步骤中完成显示面板DP(参照图5)之前成为加工对象的中间步骤的基板。
参照图8a，对象基板M-SUB可以包括基底基板SUB、多个绝缘层10、20、30、40以及晶体管TR。关于各构成，可以相同地适用前述的说明。
第一导电图案CP1可以形成在对象基板M-SUB的第四绝缘层40上，第五绝缘层50可以形成在第一导电图案CP1上。
第一导电图案CP1可以包括彼此隔开的第一图案部PA1-1、PA1-2、PA1-3。可以通过第一图案部PA1-1、PA1-2、PA1-3之间的隔开空间界定第一图案孔HO1。界定第一图案孔HO1的区域可以与形成之后待形成的凹槽图案GR1、GR1的区域对应。
第一导电图案CP1可以配置在与配置于显示区域DA内的连接电极CNE相同的层上。在一实施例中，第一导电图案CP1以及连接电极CNE可以配置于第四绝缘层40上。第一导电图案CP1可以包含与连接电极CNE相同的物质。
第一导电图案CP1和连接电极CNE可以通过相同的工艺同时形成。例如，可以在第四绝缘层40上层叠构成第一导电图案CP1以及连接电极CNE的多个导电层后，进行图案化而形成彼此隔开的第一导电图案CP1以及连接电极CNE。因此，可以没有追加的单独的工艺而在孔区域HA内形成第一导电图案CP1。
第五绝缘层50可以包括贯通第五绝缘层50且与第一图案孔HO1重叠的第一开口部OP-1。在第一方向DR1上，第一开口部OP-1的宽度可以大于第一图案孔HO1的宽度。由此，第一开口部OP-1可以暴露与第一图案孔HO1相邻的第一图案部PA1-1、PA1-2、PA1-3的上面。当在提供多个第一图案孔HO1时，第一开口部OP-1也可以提供为多个，以分别与第一图案孔HO1对应。
图8b示出了与在图8a的面板基板M-DP上形成导电层CL的步骤(S12)(参照图7)对应的截面。参照图8b，导电层CL可以配置于第五绝缘层50上。导电层CL可以是蒸镀于显示区域DA以及孔区域HA内的一体的层。
导电层CL可以与连接电极CNE以及第一导电图案CP1重叠。导电层CL可以覆盖通过第一开口部OP-1暴露的第五绝缘层50的侧面以及第一图案部PA1-1、PA1-2、PA1-3的侧面S-1。可以对导电层CL进行图案化而形成图8c所示的预备第二导电图案P-CP2以及像素电极AE。
图8c示出了与从图8b的导电层CL形成预备第二导电图案P-CP2以及像素电极AE的步骤(S13)(参照图7)对应的截面。参照图8c，像素电极AE可以形成于在显示区域DA内界定为发光区域的区域。像素电极AE可以通过贯通第五绝缘层50的接触孔连接于连接电极CNE。
预备第二导电图案P-CP2可以形成在孔区域HA内，以覆盖第一导电图案CP1的第一图案孔HO1。当在第一导电图案CP1中界定多个第一图案孔HO1时，预备第二导电图案P-CP2可以提供为多个而分别覆盖多个第一图案孔HO1。但是不限于此，预备第二导电图案P-CP2也可以提供为覆盖多个第一图案孔HO1全部的一体的图案。预备第二导电图案P-CP2的实施例只要能够覆盖界定第一图案孔HO1的第一图案部PA1-1、PA1-2、PA1-3的侧面S-1，则不限于任一个。
预备第二导电图案P-CP2以及像素电极AE可以从图案化的导电层CL形成。在一实施例中，预备第二导电图案P-CP2以及像素电极AE可以通过对导电层CL进行湿法蚀刻而同时形成。如果，当以不形成预备第二导电图案P-CP2的方式对蒸镀于与第一图案孔HO1相邻的第一图案部PA1-1、PA1-2、PA1-3上的导电层CL进行蚀刻时，在蚀刻过程中第一图案部PA1-1、PA1-2、PA1-3的侧面S-1可以暴露于蚀刻液。但是，在对导电层CL进行蚀刻的工艺中，通过与像素电极AE一起形成预备第二导电图案P-CP2，第一图案部PA1-1、PA1-2、PA1-3的侧面S-1可以不暴露于蚀刻液。由此，可以保护第一图案部PA1-1、PA1-2、PA1-3的侧面S-1免受蚀刻液的影响。
如前所述，第一导电图案CP1的第一图案部PA1-1、PA1-2、PA1-3的每一个可以包括多个导电层M1、M2、M3(参照图6a)。如果，在用于形成像素电极AE的蚀刻工艺中，当第一图案部PA1-1、PA1-2、PA1-3的侧面S-1暴露时，第一图案部PA1-1、PA1-2、PA1-3的侧面S-1可能被蚀刻。在界定第一图案部PA1-1、PA1-2、PA1-3的侧面S-1的多个导电层M1、M2、M3之间可能存在针对相同的蚀刻液的蚀刻率差。例如，配置于中心的第二导电层M2(参照图6a)可能比第一导电层M1以及第三导电层M3相对快地被蚀刻。在此情况下，第一图案部PA1-1、PA1-2、PA1-3可以具有第二导电层M2(参照图6a)的侧面凹陷进去的底切(under cut)形状。但是，通过预备第二导电图案P-CP2保护第一图案部PA1-1、PA1-2、PA1-3的侧面S-1免受蚀刻液的影响，可以防止在第一图案部PA1-1、PA1-2、PA1-3的侧面S-1产生底切形状。
另外，在用于形成像素电极AE的蚀刻工艺中，当第一图案部PA1-1、PA1-2、PA1-3的侧面S-1暴露时，图案化的导电层CL(参照图8b)的颗粒可以蒸镀于第一图案部PA1-1、PA1-2、PA1-3的侧面S-1上，并可以与构成第一图案部PA1-1、PA1-2、PA1-3的物质引起反应。由此，可能形成颗粒之类副产物，并可能降低显示面板的工艺可靠性。但是，通过预备第二导电图案P-CP2保护第一图案部PA1-1、PA1-2、PA1-3的侧面S-1，可以防止形成副产物，并可以提升工艺可靠性。
通过预备第二导电图案P-CP2覆盖通过第一开口部OP-1暴露的第一图案部PA1-1、PA1-2、PA1-3的上面，可以防止第一图案部PA1-1、PA1-2、PA1-3的暴露的上面与蚀刻液接触。由此，可以防止第一图案部PA1-1、PA1-2、PA1-3与导电层CL(参照图8b)一起被蚀刻液蚀刻，并可以使得通过第一开口部OP-1暴露的第一图案部PA1-1、PA1-2、PA1-3的上面的长度保持预定的长度D-PA。
图8d示出了与形成预备像素界定膜P-PDL的步骤对应的截面。参照图8d，预备像素界定膜P-PDL可以形成在预备第二导电图案P-CP2以及像素电极AE上。预备像素界定膜P-PDL可以是蒸镀于显示区域DA以及孔区域HA内的一体的绝缘膜。预备像素界定膜P-PDL可以包含有机物或者无机物，不限于此，也可以包含分散有无机物的有机物。
图8e示出了与对预备像素界定膜P-PDL进行图案化而形成贯通预备像素界定膜P-PDL的发光开口部OP-PX以及第二开口部OP-2的步骤对应的截面。如图8e所示，从预备像素界定膜P-PDL形成发光开口部OP-PX以及第二开口部OP-2的绝缘膜可以界定为像素界定膜PDL。
发光开口部OP-PX可以与显示区域DA重叠，并暴露像素电极AE的至少一部分。通过发光开口部OP-PX暴露的像素电极AE的一部分可以界定为在显示区域DA内发出光的发光区域。与发光开口部OP-PX相邻的像素界定膜PDL可以覆盖像素电极AE的末端。
第二开口部OP-2可以与孔区域HA重叠，并暴露预备第二导电图案P-CP2的至少一部分。第二开口部OP-2可以与第一导电图案CP1的第一图案孔HO1重叠。通过第二开口部OP-2暴露的预备第二导电图案P-CP2可以通过后续工艺进行图案化。与第二开口部OP-2相邻的像素界定膜PDL可以覆盖与第一图案孔HO1隔开的预备第二导电图案P-CP2的末端。
图8f示出了与用于对预备第二导电图案P-CP2进行图案化的一步骤对应的截面。参照图8f，可以在形成有像素界定膜PDL的面板基板M-DP上形成保护层PL。保护层PL可以与显示区域DA以及孔区域HA重叠。保护层PL可以是保护在蚀刻工艺中与保护层PL重叠配置的下方构成的层。例如，保护层PL可以包含铟镓锌氧化物(IGZO)。但是，保护层PL的物质不限于上述例子。
在保护层PL上可以配置光刻胶层PR。光刻胶层PR可以通过利用掩模的曝光以及显影工艺形成光开口部PR-OP。光刻胶层PR可以通过去除与掩模的开口部对应的部分的正性(Positive)光刻工艺进行图案化，但不限于此，也可以通过形成与掩模的开口部对应的图案的负性(Negative)光刻工艺进行图案化。
光开口部PR-OP可以暴露配置于预备第二导电图案P-CP2上的保护层PL的上面一部分。光开口部PR-OP可以与第一图案孔HO1以及预备第二导电图案P-CP2重叠。光开口部PR-OP可以设定通过图案化去除的保护层PL以及预备第二导电图案P-CP2的区域。
图8g示出了与从预备第二导电图案P-CP2形成第二导电图案CP2的一步骤(S14)(参照图7)对应的截面。参照图8g，通过光开口部PR-OP暴露的保护层PL(参照图8f)以及预备第二导电图案P-CP2(参照图8f)的上面一部分可以被蚀刻。由此，可以从预备第二导电图案P-CP2(参照图8f)形成第二导电图案CP2。
第二导电图案CP2可以包括第二图案部PA2-1、PA2-2、PA2-3、PA2-4。可以通过第二图案部PA2-1、PA2-2、PA2-3、PA2-4界定第二图案孔HO2。第二图案孔HO2中的至少一部分可以与第一图案孔HO1重叠。在第一方向DR1上，第二图案孔HO2的宽度可以大于第一图案孔HO1的宽度。根据一实施例，与第一图案孔HO1重叠的第二图案孔HO2的在第一方向DR1上的宽度可以大于第五绝缘层50的第一开口部OP-1的宽度。由此，第二图案孔HO2可以暴露通过第一开口部OP-1暴露的第一图案部PA1-1、PA1-2、PA1-3的上面一部分以及第一图案孔HO1。
第二导电图案CP2可以形成在第五绝缘层50上。第二导电图案CP2可以配置于与像素电极AE相同的层上。第二导电图案CP2可以包含与像素电极AE相同的物质。
图8h示出了与去除光刻胶层PR(参照图8g)的步骤对应的截面。参照图8h，可以去除配置于保护层PL上的光刻胶层PR(参照图8g)。随着与预备第二导电图案P-CP2(参照图8f)一起去除与光开口部PR-OP对应的一部分，保护层PL可以包括与第二图案孔HO2重叠的贯通孔。由此，可以暴露与第一图案孔HO1重叠的第四绝缘层40的上面的一部分。
被光刻胶层PR(参照图8g)覆盖的保护层PL可以在去除光刻胶层PR(参照图8g)后也留在面板基板M-DP内。保护层PL可以在用于形成凹槽图案GR1、GR2(图8i)的蚀刻工艺中保护配置于形成有凹槽图案GR1、GR2(图8i)的区域之外的其余区域的面板基板M-DP的构成。
图8i示出了与形成凹槽图案GR1、GR2的步骤(S15)(参照图7)对应的截面。图8i示例性地示出了形成前述的第一以及第二凹槽图案GR1、GR2的步骤。
参照图8i，第一以及第二凹槽图案GR1、GR2可以对配置于第一导电图案CP1下方的至少一个绝缘层进行蚀刻而形成。如图8i所示的实施例那样，第一以及第二凹槽图案GR1、GR2可以贯通第四绝缘层40而形成。第一以及第二凹槽图案GR1、GR2的内面可以通过第四绝缘层40的内侧面SS以及从第四绝缘层40暴露的第三绝缘层30的上面界定。但是，不限于此，第一以及第二凹槽图案GR1、GR2可以在第三方向DR3上仅对第四绝缘层40的一部分进行蚀刻而形成。
第一以及第二凹槽图案GR1、GR2可以对第四绝缘层40进行干法蚀刻而形成。保护层PL可以在对第四绝缘层40进行干法蚀刻的过程中保护与保护层PL重叠地配置的面板基板M-DP的一构成。
界定第一图案孔HO1的第一图案部PA1-1、PA1-2、PA1-3的侧面S-1可以比界定第一以及第二凹槽图案GR1、GR2的第四绝缘层40的内侧面SS朝向凹槽图案GR1、GR2的中心更凸出。由此，在第一导电图案CP1中可以形成与第一图案孔HO1相邻的尖端部TP。尖端部TP可以具有在第一方向DR1上与第四绝缘层40的内侧面SS和第一图案部PA1-1、PA1-2、PA1-3的侧面S-1之间的间隔对应的预定的长度D-T。
如果，当为了保护第一导电图案CP1的第一图案部PA1-1、PA1-2、PA1-3而利用包括有机层的第五绝缘层50而不利用预备第二导电图案P-CP2(参照图8f)时，第五绝缘层50可以覆盖第一图案部PA1-1、PA1-2、PA1-3的侧面S-1。在此情况下，为了在暴露第一图案部PA1-1、PA1-2、PA1-3的侧面S-1的同时形成尖端部TP，不仅要蚀刻第四绝缘层40，而且要一起蚀刻与第一图案孔HO1相邻的第五绝缘层50。但是，在此情况下，由于第五绝缘层50的厚度而用于充分蚀刻第五绝缘层50所需的时间会变长或者蚀刻第四以及第五绝缘层40、50不充分，从而尖端部TP的长度D-T可能形成得短。
但是，如本发明的一实施例，当利用预备第二导电图案P-CP2(参照图8f)保护第一导电图案CP1，并在保护结束后从预备第二导电图案P-CP2(参照图8f)形成第二导电图案CP2时，可以完全暴露需要蚀刻的第四绝缘层40的上面的一部分。由此，可以充分蚀刻第四绝缘层40，并可以形成所需规格的凹槽图案GR1、GR2。由此，尖端部TP也可以形成为具有所需的长度D-T。
图8j示出了与去除保护层PL的步骤对应的截面。形成凹槽图案GR1、GR2后，可以完全去除配置于面板基板M-DP上的保护层PL。因此，像素界定膜PDL的上面可以暴露至外部。
图8k示出了与在形成有第一以及第二导电图案CP1、CP2以及凹槽图案GR1、GR2的面板基板M-DP上形成发光元件OL以及封装层TFE的步骤对应的截面。图8k示出了利用一实施例的显示面板制造方法制造的显示面板DP的一部分截面。
参照图8k，发光元件OL可以包括像素电极AE、公共电极CE以及配置于像素电极AE和公共电极CE之间的空穴控制层HCL、发光层EML以及电子控制层ECL。空穴控制层HCL可以形成在像素电极AE上。
发光层EML可以形成在空穴控制层HCL上。例如，发光层EML可以利用具有与发光开口部OP-PX对应的开口部的蒸镀掩模，在与发光开口部OP-PX对应的区域蒸镀发光物质而形成。
电子控制层ECL可以形成在发光层EML上。公共电极CE可以形成在电子控制层ECL上。发光元件OL的空穴控制层HCL以及电子控制层ECL与公共电极CE可以作为与像素重叠的公共层提供。例如，空穴控制层HCL以及电子控制层ECL与公共电极CE可以通过利用开放掩模的蒸镀工艺形成。由此，空穴控制层HCL、电子控制层ECL以及公共电极CE可以从显示区域DA延伸而还配置于孔区域HA内。
配置于孔区域HA内的空穴控制层HCL、电子控制层ECL以及公共电极CE可以通过第一导电图案CP1的尖端部TP而连续性被阻断。由此，可以阻断流入孔区域HA内的水分或污染物质通过空穴控制层HCL、电子控制层ECL以及公共电极CE移动至显示区域DA的路径，并可以提升显示面板DP的可靠性。
在形成发光元件OL后，可以形成封装层TFE。封装层TFE可以依次蒸镀第一无机膜IOL1、有机膜MN以及第二无机膜IOL2而形成。第一无机膜IOL1以及第二无机膜IOL2可以利用化学气相蒸镀方法形成在显示区域DA以及孔区域HA内。但是，第一以及第二无机膜IOL1、IOL2的形成工艺不限于此。
第一无机膜IOL1可以密封发光元件OL。另外，第一无机膜IOL1可以密封暴露的像素界定膜PDL、第五绝缘层50、第一导电图案CP1、第二导电图案CP2以及凹槽图案GR1、GR2的面。通过此，可以防止水分流入显示面板DP的一构成，从而提升显示面板DP的可靠性。
前述的预备第二导电图案P-CP2(参照图8f)防止构成尖端部TP的第一图案部PA1-1、PA1-2、PA1-3的导电层之间产生台阶而防止第一图案部PA1-1、PA1-2、PA1-3的侧面S-1具有底切形状，从而可以防止蒸镀于第一图案部PA1-1、PA1-2、PA1-3的侧面S-1上的第一无机膜IOL1断开或产生裂纹。由此，提升工艺可靠性，第一无机膜IOL1可以有效地防止水分或氧气的流入。
有机膜MN可以通过喷墨方式在显示区域DA内涂层液相的有机树脂而形成。但是，有机膜MN的形成工艺不限于此。液相有机树脂可以通过配置于孔区域HA的凹槽图案GR1、GR2而流动被控制，有机膜MN可以从凹槽图案GR1、GR2中的至少一部分凹槽图案隔开而形成。有机膜MN可以通过第一以及第二无机膜IOL1、IOL2密封而防止水分流入。
虽然没有单独示出，但是可以通过后续工艺在孔区域HA中的被凹槽图案GR1、GR2围绕的一区域内形成贯通显示面板DP的孔HH(参照图5)。例如，孔HH(参照图5)可以利用激光形成，但是孔HH(参照图5)的形成工艺不限于此。
本发明一实施例的第一导电图案可以配置于孔区域内，并包括配置于凹槽图案上的尖端部。根据尖端部具有预定的长度，可以阻断从显示区域延伸而蒸镀于孔区域内的功能层的连续性，通过在孔区域内阻断功能层的连续性，可以阻断流入孔区域内的水分、污染物质流入显示区域的路径。
根据本发明一实施例的显示面板制造方法，在形成第一导电图案以及凹槽图案的过程中，可以控制为使第一导电图案的尖端部以预定的长度充分形成。另外，在用于形成像素电极的蚀刻工艺中，可以使第一导电图案的暴露的侧面不暴露于蚀刻液，从而防止形成副产物且防止尖端部损坏。另外，通过使无机层良好地蒸镀于尖端部以及凹槽图案内，可以有效地阻挡水分或氧气的流入。
以上参照本发明的优选实施例进行了说明，但是只要是相应技术领域的熟练的技术人员或者在相应技术领域中具有通常的知识的人员，则可以理解在不脱离所附的权利要求书中记载的本发明的构思以及技术领域的范围内可以对本发明进行各种修改以及变更。
因此，本发明的技术范围不限定为说明书的详细的说明中记载的内容，而仅应由权利要求书确定。

Claims (20)

1.一种显示面板，其中，包括：
基底基板，界定有贯通的孔；
薄膜晶体管，在所述基底基板上与所述孔隔开配置；
发光元件，与所述孔隔开，并包括连接于所述薄膜晶体管的像素电极；
第一绝缘层，配置于所述基底基板和所述像素电极之间，并包括在平面上界定于所述像素电极和所述孔之间的凹槽图案；
第一导电图案，从所述像素电极隔开，并包括界定与所述凹槽图案重叠的第一图案孔的尖端部；以及
第二导电图案，从所述像素电极隔开，并界定有与所述第一图案孔重叠的第二图案孔。
2.根据权利要求1所述的显示面板，其中，
所述第二导电图案配置于与所述像素电极相同的层。
3.根据权利要求1所述的显示面板，其中，
所述第二导电图案包含与所述像素电极相同的物质。
4.根据权利要求1所述的显示面板，其中，
所述第二导电图案包含与所述第一导电图案不同的物质。
5.根据权利要求1所述的显示面板，其中，
界定所述第一图案孔的所述尖端部的侧面比界定所述凹槽图案的所述第一绝缘层的内侧面凸出。
6.根据权利要求5所述的显示面板，其中，
所述第一导电图案包括多个导电层，所述尖端部的所述侧面通过所述多个导电层的侧面界定。
7.根据权利要求1所述的显示面板，其中，
在平面上所述第二图案孔的宽度大于所述第一图案孔的宽度。
8.根据权利要求1所述的显示面板，其中，
在平面上所述凹槽图案围绕所述孔。
9.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
连接电极，连接所述薄膜晶体管和所述像素电极，
所述第一导电图案配置于与所述连接电极相同的层。
10.根据权利要求9所述的显示面板，其中，
所述第一导电图案包含与所述连接电极相同的物质。
11.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
像素界定膜，界定有暴露所述像素电极的至少一部分的发光开口部以及暴露所述第二导电图案的至少一部分的第一开口部。
12.根据权利要求11所述的显示面板，其中，
所述第二导电图案包括界定所述第二图案孔的一侧面以及与所述一侧面相对的另一侧面，
所述一侧面通过所述第一开口部暴露，所述另一侧面被所述像素界定膜覆盖。
13.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
封装层，配置于所述发光元件上，并包括多个无机膜以及配置于所述多个无机膜之间的有机膜，
所述多个无机膜中的至少一个覆盖界定所述凹槽图案的所述第一绝缘层的内侧面。
14.根据权利要求13所述的显示面板，其中，
所述多个无机膜中的至少一个覆盖界定所述第一图案孔的所述尖端部的侧面。
15.根据权利要求13所述的显示面板，其中，
所述凹槽图案提供为多个，所述多个凹槽图案中的至少一个与所述有机膜重叠，所述多个凹槽图案中的至少另一个与所述有机膜隔开。
16.根据权利要求1所述的显示面板，其中，
所述显示面板还包括：
第二绝缘层，配置于所述像素电极和所述第一绝缘层之间，
所述第二绝缘层界定有配置于所述第一导电图案和所述第二导电图案之间且在平面上与所述第一图案孔重叠的第二开口部。
17.一种电子装置，其中，包括：
基底基板，在平面上包括孔区域、围绕所述孔区域的至少一部分的显示区域以及与所述显示区域相邻的非显示区域，并在所述孔区域界定有孔；
薄膜晶体管，在所述基底基板上与所述孔隔开配置；
发光元件，配置于所述显示区域上，并包括电连接于所述薄膜晶体管的像素电极；
第一绝缘层，配置于所述基底基板和所述发光元件之间，并包括与所述孔区域重叠的凹槽图案；
第一导电图案，在所述第一绝缘层上与所述孔区域重叠配置，并包括界定与所述凹槽图案重叠的第一图案孔的尖端部；
第二导电图案，在与所述第一导电图案不同的层上与所述孔区域重叠配置，并界定有与所述第一图案孔重叠的第二图案孔；以及
电子模组，与所述孔区域重叠配置。
18.一种显示面板制造方法，其中，包括：
对象基板提供步骤，所述对象基板包括：基底基板，包括孔区域以及围绕所述孔区域的显示区域；以及第一绝缘层，配置于所述基底基板上；
第一导电图案形成步骤，所述第一导电图案包括：第一图案孔，暴露与所述孔区域重叠的所述第一绝缘层的一部分；
导电层形成步骤，所述导电层覆盖所述显示区域、所述第一导电图案以及所述第一绝缘层的所述一部分；
从所述导电层形成与所述第一图案孔重叠的预备第二导电图案以及与所述预备第二导电图案隔开的像素电极的步骤；
从所述预备第二导电图案形成包括与所述第一图案孔重叠的第二图案孔的第二导电图案的步骤；以及
在所述第一绝缘层中形成与所述第一图案孔重叠的凹槽图案的步骤，
所述预备第二导电图案覆盖界定所述第一图案孔的所述第一导电图案的侧面。
19.根据权利要求18所述的显示面板制造方法，其中，
对所述导电层进行湿法蚀刻而形成所述预备第二导电图案以及所述像素电极，对所述第一绝缘层进行干法蚀刻而形成所述凹槽图案。
20.根据权利要求18所述的显示面板制造方法，其中，
界定所述第一图案孔的所述第一导电图案的所述侧面比界定所述凹槽图案的所述第一绝缘层的内侧面凸出。
CN202310044865.7A 2022-03-03 2023-01-30 显示面板、其制造方法及包括显示面板的电子装置 Pending CN116709838A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220027713A KR20230131352A (ko) 2022-03-03 2022-03-03 표시 패널, 이의 제조 방법 및 표시 패널을 포함하는 전자 장치
KR10-2022-0027713 2022-03-03

Publications (1)

Publication Number Publication Date
CN116709838A true CN116709838A (zh) 2023-09-05

Family

ID=87832810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310044865.7A Pending CN116709838A (zh) 2022-03-03 2023-01-30 显示面板、其制造方法及包括显示面板的电子装置

Country Status (3)

Country Link
US (1) US20230284486A1 (zh)
KR (1) KR20230131352A (zh)
CN (1) CN116709838A (zh)

Also Published As

Publication number Publication date
US20230284486A1 (en) 2023-09-07
KR20230131352A (ko) 2023-09-13

Similar Documents

Publication Publication Date Title
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
CN113439349A (zh) 显示面板
US11974481B2 (en) Display panel and display apparatus including the same
CN114141820A (zh) 显示面板和包括该显示面板的显示设备
CN114122067A (zh) 包括对准图案的显示装置
CN115734688A (zh) 显示设备
CN114823792A (zh) 显示装置
KR20220056929A (ko) 표시 장치
CN113540160A (zh) 发光显示装置和发光显示装置的制造方法
KR20220089777A (ko) 표시 장치
US20230074124A1 (en) Display device and electronic device including the same
US20220271097A1 (en) Display device
US20220399429A1 (en) Display panel and display apparatus including the same
US20220216276A1 (en) Display device and method of manufacturing the display device
CN116709838A (zh) 显示面板、其制造方法及包括显示面板的电子装置
US20240324430A1 (en) Display panel and method of manufacturing the same
KR20210060738A (ko) 표시 장치 및 그 제조방법
US20230225175A1 (en) Display panel
US20240147772A1 (en) Display panel and manufacturing method thereof
CN218831198U (zh) 显示面板和显示设备
US20240306475A1 (en) Display device and method for manufacturing the same
CN220383489U (zh) 显示装置
US20230232669A1 (en) Display device and method of manufacturing the display device
US20240179974A1 (en) Bending area structure of display apparatus and method of providing the same
US20230165100A1 (en) Display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication