Nothing Special   »   [go: up one dir, main page]

CN114625200B - 运算放大器及带隙基准源电路 - Google Patents

运算放大器及带隙基准源电路 Download PDF

Info

Publication number
CN114625200B
CN114625200B CN202210145361.XA CN202210145361A CN114625200B CN 114625200 B CN114625200 B CN 114625200B CN 202210145361 A CN202210145361 A CN 202210145361A CN 114625200 B CN114625200 B CN 114625200B
Authority
CN
China
Prior art keywords
pmos tube
tube
temperature coefficient
operational amplifier
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210145361.XA
Other languages
English (en)
Other versions
CN114625200A (zh
Inventor
周宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202210145361.XA priority Critical patent/CN114625200B/zh
Publication of CN114625200A publication Critical patent/CN114625200A/zh
Application granted granted Critical
Publication of CN114625200B publication Critical patent/CN114625200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种运算放大器，为三端输入、两端输出的电路结构，具有负向输入端、正温度系数电流正向输入端、负温度系数电流正向输入端、正温度系数运放输出端、负温度系数运放输出端。本发明公开了一种采用所述运算放大器的带隙基准源电路，能提供任意值的零温度系数电压，可以节省面积。

Description

运算放大器及带隙基准源电路
技术领域
本发明涉及半导体电路技术，特别是涉及一种运算放大器及带隙基准源电路。
背景技术
现有传统带隙基准源电路如图1、图2所示，图1电路结构产生的基准电压为图2电路结构产生的基准电压为/>调整R2与R1的比例，可以产生任意值的基准电压；其中，图1电路结构和图2结构中的ΔVbe＝VT*ln(N)，为正温度系数，VT为热电势，N为三极管Q1与Q0的比例常数，通常取8或者24等，在版图实现时更好的进行匹配，Vbe为三极管Q0的基极与发射极的电压差值，为负温度系数。
图1电路结构产生的零温度系数基准电压为固定值约1.25V，可以产生正温度系数电压和正温度系数电流，在实际应用中可能会涉及低电源电压，如电源电压小于1.3V的应用，该电路结构无法满足，同时该电路结构只能产生正温度系数的电流，无法满足零温度系数电流的应用需求；图2电路结构产生的零温度系数基准电压可以为任意值(通过调整R2与R1的比例实现)，可以产生无温度系数的电流，但该结构无法产生正温度系数的电压，如在一些应用中需要正温度系数的电压对温度进行检测，该结构无法满足，同时该结构存在多个电压稳定工作点，启动电路设计更有挑战。
发明内容
本发明要解决的技术问题是提供一种运算放大器，为三端输入、两端输出的电路结构。
为解决上述技术问题，本发明提供的一种运算放大器，其包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5及第六NMOS管MN6；
第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5及第六PMOS管MP6的源端同接工作电压源VCC；
第一NMOS管MN1、第二NMOS管MN2及第三NMOS管MN3的源端同接地GND；
第四NMOS管MN4、第五NMOS管MN5及第六NMOS管MN6的源端同接地GND；
第一PMOS管MP1的漏端接第六NMOS管MN6的漏端，并作为正温度系数运放输出端VOUT_P；
第一PMOS管MP1的栅端接第二PMOS管MP2的栅端、漏端及第一NMOS管MN1漏端；
第一NMOS管MN1漏端作为正温度系数电流正向输入端INP_P；
第四PMOS管MP4的漏端接第四NMOS管MN4的漏端，并作为负温度系数运放输出端VOUT_N；
第四PMOS管MP4的栅端接第三PMOS管MP3的栅端、漏端及第三NMOS管MN3漏端；
第三NMOS管MN3漏端作为负温度系数电流正向输入端INP_N；
第六PMOS管MP6的漏端接第五NMOS管MN5的漏端及第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的栅端；
第六PMOS管MP6的栅端接第五PMOS管MP5的栅端、漏端及第二NMOS管MN2漏端；
第二NMOS管MN2漏端作为负向输入端INN。
较佳的，所述运算放大器还包括第七NMOS管MN7及第八NMOS管MN8；
第七NMOS管MN7的漏端、栅端及第八NMOS管MN8的栅端短接，用于接偏置电流IBIAS；
第七NMOS管MN7及第八NMOS管MN8的源端接地GND；
第一NMOS管MN1、第二NMOS管MN2及第三NMOS管MN3的源端同接第八NMOS管MN8的漏端，经第八NMOS管MN8接地GND。
为解决上述技术问题，本发明提供的另一种运算放大器，其包括第一PMOS管MP1、第二PMOS管MP2、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15及第十六NMOS管MN16；
第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15及第十六NMOS管MN16的源端同接地GND；
第一PMOS管MP1、第二PMOS管MP2、第七PMOS管MP7的源端同接工作电压源VCC；
第一PMOS管MP1的漏端接第十五NMOS管MN15的漏端，并作为正温度系数运放输出端VOUT_P；
第七PMOS管MP7的漏端接第十六NMOS管MN16的漏端，并作为负温度系数运放输出端VOUT_N；
第二PMOS管MP2的栅端、漏端及第一PMOS管MP1栅端、第七PMOS管MP7栅端同接第十四NMOS管MN14的漏端；
第八PMOS管MP8、第九PMOS管MP9及第十PMOS管MP10的源端接偏置电流IBIAS；
第八PMOS管MP8的漏端接第十三NMOS管MN13的漏端、栅端及第十五NMOS管MN15的栅端；
第八PMOS管MP8的栅端作为正温度系数电流正向输入端INP_P；
第九PMOS管MP9的漏端接第十一NMOS管MN11的漏端、栅端及第十六NMOS管MN16的栅端；
第九PMOS管MP9的栅端作为负温度系数电流正向输入端INP_N；
第十PMOS管MP10的漏端接第十二NMOS管MN12的漏端、栅端及第十四NMOS管MN14的栅端；
第十PMOS管MP10的栅端作为负向输入端INN。
本发明还提供了一种包括所述运算放大器的带隙基准源电路，其还包括正温度系数电流产生电路、负温度系数电流产生电路及基准电压产生电路；
所述正温度系数电流产生电路包括第十一PMOS管MP11、第十二PMOS管MP12、第一PNP三极管Q1、第零PNP三极管Q0及第零电阻R0；
所述负温度系数电流产生电路包括第十三PMOS管MP13及第一电阻R1；
所述基准电压产生电路包括第十四PMOS管MP14、第十五PMOS管MP15及第二电阻R2；
第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14及第十五PMOS管MP15的源端接工作电源正；
第十一PMOS管MP11、第十二PMOS管MP12、第十四PMOS管MP14的栅端均接正温度系数运放输出端VOUT_P；
第十三PMOS管MP13、第十五PMOS管MP15的栅端均接所述运算放大器的负温度系数运放输出端VOUT_N；
第十一PMOS管MP11的漏端接所述运算放大器的正温度系数电流正向输入端INP_P；
第十二PMOS管MP12的漏端接所述运算放大器的负向输入端INN；
第一PNP三极管Q1的发射极经第零电阻R0接所述运算放大器的正温度系数电流正向输入端INP_P；
第零PNP三极管Q0的发射极接所述运算放大器的负向输入端INN；
第一PNP三极管Q1、第零PNP三极管Q0的基极短接，集电极均接地；
第十三PMOS管MP13的漏端接所述运算放大器的负温度系数电流正向输入端INP_N；
第一电阻R1串接在第十三PMOS管MP13的漏端同地之间；
第十四PMOS管MP14、第十五PMOS管MP15的漏端短接后经第二电阻R2接地，并且短接端作为一零温度系数基准电压VREF输出端。
较佳的，所述第二电阻R2是由多个电阻串联构成；
多个电阻串联的串接点用于输出大小不同的零温度系数基准电压VREF1，VREF2。
较佳的，所述基准电压产生电路还包括第十六PMOS管MP16及第三电阻R3；
第十六PMOS管MP16的源端接工作电源正，栅端接正温度系数运放输出端VOUT_P，漏端经第三电阻R3接地并作为正温度系数电压VPTC输出端。
较佳的，所述基准电压产生电路还包括第十七PMOS管MP17及第五电阻R5；
第十七PMOS管MP17栅端接所述运算放大器的负温度系数运放输出端VOUT_N，源端接工作电源正，漏端经第五电阻R5接地并作为负温度系数电压VNTC输出端。
较佳的，所述带隙基准源电路还包括基准电流产生电路；
所述基准电流产生电路包括第十八PMOS管MP18及第十九PMOS管MP19；
第十八PMOS管MP18、第十九PMOS管MP19的源端接工作电源正；
第十八PMOS管MP18的栅端接正温度系数运放输出端VOUT_P；
第十九PMOS管MP19的栅端接负温度系数运放输出端VOUT_N；
第十八PMOS管MP18、第十九PMOS管MP19的漏端均接零温度系数电流IREFZTC输出端。
较佳的，所述基准电流产生电路还包括第二十PMOS管MP20；
第二十PMOS管MP20的源端接工作电源正，栅端接正温度系数运放输出端VOUT_P，漏端接正温度系数电流IREFPTC输出端。
较佳的，所述基准电流产生电路还包括第二一PMOS管MP21；
第二一PMOS管MP21的源端接工作电源正，栅端接负温度系数运放输出端VOUT_N，漏端接负温度系数电流IREFNTC输出端。
本发明的运算放大器，为三端输入、两端输出的电路结构，具有负向输入端INN、正温度系数电流正向输入端INP_P、负温度系数电流正向输入端VOUT_P、正温度系数运放输出端VOUT_P、负温度系数运放输出端VOUT_N。
本发明的带隙基准源电路，在现有带隙基准电路的理论基础上，通过采用新的电路结构的运算放大器，同时配合正温度系数电流产生电路、负温度系数电流产生电路、基准电压产生电路和基准电流产生电路，能提供任意值的零温度系数(ZTC:Zero temperaturecoefficient)电压、正温度系数(PTC:Positive temperature coefficient)电压和负温度系数(NTC:Negative temperature coefficient)电压，同时可以产生正温度系数电流、负温度系数电流和零温度系数电流，可以节省面积。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有一种带隙基准源电路；
图2是现有另一种带隙基准源电路；
图3是本发明的一种运算放大器；
图4是本发明的另一种运算放大器；
图5是本发明的带隙基准源电路一实施例电路图；
图6是本发明的带隙基准源电路一实施例的输出电压仿真结果；
图7是本发明的带隙基准源电路一实施例的输出电流仿真结果。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图3所示，运算放大器包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5及第六NMOS管MN6；
第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5及第六PMOS管MP6的源端同接工作电压源VCC；
第一NMOS管MN1、第二NMOS管MN2及第三NMOS管MN3的源端同接地GND；
第四NMOS管MN4、第五NMOS管MN5及第六NMOS管MN6的源端同接地GND；
第一PMOS管MP1的漏端接第六NMOS管MN6的漏端，并作为正温度系数运放输出端VOUT_P；
第一PMOS管MP1的栅端接第二PMOS管MP2的栅端、漏端及第一NMOS管MN1漏端；
第一NMOS管MN1漏端作为正温度系数电流正向输入端INP_P；
第四PMOS管MP4的漏端接第四NMOS管MN4的漏端，并作为负温度系数运放输出端VOUT_N；
第四PMOS管MP4的栅端接第三PMOS管MP3的栅端、漏端及第三NMOS管MN3漏端；
第三NMOS管MN3漏端作为负温度系数电流正向输入端INP_N；
第六PMOS管MP6的漏端接第五NMOS管MN5的漏端及第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的栅端；
第六PMOS管MP6的栅端接第五PMOS管MP5的栅端、漏端及第二NMOS管MN2漏端；
第二NMOS管MN2漏端作为负向输入端INN。
较佳的，所述运算放大器还包括第七NMOS管MN7及第八NMOS管MN8；
第七NMOS管MN7的漏端、栅端及第八NMOS管MN8的栅端短接，用于接偏置电流IBIAS；
第七NMOS管MN7及第八NMOS管MN8的源端接地GND；
第一NMOS管MN1、第二NMOS管MN2及第三NMOS管MN3的源端同接第八NMOS管MN8的漏端，经第八NMOS管MN8接地GND。
实施例一的运算放大器，为三端输入、两端输出的电路结构，具有负向输入端INN、正温度系数电流正向输入端INP_P、负温度系数电流正向输入端VOUT_P、正温度系数运放输出端VOUT_P、负温度系数运放输出端VOUT_N。
实施例二
如图4所示，运算放大器包括第一PMOS管MP1、第二PMOS管MP2、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15及第十六NMOS管MN16；
第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15及第十六NMOS管MN16的源端同接地GND；
第一PMOS管MP1、第二PMOS管MP2、第七PMOS管MP7的源端同接工作电压源VCC；
第一PMOS管MP1的漏端接第十五NMOS管MN15的漏端，并作为正温度系数运放输出端VOUT_P；
第七PMOS管MP7的漏端接第十六NMOS管MN16的漏端，并作为负温度系数运放输出端VOUT_N；
第二PMOS管MP2的栅端、漏端及第一PMOS管MP1栅端、第七PMOS管MP7栅端同接第十四NMOS管MN14的漏端；
第八PMOS管MP8、第九PMOS管MP9及第十PMOS管MP10的源端接偏置电流IBIAS；
第八PMOS管MP8的漏端接第十三NMOS管MN13的漏端、栅端及第十五NMOS管MN15的栅端；
第八PMOS管MP8的栅端作为正温度系数电流正向输入端INP_P；
第九PMOS管MP9的漏端接第十一NMOS管MN11的漏端、栅端及第十六NMOS管MN16的栅端；
第九PMOS管MP9的栅端作为负温度系数电流正向输入端INP_N；
第十PMOS管MP10的漏端接第十二NMOS管MN12的漏端、栅端及第十四NMOS管MN14的栅端；
第十PMOS管MP10的栅端作为负向输入端INN。
实施例二的运算放大器，为三端输入、两端输出的电路结构，具有负向输入端INN、正温度系数电流正向输入端INP_P、负温度系数电流正向输入端VOUT_P、正温度系数运放输出端VOUT_P、负温度系数运放输出端VOUT_N。
实施例三
如图5所示，一种包括实施例一或实施例二的运算放大器的带隙基准源电路，其还包括正温度系数电流产生电路、负温度系数电流产生电路及基准电压产生电路；
所述正温度系数电流产生电路包括第十一PMOS管MP11、第十二PMOS管MP12、第一PNP三极管Q1、第零PNP三极管Q0及第零电阻R0；
所述负温度系数电流产生电路包括第十三PMOS管MP13及第一电阻R1；
所述基准电压产生电路包括第十四PMOS管MP14、第十五PMOS管MP15及第二电阻R2；
第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14及第十五PMOS管MP15的源端接工作电源正；
第十一PMOS管MP11、第十二PMOS管MP12、第十四PMOS管MP14的栅端均接正温度系数运放输出端VOUT_P；
第十三PMOS管MP13、第十五PMOS管MP15的栅端均接所述运算放大器的负温度系数运放输出端VOUT_N；
第十一PMOS管MP11的漏端接所述运算放大器的正温度系数电流正向输入端INP_P；
第十二PMOS管MP12的漏端接所述运算放大器的负向输入端INN；
第一PNP三极管Q1的发射极经第零电阻R0接所述运算放大器的正温度系数电流正向输入端INP_P；
第零PNP三极管Q0的发射极接所述运算放大器的负向输入端INN；
第一PNP三极管Q1、第零PNP三极管Q0的基极短接，集电极均接地；
第十三PMOS管MP13的漏端接所述运算放大器的负温度系数电流正向输入端INP_N；
第一电阻R1串接在第十三PMOS管MP13的漏端同地之间；
第十四PMOS管MP14、第十五PMOS管MP15的漏端短接后经第二电阻R2接地，并且短接端作为一零温度系数基准电压VREF输出端。
较佳的，所述第二电阻R2是由多个电阻串联构成；
多个电阻串联的串接点用于输出大小不同的零温度系数基准电压VREF1，VREF2。
正温度系数电流产生电路：其中ΔVbe＝VT*ln(N)，为正温度系数，VT为热电势，N为第一PNP三极管Q1与第零PNP三极管Q0的比例常数，通常取8或者24等，在版图实现时更好的进行匹配。
负温度系数电流产生电路：其中Vbe为第零PNP三极管Q0的基极与发射极的电压差值，为负温度系数；
基准电压产生电路：调整第二电阻R2的值可以实现任意值的零温度系数基准电压输出。
较佳的，所述基准电压产生电路还包括第十六PMOS管MP16及第三电阻R3；
第十六PMOS管MP16的源端接工作电源正，栅端接正温度系数运放输出端VOUTP，漏端经第三电阻R3接地并作为正温度系数电压VPTC输出端。
调整第三电阻R3的值可以实现任意中心值(室温下)的正温度系数电压输出。
较佳的，所述基准电压产生电路还包括第十七PMOS管MP17及第五电阻R5；
第十七PMOS管MP17栅端接所述运算放大器的负温度系数运放输出端VOUT_N，源端接工作电源正，漏端经第五电阻R5接地并作为负温度系数电压VNTC输出端。
调整第五电阻R5的值可以实现任意中心值(室温下)的负温度系数电压输出。
实施例四
基于实施例三，所述带隙基准源电路还包括基准电流产生电路；
所述基准电流产生电路包括第十八PMOS管MP18及第十九PMOS管MP19；
第十八PMOS管MP18、第十九PMOS管MP19的源端接工作电源正；
第十八PMOS管MP18的栅端接正温度系数运放输出端VOUT_P；
第十九PMOS管MP19的栅端接负温度系数运放输出端VOUT_N；
第十八PMOS管MP18、第十九PMOS管MP19的漏端均接零温度系数电流IREFZTC输出端。
基准电流产生电路：IREFZTC＝K1*I0+K2*I1，其中K1和K2为常数，选择合适的值可以实现零温度系数电流输出。I0为正温度系数电流产生电路产生的电流，I1为负温度系数电流产生电路产生的电流。
较佳的，所述基准电流产生电路还包括第二十PMOS管MP20；
第二十PMOS管MP20的源端接工作电源正，栅端接正温度系数运放输出端VOUT_P，漏端接正温度系数电流IREFPTC输出端。IREFPTC＝K3*I0，其中K3为常数。
较佳的，所述基准电流产生电路还包括第二一PMOS管MP21；
第二一PMOS管MP21的源端接工作电源正，栅端接负温度系数运放输出端VOUT_N，漏端接负温度系数电流IREFNTC输出端。IREFNTC＝K4*I1，其中K4为常数。
实施例三的带隙基准源电路，在现有带隙基准电路的理论基础上，通过采用新的电路结构的运算放大器，同时配合正温度系数电流产生电路、负温度系数电流产生电路、基准电压产生电路和基准电流产生电路，能提供任意值的零温度系数(ZTC：Zerotemperature coefficient)电压、正温度系数(PTC:Positive temperature coefficient)电压和负温度系数(NTC:Negative temperature coefficient)电压，同时可以产生正温度系数电流、负温度系数电流和零温度系数电流，可以节省面积。实施例三的带隙基准源电路，其输出电压和电流仿真结果见图6和图7。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (17)

1.一种运算放大器，其特征在于，其包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)及第六NMOS管(MN6)；
第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)及第六PMOS管(MP6)的源端同接工作电压源(VCC)；
第一NMOS管(MN1)、第二NMOS管(MN2)及第三NMOS管(MN3)的源端同接地(GND)；
第四NMOS管(MN4)、第五NMOS管(MN5)及第六NMOS管(MN6)的源端同接地(GND)；
第一PMOS管(MP1)的漏端接第六NMOS管(MN6)的漏端，并作为正温度系数运放输出端(VOUT_P)；
第一PMOS管(MP1)的栅端接第二PMOS管(MP2)的栅端、漏端及第一NMOS管(MN1)漏端；
第一NMOS管(MN1)漏端作为正温度系数电流正向输入端(INP_P)；
第四PMOS管(MP4)的漏端接第四NMOS管(MN4)的漏端，并作为负温度系数运放输出端(VOUT_N)；
第四PMOS管(MP4)的栅端接第三PMOS管(MP3)的栅端、漏端及第三NMOS管(MN3)漏端；
第三NMOS管(MN3)漏端作为负温度系数电流正向输入端(INP_N)；
第六PMOS管(MP6)的漏端接第五NMOS管(MN5)的漏端及第四NMOS管(MN4)、第五NMOS管(MN5)和第六NMOS管(MN6)的栅端；
第六PMOS管(MP6)的栅端接第五PMOS管(MP5)的栅端、漏端及第二NMOS管(MN2)漏端；
第二NMOS管(MN2)漏端作为负向输入端(INN)。
2.根据权利要求1所述的运算放大器，其特征在于，
所述运算放大器还包括第七NMOS管(MN7)及第八NMOS管(MN8)；
第七NMOS管(MN7)的漏端、栅端及第八NMOS管(MN8)的栅端短接，用于接偏置电流(IBIAS)；
第七NMOS管(MN7)及第八NMOS管(MN8)的源端接地(GND)；
第一NMOS管(MN1)、第二NMOS管(MN2)及第三NMOS管(MN3)的源端同接第八NMOS管(MN8)的漏端，经第八NMOS管MN8接地(GND)。
3.一种包括权利要求1所述的运算放大器的带隙基准源电路，其特征在于，带隙基准源电路还包括正温度系数电流产生电路、负温度系数电流产生电路及基准电压产生电路；
所述正温度系数电流产生电路包括第十一PMOS管(MP11)、第十二PMOS管(MP12)、第一PNP三极管(Q1)、第零PNP三极管(Q0)及第零电阻(R0)；
所述负温度系数电流产生电路包括第十三PMOS管(MP13)及第一电阻(R1)；
所述基准电压产生电路包括第十四PMOS管(MP14)、第十五PMOS管(MP15)及第二电阻(R2)；
第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)及第十五PMOS管(MP15)的源端接工作电源正；
第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十四PMOS管(MP14)的栅端均接正温度系数运放输出端(VOUT_P)；
第十三PMOS管(MP13)、第十五PMOS管(MP15)的栅端均接所述运算放大器的负温度系数运放输出端(VOUT_N)；
第十一PMOS管(MP11)的漏端接所述运算放大器的正温度系数电流正向输入端(INP_P)；
第十二PMOS管(MP12)的漏端接所述运算放大器的负向输入端(INN)；
第一PNP三极管(Q1)的发射极经第零电阻(R0)接所述运算放大器的正温度系数电流正向输入端(INP_P)；
第零PNP三极管(Q0)的发射极接所述运算放大器的负向输入端(INN)；
第一PNP三极管(Q1)、第零PNP三极管(Q0)的基极短接，集电极均接地；
第十三PMOS管(MP13)的漏端接所述运算放大器的负温度系数电流正向输入端(INP_N)；
第一电阻(R1)串接在第十三PMOS管(MP13)的漏端同地之间；
第十四PMOS管(MP14)、第十五PMOS管(MP15)的漏端短接后经第二电阻(R2)接地，并且短接端作为一零温度系数基准电压(VREF)输出端。
4.根据权利要求3所述的带隙基准源电路，其特征在于，
所述第二电阻(R2)是由多个电阻串联构成；
多个电阻串联的串接点用于输出大小不同的零温度系数基准电压。
5.根据权利要求3所述的带隙基准源电路，其特征在于，
所述基准电压产生电路还包括第十六PMOS管(MP16)及第三电阻(R3)；
第十六PMOS管(MP16)的源端接工作电源正，栅端接正温度系数运放输出端(VOUT_P)，漏端经第三电阻(R3)接地并作为正温度系数电压(VPTC)输出端。
6.根据权利要求5所述的带隙基准源电路，其特征在于，
所述基准电压产生电路还包括第十七PMOS管(MP17)及第五电阻(R5)；
第十七PMOS管(MP17)栅端接所述运算放大器的负温度系数运放输出端(VOUT_N)，源端接工作电源正，漏端经第五电阻(R5)接地并作为负温度系数电压(VNTC)输出端。
7.根据权利要求3、4、5或6所述的带隙基准源电路，其特征在于，
所述带隙基准源电路还包括基准电流产生电路；
所述基准电流产生电路包括第十八PMOS管(MP18)及第十九PMOS管(MP19)；
第十八PMOS管(MP18)、第十九PMOS管(MP19)的源端接工作电源正；
第十八PMOS管(MP18)的栅端接正温度系数运放输出端(VOUT_P)；
第十九PMOS管(MP19)的栅端接负温度系数运放输出端(VOUT_N)；
第十八PMOS管(MP18)、第十九PMOS管(MP19)的漏端均接零温度系数电流(IREFZTC)输出端。
8.根据权利要求7所述的带隙基准源电路，其特征在于，
所述基准电流产生电路还包括第二十PMOS管(MP20)；
第二十PMOS管(MP20)的源端接工作电源正，栅端接正温度系数运放输出端(VOUT_P)，漏端接正温度系数电流(IREFPTC)输出端。
9.根据权利要求8所述的带隙基准源电路，其特征在于，
所述基准电流产生电路还包括第二一PMOS管(MP21)；
第二一PMOS管(MP21)的源端接工作电源正，栅端接负温度系数运放输出端(VOUT_N)，漏端接负温度系数电流(IREFNTC)输出端。
10.一种运算放大器，其特征在于，其包括第一PMOS管(MP1)、第二PMOS管(MP2)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十四NMOS管(MN14)、第十五NMOS管(MN15)及第十六NMOS管(MN16)；
第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十四NMOS管(MN14)、第十五NMOS管(MN15)及第十六NMOS管(MN16)的源端同接地(GND)；
第一PMOS管(MP1)、第二PMOS管(MP2)、第七PMOS管(MP7)的源端同接工作电压源(VCC)；
第一PMOS管(MP1)的漏端接第十五NMOS管(MN15)的漏端，并作为正温度系数运放输出端(VOUT_P)；
第七PMOS管(MP7)的漏端接第十六NMOS管(MN16)的漏端，并作为负温度系数运放输出端(VOUT_N)；
第二PMOS管(MP2)的栅端、漏端及第一PMOS管(MP1)栅端、第七PMOS管(MP7)栅端同接第十四NMOS管(MN14)的漏端；
第八PMOS管(MP8)、第九PMOS管(MP9)及第十PMOS管(MP10)的源端接偏置电流(IBIAS)；
第八PMOS管(MP8)的漏端接第十三NMOS管(MN13)的漏端、栅端及第十五NMOS管(MN15)的栅端；
第八PMOS管(MP8)的栅端作为正温度系数电流正向输入端(INP_P)；
第九PMOS管(MP9)的漏端接第十一NMOS管(MN11)的漏端、栅端及第十六NMOS管(MN16)的栅端；
第九PMOS管(MP9)的栅端作为负温度系数电流正向输入端(INP_N)；
第十PMOS管(MP10)的漏端接第十二NMOS管(MN12)的漏端、栅端及第十四NMOS管(MN14)的栅端；
第十PMOS管(MP10)的栅端作为负向输入端(INN)。
11.一种包括权利要求10所述的运算放大器的带隙基准源电路，其特征在于，带隙基准源电路还包括正温度系数电流产生电路、负温度系数电流产生电路及基准电压产生电路；
所述正温度系数电流产生电路包括第十一PMOS管(MP11)、第十二PMOS管(MP12)、第一PNP三极管(Q1)、第零PNP三极管(Q0)及第零电阻(R0)；
所述负温度系数电流产生电路包括第十三PMOS管(MP13)及第一电阻(R1)；
所述基准电压产生电路包括第十四PMOS管(MP14)、第十五PMOS管(MP15)及第二电阻(R2)；
第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)及第十五PMOS管(MP15)的源端接工作电源正；
第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十四PMOS管(MP14)的栅端均接正温度系数运放输出端(VOUT_P)；
第十三PMOS管(MP13)、第十五PMOS管(MP15)的栅端均接所述运算放大器的负温度系数运放输出端(VOUT_N)；
第十一PMOS管(MP11)的漏端接所述运算放大器的正温度系数电流正向输入端(INP_P)；
第十二PMOS管(MP12)的漏端接所述运算放大器的负向输入端(INN)；
第一PNP三极管(Q1)的发射极经第零电阻(R0)接所述运算放大器的正温度系数电流正向输入端(INP_P)；
第零PNP三极管(Q0)的发射极接所述运算放大器的负向输入端(INN)；
第一PNP三极管(Q1)、第零PNP三极管(Q0)的基极短接，集电极均接地；
第十三PMOS管(MP13)的漏端接所述运算放大器的负温度系数电流正向输入端(INP_N)；
第一电阻(R1)串接在第十三PMOS管(MP13)的漏端同地之间；
第十四PMOS管(MP14)、第十五PMOS管(MP15)的漏端短接后经第二电阻(R2)接地，并且短接端作为一零温度系数基准电压(VREF)输出端。
12.根据权利要求11所述的带隙基准源电路，其特征在于，
所述第二电阻(R2)是由多个电阻串联构成；
多个电阻串联的串接点用于输出大小不同的零温度系数基准电压。
13.根据权利要求11所述的带隙基准源电路，其特征在于，
所述基准电压产生电路还包括第十六PMOS管(MP16)及第三电阻(R3)；
第十六PMOS管(MP16)的源端接工作电源正，栅端接正温度系数运放输出端(VOUT_P)，漏端经第三电阻(R3)接地并作为正温度系数电压(VPTC)输出端。
14.根据权利要求13所述的带隙基准源电路，其特征在于，
所述基准电压产生电路还包括第十七PMOS管(MP17)及第五电阻(R5)；
第十七PMOS管(MP17)栅端接所述运算放大器的负温度系数运放输出端(VOUT_N)，源端接工作电源正，漏端经第五电阻(R5)接地并作为负温度系数电压(VNTC)输出端。
15.根据权利要求11、12、13或14所述的带隙基准源电路，其特征在于，
所述带隙基准源电路还包括基准电流产生电路；
所述基准电流产生电路包括第十八PMOS管(MP18)及第十九PMOS管(MP19)；
第十八PMOS管(MP18)、第十九PMOS管(MP19)的源端接工作电源正；
第十八PMOS管(MP18)的栅端接正温度系数运放输出端(VOUT_P)；
第十九PMOS管(MP19)的栅端接负温度系数运放输出端(VOUT_N)；
第十八PMOS管(MP18)、第十九PMOS管(MP19)的漏端均接零温度系数电流(IREFZTC)输出端。
16.根据权利要求15所述的带隙基准源电路，其特征在于，
所述基准电流产生电路还包括第二十PMOS管(MP20)；
第二十PMOS管(MP20)的源端接工作电源正，栅端接正温度系数运放输出端(VOUT_P)，漏端接正温度系数电流(IREFPTC)输出端。
17.根据权利要求16所述的带隙基准源电路，其特征在于，
所述基准电流产生电路还包括第二一PMOS管(MP21)；
第二一PMOS管(MP21)的源端接工作电源正，栅端接负温度系数运放输出端(VOUT_N)，漏端接负温度系数电流(IREFNTC)输出端。
CN202210145361.XA 2022-02-17 2022-02-17 运算放大器及带隙基准源电路 Active CN114625200B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210145361.XA CN114625200B (zh) 2022-02-17 2022-02-17 运算放大器及带隙基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210145361.XA CN114625200B (zh) 2022-02-17 2022-02-17 运算放大器及带隙基准源电路

Publications (2)

Publication Number Publication Date
CN114625200A CN114625200A (zh) 2022-06-14
CN114625200B true CN114625200B (zh) 2024-04-12

Family

ID=81900550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210145361.XA Active CN114625200B (zh) 2022-02-17 2022-02-17 运算放大器及带隙基准源电路

Country Status (1)

Country Link
CN (1) CN114625200B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178610A (zh) * 2007-12-05 2008-05-14 西安标新电子科技有限责任公司 一种输出可调正、负或零温度系数电流、电压基准的电路
CN102176185A (zh) * 2011-01-24 2011-09-07 浙江大学 亚阈值cmos基准源
CN102541149A (zh) * 2010-12-31 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
CN104460810A (zh) * 2014-12-25 2015-03-25 武汉众为信息技术有限公司 一种可固定温度系数的电压基准电路
CN107179798A (zh) * 2017-07-10 2017-09-19 北京兆芯电子科技有限公司 基准电压产生电路和方法
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路
CN108287589A (zh) * 2018-01-23 2018-07-17 上海贝岭股份有限公司 带隙基准电路及其运算放大器
CN108664070A (zh) * 2017-04-01 2018-10-16 华大半导体有限公司 低功耗温度补偿电流源电路
CN113467567A (zh) * 2021-07-28 2021-10-01 深圳市中科蓝讯科技股份有限公司 一种基准源电路及芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10386879B2 (en) * 2015-01-20 2019-08-20 Taiwan Semiconductor Manufacturing Company Limited Bandgap reference voltage circuit with a startup current generator

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101178610A (zh) * 2007-12-05 2008-05-14 西安标新电子科技有限责任公司 一种输出可调正、负或零温度系数电流、电压基准的电路
CN102541149A (zh) * 2010-12-31 2012-07-04 无锡华润上华半导体有限公司 基准电源电路
CN102176185A (zh) * 2011-01-24 2011-09-07 浙江大学 亚阈值cmos基准源
CN104460810A (zh) * 2014-12-25 2015-03-25 武汉众为信息技术有限公司 一种可固定温度系数的电压基准电路
CN108664070A (zh) * 2017-04-01 2018-10-16 华大半导体有限公司 低功耗温度补偿电流源电路
CN107179798A (zh) * 2017-07-10 2017-09-19 北京兆芯电子科技有限公司 基准电压产生电路和方法
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路
CN108287589A (zh) * 2018-01-23 2018-07-17 上海贝岭股份有限公司 带隙基准电路及其运算放大器
CN113467567A (zh) * 2021-07-28 2021-10-01 深圳市中科蓝讯科技股份有限公司 一种基准源电路及芯片

Also Published As

Publication number Publication date
CN114625200A (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
CN108803761B (zh) 一种含有高阶温度补偿的ldo电路
JP2008108009A (ja) 基準電圧発生回路
CN109067368B (zh) 基于cdmos工艺具有限流保护功能的功率运算放大器
CN109710017B (zh) 一种低压差线性稳压器系统
TWI517722B (zh) 參考電壓產生電路
CN114840049A (zh) 一种二阶曲率补偿的带隙基准电路
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
CN111781983A (zh) 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
CN109213254A (zh) 一种电源管理电路及其芯片
CN111190453A (zh) 高电源抑制比基准电路
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN102541146B (zh) 抗高压mos管漏电流增大的带隙基准源的电路
CN117724567A (zh) 带隙基准电路及低压差线性稳压器
CN115437446B (zh) 一种高精度曲率补偿带隙基准电路
CN114625200B (zh) 运算放大器及带隙基准源电路
CN210835773U (zh) 一种低功耗带隙基准源电路
JP3157746B2 (ja) 定電流回路
CN104460805A (zh) 低温度系数和低电源电压系数的基准电流源
JP4868868B2 (ja) 基準電圧発生回路
TWI783563B (zh) 參考電流/電壓產生器與電路系統
CN114740938B (zh) 应用于Sigma-Delta ADC的基准电路及基准电压器
CN115826667A (zh) 一种低压高阶补偿带隙基准电压源
CN112764449A (zh) 带基极电流补偿的基准电压源集成器件
CN215264537U (zh) Vreg电压和基准电压产生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant