Nothing Special   »   [go: up one dir, main page]

TWI783563B - 參考電流/電壓產生器與電路系統 - Google Patents

參考電流/電壓產生器與電路系統 Download PDF

Info

Publication number
TWI783563B
TWI783563B TW110124955A TW110124955A TWI783563B TW I783563 B TWI783563 B TW I783563B TW 110124955 A TW110124955 A TW 110124955A TW 110124955 A TW110124955 A TW 110124955A TW I783563 B TWI783563 B TW I783563B
Authority
TW
Taiwan
Prior art keywords
current
transistor
terminal
transistors
circuit
Prior art date
Application number
TW110124955A
Other languages
English (en)
Other versions
TW202303330A (zh
Inventor
王惠君
洪埜泰
曾華俊
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110124955A priority Critical patent/TWI783563B/zh
Priority to CN202110919057.1A priority patent/CN115599157A/zh
Priority to US17/401,917 priority patent/US11774998B2/en
Application granted granted Critical
Publication of TWI783563B publication Critical patent/TWI783563B/zh
Publication of TW202303330A publication Critical patent/TW202303330A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Control Of Eletrric Generators (AREA)
  • Tires In General (AREA)

Abstract

一種參考電流/電壓產生器，其具有電流鏡單元與電流模式溫度補償單元。電流鏡單元用於產生流出其第一至第三端點之第一電流、第一總和電流與第二總和電流，其中第一電流、第一總和電流與第二總和電流彼此之間為倍數關係。電流模式溫度補償單元電性連接該電流鏡單元的第二與第三端點，用於在第二與第三端點的電壓相同時，使電流鏡單元產生的第一總和電流為與絕對溫度成正比的電流以及與絕對溫度成互補的電流之總和電流。電流鏡單元的第一端點為參考電流/電壓產生器的輸出端，以藉此輸出第一電流作為參考電流。

Description

參考電流/電壓產生器與電路系統
本發明涉及一種參考電流/電壓產生器，且特別是一種不受溫度變動影響的參考電流/電壓產生器以及使用所述參考電流/電壓產生器的電路系統。
習知的參考電壓產生器多數使用能隙參考電路來產生與絕對溫度成正比(proportional to absolute temperature，PTAT)的能隙參考電壓(VBG)。由於能隙參考電路的特性，能隙參考電壓的範圍是受到限制。當需要較高的參考電壓時，能隙參考電壓是通過額外的運算放大器來輸出，接著透過分壓電阻串，依據輸出的能隙參考電壓來產生所需的參考電壓。然而，運算放大器不僅十分耗電，且在實現時需要相當大的晶片面積。
在低電壓電路系統中，雖然不用較高的參考電壓(不用透過運算放大器放大能隙參考電壓(VBG)，可以直接將能隙參考電壓(VBG)作為輸出的參考電壓)，但習知的參考電壓產生器所輸出的參考電壓會因為溫度變動與供應電源變動，而有所變動。因此，針對此一技術問題，部分業者提供了回饋電路，使回饋電路根據輸出的參考電壓變動產生相應的控制信號來控制參考電壓產生器中之開關的切換，以抑制溫度變動與供應電源變動對輸出之參考電壓的影響。然而，此做法對輸出之參考電壓感應，以產生回饋信號，並且需要比 較器與開關的設置，如此，將使得操作頻寬與操作速度下降，以及使得晶片面積與消耗功率增加。
根據本發明之目的，本發明實施例提出一種參考電流/電壓產生器，其具有電流鏡單元與電流模式溫度補償單元。電流鏡單元具有第一至第三端點，且電流鏡單元用於接收供應電壓，並用於產生流出第一至第三端點之第一電流、第一總和電流與第二總和電流，其中第一電流、第一總和電流與第二總和電流彼此之間為倍數關係。電流模式溫度補償單元包括基於BJT的能隙電路與第一阻抗電路。基於BJT的能隙電路包括第一電路與第二電路。第一電路與第二電路的兩端分別電性連接電流鏡單元的第二端點與第三端點。第一阻抗電路電性連接電流鏡單元的第二端點，且並聯於第一電路，其中第一阻抗電路與第一電路的連接點接收第一總和電流，第一電路與第二電路電性連接電流鏡單元的第二端點與第三端點的兩端分別被第一電壓與第二電壓所偏壓。在第一電壓與第二電壓相同時，第一電路產生第二電流，第一阻抗電路產生第三電流，其中第二電流為與絕對溫度成正比(proportional to absolute temperature，PTAT)的電流，以及第三電流為與絕對溫度成互補(complementary to absolute temperature，CTAT)的電流。電流鏡單元的第一端點為參考電流/電壓產生器的輸出端，以藉此輸出第一電流作為參考電流。。
根據上述參考電流/電壓產生器，參考電流/電壓產生器更包括阻抗元件，以及阻抗元件電性連接電流鏡單元的第一端點，用於接收第一電流，以產生參考電壓。
根據上述參考電流/電壓產生器，電流鏡單元包括第一至第九電晶體，其中第一至第五電晶體的源極皆用於接收供應電壓，第三電晶體的閘極 電性連接第四與第五電晶體的閘極與第一電晶體的汲極，第二電晶體的閘極電性連接第一電晶體的閘極以及第二電晶體的汲極，第八電晶體的汲極電性連接第三電晶體的汲極、第七與第八電晶體與的閘極，第六電晶體的汲極性連接第一電晶體的汲極，第九電晶體的汲極電性連接第四電晶體的汲極、第九與第六電晶體的閘極，第七電晶體的汲極性連接第二電晶體的汲極，第六與第八電晶體與的源極電性連接電流鏡單元的第二端點，第七與第九電晶體的源極電性連接電流鏡單元的第三端點，以及第五電晶體的汲極電性連接電流鏡單元的第一端點。
根據上述參考電流/電壓產生器，第一至第五電晶體為P型MOS電晶體，以及第六至第九電晶體為N型MOS電晶體。
根據上述參考電流/電壓產生器，第一電路包括第十電晶體與第一阻抗元件，第一阻抗電路包括第二阻抗元件，以及第二電路包括第十一電晶體，第二阻抗元件的第一端與第二端分別電性連接電流鏡單元該第二端點與接地電壓，第十電晶體的基極與集極電性接接地電壓，第一阻抗元件的第一端與第二端分別電性連接電流鏡單元該第二端點與第十電晶體的射極，第十一電晶體的基極與集極電性接接地電壓，以及第十一電晶體的射極連接電流鏡單元的第三端點。
根據上述參考電流/電壓產生器，電流模式溫度補償單元包括更包括第二阻抗電路，且第二阻抗電路的第一端與第二端分別電性連接電流鏡單元的第三端點與接地電壓。第二阻抗電路與第二電路並聯，且第二阻抗電路與第二電路的連接點接收第二總和電流。
根據上述參考電流/電壓產生器，第十與第十一電晶體為PNP型BJT電晶體。
根據上述參考電流/電壓產生器，電流鏡單元更包括第一至第四原生電晶體(native transistors)，第一至第四原生電晶體的汲極分別電性連接第一至第四電晶體的汲極，第一至第四原生電晶體的源極分別電性連接第六至第九電晶體的源極，第一與第四原生電晶體的閘極電性連接第六電晶體的閘極，以及第二與第三原生電晶體的閘極電性連接第七電晶體的閘極。
根據上述參考電流/電壓產生器，第一至第四原生電晶體為N型原生MOS電晶體。
根據本發明之目的，本發明實施例提出一種電路系統，其包括前述任一種參考電流/電壓產生器與負載，且負載電性連接參考電流/電壓產生器之輸出端。
綜上所述，本發明實施例提供一種不受溫度變動影響的參考電流/電壓產生器，其所產生的參考電流/電壓不會受溫度變動的影響，即參考電流/電壓為零溫度係數的參考電流/電壓。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
1、2、2':參考電流/電壓產生器
11、21、21':電流鏡單元
12、12'、22、22':電流模式溫度補償單元
Mp1~Mp4、Mn1~Mn4、Q1、Q2:電晶體
Mna1~Mna4:原生電晶體
R1~R4:阻抗元件
AVDD:供應電壓
I1~I5:電流
Vx、Vy、VBG、VBN1、VBN2:電壓
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1是本發明實施例之參考電流/電壓產生器的電路示意圖。
圖2是本發明實施例之參考電流/電壓產生器的電流模式溫度補償單元的電路示意圖。
圖3是本發明另一實施例之參考電流/電壓產生器的電路示意圖。
圖4是本發明再一實施例之參考電流/電壓產生器的電路示意圖。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
本發明實施例提供一種不受溫度變動影響的參考電流/電壓產生器，其不具有用於感應輸出之參考電壓的回饋電路，且不需設置額外運算放大器與開關，故能夠解決前述先前技術所遭遇的技術問題。本發明實施例的參考電流/電壓產生器直接將電流鏡單元與電流模式溫度補償單元疊接(connected in cascode)，設計上會使電流鏡單元與電流模式溫度補償單元連接的兩個端點的電壓相同，以讓流經電流鏡單元與電流模式溫度補償單元連接的兩個端點的兩個電流的至少一者為正溫度係數電流與負溫度係數電流的總和電流，其中正溫度係數電流為與絕對溫度成正比(proportional to absolute temperature，PTAT)的電流，以及負溫度係數電流為與絕對溫度成互補(complementary to absolute temperature，CTAT)的電流。如此，電流鏡單元輸出的參考電流為與溫度無關的電流(即，零溫度係數電流)。另外，在參考電流/電壓產生器的輸出端之阻抗元件上的電壓為參考電流與阻抗元件之電阻值的乘積，故此電壓可以做為與溫度無關的參考電壓。另外，本發明的其中一個實施例中，電流鏡單元設計有複數個原生電晶體(native transistor)分別位於電流鏡單元與電流模式溫度補償 單元連接的兩個端點之電流的流通路徑上，以減少供應電源變動對輸出之參考電流/電壓的影響。
首先，請參照本發明圖1，圖1是本發明實施例之參考電流/電壓產生器的電路示意圖。參考電流/電壓產生器1包括電流鏡單元11、電流模式溫度補償單元12與阻抗元件R4。電流鏡單元11用於接收供應電壓AVDD，並具有對應於電壓VBG、Vx與Vy的第一至第三端點，以及用於產生流出第一至第三端點的電流，其中流出第一端點的電流I5、流出第二端點的總和電流(I1+I2)與流出第三端點的總和電流(I3+I4)彼此之間為倍數關係，例如1：K：1，其中K為大於0的任意數。電流模式溫度補償單元12透過第二端點與第三端點與電流鏡單元11電性連接，且係以疊接方式電性連接，以使得電流鏡單元11透過電流模式溫度補償單元12而電性連接低電壓，例如接地電壓。
在電壓Vx等於Vy時，電流模式溫度補償單元12於第二端點產生流經自己的電流I1與I2會分別是負溫度係數電流與正溫度係數電流，且透過適當的設計，可以使得流出第二端點的總和電流(I1+I2)為零溫度係數電流。因為，流出第一端點的電流I5、流出第二端點的總和電流(I1+I2)與流出第三端點的總和電流(I3+I4)彼此之間為倍數關係，因此，電流模式溫度補償單元12於第三端點產生流經自己的電流I3與I4之總和電流也會是零溫度係數電流，以及電流鏡單元11於第一端點輸出的電流I5也因此會是零溫度係數電流。
阻抗元件R4的兩端電性連接於第一端點與低電壓之間，第一端點作為參考電流/電壓產生器1的輸出端，電流I5作為參考電流/電壓產生器1輸出的參考電流，以及電流I5通過阻抗元件R4產生的電壓VBG作為參考電流/電壓產生器1輸出的參考電壓。如此，參考電流/電壓產生器1輸出的參考電流與參考電壓分別為零溫度係數的參考電流與參考電壓，以達到參考電流與參考電壓不受 溫度變動影響的目的。另外，阻抗元件R4於此實施例中為一個電阻器，但本發明不以阻抗元件R4的類型為限制。
進一步地，電流鏡單元11的實現方式可以說明如下，但本發明不以電流鏡單元11的實現方式為限制。電流鏡單元11包括電晶體Mp1~Mp5與Mn1~Mn4，其中電晶體Mp1~Mp5為P型MOS電晶體，以及電晶體Mn1~Mn4為N型MOS電晶體。電晶體Mp1~Mp5的源極皆用於接收供應電壓AVDD，電晶體Mp3的閘極電性連接電晶體Mp4、Mp5的閘極與電晶體Mp1的汲極，電晶體Mp2的閘極電性連接電晶體Mp1的閘極以及電晶體Mp2的汲極。電晶體Mn3的汲極電性連接電晶體Mp3的汲極、電晶體Mn3與Mn2的閘極，電晶體Mn1的汲極性連接電晶體Mp1的汲極，電晶體Mn4的汲極電性連接電晶體Mp4的汲極、電晶體Mn4與Mn1的閘極，以及電晶體Mn2的汲極性連接電晶體Mp2的汲極，其中電晶體Mn1~Mn4的閘極間的電性連接方式呈現了交互耦合(cross coupled)的連接方式。電晶體Mn1與Mn3的源極電性連接第二端點，並於第二端點產生電壓Vx，電晶體Mn2與Mn4的源極電性連接第三端點，並於第三端點產生電壓Vy，以及電晶體Mp5的汲極電性連接第一端點，並於第一端點產生電壓VBG。
進一步地，電流模式溫度補償單元12的實現方式可以說明如下，但本發明不以電流模式溫度補償單元12的實現方式為限制。電流模式溫度補償單元12包括電晶體Q1、Q2與阻抗元件R1~R3，其中電晶體Q1、Q2為PNP型BJT電晶體，以及阻抗元件R1~R3為電阻器。電晶體Q1的基極與集極電性連接低電壓，電晶體Q2的射極電性連接電流鏡單元11的第三端點，以及電晶體Q2的基極與集極電性連接低電壓。電阻R1、R3的第一端電性連接電流鏡單元11的第二端點，電阻R1的第二端電性連接電晶體Q1的射極，且電阻R3的第二端電性連接低電壓。電阻R2的第一端電性連接電流鏡單元11的第三端點，電阻R2的第二端電性連接低電壓。
從另一個角度上來說明，電流模式溫度補償單元12包括了由電晶體Q1、Q2與阻抗元件R3構成的基於BJT的能隙電路、由阻抗元件R1構成的第一阻抗電路與由阻抗元件R2構成的第二阻抗電路。基於BJT的能隙電路包括了第一電路與第二電路，第一電路由電晶體Q1與阻抗元件R3構成，第二電路則由電晶體Q2構成。第一電路與由阻抗元件R1構成的第一阻抗電路並聯，第一電路與由阻抗元件R1構成的第一阻抗電路之連接點接收第一總和電流。第二電路與由阻抗元件R2構成的第二阻抗電路並聯，第二電路與由阻抗元件R2構成的第二阻抗電路之連接點接收第二總和電流。電壓Vx與Vy用於偏壓第一與第二電路，且在電壓Vx等於電壓Vy時，第一阻抗電路產生的電流I1為隨著溫度上升而下降的負溫度係數電流ICTAT，第一電路產生的電流I2為隨著溫度上升而增加的正溫度係數電流IPTAT。
電流模式溫度補償單元12的實現方式除了圖1的做法之外，也可以有其他的做法。請參照圖2，圖2是本發明實施例之參考電流/電壓產生器的電流模式溫度補償單元的電路示意圖。不同於圖1的電流模式溫度補償單元12，圖2的電流模式溫度補償單元12’少了阻抗元件R2的設置，且流出第三端點的總和電流為I3。不管是圖1或圖2的做法，當電壓Vx與電壓VY相等時，電流I1=Vbe2/R1，以及電流I2=(Vx-Vbe1)/R3=(Vbe2-Vbe1)/R3=VTlnK/R3，其中Vbe1與Vbe2分別為電晶體Q1與Q2的基極-射極電壓，VT為熱電壓，K為常數。因此，電流I1為隨著溫度上升而下降的負溫度係數電流ICTAT，電流I2為隨著溫度上升而增加的正溫度係數電流IPTAT。流出電流鏡單元11之第二端點的總和電流為I1+I2=ICTAT+IPTAT=VTlnK/R3+Vbe2/R1=VT/R3(lnK+R3Vbe2/VTR1)。因此，透過適當設計，可以讓流出電流鏡單元11之第二端點的總和電流為零溫度係數電流。另外，需要說明的是，雖然上述電晶體Q1與Q2以BJT電晶體為例進行說明， 然而，在其他實施例中，電晶體Q1與Q2可以改用MOS電晶體來實現溫度補償，且本發明不以電晶體Q1與Q2的類型為限制。
請參考圖3，圖3是本發明另一實施例之參考電流/電壓產生器的電路示意圖。圖3的參考電流/電壓產生器2大致上與圖1的參考電流/電壓產生器1近似，其中圖3之電流模式溫度補償單元22與阻抗元件R4相同於圖1之電流模式溫度補償單元12與阻抗元件R4，其差異僅在於圖3之電流鏡單元21具有額外設置的多個原生電晶體Mna1~Mna4，其中原生電晶體Mna1~Mna4為N型原生MOS電晶體。原生電晶體Mna1~Mna4的汲極分別電性連接電晶體Mp1~Mp4的汲極，以及原生電晶體Mna1~Mna4的源極分別電性連接電晶體Mn1~Mn4的源極。原生電晶體Mna1與Mna4的閘極電性連接電晶體Mn1的閘極，以接收電晶體Mn1的閘極上的電壓VBN1，以及原生電晶體Mna2與Mna3的閘極電性連接電晶體Mn2的閘極，以接收電晶體Mn2的閘極上的電壓VBN2。原生電晶體Mna1~Mna4係疊接於電晶體Mp1~Mp4及電晶體Mn1~Mn4之間，其可以用於減少供應電壓AVDD變動對於參考電流/電壓產生器2所產生參考電流/電壓的影響。
請參考圖4，圖4是本發明再一實施例之參考電流/電壓產生器的電路示意圖。圖4的參考電流/電壓產生器2'大致上與圖3的參考電流/電壓產生器2近似，其差異僅在於圖4之電流模式溫度補償單元22'採用圖2的電流模式溫度補償單元12'，以及相較於圖3，電流鏡單元21'僅有原生電晶體Mna1、Mna2(即省去了原生電晶體Mna3與Mna4)，其中原生電晶體Mna1、Mna2為N型原生MOS電晶體。原生電晶體Mna1、Mna2的汲極分別電性連接電晶體Mp1、Mp2的汲極，以及原生電晶體Mna1、Mna2的源極分別電性連接電晶體Mn1、Mn2的源極。原生電晶體Mna1的閘極電性連接電晶體Mn2的閘極，以接收電晶體Mn2的閘極上的電壓VBN2，以及原生電晶體Mna2的閘極電性連接電晶體Mn1的閘極，以接收電晶體Mn1的閘極上的電壓VBN1。原生電晶體Mna1、Mna2係疊接於電晶體Mp2、 Mp4及電晶體Mn1、Mn2之間，其可以用於減少供應電壓AVDD變動對於參考電流/電壓產生器2'所產生參考電流/電壓的影響。
除此之外，本發明實施例還提供一種電路系統，電路系統可以特別是低電壓電路系統，但本發明不以此為限制。電路系統包括前述任一種實施例與其變化的參考電流/電壓產生器與負載，且負載用以電性連接參考電流/電壓產生器的輸出端，以接收參考電流/電壓產生器輸出的參考電流與/或參考電壓，其中負載可以是各種類型的功能性電路，例如，記憶體單元、控制器單元或解調/調變器等，且本發明不以負載的類型為限制。
綜合以上所述，本發明實施例提供一種不受溫度變動影響的參考電流/電壓產生器，其在其內部產生一個正溫度係數電流與負溫度係數電流的總和電流，並鏡射此總和電流作為輸出的參考電流，以使得輸出的參考電流不受溫度影響，以及讓參考電流產生的參考電壓也不受溫度影響。相較於先前技術，本發明實施例的參考電流/電壓產生器不具有用於感應輸出之參考電壓的回饋電路，且不需設置額外運算放大器與開關，因此沒有操作頻寬與操作速度下降的問題，也沒有晶片面積與消耗功率增加的問題。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
1:參考電流/電壓產生器
11:電流鏡單元
12:電流模式溫度補償單元
Mp1~Mp4、Mn1~Mn4、Q1、Q2:電晶體
R1~R4:阻抗元件
AVDD:供應電壓
I1~I5:電流
Vx、Vy、VBG:電壓

Claims (10)

  1. 一種參考電流/電壓產生器，包括：一電流鏡單元，具有一第一端點、一第二端點與一第三端點，接收一供應電壓，用於產生流出該第一端點、該第二端點與該第三端點之一第一電流、一第一總和電流與一第二總和電流，其中該第一電流、該第一總和電流與該第二總和電流彼此之間為倍數關係；以及一電流模式溫度補償單元，包括：一基於BJT的能隙電路，包括一第一電路與一第二電路，該第一電路與該第二電路的兩端分別電性連接該電流鏡單元的該第二端點與該第三端點；以及一第一阻抗電路，電性連接該電流鏡單元的該第二端點，且並聯於該第一電路，其中該第一阻抗電路與該第一電路的連接點接收該第一總和電流，該第一電路與該第二電路電性連接該電流鏡單元的該第二端點與該第三端點的該兩端分別被一第一電壓與一第二電壓所偏壓，在該第一電壓與該第二電壓相同時，該第一電路產生一第二電流，該第一阻抗電路產生一第三電流，其中該第二電流為與絕對溫度成正比(proportional to absolute temperature，PTAT)的電流，以及該第三電流為與絕對溫度成互補(complementary to absolute temperature，CTAT)的電流； 其中該電流鏡單元的該第一端點為該參考電流/電壓產生器的一輸出端，以藉此輸出該第一電流作為一參考電流。
  2. 如請求項1所述之參考電流/電壓產生器，更包括：一阻抗元件，電性連接該電流鏡單元的該第一端點，用於接收該第一電流，以產生一參考電壓。
  3. 如請求項1所述之參考電流/電壓產生器，其中該電流鏡單元包括一第一至第九電晶體，其中該第一至第五電晶體的源極皆用於接收該供應電壓，該第三電晶體的閘極電性連接該第四與該第五電晶體的閘極與該第一電晶體的汲極，該第二電晶體的閘極電性連接該第一電晶體的閘極以及該第二電晶體的汲極，該第八電晶體的汲極電性連接該第三電晶體的汲極、該第七與第八電晶體與的閘極，該第六電晶體的汲極性連接該第一電晶體的汲極，該第九電晶體的汲極電性連接該第四電晶體的汲極、該第九與第六電晶體的閘極，該第七電晶體的汲極性連接該第二電晶體的汲極，該第六與第八電晶體與的源極電性連接該電流鏡單元的該第二端點，該第七與第九電晶體的源極電性連接該電流鏡單元的該第三端點，以及該第五電晶體的汲極電性連接該電流鏡單元的該第一端點。
  4. 如請求項3所述之參考電流/電壓產生器，其中該第一至第五電晶體為P型MOS電晶體，以及該第六至第九電晶體為N型MOS電晶體。
  5. 如請求項1所述之參考電流/電壓產生器，其中該第一電路包括一第十電晶體與一第一阻抗元件，該第一阻抗電路包括一第二阻抗元件，以及該第二電路包括一第十一電晶體，該第二阻抗元件的第一端與第二端分別電性連接該電流鏡單元該第二端點與一接地電壓，該第十電晶體的基極與集極電性 接該接地電壓，該第一阻抗元件的第一端與第二端分別電性連接該電流鏡單元的該第二端點與該第十電晶體的射極，該第十一電晶體的基極與集極電性接該接地電壓，以及該第十一電晶體的射極連接該電流鏡單元的該第三端點。
  6. 如請求項5所述之參考電流/電壓產生器，其中該電流模式溫度補償單元包括更包括一第二阻抗電路，且該第二阻抗電路的第一端與第二端分別電性連接該電流鏡單元的該第三端點與該接地電壓，其中該第二阻抗電路與該第二電路並聯，且該第二阻抗電路與該第二電路的連接點接收該第二總和電流。
  7. 如請求項5所述之參考電流/電壓產生器，其中該第十與第十一電晶體為PNP型BJT電晶體。
  8. 如請求項3所述之參考電流/電壓產生器，其中該電流鏡單元更包括一第一至第四原生電晶體(native transistors)，該第一至第四原生電晶體的汲極分別電性連接該第一至第四電晶體的汲極，該第一至第四原生電晶體的源極分別電性連接該第六至第九電晶體的源極，該第一與第四原生電晶體的閘極電性連接該第六電晶體的閘極，以及該第二與第三原生電晶體的閘極電性連接該第七電晶體的閘極。
  9. 如請求項8所述之參考電流/電壓產生器，其中該第一至第四原生電晶體為N型原生MOS電晶體。
  10. 一種電路系統，包括：如請求項1至9任一項所述之參考電流/電壓產生器；以及一負載，電性連接該參考電流/電壓產生器之該輸出端。
TW110124955A 2021-07-07 2021-07-07 參考電流/電壓產生器與電路系統 TWI783563B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110124955A TWI783563B (zh) 2021-07-07 2021-07-07 參考電流/電壓產生器與電路系統
CN202110919057.1A CN115599157A (zh) 2021-07-07 2021-08-11 参考电源产生器与电路系统
US17/401,917 US11774998B2 (en) 2021-07-07 2021-08-13 Reference current/voltage generator and circuit system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110124955A TWI783563B (zh) 2021-07-07 2021-07-07 參考電流/電壓產生器與電路系統

Publications (2)

Publication Number Publication Date
TWI783563B true TWI783563B (zh) 2022-11-11
TW202303330A TW202303330A (zh) 2023-01-16

Family

ID=84798848

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110124955A TWI783563B (zh) 2021-07-07 2021-07-07 參考電流/電壓產生器與電路系統

Country Status (3)

Country Link
US (1) US11774998B2 (zh)
CN (1) CN115599157A (zh)
TW (1) TWI783563B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831526B (zh) * 2022-12-16 2024-02-01 天鈺科技股份有限公司 帶差參考電路和同時產生參考電壓及參考電流的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285666A1 (en) * 2004-06-25 2005-12-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
TW200629029A (en) * 2005-02-07 2006-08-16 Via Tech Inc Reference voltage generator and method for generating a bias-insensitive reference voltage
TW200944983A (en) * 2008-04-21 2009-11-01 Ralink Technology Corp Bandgap voltage reference circuit
TW201017360A (en) * 2008-10-28 2010-05-01 Advanced Analog Technology Inc Bandgap voltage reference circuit
CN101859158A (zh) * 2009-04-08 2010-10-13 台湾积体电路制造股份有限公司 参考电流电路以及参考电流产生方法
EP2774013B1 (en) * 2011-11-01 2017-09-06 Silicon Storage Technology Inc. A low voltage, low power bandgap circuit
US20170269624A1 (en) * 2016-03-17 2017-09-21 King Abdulaziz City For Science And Technology Precision current reference generator circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170274B2 (en) * 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
US8169256B2 (en) * 2009-02-18 2012-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bandgap reference circuit with an output insensitive to offset voltage
CN102622032B (zh) * 2012-04-17 2014-04-02 钜泉光电科技(上海)股份有限公司 低温度系数带隙电压基准电路
JP6836917B2 (ja) * 2017-01-24 2021-03-03 シナプティクス・ジャパン合同会社 電圧生成回路
US11029718B2 (en) * 2017-09-29 2021-06-08 Intel Corporation Low noise bandgap reference apparatus
JP7086562B2 (ja) * 2017-10-31 2022-06-20 シナプティクス インコーポレイテッド バンドギャップリファレンス回路
US10061340B1 (en) * 2018-01-24 2018-08-28 Invecas, Inc. Bandgap reference voltage generator
CN110865677B (zh) * 2019-12-09 2022-04-19 北京集创北方科技股份有限公司 基准源电路、芯片、电源及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285666A1 (en) * 2004-06-25 2005-12-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
TW200629029A (en) * 2005-02-07 2006-08-16 Via Tech Inc Reference voltage generator and method for generating a bias-insensitive reference voltage
TW200944983A (en) * 2008-04-21 2009-11-01 Ralink Technology Corp Bandgap voltage reference circuit
TW201017360A (en) * 2008-10-28 2010-05-01 Advanced Analog Technology Inc Bandgap voltage reference circuit
CN101859158A (zh) * 2009-04-08 2010-10-13 台湾积体电路制造股份有限公司 参考电流电路以及参考电流产生方法
EP2774013B1 (en) * 2011-11-01 2017-09-06 Silicon Storage Technology Inc. A low voltage, low power bandgap circuit
US20170269624A1 (en) * 2016-03-17 2017-09-21 King Abdulaziz City For Science And Technology Precision current reference generator circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI831526B (zh) * 2022-12-16 2024-02-01 天鈺科技股份有限公司 帶差參考電路和同時產生參考電壓及參考電流的方法

Also Published As

Publication number Publication date
US20230009763A1 (en) 2023-01-12
CN115599157A (zh) 2023-01-13
US11774998B2 (en) 2023-10-03
TW202303330A (zh) 2023-01-16

Similar Documents

Publication Publication Date Title
TWI386773B (zh) 運算放大器、獨立於溫度的系統與能帶間隙參考電路
US7612606B2 (en) Low voltage current and voltage generator
JPH02183126A (ja) 温度閾値検知回路
JP2008108009A (ja) 基準電圧発生回路
TW200537270A (en) A low offset bandgap voltage reference
KR20020053188A (ko) 커런트 미러형의 밴드갭 기준전압 발생장치
JP2008015925A (ja) 基準電圧発生回路
JP6323858B2 (ja) バンドギャップ電圧参照回路要素
CN111190453A (zh) 高电源抑制比基准电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
CN115454200B (zh) 电压产生电路、漏电流补偿方法及芯片
CN111521284A (zh) 温度检测电路及集成电路
TWI783563B (zh) 參考電流/電壓產生器與電路系統
KR20190049551A (ko) 밴드갭 레퍼런스 회로
TWI716323B (zh) 電壓產生器
CN110166029B (zh) 一种迟滞比较器电路
JP4476323B2 (ja) 基準電圧発生回路
CN117742432A (zh) 一种无运放低功耗基准电路
KR950010284B1 (ko) 기준전압 발생회로
TWI792988B (zh) 電壓生成電路及半導體裝置
CN114690842B (zh) 一种用于偏置双极型晶体管的电流源电路
CN115617115A (zh) 基准电压产生电路、芯片及电子设备
KR100599974B1 (ko) 기준 전압 발생기
TWI842369B (zh) 參考電壓產生裝置與使用其的電路系統