Nothing Special   »   [go: up one dir, main page]

CN103811451A - 芯片级封装结构 - Google Patents

芯片级封装结构 Download PDF

Info

Publication number
CN103811451A
CN103811451A CN201410032792.0A CN201410032792A CN103811451A CN 103811451 A CN103811451 A CN 103811451A CN 201410032792 A CN201410032792 A CN 201410032792A CN 103811451 A CN103811451 A CN 103811451A
Authority
CN
China
Prior art keywords
layer
packaging structure
chip
grade packaging
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410032792.0A
Other languages
English (en)
Inventor
施建根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410032792.0A priority Critical patent/CN103811451A/zh
Publication of CN103811451A publication Critical patent/CN103811451A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片级封装结构,包括:半导体芯片,在其上表面设置有电极;凸点下金属层,设置在所述电极上表面;金属柱,设置在凸点下金属层的上表面。在凸点下金属层上设置金属柱,该金属柱能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂,减少了半导体封装结构的失效率。

Description

芯片级封装结构
技术领域
本发明涉及半导体封装领域,尤其涉及一种芯片级封装结构。
背景技术
图1是现有半导体芯片级封装结构,在半导体芯片201上有电极202,在半导体芯片201和电极202上选择性的覆盖有氧化硅或氮化硅等材料形成的钝化层203,在钝化层203上再有选择的形成一层聚酰亚胺PI或PBO等保护层204。然后通过半导体常用的图形转移法在半导体电极表面形成凸点下金属层(UBM),典型的UBM由溅射的钛层205和铜层206以及电镀镍层207组成,最后再在UBM上放置金属球208,回流后形成图1所示的半导体芯片级封装结构。这种半导体芯片级封装结构虽然在尺寸达到了最小化,但是散热性能较差。对于一些对散热有特殊要求的半导体芯片无法满足要求。同时,由溅射钛层、铜层和电镀镍层组成的UBM结构在这种封装结构安装在印刷电路板(PCB板)后,工作是由于热膨胀不均匀容易引起UBM层的断裂,从而造成整个结构失效。
发明内容
在下文中给出关于本发明的简要概述,以便提供关于本发明的某些方面的基本理解。应当理解,这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分,也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念,以此作为稍后论述的更详细描述的前序。
本发明提供一种芯片级封装结构,能够提高散热性能,减少芯片级封装结构的失效率。
为了实现上述目的,本发明提供了一种芯片级封装结构,包括:凸点下金属层;金属柱,设置在凸点下金属层的上表面,所述金属柱上表面设置接触端子。
相比与现有技术,本发明的有益效果在于,在凸点下金属层上设置金属柱,该金属柱能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极的断裂,减少了半导体封装结构的失效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中芯片级封装结构的示意图;
图2为本发明芯片级封装结构的示意图;
图3为本发明芯片级封装结构的制作流程图;
图4-12为本发明芯片级封装结构的制作流程的工艺示意图。
附图标记:
101-半导体芯片;102-电极;103-钝化层;104-保护层;105-第一金属层;106-第二金属层;107-树脂层;108-金属柱;109-接触端子;110-凸起;111-散热金属层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明以下各实施例中,实施例的序号和/或先后顺序仅仅便于描述,不代表实施例的优劣。对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
本发明提供一种芯片级封装结构,包括:凸点下金属层;金属柱108,设置在凸点下金属层的上表面,金属柱108上表面设置接触端子109。
更具体的,在一种实施方式中,参见图2,芯片级封装结构,还包括:半导体芯片101、电极102、钝化层103、保护层104、散热金属层。如上述,电极102设置在半导体芯片的上表面,上述凸点下金属层设置在电极102的上表面,钝化层103则覆盖半导体芯片101,并且钝化层103上还具有开口,使电极102从开口中露出,当然,钝化层103可以覆盖电极102的侧表面。保护层104覆盖上述钝化层103。凸点下金属层设置在电极102的上表面,并在凸点下金属层上设置金属柱108。散热金属层设置在半导体芯片101的下表面。
应该理解,上述半导体芯片101的上表面和下表面并不限定为半导体芯片101中固定的某个面,他们可以是彼此相对的两个面中的任意一个。当然,电极102的上表面至少一部分从钝化层103和保护层104中露出,凸点下金属层设置在电极102的露出的上表面。
在本发明的芯片级封装结构中,凸点下金属层上设置金属柱108,该金属柱108能够缓解热应力,能够减少或消除因为热膨胀不均与而引起的凸点下金属层或电极102的断裂,减少了半导体封装结构的失效率;同时,半导体芯片101下表面设置的散热金属层也有助于整个结构的散热,减少高温对凸点下金属层和电极102的不良影响,即提高了散热性能。当然,上述高温对凸点下金属层和电极102的不良影响包括热膨胀可能导致的结构断裂。
上述散热金属层的表面形成有多个凸起110,每个凸起110之间彼此间隔,这种结构能够提高散热金属层111的表面积,以达到更好的散热效果,该散热金属层111的表面积至少是半导体芯片101下表面积的一倍。应该理解,散热金属层111的具体结构可以有多种形式,上述形成有多个凸起110,并且凸起110之间彼此间隔是一种可选的实施方式,并不用于限制本发明,其它结构,能够加大散热金属层表面积,提高芯片级封装结构的散热效果,避免或减少了凸点下金属层和者电极102因为受热膨胀而断裂。
另外,在芯片级封装结构中的电极102和凸点下金属层还会因为受热不均匀而导致断裂,因为受热不均匀就会导致膨胀不均匀,从而电极或凸点下金属层上各部分因为膨胀的大小不同,从而断裂。因此在凸点下金属层上设置了金属柱108,以保证凸点下金属层的受热均匀,可选的金属柱108采用高度为40-110μm铜制成,可以很好的缓解热应力。
上述钝化层103以氧化硅、氮化硅或他们的混合物为材料制成,保护层104为纤维材料,例如聚酰亚胺(PI)或聚对苯撑苯并双口恶唑(PBO)。进一步,凸点下金属层包括由下至上层叠设置的第一金属层105和第二金属层106,其中,第一金属层为钛层,第二金属层为铜层。
在保护层104上表面以及环绕金属柱108外表面设置树脂层107,树脂层的上表面可以与金属柱的上表面在同一平面。金属柱上表面设置接触端子109。当然,因为凸点下金属层的外侧面可能也被树脂层环绕覆盖。
进一步,参见图3,结合一个具体的封装方法实施例对本发明进行进一步介绍。
S801,在半导体芯片的上表面设置电极和钝化层;
S802,在钝化层上涂覆保护层,光刻显影形成图案,固化以形成绝缘保护层。
S803,在保护层上溅射凸点下金属层;
S804,在凸点下金属层上涂光刻胶、曝光显影形成光刻胶图案;
S805,在凸点下金属层上电镀金属柱。
S806,以金属柱为掩膜,去除光刻胶,并腐蚀凸点下金属层;
S807,在保护层上印刷树脂,并固化;
S808,研磨树脂以及半导体芯片的下表面;
S809,在半导体芯片下表面形成散热金属层;
S810,在金属柱上涂覆焊接剂然后植接触端子,最后进行回流。
首先执行步骤S801,在半导体芯片的上表面设置电极和钝化层,形成如图4所示的结构。
在这一步骤中,半导体芯片上有电极和钝化层,电极是半导体芯片的功能输出端子;钝化层为氧化硅、氮化硅或他们的混合物制成,能够保护电极上的线路。其中,电极和钝化层可以是半导体芯片的初始电极和钝化层,也可以是根据线路不图设计需要的而形成的。
在步骤S802中,在钝化层上涂覆保护层如图5所示,光刻显影形成图案,固化以形成绝缘保。然后执行步骤S803,在保护层上溅射凸点下金属层。在一种可选的实施方式中,如图6所示,凸点下金属层为两层层叠的金属层,由下至上分为第一金属层和第二金属层,可选的第一金属层为钛层,第二金属层为铜层。当然,第一金属层还可以是铬、钽或他们的组合了;第二金属层也可以是铜、铝、镍或他们的组合。凸点下金属层可以采用蒸发或溅射或物理气象沉积法。当然,凸点下金属层可以如图6所示,完全覆盖在保护层和电极上,不过在后续的步骤中可能会去除一部分凸点下金属层,被去除的部分可以是覆盖在保护层上的部分。当然凸点下金属也可以只覆盖电极(图中未示出)。
然后进行步骤S804,参见图7,在凸点下金属层上涂光刻胶407、曝光显影形成光刻胶图案。形成光刻胶的方法可以是旋转涂布,然后通过曝光显影,使光刻胶形成一个可以露出位于电极上方的凸点下金属的开口,或者可以理解为,经过曝光显影后的光刻胶具有开口,从该开口露出的凸点下金属位于电极的正上方。
步骤S805,在凸点下金属层上电镀金属柱(如图8所示);步骤S806,以金属柱为掩膜,去除光刻胶,并腐蚀凸点下金属层,形成如图9所示的结构,只有在金属柱下方具有凸点下金属层,其它位置的凸点下金属层都被腐蚀掉。
随后步骤S807中,在保护层上印刷树脂,并固化;因为凸点下金属层有一部分已经被腐蚀,因此被腐蚀的部分就露出本来在图电线金属层下方的保护层,在这边部分保护层上印刷树脂,形成如图10所示的结构。步骤S808,如图11,研磨树脂以及半导体芯片的下表面,其中在研磨树脂时,先将树脂的表面研磨至和金属柱高度相同,然后再将金属柱和树脂一同减薄,且树脂的表面与金属柱高度相同,即二者齐平。可选的,将金属柱减薄至40-10微米;然后进行步骤S809,参见图12在半导体芯片下表面形成散热金属层;最后进行S810,在金属柱上涂覆焊接剂然后植接触端子,最后进行回流。
最后应说明的是:虽然以上已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (9)

1.一种芯片级封装结构,其特征在于,包括:
凸点下金属层;
金属柱,设置在凸点下金属层的上表面,所述金属柱上表面设置接触端子。
2.根据权利要求1所述的芯片级封装结构,其特征在于,
所述芯片级封装结构还包括半导体芯片,所述半导体芯片的上表面设置有电极,所述凸点下金属层设置在所述电极上;
在所述半导体芯片与所述上表面对应的下表面,设置散热金属层。
3.根据权利要求2所述的芯片级封装结构,其特征在于,
所述芯片级封装结构还包括:
钝化层,覆盖所述半导体芯片,在所述钝化层上形成有开口,所述电极从所述开口处外露;
保护层,覆盖所述钝化层。
4.根据权利要求1所述的芯片级封装结构,其特征在于,
所述金属柱高度为40-110μm。
5.根据权利要求1所述的芯片级封装结构,其特征在于,
所述凸点下金属层包括由下至上层叠设置的第一金属层和第二金属层,其中,第一金属层为钛层,第二金属层为铜层。
6.根据权利要求2所述的芯片级封装结构,其特征在于,
所述散热金属层的表面形成多个凸起,每个凸起之间彼此间隔。
7.根据权利要求6所述的芯片级封装结构,其特征在于,
所述散热金属层的表面积是所述半导体芯片下表面面积的至少一倍。
8.根据权利要求3所述的芯片级封装结构,其特征在于,
所述钝化层的材料为氧化硅、氮化硅或他们的混合物;
所述保护层的材料为纤维。
9.根据权利要求3所述的芯片级封装结构,其特征在于,
在所述保护层上表面以及环绕所述金属柱外表面设置树脂层。
CN201410032792.0A 2014-01-23 2014-01-23 芯片级封装结构 Pending CN103811451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410032792.0A CN103811451A (zh) 2014-01-23 2014-01-23 芯片级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410032792.0A CN103811451A (zh) 2014-01-23 2014-01-23 芯片级封装结构

Publications (1)

Publication Number Publication Date
CN103811451A true CN103811451A (zh) 2014-05-21

Family

ID=50708016

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410032792.0A Pending CN103811451A (zh) 2014-01-23 2014-01-23 芯片级封装结构

Country Status (1)

Country Link
CN (1) CN103811451A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332418A (zh) * 2014-08-26 2015-02-04 南通富士通微电子股份有限公司 芯片级封装方法
CN104362102A (zh) * 2014-09-28 2015-02-18 南通富士通微电子股份有限公司 晶圆级芯片规模封装工艺
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN108511401A (zh) * 2018-05-03 2018-09-07 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN113594047A (zh) * 2021-06-17 2021-11-02 西安电子科技大学 具有应力缓冲作用的微凸点芯片封装结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056741A1 (en) * 2000-11-16 2002-05-16 Shieh Wen Lo Application of wire bonding technology on wafer bump, wafer level chip scale package structure and the method of manufacturing the same
CN1355564A (zh) * 2000-11-24 2002-06-26 矽品精密工业股份有限公司 半导体封装件及其制造方法
CN101221914A (zh) * 2007-01-08 2008-07-16 矽品精密工业股份有限公司 具导电凸块的半导体装置及其制法
US20100230810A1 (en) * 2006-09-11 2010-09-16 In-Soo Kang Flip chip semiconductor package and fabrication method thereof
CN102543781A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化工艺
CN202930373U (zh) * 2012-09-29 2013-05-08 江阴长电先进封装有限公司 一种带有金属保护层的微凸点芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056741A1 (en) * 2000-11-16 2002-05-16 Shieh Wen Lo Application of wire bonding technology on wafer bump, wafer level chip scale package structure and the method of manufacturing the same
CN1355564A (zh) * 2000-11-24 2002-06-26 矽品精密工业股份有限公司 半导体封装件及其制造方法
US20100230810A1 (en) * 2006-09-11 2010-09-16 In-Soo Kang Flip chip semiconductor package and fabrication method thereof
CN101221914A (zh) * 2007-01-08 2008-07-16 矽品精密工业股份有限公司 具导电凸块的半导体装置及其制法
CN102543781A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 圆片级封装优化工艺
CN202930373U (zh) * 2012-09-29 2013-05-08 江阴长电先进封装有限公司 一种带有金属保护层的微凸点芯片封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332418A (zh) * 2014-08-26 2015-02-04 南通富士通微电子股份有限公司 芯片级封装方法
CN104332418B (zh) * 2014-08-26 2017-05-24 通富微电子股份有限公司 芯片级封装方法
CN104362102A (zh) * 2014-09-28 2015-02-18 南通富士通微电子股份有限公司 晶圆级芯片规模封装工艺
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法
CN107910295A (zh) * 2017-12-27 2018-04-13 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN107910295B (zh) * 2017-12-27 2023-12-05 江阴长电先进封装有限公司 一种晶圆级芯片封装结构及其封装方法
CN108511401A (zh) * 2018-05-03 2018-09-07 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN113594047A (zh) * 2021-06-17 2021-11-02 西安电子科技大学 具有应力缓冲作用的微凸点芯片封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN103811451A (zh) 芯片级封装结构
CN106558559B (zh) 半导体器件及制造方法
US10026707B2 (en) Wafer level package and method
US9230932B2 (en) Interconnect crack arrestor structure and methods
JP6635328B2 (ja) 半導体装置およびその製造方法
JP7288985B2 (ja) 封止構造及びその成形方法
JP2016146395A (ja) 半導体装置の製造方法及び半導体装置
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
TW200828462A (en) Semiconductor device having conductive bumps and fabrication methodthereof
US20150206852A1 (en) Copper clad laminate having barrier structure and method of manufacturing the same
GB2520952A (en) Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
CN103811365A (zh) 芯片级封装方法
JP6139457B2 (ja) 配線基板の製造方法
US7791187B2 (en) Semiconductor device
US9362245B2 (en) Package structure and fabrication method thereof
JP2005216921A (ja) 半導体装置製造用のメタルマスク及び半導体装置の製造方法
TW201419473A (zh) 基板之連接結構及其製法
US9922923B2 (en) Method of manufacturing wiring substrate and wiring substrate
CN203733779U (zh) 半导体器件
JP4973837B2 (ja) 半導体装置の製造方法
JP2004022653A (ja) 半導体装置
US9596767B2 (en) Electronic component, method of manufacturing electronic component, and electronic device
JP2008166352A (ja) 半導体装置
JP2011151289A (ja) 半導体装置並びにその実装構造及びその製造方法
JP2016225398A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140521

RJ01 Rejection of invention patent application after publication