Nothing Special   »   [go: up one dir, main page]

CN104362102A - 晶圆级芯片规模封装工艺 - Google Patents

晶圆级芯片规模封装工艺 Download PDF

Info

Publication number
CN104362102A
CN104362102A CN201410510413.4A CN201410510413A CN104362102A CN 104362102 A CN104362102 A CN 104362102A CN 201410510413 A CN201410510413 A CN 201410510413A CN 104362102 A CN104362102 A CN 104362102A
Authority
CN
China
Prior art keywords
circle structure
crystal circle
protecting glue
cutting road
soldered ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410510413.4A
Other languages
English (en)
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410510413.4A priority Critical patent/CN104362102A/zh
Publication of CN104362102A publication Critical patent/CN104362102A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种晶圆级芯片规模封装工艺，包括：在晶圆结构上形成切割道，所述切割道从形成于所述晶圆结构上表面的种子层向所述晶圆结构延伸；在形成有所述切割道的晶圆结构上涂保护胶，所述保护胶至少包裹所述晶圆结构的四周、包裹形成于所述晶圆结构上的焊球、植焊球的凸块、种子层，并且填充所述切割道；研磨形成有所述保护胶的晶圆结构，至少至所述焊球从所述保护胶中露出；沿切割道将所晶圆结构分割成多组。晶圆结构及形成于其上的结构被保护胶包裹，在进行后续表面贴装工艺时更加容易操作，且不易损伤芯片，提高良品率。

Description

晶圆级芯片规模封装工艺
技术领域
本发明涉及芯片封装领域，尤其涉及一种晶圆级芯片规模封装工艺。
背景技术
随着芯片生产中对组装厚度的要求，需要芯片封装的厚度尽量薄，当芯片尺寸小到一定的范围，例如单边小于600微米时，后续的表面贴装工艺过程就会比较困难。并且，硅材料在切割后比较脆弱，容易产生崩边或缺角。
发明内容
在下文中给出关于本发明的简要概述，以便提供关于本发明的某些方面的基本理解。应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图确定本发明的关键或重要部分，也不是意图限定本发明的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
本发明提供一种晶圆级芯片规模封装工艺，包括：在晶圆结构上形成切割道，所述切割道从形成于所述晶圆结构上表面的种子层向所述晶圆结构延伸；在形成有所述切割道的晶圆结构上涂保护胶，所述保护胶至少包裹所述晶圆结构的四周、包裹形成于所述晶圆结构上的焊球、植焊球的凸块、种子层，并且填充所述切割道；研磨形成有所述保护胶的晶圆结构，至少至所述焊球从所述保护胶中露出；沿切割道将所晶圆结构分割成多组。
本发明至少一个有益效果是晶圆结构及形成于其上的结构被保护胶包裹，在进行后续表面贴装工艺时更加容易操作，且不易损伤芯片，提高良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的工艺流程图；
图2为在本发明晶圆结构上形成切割道的示意图；
图3为本发明涂覆保护胶的示意图；
图4为本发明进行研磨步步骤后的示意图；
图5和图6为本发明对晶圆结构进行分割的示意图；
图7为在晶圆结构上形成种子层的示意图；
图8为在种子层上涂覆光刻胶的示意图；
图9为对光刻胶曝光显影形成开口的示意图
图10为在开口内形成凸块的示意图；
图11为去除光刻胶的示意图；
图12为植焊球的示意图。
附图标记：
1-晶圆结构；2-种子层；3-凸块；4-焊球；5-切割道；6-保护胶；10-光刻胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。在本发明的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明以下各实施例中，实施例的序号和/或先后顺序仅仅便于描述，不代表实施例的优劣。对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本发明涉及一种晶圆级芯片规模封装工艺，参见图1，包括：步骤10，在晶圆结构1上形成切割道5，切割道5从形成于晶圆结构1上表面的种子层2向所述晶圆结构1延伸(如图2所示)；即，切割道5从种子层2开始，向晶圆结构1方向延伸。步骤20，如图3所示，在形成有切割道5的晶圆结构1上涂保护胶，保护胶至少包裹晶圆结构1的四周、包裹形成于晶圆结构1上的焊球4、植焊球4的凸块3、种子层2，并且填充切割道5；步骤30，研磨形成有保护胶的晶圆结构1，至少至焊球4从所述保护胶中露出(参见图4)；步骤40，如图5和6所示沿切割道5将晶圆结构1分割成多组。
需要理解，步骤30中研磨时，参见图4到图6，会先从保护胶开始进行，研磨至焊球4，为了保证焊球4露出的部分足够多以满足使用要求，可以继续进行研磨以露出更多的焊球4，只是研磨时同需要同时研磨焊球4和保护胶。即使研磨完成，焊球4的四周也是被保护胶包裹的。
另外，因为切割道5中填充油保护胶，沿切割道5将晶圆结构1分割成多组后，每组晶圆结构1四周还是有保护胶，这些保护胶就是之前填充在切割道5之中的，这样，不仅方便了晶圆结构1的制造，保护胶还能避免后续工作中受损或损坏。
可选的，上述保护胶为所述保护胶为环氧树脂。
在一种可选的实施方式中，所述保护胶还包裹所述晶圆结构1的底面。这样，晶圆结构1的各个面都有保护胶的保护，更能够避免受损。
在一种可选的实施方式中，切割道5竖直延伸到晶圆结构1高度的二分之一处。切割道5的这个深度方便后续分割工序，切割道5越深越容易分割，当然如果切割道5过深，也可能在切割前就断裂，影响了工艺步骤的有序进行。当然，此处延伸到二分之一处为优选的方式，例如延伸至三分之二等其他范围同样可以用于本发明。
上述步骤40中，沿切割道5将晶圆结构1分割成多组的方式具有多种形式，例如沿所述切割道5对晶圆结构进行切割，将晶圆结构分割成多组。或者从所述晶圆结构的下表面对所属晶圆结构进行研磨，直至露出切割道5，将晶圆结构分割成多组。参见图5和图6，示出了对晶圆结构进行分割的示意图。可以理解，切割道5将晶圆结构分割成多个部分，经过研磨，多个部分也就彼此分离。当然，在采用研磨方法时，晶圆结构的底面就可以不涂覆保护胶6，等研磨结束在涂覆保护胶6。需要理解，使用研磨方法时，研磨道切割道露出，但是由于切割道内填充有保护胶6，各个部分的晶圆结构还是通过保护胶6连接在一起(如图5所示)，此时，可以沿切割道内保护胶6的中线进行切割，使各部分分开，形成如图6所示的多组。图6中的晶圆结构底部，在研磨结束，并且切割成多组后，又涂覆了保护胶6，该图6中所示意出的为将晶圆结构切割成三份，这仅仅是示意图，并不能用于限制本发明。
在上述的研磨中，可选的，将焊球4的上表面研磨至平面结构。该平面结构容易研磨制成。进一步，焊球4从保护胶6中露出的部分与四周的保护胶6齐平，或低于四周的保护胶6。这样，保护胶对焊球4能起到保护作用，并且在大量生产时，这种结构不会使焊球4划到其他零部件，也不会由杂质贴于焊球4上，能够避免例如在焊接时，杂质影响产品的性能。
在形成上述切割道之前，包括步骤1在晶圆结构的上表面沉积形成种子层2(参见图7)；步骤2在种子层2上涂覆光刻胶10，对光刻胶10曝光显影形成开口，开口深至种子层2从所述开口露出(参见图8和图9)；步骤3，在开口中形成凸块3(参见图10)，去除剩余的光刻胶(参见图11)，并在凸块3上植焊球44(参见图12)。
最后应说明的是：虽然以上已经详细说明了本发明及其优点，但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且，本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解，根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。

Claims (9)

1.一种晶圆级芯片规模封装工艺，其特征在于，包括：
在晶圆结构上形成切割道，所述切割道从形成于所述晶圆结构上表面的种子层向所述晶圆结构延伸；
在形成有所述切割道的晶圆结构上涂保护胶，所述保护胶至少包裹所述晶圆结构的四周、包裹形成于所述晶圆结构上的焊球、植焊球的凸块、种子层，并且填充所述切割道；
研磨形成有所述保护胶的晶圆结构，至少至所述焊球从所述保护胶中露出；
沿切割道将所晶圆结构分割成多组。
2.根据权利要求1所述的工艺，其特征在于，
所述保护胶还包裹所述晶圆结构的底面。
3.根据权利要求1所述的工艺，其特征在于，
所述切割道竖直延伸到所述晶圆结构高度的二分之一处。
4.根据权利要求1所述的工艺，其特征在于，
沿所述切割道切割所述晶圆结构，以将所述晶圆结构分割成多组。
5.根据权利要求1所述的工艺，其特征在于，
从所述晶圆结构的下表面对所属晶圆结构进行研磨，直至露出所述切割道，以将所述晶圆结构分割成多组。
6.根据权利要求1所述的工艺，其特征在于，
在晶圆结构上形成所述切割道之前，还包括：
在晶圆结构的上表面沉积形成种子层；
在所述种子层上涂覆光刻胶，对所述光刻胶曝光显影形成开口，所述开口深至所述种子层从所述开口露出；
在所述开口中形成凸块，去除剩余的光刻胶，并在所述凸块上植焊球。
7.根据权利要求1所述的工艺，其特征在于，
研磨形成有所述保护胶的晶圆结构，将所述焊球的上表面研磨至平面结构。
8.根据权利要求1或7所述的工艺，其特征在于，
所述焊球从所述保护胶中露出的部分与四周的保护胶齐平，或低于四周的保护胶。
9.根据权利要求1-7任一项所述的工艺，其特征在于，
所述保护胶为环氧树脂。
CN201410510413.4A 2014-09-28 2014-09-28 晶圆级芯片规模封装工艺 Pending CN104362102A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410510413.4A CN104362102A (zh) 2014-09-28 2014-09-28 晶圆级芯片规模封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410510413.4A CN104362102A (zh) 2014-09-28 2014-09-28 晶圆级芯片规模封装工艺

Publications (1)

Publication Number Publication Date
CN104362102A true CN104362102A (zh) 2015-02-18

Family

ID=52529353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410510413.4A Pending CN104362102A (zh) 2014-09-28 2014-09-28 晶圆级芯片规模封装工艺

Country Status (1)

Country Link
CN (1) CN104362102A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920769A (zh) * 2015-12-24 2017-07-04 瑞萨电子株式会社 半导体装置制造方法和半导体晶片
CN109449084A (zh) * 2018-09-27 2019-03-08 全球能源互联网研究院有限公司 一种功率芯片的划片方法及半导体器件
CN111298853A (zh) * 2020-02-27 2020-06-19 西人马联合测控（泉州）科技有限公司 芯片的切割成型方法以及晶圆
TWI728480B (zh) * 2019-03-26 2021-05-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法及面板組件
WO2023138203A1 (zh) * 2022-01-21 2023-07-27 长鑫存储技术有限公司 一种芯片的处理方法及预键合晶圆结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178124A (ja) * 1996-12-16 1998-06-30 Samsung Electron Co Ltd ウェーハレベルで製造されるチップサイズパッケージ
TW200828544A (en) * 2006-12-07 2008-07-01 Advanced Chip Eng Tech Inc Structure and process for WL-CSP with metal cover
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
US7880289B2 (en) * 2006-07-11 2011-02-01 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same
CN103811451A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178124A (ja) * 1996-12-16 1998-06-30 Samsung Electron Co Ltd ウェーハレベルで製造されるチップサイズパッケージ
US7880289B2 (en) * 2006-07-11 2011-02-01 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same and semiconductor module and method of fabricating the same
TW200828544A (en) * 2006-12-07 2008-07-01 Advanced Chip Eng Tech Inc Structure and process for WL-CSP with metal cover
CN101552248A (zh) * 2008-03-31 2009-10-07 卡西欧计算机株式会社 半导体装置及其制造方法
CN103811451A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920769A (zh) * 2015-12-24 2017-07-04 瑞萨电子株式会社 半导体装置制造方法和半导体晶片
CN109449084A (zh) * 2018-09-27 2019-03-08 全球能源互联网研究院有限公司 一种功率芯片的划片方法及半导体器件
TWI728480B (zh) * 2019-03-26 2021-05-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法及面板組件
US11062917B2 (en) 2019-03-26 2021-07-13 Pep Innovation Pte. Ltd. Packaging method, panel assembly, wafer package and chip package
TWI753304B (zh) * 2019-03-26 2022-01-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法及面板組件
TWI755652B (zh) * 2019-03-26 2022-02-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法、面板組件以及晶片封裝體
TWI762052B (zh) * 2019-03-26 2022-04-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法、面板組件以及晶圓封裝體
US11538695B2 (en) 2019-03-26 2022-12-27 Pep Innovation Pte. Ltd. Packaging method, panel assembly, wafer package and chip package
CN111298853A (zh) * 2020-02-27 2020-06-19 西人马联合测控（泉州）科技有限公司 芯片的切割成型方法以及晶圆
CN111298853B (zh) * 2020-02-27 2021-08-10 西人马联合测控（泉州）科技有限公司 芯片的切割成型方法以及晶圆
WO2023138203A1 (zh) * 2022-01-21 2023-07-27 长鑫存储技术有限公司 一种芯片的处理方法及预键合晶圆结构

Similar Documents

Publication Publication Date Title
CN104362102A (zh) 晶圆级芯片规模封装工艺
WO2020231545A8 (en) Package structure and fabrication methods
CN104299950A (zh) 晶圆级芯片封装结构
CN105097482B (zh) 晶片的加工方法
EP3208848A3 (en) Fan-out package structure and method for forming the same
CN104916556B (zh) 芯片排列方法
WO2013019499A3 (en) Dicing before grinding after coating
JP2012114322A5 (ja) 半導体ウエハの分割方法と半導体チップ及び半導体装置
US9236264B2 (en) Wafer processing method
WO2017151254A3 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2008066653A (ja) ウェーハ処理方法およびウェーハ処理装置
JP6503518B2 (ja) イメージセンシングチップのパッケージ化方法及びパッケージ構造
WO2017048259A8 (en) Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
DE102016109693B4 (de) Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
CN204216021U (zh) 晶圆级芯片封装结构
CN103811396A (zh) 圆片封装工艺用治具
JP2017079311A (ja) 発光装置の製造方法
CN103904045A (zh) 一种侧壁绝缘的圆片级csp封装结构及其封装方法
JP6162578B2 (ja) ウェーハの分割方法
CN104299949A (zh) 晶圆级芯片封装结构
CN203733770U (zh) 圆片级封装工艺用治具
CN110211939A (zh) 具有保护侧壁的半导体封装体及其形成方法
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
CN107993937A (zh) 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
US9704749B2 (en) Method of dividing wafer into dies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150218