Nothing Special   »   [go: up one dir, main page]

CN103730344B - 形成金属硅化钨栅极的氧化硅侧墙的方法 - Google Patents

形成金属硅化钨栅极的氧化硅侧墙的方法 Download PDF

Info

Publication number
CN103730344B
CN103730344B CN201210388548.9A CN201210388548A CN103730344B CN 103730344 B CN103730344 B CN 103730344B CN 201210388548 A CN201210388548 A CN 201210388548A CN 103730344 B CN103730344 B CN 103730344B
Authority
CN
China
Prior art keywords
grid
silicon
lateral wall
metal silication
monox lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210388548.9A
Other languages
English (en)
Other versions
CN103730344A (zh
Inventor
陈瑜
马斌
陈华伦
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210388548.9A priority Critical patent/CN103730344B/zh
Publication of CN103730344A publication Critical patent/CN103730344A/zh
Application granted granted Critical
Publication of CN103730344B publication Critical patent/CN103730344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种形成金属硅化钨栅极的氧化硅侧墙的方法,包括步骤:形成由栅极氧化层、栅极多晶硅和金属硅化钨组成的栅极结构,栅极结构顶部被光刻胶保护;利用工艺气体包括四氟化碳的RIE工艺对光刻胶进行灰化处理;对RIE工艺后的硅衬底进行去离子水冲洗;进行RTO工艺,在栅极结构侧壁形成氧化硅侧墙。本发明方法能够避免生长氧化硅侧墙时使金属硅化钨的晶粒长大而形成球状凸起,也能避免由于避免由球状凸起引起的尖端放电,提高器件的击穿电压;本发明还能降低工艺成本。本发明方法形成的氧化硅侧墙能减少氮化硅层和栅极多晶硅侧壁之间的应力以及能修复栅极多晶硅侧壁的晶格缺陷。

Description

形成金属硅化钨栅极的氧化硅侧墙的方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种形成金属硅化钨栅极的氧化硅侧墙的方法。
背景技术
在金属硅化钨栅极(Tungsten Polycide)的MOS工艺中,栅极图形刻蚀完成后,需要在栅极结构的侧壁表面形成一层厚度大约为 的氧化硅侧墙做保护层。如图1所示,为现有方法形成的金属硅化钨栅极的氧化硅侧墙的结构示意图;现有方法通常采用炉管的方法在栅极结构的侧壁生长氧化硅侧墙,其中栅极结构包括依次形成于硅衬底101表面的栅极氧化层102、栅极多晶硅103和金属硅化钨104,在金属硅化钨104的表面还形成有氮化硅保护层105,通过在炉管中高温氧化,在所述栅极结构的侧壁表面形成氧化硅侧墙106。现有方法形成的氧化硅侧墙106能够减小后续为自对准工艺(Self-Alignment Contact)生长的氮化硅层与栅极多晶硅103的侧壁之间的应力,可以起到缓冲层的作用;氧化硅侧墙106是通过炉管的高温氧化形成的,所以也能够起到高温修复作用,减少图形刻蚀过程中多晶硅侧壁产生的晶格缺陷;同时,氧化硅侧墙106还能有效地起到绝缘效果,避免了尖端放电,减少了电荷在氮化硅层中聚集,这样对于提高MOS管的侧壁击穿电压起到了很好的作用。
虽然炉管方法生长的氧化硅侧墙106,膜质结构致密,但是炉管作业温度较高,容易引起金属硅化钨氧化再结晶,造成晶粒尺寸(Grain Size)长大形成球状(pilling)凸起(pilling)107,球状凸起107对栅极的形貌有较大的影响,情况严重时容易造成尖端放电击穿栅极侧墙,降低MOS管的侧墙击穿电压。
发明内容
本发明所要解决的技术问题是提供一种形成金属硅化钨栅极的氧化硅侧墙的方法,能避免在金属硅化钨的侧壁形成球状凸起以及避免由球状凸起引起的尖端放电,提高器件的击穿电压,能够降低形成氧化硅侧墙的工艺成本,形成的氧化硅侧墙能很好的减少氮化硅层和栅极多晶硅侧壁之间的应力以及能修复栅极多晶硅侧壁的晶格缺陷。
为解决上述技术问题,本发明提供的形成金属硅化钨栅极的氧化硅侧墙的方法包括如下步骤:
步骤一、在硅衬底表面依次形成栅极氧化层、栅极多晶硅和金属硅化钨;采用光刻工艺用光刻胶定义出栅极结构图形区域,以光刻胶为掩模采用刻蚀工艺依次对所述金属硅化钨、所述栅极多晶硅和所述栅极氧化层进行刻蚀形成栅极结构图形。
步骤二、进行反应离子刻蚀工艺,利用反应离子刻蚀工艺对所述光刻胶进行灰化处理并将所述光刻胶去除;反应离子刻蚀工艺的工艺气体中包括四氟化碳(CF4),在反应离子刻蚀工艺过程中通过产生的氟离子轰击所述金属硅化钨的侧壁表面并利用氟离子与硅化钨的化学反应使所述金属硅化钨的侧壁表面变粗糙,从而提高所述金属硅化钨的侧壁表面被氧化速率。
步骤三、对反应离子刻蚀工艺后的所述硅衬底进行去离子水冲洗。
步骤四、对去离子水冲洗后的所述硅衬底进行快速热氧化退火处理;所述快速热氧化退火使所述金属硅化钨、所述栅极多晶硅的侧壁表面形成一厚度为100埃~150埃的氧化硅侧墙。
进一步的改进是,步骤一中在所述金属硅化钨的表面还形成有氮化硅保护层,用于对所述金属硅化钨进行保护。
进一步的改进是,步骤二中所述反应离子刻蚀工艺的工艺气体中还包括三氟甲烷(CHF3)和氧气(O2)。
进一步的改进是,步骤四中的所述快速热氧化退火的工艺温度为975℃、工艺时间为20秒~30秒,工艺气体由氧气和氮气组成,氮气流量为20厘米3/分钟~50厘米3/分钟,氧气的含量为工艺气体的总量的1%~2%。
本发明方法通过在用RIE工艺去除栅极结构上方的光刻胶时通入CF4、氧气和CHF3,能够通过CF4和CHF3气体电离产生的氟离子对栅极结构特别是金属硅化钨的侧壁表面进行轰击并使金属硅化钨的侧壁表面变粗糙;金属硅化钨的侧壁表面变粗糙之后,能够提高所述金属硅化钨的侧壁表面被氧化速率、使所述金属硅化钨的侧壁表面更容易被氧化,不需要采用温度高且时间长的炉管工艺来形成氧化硅侧墙,而只需采用RTO工艺就能在栅极结构的侧壁表面形成氧化硅侧墙,采用RTO工艺的时间要短于炉管工艺的高温加热时间,所以本发明方法能够避免由于长时间的高温氧化而使金属硅化钨的晶粒长大而形成球状凸起,也能避免由于避免由球状凸起引起的尖端放电,提高器件的击穿电压。同时本发明采用RTO工艺形成氧化硅侧墙,该工艺的成本更低。本发明方法形成的氧化硅侧墙还能很好的减少氮化硅层和栅极多晶硅侧壁之间的应力以及能修复栅极多晶硅侧壁的晶格缺陷。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有方法形成的金属硅化钨栅极的氧化层侧壁的结构示意图;
图2是本发明实施例方法流程图;
图3A-图3C是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示,是本发明实施例方法流程图;如图3A至图3C所示,是本发明实施例方法各步骤中的器件结构示意图。本发明实施例形成金属硅化钨栅极的氧化硅侧墙的方法包括如下步骤:
步骤一、如图3A所示,在硅衬底1表面依次形成栅极氧化层2、栅极多晶硅3、金属硅化钨4,以及在所述金属硅化钨4的表面形成氮化硅保护层5;采用光刻工艺用光刻胶6定义出栅极结构图形区域,以光刻胶6为掩模采用刻蚀工艺依次对所述氮化硅保护层5、所述金属硅化钨4、所述栅极多晶硅3和所述栅极氧化层2进行刻蚀并形成由所述栅极氧化层2、所述栅极多晶硅3和所述金属硅化钨4组成的栅极结构图形,刻蚀时是栅极结构图形区域的所述氮化硅保护层5被光刻胶6保护。
步骤二、如图3B所示,进行反应离子刻蚀工艺,利用反应离子刻蚀工艺对所述光刻胶6进行灰化处理并将所述光刻胶6去除;反应离子刻蚀工艺的工艺气体中包括四氟化碳、三氟甲烷和氧气,在反应离子刻蚀工艺过程中工艺气体会电离并通过产生的氟离子轰击所述金属硅化钨4的侧壁表面并利用氟离子与硅化钨的化学反应使所述金属硅化钨的侧壁表面变粗糙,反应离子刻蚀工艺后,所述栅极多晶硅3、所述金属硅化钨4和所述氮化硅保护层5的侧壁表面形成一粗糙层7,该粗糙层7更容易被氧化并形成氧化硅。
步骤三、对反应离子刻蚀工艺后的所述硅衬底1进行去离子水冲洗。
步骤四、如图3C所示,对去离子水冲洗后的所述硅衬底1进行快速热氧化退火处理;所述快速热氧化退火使所述氮化硅保护层5、所述金属硅化钨4、所述栅极多晶硅3的侧壁表面形成一厚度为100埃~150埃的氧化硅侧墙8。所述快速热氧化退火的工艺温度为975℃、工艺时间为20秒~30秒,工艺气体由氧气和氮气组成,氮气流量为20厘米3/分钟~50厘米3/分钟,氧气的含量为工艺气体的总量的1%~2%。
形成上述栅极和侧墙结构之后,后续可以采用和其它现有MOS工艺相同的工艺步骤,形成一个完整的MOS器件,后续工艺如形成轻掺杂源漏区、形成源漏区,形成接触孔以及形成金属连线等步骤。
本发明实施例中通过含有CF4、CHF3和O2的反应离子刻蚀工艺对栅极结构的侧壁表面进行处理后,形成了一层更加容易氧化的粗糙层7,粗糙层7的形成,使得本发明实施例中不必要采用炉管工艺,而只采用快速热氧化退火就能形成氧化硅侧墙8。这样不仅能够降低工艺成本,还能避免采用炉管工艺时球形凸起的形成,从而能防止栅极侧墙的击穿,提高栅极侧墙的耐压能力。本发明方法形成的氧化硅侧墙8还能很好的减少氮化硅层和栅极多晶硅3侧壁之间的应力以及能修复栅极多晶硅3侧壁的晶格缺陷。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (4)

1.一种形成金属硅化钨栅极的氧化硅侧墙的方法,其特征在于,包括如下步骤:
步骤一、在硅衬底表面依次形成栅极氧化层、栅极多晶硅和金属硅化钨;采用光刻工艺用光刻胶定义出栅极结构图形区域,以光刻胶为掩模采用刻蚀工艺依次对所述金属硅化钨、所述栅极多晶硅和所述栅极氧化层进行刻蚀形成栅极结构图形;
步骤二、进行反应离子刻蚀工艺,利用反应离子刻蚀工艺对所述光刻胶进行灰化处理并将所述光刻胶去除;反应离子刻蚀工艺的工艺气体中包括四氟化碳,在反应离子刻蚀工艺过程中通过产生的氟离子轰击所述金属硅化钨的侧壁表面并利用氟离子与硅化钨的化学反应使所述金属硅化钨的侧壁表面变粗糙,从而提高所述金属硅化钨的侧壁表面被氧化速率;
步骤三、对反应离子刻蚀工艺后的所述硅衬底进行去离子水冲洗;
步骤四、对去离子水冲洗后的所述硅衬底进行快速热氧化退火处理;所述快速热氧化退火使所述金属硅化钨、所述栅极多晶硅的侧壁表面形成一厚度为100埃~150埃的氧化硅侧墙。
2.如权利要求1所述的形成金属硅化钨栅极的氧化硅侧墙的方法,其特征在于:步骤一中在所述金属硅化钨的表面还形成有氮化硅保护层,用于对所述金属硅化钨进行保护。
3.如权利要求1所述的形成金属硅化钨栅极的氧化硅侧墙的方法,其特征在于:步骤二中所述反应离子刻蚀工艺的工艺气体中还包括三氟甲烷和氧气。
4.如权利要求1所述的形成金属硅化钨栅极的氧化硅侧墙的方法,其特征在于:步骤四中的所述快速热氧化退火的工艺温度为975℃、工艺时间为20秒~30秒,工艺气体由氧气和氮气组成,氮气流量为20厘米3/分钟~50厘米3/分钟,氧气的含量为工艺气体的总量的1%~2%。
CN201210388548.9A 2012-10-12 2012-10-12 形成金属硅化钨栅极的氧化硅侧墙的方法 Active CN103730344B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210388548.9A CN103730344B (zh) 2012-10-12 2012-10-12 形成金属硅化钨栅极的氧化硅侧墙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210388548.9A CN103730344B (zh) 2012-10-12 2012-10-12 形成金属硅化钨栅极的氧化硅侧墙的方法

Publications (2)

Publication Number Publication Date
CN103730344A CN103730344A (zh) 2014-04-16
CN103730344B true CN103730344B (zh) 2016-10-26

Family

ID=50454367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210388548.9A Active CN103730344B (zh) 2012-10-12 2012-10-12 形成金属硅化钨栅极的氧化硅侧墙的方法

Country Status (1)

Country Link
CN (1) CN103730344B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485280A (zh) * 2014-12-31 2015-04-01 上海华虹宏力半导体制造有限公司 栅极的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263357A (zh) * 1998-12-28 2000-08-16 因芬尼昂技术北美公司 半导体器件及其制造方法
CN1571144A (zh) * 2003-07-15 2005-01-26 旺宏电子股份有限公司 用于快闪记忆体的自对准制程
CN102074466A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 栅极制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW465061B (en) * 2000-11-16 2001-11-21 Promos Technologies Inc Method for avoiding protrusion on the gate side wall of metal silicide layer
KR100435805B1 (ko) * 2002-08-14 2004-06-10 삼성전자주식회사 모스 트랜지스터의 제조 방법
US9153453B2 (en) * 2011-02-11 2015-10-06 Brookhaven Science Associates, Llc Technique for etching monolayer and multilayer materials

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263357A (zh) * 1998-12-28 2000-08-16 因芬尼昂技术北美公司 半导体器件及其制造方法
CN1571144A (zh) * 2003-07-15 2005-01-26 旺宏电子股份有限公司 用于快闪记忆体的自对准制程
CN102074466A (zh) * 2009-11-20 2011-05-25 中芯国际集成电路制造(上海)有限公司 栅极制造方法

Also Published As

Publication number Publication date
CN103730344A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5221928B2 (ja) Ybがドープされたポリシリコンゲートのドライエッチング方法
TWI663654B (zh) 低溫熱氧化或電漿氧化之氧化後退火
US10312072B2 (en) Structure for FinFET devices
TWI384560B (zh) 製造具有凹閘之半導體元件之方法
JP2000031116A (ja) 半導体素子のゲ―ト電極の形成方法
CN101024882A (zh) 硅表面清洁溶液以及用其制造半导体器件的方法
US7572704B2 (en) Method for forming metal pattern and method for forming gate electrode in semiconductor device using the same
JP2004186698A (ja) 選択的な膜除去のための洗浄溶液及びその洗浄溶液を使用してシリサイド工程で膜を選択的に除去する方法
CN101667542A (zh) 多晶硅的修复刻蚀方法
CN105448730A (zh) 半导体结构及其形成方法
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN102270573A (zh) 栅极制造方法
CN103730344B (zh) 形成金属硅化钨栅极的氧化硅侧墙的方法
CN100437914C (zh) 制造半导体器件的栅电极的方法
CN108735671A (zh) 半导体器件的制造方法
CN101202232B (zh) 半导体器件的形成方法及半导体器件
CN107045981A (zh) 半导体结构的形成方法
CN106024622A (zh) 自对准硅化物阻挡层的制造方法
CN102157360B (zh) 一种栅极制造方法
CN100382255C (zh) 平坦多晶硅薄膜晶体管的制作方法
CN1316576C (zh) 半导体装置的制造方法
CN101154594A (zh) 半导体元件、互补金属氧化物半导体元件及其形成方法
CN104733294A (zh) 半导体器件及其形成方法
JP2003318176A (ja) シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant