CN103489392A - 一种时序控制方法、时序控制器及显示装置 - Google Patents

Abstract

本发明公开了一种时序控制方法、时序控制器及显示装置，用以降低时序控制器和显示装置的功耗以及降低信号传输过程中引起的电磁信号干扰。所述时序控制方法包括：时序控制器将接收到的来自视频信号源的当前行视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不对当前行视频信号进行数据处理且不产生同步控制信号；否则，对当前行视频信号进行数据处理产生数据信号和同步控制信号，且将所述数据信号和同步控制信号输出至源极驱动电路。

Description

一种时序控制方法、时序控制器及显示装置

技术领域

本发明涉及平板显示技术领域，尤其涉及一种时序控制方法、时序控制器及显示装置。

背景技术

显示器件，如薄膜晶体管液晶显示器（Thin Film Transistor Liquid CrystalDisplay，TFT-LCD）和有机发光二极管（Organic Light Emitting Diode，OLED）显示器，显示图像是通过时序控制器（TCON）控制栅极驱动电路和源极驱动电路分别为阵列基板上的栅线和数据线提供信号，实现图像显示。

具体地，栅极驱动电路依次为每一行栅线输入栅极扫描信号，使得所述栅线对应的亚像素同时开启。在开启每一行亚像素时，源极驱动电路（S-IC）同时为与各亚像素相连的数据线输入数据信号，实现该行亚像素的图像显示。

现有技术，时序控制器的控制方法为：依次接收视频信号源输出的每一行亚像素对应的数据信号，且对每一行亚像素对应的数据信号进行数据处理，将处理过的每一行数据信号和时序控制信号（包括同步控制信号Start pulse和时钟信号CLK）输出给源极驱动电路。也就是说，无论视频信号源输出的每一行亚像素对应的数据信号是否相同，时序控制器对每一行亚像素对应的数据信号进行处理，例如对每一行低压差分信号（LVDS）进行灰阶调制处理等步骤，最终输出微低压差分信号（Mini-LVDS）。由于TCON的数据处理进程较复杂，数据处理时间较长，功耗也较高。另外，时序控制器TCON对处理过的每一行亚像素进行输出，将数据传输给源极驱动电路，由于输出数据为高频信号，存在电磁信号干扰（Electromagnetic Interference，EMI），显示面板中的电磁信号干扰会影响图像的显示效果。

综上所述，现有技术时序控制方法至少会引起时序控制器和源极驱动电路等模组功耗较高的问题，以及引起电磁信号干扰的问题，不利于实现低功耗、无电磁信号干扰的显示面板。

发明内容

本发明实施例提供了一种时序控制方法、时序控制器及显示装置，用以降低时序控制器和显示装置的功耗以及降低信号传输过程中引起的电磁信号干扰。

本发明实施例还提供的一种时序控制方法，包括：时序控制器将接收到的来自视频信号源的当前行视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不对当前行视频信号进行数据处理且不产生同步控制信号；否则，对当前行视频信号进行数据处理产生数据信号和同步控制信号，且将所述数据信号和同步控制信号输出至源极驱动电路。

较佳地，对当前行视频信号进行数据处理产生数据信号，具体为：至少对当前行差分信号进行灰阶调制产生数据信号。

较佳地，还包括：

当所述源极驱动电路接收到所述数据信号和同步控制信号时，将预先存储的数据信号更新为当前接收到的数据信号；

当源极驱动电路未接收到所述同步控制信号时，不更新预先存储的数据信号。

本发明实施例提供一种时序控制器，包括：输出控制模块、数据处理模块和控制信号产生模块；

输出控制模块，用于将接收到的来自视频信号源的视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给所述数据处理模块；否则，将所述当前行视频信号发送给所述数据处理模块；

数据处理模块，用于对来自所述输出控制模块的视频信号进行处理产生数据信号；将所述处理后的每一行视频信号输出至源极驱动电路；

控制信号产生模块，用于在数据处理模块将所述处理后的每一行视频信号输出时，产生同步控制信号，并将同步控制信号输出至所述源极驱动电路。

较佳地，所述数据处理模块具体用于，对当前行低压差分信号进行灰阶调制产生数据信号。

较佳地，还包括：

视频信号接口，用于依次接收来自视频信号源的多行视频信号，将所述视频信号转发给所述输出控制模块。

较佳地，视频信号接口包括第一接口和第二接口；

所述第一接口用于接收奇数行视频信号；

所述第二接口用于接收偶数行视频信号。

较佳地，所述输出控制模块，包括存储模块、比较模块和控制模块；

所述存储模块用于保存视频信号接口接收到的视频信息；

所述比较模块具体用于将接收到的当前行视频信号与所述存储模块存储的上一行视频信号进行比较；

所述控制模块用于当所述比较模块比较结果为当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给数据处理模块；否则，将当前行视频信号发送给数据处理模块。

本发明实施例提供一种显示装置，包括上述任一方式的时序控制器。

在本发明的实施例提供的时序控制方法，时序控制器每接收到一行视频信号时，将当前行视频信号与预先存储的上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不对当前行视频信号进行数据处理且不产生同步控制信号，即不向源极驱动电路输出处理后的数据信号和同步控制信号，源极驱动电路在未接收到同步控制信号时，不更新自身存储的数据信号。省去了时序控制器对视频源提供的视频信号的处理，降低了功耗和计算开销。且省去了数据的传输，降低了数据传输带来的电磁信号干扰。

附图说明

图1为本发明实施例提供的时序控制方法整体流程示意图；

图2为本发明实施例提供的时序控制器结构示意图之一；

图3为本发明实施例提供的时序控制器结构示意图之二；

图4为本发明实施例提供的与时序控制器相连的源极驱动电路结构示意图；

图5为现有显示装置常用的低摆幅差分信号的数据配置示意图；

图6为现有显示装置常用的微低压差分信号的数据配置示意图。

具体实施方式

本发明实施例提供了一种时序控制方法、时序控制器及显示装置，用以降低时序控制器和显示装置的功耗以及降低信号传输过程中引起的电磁信号干扰。

本发明时序控制器通过在接收到来自视频信号源的视频信号时，首先对当前行视频信号与上一行视频信号进行比较，若二者相同，则不输出该行视频信号，且不输出同步控制信号。源极驱动电路在未接收到时序控制信号时，不对自身存储的数据信号进行更新。省去了时序控制器对视频源提供的视频信号的处理，降低了功耗和计算开销。且省去了数据的传输，降低了数据传输带来的电磁信号干扰。

以下将结合附图具体说明本发明实施例提供的技术方案。

参见图1，本发明实施例提供的时序控制方法整体包括以下步骤：

S11、时序控制器将接收到的当前行视频信号与上一行视频信号进行比较，当前行视频信号与上一行视频信号相同时，执行步骤S13；否则，执行步骤S12

S12、对当前行视频信号进行数据处理产生数据信号，同时产生同步控制信号；将所述数据信号和同步控制信号输出至源极驱动电路。

S13、不处理当前行视频信号，不产生同步控制信号。

优选地，对当前行视频信号进行数据处理产生数据信号，具体为：至少对当前行差分信号进行灰阶调制产生数据信号。

针对源极驱动电路，当所述源极驱动电路接收到所述数据信号和同步控制信号时，将预先存储的数据信号更新为当前接收到的数据信号；

当源极驱动电路未接收到所述同步控制信号时，不更新预先存储的数据信号。

参见图2，本发明实施例提供的时序控制器1包括：

输出控制模块11，数据处理模块12和控制信号产生模块13；

输出控制模块11，用于将接收到的来自视频信号源的视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给数据处理模块12；否则，将所述当前行视频信号发送给数据处理模块12；

数据处理模块12，用于对来自输出控制模块11的每一行视频信号进行数据处理产生数据信号；将所述处理后的每一行视频信号输出至源极驱动电路3；优选地，数据处理模块12具体用于，对当前行低压差分信号进行灰阶调制产生数据信号；

控制信号产生模块13，用于在数据处理模块12将所述处理后的每一行视频信号输出时，产生同步控制信号，并将同步控制信号输出至源极驱动电路3。

需要说明的是，在具体实施过程中，还包括：

数据处理模块12对来自输出控制模块11的每一行视频信号进行数据处理产生数据信号的同时还产生时钟信号CLK，在输出数据信号时同时输出时钟信号CLK，这属于现有技术，这里不再赘述。

以下具体介绍图2所示的时序控制器1中的输出控制模块11。

具体地，输出控制模块11接收第一行来自视频信号源2的视频信号，保存该行视频信号，且输出给数据处理模块12，同时控制信号产生模块13产生同步控制信号（Start pulse）；

输出控制模块11接收第二行来自视频信号源2的视频信号，将该第二行视频信号与保存的第一行视频信号进行比较，当二者完全相同时，保存第二行视频信号，或者不保存第二行视频信号（因为第二行视频信号和第一行视频信号二者数值相同），且不向数据处理模块12输出第二行视频信号，同时控制信号产生模块13不产生且不输出同步控制信号（Start pulse）；当二者不完全相同时，保存第二行视频信号，向数据处理模块12输出第二行视频信号，同时控制信号产生模块13产生且输出同步控制信号（Start pulse）。

以此类推，直到接收最后一行视频信号，对最后一行视频信号处理如下；

输出控制模块11接收最后一行视频信号，将该最后一行视频信号与保存的上一行视频信号进行比较，当二者完全相同时，保存最后一行视频信号，或者不保存最后一行视频信号（因为最后一行视频信号和上一行视频信号二者数值相同），且不向数据处理模块12输出最后一行视频信号，同时控制信号产生模块13不产生且不输出同步控制信号（Start pulse）；当二者不完全相同时，保存最后一行视频信号，向数据处理模块12输出最后一行视频信号，同时控制信号产生模块13产生且输出同步控制信号（Start pulse）。

较佳地，参见图3，时序控制器1中还设置有视频信号接口14，位于视频信号源2和输出控制模块11之间；视频信号接口14用于依次接收来自视频信号源的与每一行亚像素对应的多行视频信号，将每一行视频信号转发给输出控制模块11。

较佳地，视频信号接口14包括第一接口141和第二接口142，分别用于接收奇数行视频信号和偶数行视频信号。

较佳地，参见图3，输出控制模块11，包括比较模块111、控制模块112和存储模块113；

存储模块113用于保存视频信号接口14接收到的视频信息；

比较模块111具体用于将接收到的来自视频信号接口14的当前行视频信号与存储模块113中预先存储的上一行视频信号进行比较；

控制模块112用于当所述比较模块比较的结果为当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给数据处理模块12；否则，将当前行视频信号发送给数据处理模块12。

以下将具体介绍源极驱动电路的工作原理。

参见图4，源极驱动电路3主要实现对来自时序控制器1的数据信号的传输。

源极驱动电路3主要包括移位寄存器（Shift Register）31、锁存器（Latch）32以及数模转换器（D/A converter）33和输出缓存器34等。源极驱动电路3根据来自时序控制器1的时序控制信号（Start Pulse）和输入时钟信号（CLK），通过移位寄存器（Shift Register）31，将数据信号保存，利用锁存器（Latch）32电路在一个水平周期将数据信号锁存，最后通过数模转换器（D/A Converter）33将数字信号（Digital）转化为模拟信号（Analog）输出。只有当源极驱动电路3接收到时序控制器1输出的同步控制信号（Start Pulse）时才能将时序控制器1处理过的数据信号存储到移位寄存器31中，当时序控制器1不输出同步控制信号（Start Pulse），则源极驱动电路3不接收时序控制器1传输的数据信号，移位寄存器31中的数据信号保持为时序控制器1最后一次正常输出同步控制信号（Start Pulse）时存储的数据信号。

本发明上述实施例当面板显示画面时，时序控制器先比较接收到的当前行视频信号是否与上一行视频信号相同，若相邻两行的数据完全相同，则时序控制器就不再对新接收到的一行视频信号进行处理，同时，时序控制器不输出同步控制信号（Start Pulse），则源极驱动电路的移位寄存器中存储的数据信号为最后一次接收到同步控制信号（Start Pulse）时更新后的数据信号，当时序控制器接收到新的视频信号后对视频信号进行处理得到数据信号，再输出数据信号和同步控制信号（Start Pulse），源极驱动电路接收同步控制信号（Start Pulse）后，根据接收到的所述新的数据信号且更新移位寄存器保存的数据信号。通过以上过程可以看出，这种显示面板的源极驱动方法可以有效的节省时序控制器的数据处理进程，同时由于时序控制器没有输出同步控制信号（Start Pulse），源极驱动电路不再接受时序控制器输出的数据信号，减少了时序控制器和源极驱动电路之间的通信，可以有效的降低模组的功耗和电磁信号干扰（EMI）。

图5和图6分别为现有显示装置常用的两种不同格式差分信号的数据配置（Data mapping）示意图。图5为格式为低摆幅差分信号（RSDS）的数据配置示意图，图6为格式为微低压差分信号（Mini-LVDS）的数据配置示意图。

如图5和图6所示，RSDS与Mini-LVDS均由一对正负信号对构成一对差分对，二者主要用于时序控制器TCON与源极驱动电路之间的接口。

图5中RSCLKP/N表示接收到与格式为RSDS的差分信号对应的时钟信号;

RSR0P/N～RSR2P/N分别表示与红色像素（R）对应的差分信号；

RSG0P/N～RSG2P/N分别表示与绿色像素（G）对应的差分信号；

RSB0P/N～RSB2P/N分别表示与蓝色像素（B）对应的差分信号。

图6中MLCLK表示接收到与格式为Mini-LVDS的差分信号对应的时钟信号;

ML0PN和ML3PN分别表示与红色像素（R）对应的差分信号；

ML1PN和ML4PN分别表示与绿色像素（G）对应的差分信号；

ML2PN和ML5PN分别表示与蓝色像素（B）对应的差分信号。

参见图5，信号传输时，RSDS有独立的同步控制信号（Start Pulse）(图5中STH)信号，当时序控制器输出同步控制信号（Start Pulse）给源极驱动电路后，源极驱动电路根据同步控制信号（Start Pulse）和输入时钟信号（CLK），通过移位寄存器将图像信号依次存储，利用Latch电路在一个水平周期将其锁存，最后通过D/A Converter变换为模拟信号输出。如果时序控制器在输出下一行数据前与前一行数据进行比较，若数据完全相同，则时序控制器不对源极驱动电路进行数据信号传输，同时不输出同步控制信号（Start Pulse）给源极驱动电路，则源极驱动电路中移位寄存器中的数据仍为最后一次接收到同步控制信号（Start Pulse）时的数据，可以有效的节省时序控制器处理数据的进程以及减少时序控制器和源极驱动电路之间的通信，以实现有效降低模组功耗和EMI的目的。

参见图6，Mini-LVDS的同步控制信号（Start pulse）功能是通过以下方式实现的，当时序控制器检测到ML0PN数据通道在连续12个时钟CLK周期内为高电平，同时下一个时钟周期为低电平，则表示时序控制器给源极驱动电路一个同步控制信号（Start Pulse），源极驱动电路开始处理有效的数据信号。时序控制器在下一行数据输出前先与前一行的数据进行对比，或数据完全相同，则时序控制器对ML0PN的输出设置为高阻态，由于源极驱动电路没有接收到同步控制信号（Start Pulse），则源极驱动电路中移位寄存器中的数据为最后一次接收到同步控制信号Start Pulse时的数据，有效节省时序控制器处理数据的进程以及减少时序控制器和源极驱动电路之间的通信，以实现有效降低模组功耗和电磁信号干扰（EMI）的目的。

综上所述，本发明的实施例提供的时序控制方法，时序控制器每接收到一行视频信号时，将当前行视频信号与预先存储的上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不做任何处理；即不向源极驱动电路输出处理后的数据信号、时钟信号和同步控制信号，源极驱动电路在未接收到同步控制信号时，不更新自身存储的数据信号。省去了时序控制器对视频源提供的视频信号的处理，降低了功耗和计算开销。且省去了数据的传输，降低了数据传输带来的电磁信号干扰。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种时序控制方法，其特征在于，包括：

时序控制器将接收到的来自视频信号源的当前行视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不对当前行视频信号进行数据处理且不产生同步控制信号；否则，对当前行视频信号进行数据处理产生数据信号和同步控制信号，且将所述数据信号和同步控制信号输出至源极驱动电路。

2.根据权利要求1所述的方法，其特征在于，对当前行视频信号进行数据处理产生数据信号，具体为：至少对当前行差分信号进行灰阶调制产生数据信号。

3.根据权利要求1所述的方法，其特征在于，还包括：

当所述源极驱动电路接收到所述数据信号和同步控制信号时，将预先存储的数据信号更新为当前接收到的数据信号；

当源极驱动电路未接收到所述同步控制信号时，不更新预先存储的数据信号。

4.一种时序控制器，其特征在于，包括：输出控制模块、数据处理模块和控制信号产生模块；

输出控制模块，用于将接收到的来自视频信号源的视频信号与上一行视频信号进行比较；当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给所述数据处理模块；否则，将所述当前行视频信号发送给所述数据处理模块；

数据处理模块，用于对来自所述输出控制模块的视频信号进行处理产生数据信号；将所述处理后的每一行视频信号输出至源极驱动电路；

控制信号产生模块，用于在数据处理模块将所述处理后的每一行视频信号输出时，产生同步控制信号，并将同步控制信号输出至所述源极驱动电路。

5.根据权利要求4所述的时序控制器，其特征在于，所述数据处理模块具体用于，对当前行低压差分信号进行灰阶调制产生数据信号。

6.根据权利要求4所述的时序控制器，其特征在于，还包括：

视频信号接口，用于依次接收来自视频信号源的多行视频信号，将所述视频信号转发给所述输出控制模块。

7.根据权利要求6所述的时序控制器，其特征在于，视频信号接口包括第一接口和第二接口；

所述第一接口用于接收奇数行视频信号；

所述第二接口用于接收偶数行视频信号。

8.根据权利要求4所述的时序控制器，其特征在于，所述输出控制模块，包括存储模块、比较模块和控制模块；

所述存储模块用于保存视频信号接口接收到的视频信息；

所述比较模块具体用于将接收到的当前行视频信号与所述存储模块存储的上一行视频信号进行比较；

所述控制模块用于当所述比较模块比较结果为当前行视频信号与上一行视频信号相同时，不将当前行视频信号发送给数据处理模块；否则，将当前行视频信号发送给数据处理模块。

9.一种显示装置，其特征在于，包括权利要求4-8任一权项所述的时序控制器。

Images