Nothing Special   »   [go: up one dir, main page]

CN103489425B - 电平转换电路、阵列基板及显示装置 - Google Patents

电平转换电路、阵列基板及显示装置 Download PDF

Info

Publication number
CN103489425B
CN103489425B CN201310477497.1A CN201310477497A CN103489425B CN 103489425 B CN103489425 B CN 103489425B CN 201310477497 A CN201310477497 A CN 201310477497A CN 103489425 B CN103489425 B CN 103489425B
Authority
CN
China
Prior art keywords
level
tft
connects
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310477497.1A
Other languages
English (en)
Other versions
CN103489425A (zh
Inventor
郑亮亮
何剑
金婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310477497.1A priority Critical patent/CN103489425B/zh
Publication of CN103489425A publication Critical patent/CN103489425A/zh
Priority to US14/422,340 priority patent/US9583059B2/en
Priority to PCT/CN2014/078762 priority patent/WO2015051643A1/zh
Application granted granted Critical
Publication of CN103489425B publication Critical patent/CN103489425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种电平转换电路、阵列基板和显示装置。所述电平转换电路由薄膜晶体管构成。本发明的电平转换电路，通过利用薄膜晶体管来组成电平转换模块，使得电平转换电路可以集成到阵列基板上，不仅可以规避电平转换电路集成于源极驱动芯片带来的设计成本上升的问题，而且能够解决电平转换电路集成于源极驱动芯片的方案中GOA单元低温无法启动的问题。所述阵列基板包括上述电平转换电路，所述显示装置包括上述阵列基板。

Description

电平转换电路、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种电平转换电路、阵列基板及显示装置。
背景技术
平面显示器，例如液晶显示器、等离子体显示器、OLED（有机发光二极管）显示器等，具有高画质、体积小、重量轻及应用范围广等优点，因此被广泛应用于移动电话、笔记本电脑、显示器以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管显示器而成为显示器的主流。
如图1所示，传统显示面板、例如液晶面板的驱动架构中，时序控制（T-CON）芯片分别提供数据（DATA）/时钟（CLK）/加载（LOAD）/极性（POL）等信号给源极驱动芯片生成加载在薄膜晶体管（TFT）上的数据线充电信号，提供起始脉冲信号（STV）/时钟信号（CPV）/输出使能信号（OE）给栅极驱动芯片控制生成TFT（薄膜晶体管）开启和关闭电压。所述栅极驱动芯片的内部架构如图2所示，逻辑电路根据起始脉冲信号（STV，如STV1和STV2）/时钟信号（CPV）/输出使能信号（OE）/左移或右移指示信号（L/R）等，控制移位寄存器依次输出各行栅线选通信号，移位寄存器的输出经电平转换模块（以IC的形式集成在栅极驱动芯片中）的增强后，通过输出缓冲器而逐行输出到各行栅线（G1，G2，……Gn）中，从而依次选通/扫描各行栅线。
GOA（GateOnArray，栅极驱动集成于阵列基板上）技术是显示面板、例如液晶面板的栅极驱动技术之一，其基本概念是将液晶面板的栅极驱动电路集成在阵列基板上，形成对液晶面板的扫描驱动。与传统驱动技术相比，GOA技术不仅节省去了栅极驱动电路的焊接（bonding）区域以及扇出（fan-out）布线空间，而且实现窄边框设计，可以做到两边对称的美观设计。图3给出了现有技术的GOA设计栅极驱动架构。该方案由于电平转换模块（LevelShiftModule）设计在源极驱动芯片内部（以IC模块的形式集成在源极驱动芯片内，非TFT结构），使得源极驱动芯片必须采用高压制程，T-CON芯片也与源极驱动芯片相连，其中包含了栅极驱动电路的时序电路，T-CON芯片也必须采用高压制程，从而使得设计成本上升，同时受限于芯片制程的影响，源极驱动信号中|VGH|+|VGL|不能过高，导致输出给GOA单元的TFT开启电压较低，导致GOA单元低温下无法完全打开甚至无法启动的问题，进而导致充电不充分甚至无法充电。此外，现有技术中还有采用外置电平转换芯片的GOA驱动架构，该架构中，由于外置的电平转换模块输出的GOA信号，如STV、CLKn等的电位较高，且频率较高，而从电平转换模块到面板上无法加入防电磁干扰器件，从而导致电磁干扰问题的风险极高，同时该种设计也会导致面板厂商的设计成本上升。
发明内容
（一）要解决的技术问题
本发明要解决的技术问题是：提供一种能够避免电平转换电路集成于源极驱动芯片内部带来的设计成本上升和低温无法打开问题的电平转换模块、阵列基板及显示装置。
（二）技术方案
为解决上述问题，本发明提供了一种电平转换电路，其特征在于，包括：第一电平正相输入端、第一电平反相输入端、第二电平正相输出端、第二电平反相输出端、电平状态传递单元和第二电平驱动单元；
所述电平状态传递单元接收所述第一电平正相输入端以及所述第一电平反相输入端输入的第一电平，并将所述输入电平的高低状态传递至第二电平驱动单元；所述第二电平驱动单元根据所述输入电平的高低状态，输出相应状态的第二电平至所述第二电平正相输出端以及所述第二电平反相输出端，其中所述第一电平与所述第二电平不相等。
其中，所述电平状态传递单元包括：
第一信号正相输入单元，用于接收第一电平正相输入端输入的正相电平信号并输出相同相位的电平信号；
第一信号反相输入单元，用于接收第一电平反相输入端输入的反相电平信号并输出相同相位的电平信号；
第一状态互锁单元，从所述第一信号正相输入单元和所述第一信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相电平信号和反相电平信号的形式分别输出。
其中，所述第二电平驱动单元包括：
第二信号正相输入单元，用于接收第一状态互锁单元输出的正相电平信号并输出相同相位的电平信号；
第二信号反相输入单元，用于接收第一状态互锁单元输出的反相电平信号并输出相同相位的电平信号；
第二状态互锁单元，从所述第二信号正相输入单元和所述第二信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相第二电平信号和反相第二电平信号的形式分别输出。
其中，所述第一信号正相输入单元包括：第一TFT和第二TFT，所述第一TFT的源极和第二TFT的源极均连接第一电压，所述第一TFT的漏极连接所述第二TFT的栅极，所述第一TFT的栅极连接所述第一电平正相输入端；
所述第一信号反相输入单元包括：第三TFT和第四TFT，所述第三TFT的源极和第四TFT的源极均连接第一电压，所述第三TFT的漏极连接所述第四TFT的栅极，所述第三TFT的栅极连接所述第一电平反相输入端；
所述第一状态互锁单元包括：第五TFT和第六TFT，所述第五TFT的栅极连接所述第四TFT的漏极，所述第五TFT的源极连接所述第二TFT的漏极，所述第六TFT的栅极连接所述第二TFT的漏极，所述第六TFT的源极连接所述第四TFT的漏极，所述第五TFT的漏极和所述第六TFT的漏极均接负压。
其中，所述第二信号正相输入单元包括：第七TFT和第八TFT，所述第七TFT的栅极连接所述第二TFT的漏极，所述第七TFT的漏极连接所述第八TFT的栅极，所述第七TFT和第八TFT的源极均连接第二电压，所述第八TFT的漏极连接所述第二电平正相输出端；
所述第二信号反相输入单元包括：第九TFT和第十TFT，所述第九TFT的栅极连接所述第四TFT的漏极，所述第九TFT的漏极连接所述第十TFT的栅极，所述第九TFT和第十TFT的源极均连接第二电压，所述第十TFT的漏极连接所述第二电平反相输出端；
所述第二状态互锁单元包括：第十一TFT和第十二TFT，所述第十一TFT的栅极连接所述第十TFT的漏极，所述第十一TFT的源极连接所述第八TFT的漏极，所述第十二TFT的栅极连接所述第八TFT的漏极，所述第十二TFT的源极连接所述第十TFT的漏极，所述第十一TFT的漏极和所述第十二TFT的漏极均接负压。
其中，所述第一信号正相输入单元包括：第一PTFT，所述第一PTFT的漏极连接第一电压，所述第一PTFT的栅极连接所述第一电平正相输入端；
所述第一信号反相输入单元包括：第二PTFT，所述第二PTFT漏极连接第一电压，所述第二PTFT的栅极连接所述第一电平反相输入端；
所述第一状态互锁单元包括：第一NTFT和第二NTFT，所述第一NTFT的栅极连接所述第二PTFT的源极，所述第一NTFT的源极连接所述第一PTFT的源极，所述第二NTFT的栅极连接所述第一PTFT的源极，所述第二NTFT的源极连接所述第二PTFT的源极，所述第一NTFT的漏极和所述第二NTFT的漏极均连接负压。
其中，所述第二信号正相输入单元包括：第四NTFT，所述第四NTFT的栅极连接所述第一PTFT的源极，所述第四NTFT的源极连接所述第二电平正相输出端，所述第四NTFT的漏极接负压；
所述第二信号反相输入单元包括：第三NTFT，所述第三NTFT的栅极连接所述第二PTFT的源极，所述第三NTFT的源极连接所述第二电平反相输出端，所述第三NTFT的漏极接负压；
所述第二状态互锁单元包括：第三PTFT和第四PTFT，所述第三PTFT的栅极连接所述第四NTFT的源极，所述第三PTFT的源极连接所述第三NTFT的源极，所述第四PTFT的栅极连接所述第三NTFT的源极，所述第四PTFT的源极连接所述第四NTFT的源极，所述第三PTFT的漏极和第四PTFT的漏极均连接第二电压。
其中，所述第一电平低于所述第二电平。
本发明还提供了一种阵列基板，包括上述任一所述的电平转换电路。
本发明还提供了一种显示装置，包括上述的阵列基板。
（三）有益效果
本发明实施例中，通过利用薄膜晶体管来组成电平转换电路，使得电平转换电路可以集成到阵列基板上，不仅可以规避电平转换电路集成于源极驱动芯片带来的设计成本上升的问题，而且能够解决电平转换电路集成于源极驱动芯片的方案中由于IC制程导致的|VGH|+|VGL|较低导致的GOA单元低温无法启动的问题。
附图说明
图1为现有技术的液晶面板驱动架构图；
图2为现有技术的栅极驱动芯片内部架构图，电平转换模块集成在栅极驱动芯片内部；
图3为现有技术的GOA面板的驱动架构图（只示出了源极驱动芯片和栅极驱动芯片），栅极驱动芯片在显示面板的阵列基板上；
图4为本发明实施例的一种GOA面板的驱动架构图，栅极驱动芯片和电平转换电路在显示面板的阵列基板上；
图5为本发明实施例一的电平转换电路结构示意图；
图6为本发明实施例二的电平转换电路结构示意图；
图7为本发明实施例的电平转换状态示意图。
具体实施方式
本发明电平转换电路由薄膜晶体管构成。通过在阵列基板上采用薄膜晶体管制成电平转换电路，而由面板厂商根据需求来制作电平转换电路，从而解决了源极驱动芯片采用高压制程导致的设计成本上升的问题。
如图4所示，为本发明的GOA面板的驱动架构图，将现有技术中电平转换模块以TFT电路的形式集成在显示面板的阵列基板上。本发明中时序控制（T-CON）芯片输出低压逻辑时序信号给GOA（GateOnArray）面板，面板厂商将电平转换电路集成到阵列基板上，而电平转换电路通过薄膜晶体管来实现，T-CON输出的低压逻辑时序信号通过面板上的电平转换电路后形成相位一致的高压时序信号供给GOA面板，以用于栅极驱动电路的开启与关闭，进而可以将T-CON芯片完全采用低压制程，达到降低系统设计成本，同时由于T-CON与面板的栅极控制信号由现有的高压变成低压，相应的时序信号摆幅降低，EMI（ElectroMagneticInterference）噪声也得以降低。下面结合附图及实施例对本发明进行详细说明如下。
实施例一
本实施例的电平转换电路包括：第一电平正相输入端、第一电平反相输入端、第二电平正相输出端、第二电平反相输出端、电平状态传递单元和第二电平驱动单元。所述电平状态传递单元接收所述第一电平正相输入端以及所述第一电平反相输入端输入的第一电平，并将所述输入电平的高低状态传递至第二电平驱动单元；所述第二电平驱动单元根据所述输入电平的高低状态，输出相应状态的第二电平至所述第二电平正相输出端以及所述第二电平反相输出端，其中所述第一电平与所述第二电平不相等。
其中，电平状态传递单元包括：
第一信号正相输入单元，用于接收第一电平正相输入端输入的正相电平信号并输出相同相位的电平信号；
第一信号反相输入单元，用于接收第一电平反相输入端输入的反相电平信号并输出相同相位的电平信号；
第一状态互锁单元，从所述第一信号正相输入单元和所述第一信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相电平信号和反相电平信号的形式分别输出。
其中，第二电平驱动单元包括：
第二信号正相输入单元，用于接收第一状态互锁单元输出的正相电平信号并输出相同相位的电平信号；
第二信号反相输入单元，用于接收第一状态互锁单元输出的反相电平信号并输出相同相位的电平信号；
第二状态互锁单元，从所述第二信号正相输入单元和所述第二信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相第二电平信号和反相第二电平信号的形式分别输出。
本实施例的具体电路结构如图5所示，VINA为第一电平正相输入端，用于输入正相电平，VINB为第一电平反相输入端，用于输入反相电平。OUTA为第二电平正相输出端，用于输出第二正相电平，OUTB为第二电平反相输出端，用于输出第二反相电平。VDD为第一电压，VGH为第二电压，VEE为负压。
本实施例的电平状态传递单元中：
第一信号正相输入单元包括：第一TFTM1和第二TFTM2。第一TFTM1的源极和第二TFTM2的源极均连接第一电压VDD，第一TFTM1的漏极连接第二TFTM2的栅极，所述第一TFTM1的栅极连接第一电平正相输入端VINA。
第一信号反相输入单元包括：第三TFTM3和第四TFTM4。第三TFTM3的源极和第四TFTM4的源极均连接第一电压VDD，第三TFTM3的漏极连接第四TFTM4的栅极，第三TFTM3的栅极连接第一电平反相输入端VINB。
第一状态互锁单元包括：第五TFTM5和第六TFTM6。第五TFTM5的栅极连接第四TFTM4的漏极，第五TFTM5的源极连接第二TFTM2的漏极，第六TFTM6的栅极连接第二TFTM2的漏极，第六TFTM6的源极连接第四TFTM4的漏极，第五TFTM5的漏极和第六TFTM6的漏极均接负压VEE。
该电平状态传递单元中，可以将第一TFTM1的栅极作为第一电平正相输入端VINA，将第二TFTM2的漏极作为第一电平正相输出端，用于将输入电平的高低状态传递至第二电平驱动单元。可以将第三TFTM3的栅极作为第一电平反相输入端VINB，将第四TFTM4的漏极作为第一电平反相输出端，用于将输入电平的高低状态传递至第二电平驱动单元。由第五TFTM5和第六TFTM6构成的第一状态互锁单元用于保持第一电平正相输出端（图5中A点）和第一电平反相输出端（图5中B点）的电平状态。
本实施例的第二电平驱动单元中：
第二信号正相输入单元包括：第七TFTM7和第八TFTM8。第七TFTM7的栅极连接第二TFTM2的漏极，第七TFTM7的漏极连接第八TFTM8的栅极，第七TFTM7和第八TFTM8的源极均连接第二电压VGH，第八TFTM8的漏极连接第二电平正相输出端OUTA。
第二信号反相输入单元包括：第九TFTM9和第十TFTM10。第九TFTM9的栅极连接第四TFTM4的漏极，第九TFTM9的漏极连接第十TFTM10的栅极，第九TFTM9和第十TFTM10的源极均连接第二电压VGH，第十TFTM10的漏极连接第二电平反相输出端OUTB。
第二状态互锁单元包括：第十一TFTM11和第十二TFTM12。第十一TFTM11的栅极连接第十TFTM10的漏极，第十一TFTM11的源极连接第八TFTM8的漏极，第十二TFTM12的栅极连接第八TFTM8的漏极，第十二TFTM12的源极连接第十TFTM10的漏极，第十一TFTM11的漏极和第十二TFTM12的漏极均接负压VEE。
该第二电平驱动单元中，可以将第七TFTM7的栅极作为接收第一电平正相输出端（图5中A点）传递过来的电平的接收端，将第八TFTM8的漏极作为第二电平正相输出端OUTA。可以将第九TFTM9的栅极作为接收第一电平反相输出端（图5中B点）传递过来的电平的接收端，将第十TFTM10的漏极作为第二电平反相输出端OUTB。由第十一TFTM11和第十二TFTM12构成的第二状态互锁单元用于保持第二电平正相输出端和第二电平反相输出端输出的电平状态。
该电路具体工作原理如下：
本实施例的电平转换电路的电平转换状态如图7所示，对VINA与VINB输入相位相反的信号，当VINA为高电平时，VINB为低电平，M1和M2导通，M3和M4截止，此时A点为高电平，M6导通，B点为低电平，M5截止，使得A点维持高电平。由于A点为高电平，M7和M8导通，OUTA为高电平，M12导通，OUTB为低电平，M11截止，从而OUTA维持高电平。反之，当VINA为低电平时，VINB为高电平，M3和M4导通，B点为高电平，M5导通，从而A点为低电平，M6截止，使得B点维持高电平；由于B点为高电平，M9和M10导通，OUTB为高电平，M11导通，从而OUTA为低电平，M12截止，维持OUTB为高电平。
本实施例通过利用薄膜晶体管来组成电平转换电路，使得电平转换电路可以集成到阵列基板上，不仅可以规避电平转换电路集成于源极驱动芯片带来的设计成本上升的问题，而且能够解决电平转换电路集成于源极驱动芯片的方案中由于IC制程导致的|VGH|+|VGL|较低导致的GOA单元低温无法启动的问题。
而且，由于T-CON芯片内部采用6V以下低压制程，而栅极驱动电路采用30V或32V高压制程，内置电平转换电路的T-CON包含了栅极驱动电路的时序电路，因此需要采用30V或32V的高压制程。本实施例将电平转换电路做到阵列基板上，从而实现T-CON芯片仅需采用6V以下低压制程即可。
实施例二
本实施例的电平转换电路包括：第一电平正相输入端、第一电平反相输入端、第二电平正相输出端、第二电平反相输出端、电平状态传递单元和第二电平驱动单元。所述电平状态传递单元接收所述第一电平正相输入端以及所述第一电平反相输入端输入的第一电平，并将所述输入电平的高低状态传递至第二电平驱动单元；所述第二电平驱动单元根据所述输入电平的高低状态，输出相应状态的第二电平至所述第二电平正相输出端以及所述第二电平反相输出端，其中所述第一电平与所述第二电平不相等。
其中，电平状态传递单元包括：
第一信号正相输入单元，用于接收第一电平正相输入端输入的正相电平信号并输出相同相位的电平信号；
第一信号反相输入单元，用于接收第一电平反相输入端输入的反相电平信号并输出相同相位的电平信号；
第一状态互锁单元，从所述第一信号正相输入单元和所述第一信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相电平信号和反相电平信号的形式分别输出。
其中，第二电平驱动单元包括：
第二信号正相输入单元，用于接收第一状态互锁单元输出的正相电平信号并输出相同相位的电平信号；
第二信号反相输入单元，用于接收第一状态互锁单元输出的反相电平信号并输出相同相位的电平信号；
第二状态互锁单元，从所述第二信号正相输入单元和所述第二信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相第二电平信号和反相第二电平信号的形式分别输出。
本实施例的具体电路结构如图6所示，VINA为第一电平正相输入端，用于输入正相电平，VINB为第一电平反相输入端，用于输入反相电平。OUTA为第二电平正相输出端，用于输出第二正相电平，OUTB为第二电平反相输出端，用于输出第二反相电平。VDD为第一电压，VGH为第二电压，VEE为负压。为描述简洁起见，本文的描述中，以PTFT表示P沟道的薄膜晶体管，以NTFT表示N沟道的薄膜晶体管。
本实施例的电平状态传递单元中：
第一信号正相输入单元包括：第一PTFTPM1，第一PTFTPM1的漏极连接第一电压VDD，第一PTFTPM1的栅极连接第一电平正相输入端VINA。
第一信号反相输入单元包括：第二PTFTPM2，第二PTFTPM2漏极连接第一电压VDD，第二PTFTPM2的栅极连接第一电平反相输入端VINB。
所述第一状态互锁单元包括：第一NTFTNM1和第二NTFTNM2。第一NTFTNM1的栅极连接所述第二PTFTPM2的源极，第一NTFTNM1的源极连接第一PTFTPM1的源极，第二NTFTNM2的栅极连接第一PTFTPM1的源极，第二NTFTNM2的源极连接第二PTFTPM2的源极。第一NTFTNM1的漏极和第二NTFTNM2的漏极均连接负压VEE。
该电平状态传递单元中，可以将第一PTFTPM1的栅极作为第一电平正相输入端VINA，源极作为第一电平正相输出端（图6中B点），用于将输入电平的高低状态传递至第二电平驱动单元。可以将第二PTFTPM2的栅极作为第一电平反相输入端VINB，源极作为第一电平反相输出端（图6中A点），用于将输入电平的高低状态传递至第二电平驱动单元。由第一NTFTNM1和第二NTFTNM2构成的第一状态互锁单元用于保持第一电平正相输出端（图6中B点）和第一电平反相输出端（图6中A点）的电平状态。
本实施例的第二电平驱动单元中：
第二信号正相输入单元包括：第四NTFTNM4，第四NTFTNM4的栅极连接第一PTFTPM1的源极，第四NTFTNM4的源极连接第二电平正相输出端OUTA，第四NTFT的漏极接负压VEE。
第二信号反相输入单元包括：第三NTFTNM3，第三NTFTNM3的栅极连接第二PTFTPM2的源极，第三NTFTNM3的源极连接第二电平反相输出端OUTB，第三NTFT的漏极接负压VEE。
第二状态互锁单元包括：第三PTFTPM3和第四PTFTPM4。第三PTFTPM3的栅极连接第四NTFTNM4的源极，第三PTFTPM3的源极连接第三NTFTNM3的源极，第四PTFTPM4的栅极连接第三NTFTNM3的源极，第四PTFTPM4的源极连接第四NTFTNM4的源极。第三PTFTPM3的漏极和第四PTFTPM4的漏极均连接第二电压VGH。
该第二电平驱动单元中，可以将第四NTFTNM4的栅极作为接收第一电平正相输出端（图6中B点）传递过来的电平的接收端，源极作为第二电平正相输出端OUTA。可以将第三NTFTNM3的栅极作为接收第一电平反相输出端（图6中A点）传递过来的电平的接收端，源极作为第二电平反相输出端OUTB。由第三PTFTPM3和第四PTFTPM4构成的第二状态互锁单元用于保持第二电平正相输出端和第二电平反相输出端输出的电平状态。
工作原理与实施例类似，其电平转换电路的电平转换状态同样如图7所示，当VINA为低电平时，VINB为高电平，PM1导通，B点为高电平，NM2导通，A点为低电平，NM1截止，维持B点为高电平；NM4导通，OUTA为低电平，PM3导通，OUTB为高电平，PM4截止，维持OUTA为低电平。当VINA为高电平时，VINB为低电平，PM2导通，A点为高电平，NM1导通，B点为低电平，NM2截止，维持A点为高电平；NM3导通，OUTB为低电平，PM4导通，OUTA为高电平，PM3截止，维持OUTB为低电平。
本实施例能够达到与实施例1相似的技术效果，此处不再赘述。
本发明的电平转换电路还可以配合时序控制芯片进行关机残影消除功能，当时序控制芯片检测到系统电源低于某一设定值，将输出给GOA单元的VINA拉高，使得OUTA保持高电平，配合带静电环的GOA阵列基板残影消除设计，进而实现关机残影消除功能。
本发明还提供了一种阵列基板，包括上述实施例1或实施例2中的电平转换电路。
本发明还提供了一种显示装置，包括上述的阵列基板。该显示装置可以是：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种电平转换电路，其特征在于，包括：第一电平正相输入端、第一电平反相输入端、第二电平正相输出端、第二电平反相输出端、电平状态传递单元和第二电平驱动单元；
所述电平状态传递单元接收所述第一电平正相输入端以及所述第一电平反相输入端输入的第一电平，并将所述输入电平的高低状态传递至第二电平驱动单元；所述第二电平驱动单元根据所述输入电平的高低状态，输出相应状态的第二电平至所述第二电平正相输出端以及所述第二电平反相输出端，其中所述第一电平与所述第二电平不相等；
所述电平状态传递单元包括：
第一信号正相输入单元，用于接收第一电平正相输入端输入的正相电平信号并输出相同相位的电平信号，包括：第一TFT和第二TFT，所述第一TFT的源极和第二TFT的源极均连接第一电压，所述第一TFT的漏极连接所述第二TFT的栅极，所述第一TFT的栅极连接所述第一电平正相输入端；
第一信号反相输入单元，用于接收第一电平反相输入端输入的反相电平信号并输出相同相位的电平信号，包括：第三TFT和第四TFT，所述第三TFT的源极和第四TFT的源极均连接第一电压，所述第三TFT的漏极连接所述第四TFT的栅极，所述第三TFT的栅极连接所述第一电平反相输入端。
2.如权利要求1所述的电平转换电路，其特征在于，所述电平状态传递单元包括：
第一状态互锁单元，从所述第一信号正相输入单元和所述第一信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相电平信号和反相电平信号的形式分别输出。
3.如权利要求2所述的电平转换电路，其特征在于，所述第二电平驱动单元包括：
第二信号正相输入单元，用于接收第一状态互锁单元输出的正相电平信号并输出相同相位的电平信号；
第二信号反相输入单元，用于接收第一状态互锁单元输出的反相电平信号并输出相同相位的电平信号；
第二状态互锁单元，从所述第二信号正相输入单元和所述第二信号反相输入单元接收电平信号，通过互锁结构维持所述电平信号的高低状态不变并以正相第二电平信号和反相第二电平信号的形式分别输出。
4.如权利要求3所述的电平转换电路，其特征在于，
所述第一状态互锁单元包括：第五TFT和第六TFT，所述第五TFT的栅极连接所述第四TFT的漏极，所述第五TFT的源极连接所述第二TFT的漏极，所述第六TFT的栅极连接所述第二TFT的漏极，所述第六TFT的源极连接所述第四TFT的漏极，所述第五TFT的漏极和所述第六TFT的漏极均接负压。
5.如权利要求4所述的电平转换电路，其特征在于，所述第二信号正相输入单元包括：第七TFT和第八TFT，所述第七TFT的栅极连接所述第二TFT的漏极，所述第七TFT的漏极连接所述第八TFT的栅极，所述第七TFT和第八TFT的源极均连接第二电压，所述第八TFT的漏极连接所述第二电平正相输出端；
所述第二信号反相输入单元包括：第九TFT和第十TFT，所述第九TFT的栅极连接所述第四TFT的漏极，所述第九TFT的漏极连接所述第十TFT的栅极，所述第九TFT和第十TFT的源极均连接第二电压，所述第十TFT的漏极连接所述第二电平反相输出端；
所述第二状态互锁单元包括：第十一TFT和第十二TFT，所述第十一TFT的栅极连接所述第十TFT的漏极，所述第十一TFT的源极连接所述第八TFT的漏极，所述第十二TFT的栅极连接所述第八TFT的漏极，所述第十二TFT的源极连接所述第十TFT的漏极，所述第十一TFT的漏极和所述第十二TFT的漏极均接负压。
6.如权利要求3所述的电平转换电路，其特征在于，所述第一信号正相输入单元包括：第一PTFT，所述第一PTFT的漏极连接第一电压，所述第一PTFT的栅极连接所述第一电平正相输入端；
所述第一信号反相输入单元包括：第二PTFT，所述第二PTFT漏极连接第一电压，所述第二PTFT的栅极连接所述第一电平反相输入端；
所述第一状态互锁单元包括：第一NTFT和第二NTFT，所述第一NTFT的栅极连接所述第二PTFT的源极，所述第一NTFT的源极连接所述第一PTFT的源极，所述第二NTFT的栅极连接所述第一PTFT的源极，所述第二NTFT的源极连接所述第二PTFT的源极，所述第一NTFT的漏极和所述第二NTFT的漏极均连接负压。
7.如权利要求6所述的电平转换电路，其特征在于，所述第二信号正相输入单元包括：第四NTFT，所述第四NTFT的栅极连接所述第一PTFT的源极，所述第四NTFT的源极连接所述第二电平正相输出端，所述第四NTFT的漏极接负压；
所述第二信号反相输入单元包括：第三NTFT，所述第三NTFT的栅极连接所述第二PTFT的源极，所述第三NTFT的源极连接所述第二电平反相输出端，所述第三NTFT的漏极接负压；
所述第二状态互锁单元包括：第三PTFT和第四PTFT，所述第三PTFT的栅极连接所述第四NTFT的源极，所述第三PTFT的源极连接所述第三NTFT的源极，所述第四PTFT的栅极连接所述第三NTFT的源极，所述第四PTFT的源极连接所述第四NTFT的源极，所述第三PTFT的漏极和第四PTFT的漏极均连接第二电压。
8.如权利要求1所述的电平转换电路，其特征在于，所述第一电平低于所述第二电平。
9.一种阵列基板，其特征在于，包括如权利要求1～8中任一所述的电平转换电路。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN201310477497.1A 2013-10-12 2013-10-12 电平转换电路、阵列基板及显示装置 Active CN103489425B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310477497.1A CN103489425B (zh) 2013-10-12 2013-10-12 电平转换电路、阵列基板及显示装置
US14/422,340 US9583059B2 (en) 2013-10-12 2014-05-29 Level shift circuit, array substrate and display device
PCT/CN2014/078762 WO2015051643A1 (zh) 2013-10-12 2014-05-29 电平转换模块、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310477497.1A CN103489425B (zh) 2013-10-12 2013-10-12 电平转换电路、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN103489425A CN103489425A (zh) 2014-01-01
CN103489425B true CN103489425B (zh) 2015-11-25

Family

ID=49829605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310477497.1A Active CN103489425B (zh) 2013-10-12 2013-10-12 电平转换电路、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US9583059B2 (zh)
CN (1) CN103489425B (zh)
WO (1) WO2015051643A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867465B (zh) * 2015-05-11 2017-08-25 深圳市华星光电技术有限公司 负压信号生成电路
CN103489425B (zh) * 2013-10-12 2015-11-25 合肥京东方光电科技有限公司 电平转换电路、阵列基板及显示装置
CN104299554B (zh) * 2014-08-22 2017-07-18 京东方科技集团股份有限公司 移位寄存器、阵列基板及显示装置
CN104680991B (zh) * 2015-03-03 2017-03-08 深圳市华星光电技术有限公司 用于goa架构液晶面板的电平移位电路及电平移位方法
CN105976778B (zh) * 2016-07-04 2019-01-11 深圳市华星光电技术有限公司 液晶显示面板的数据驱动系统
US10410571B2 (en) * 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN106652956A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN108694915B (zh) * 2017-04-10 2022-10-11 合肥京东方光电科技有限公司 电平转换电路、显示装置和驱动方法
CN107516494A (zh) * 2017-07-21 2017-12-26 惠科股份有限公司 显示面板驱动装置、显示装置和显示面板的驱动方法
CN109427282B (zh) * 2017-09-01 2021-11-02 群创光电股份有限公司 显示器装置
CN107452320B (zh) * 2017-09-25 2021-01-26 京东方科技集团股份有限公司 电平转移电路及其控制方法、显示装置及其驱动电路
JP2020191564A (ja) 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 受光デバイス、固体撮像装置、電子機器及び情報処理システム
CN110782827B (zh) * 2019-11-28 2023-07-21 京东方科技集团股份有限公司 栅极驱动电路、电压调节方法和显示装置
CN111028756B (zh) * 2019-12-17 2023-10-13 Tcl华星光电技术有限公司 显示面板
CN111599299B (zh) 2020-06-18 2023-12-12 京东方科技集团股份有限公司 电平转换电路、显示面板
CN112073048B (zh) * 2020-09-02 2022-11-04 敦泰电子（深圳）有限公司 电平移位电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153524A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd レベルシフト回路
CN1734942A (zh) * 2004-08-09 2006-02-15 三星电子株式会社 具有低漏电流的电平移位器
CN101488742A (zh) * 2008-01-15 2009-07-22 瑞昱半导体股份有限公司 电平转换装置与方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272240A (ja) 1998-03-24 1999-10-08 Toshiba Corp アレイ基板及び液晶表示装置
US6580411B1 (en) 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
JP3578740B2 (ja) 2001-09-28 2004-10-20 株式会社日立製作所 レベル変換回路
CN100417021C (zh) 2004-03-30 2008-09-03 友达光电股份有限公司 电压电平转换装置及连续脉冲发生器
US8102199B2 (en) * 2008-11-18 2012-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ultra-low voltage level shifting circuit
TWI392231B (zh) 2009-08-04 2013-04-01 Raydium Semiconductor Corp 電路結構
CN101996547B (zh) 2009-08-14 2013-04-17 瑞鼎科技股份有限公司 电路结构
CN103489425B (zh) 2013-10-12 2015-11-25 合肥京东方光电科技有限公司 电平转换电路、阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153524A (ja) * 2002-10-30 2004-05-27 Matsushita Electric Ind Co Ltd レベルシフト回路
CN1734942A (zh) * 2004-08-09 2006-02-15 三星电子株式会社 具有低漏电流的电平移位器
CN101488742A (zh) * 2008-01-15 2009-07-22 瑞昱半导体股份有限公司 电平转换装置与方法

Also Published As

Publication number Publication date
US9583059B2 (en) 2017-02-28
CN103489425A (zh) 2014-01-01
WO2015051643A1 (zh) 2015-04-16
US20160012790A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
CN103489425B (zh) 电平转换电路、阵列基板及显示装置
CN102270509B (zh) 移位寄存器电路
EP3051531B1 (en) Display device, and device and method for driving the same
US9558843B2 (en) Shift register unit, gate driving circuit, and display device comprising the same
CN105513550B (zh) Goa驱动电路
CN103680636B (zh) 移位寄存器单元、栅极驱动电路及显示装置
WO2017092116A1 (zh) 降低馈通电压的goa电路
US10534477B2 (en) Gate driver and display device having in-cell touch sensor using the same
WO2016161694A1 (zh) 基于p型薄膜晶体管的goa电路
JP6924736B2 (ja) タッチセンサを備えた表示装置
CN101976581B (zh) 移位寄存器电路
KR102023641B1 (ko) 쉬프트 레지스터와 이의 구동방법
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN107358931B (zh) Goa电路
CN102270434A (zh) 显示驱动电路
CN103730094A (zh) Goa电路结构
TWI588701B (zh) 顯示裝置、該顯示裝置的驅動裝置以及驅動方法
CN105374331A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
US10657864B2 (en) Drive circuit of display device and driving method for display device having single-ended to differential modules
JP2017510829A (ja) ゲート駆動回路及び駆動方法
CN104485080A (zh) 用于液晶显示装置的goa电路
CN102956214A (zh) 一种公共电极驱动单元、液晶显示面板和液晶显示装置
WO2020155453A1 (zh) 显示驱动电路及显示装置
CN105374310A (zh) 显示装置、扫描驱动器及其制造方法
CN104123922B (zh) 栅极驱动电路、使用其的驱动系统及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant