Nothing Special   »   [go: up one dir, main page]

CN103378804B - 半导体装置以及测量设备 - Google Patents

半导体装置以及测量设备 Download PDF

Info

Publication number
CN103378804B
CN103378804B CN201310150077.2A CN201310150077A CN103378804B CN 103378804 B CN103378804 B CN 103378804B CN 201310150077 A CN201310150077 A CN 201310150077A CN 103378804 B CN103378804 B CN 103378804B
Authority
CN
China
Prior art keywords
oscillator
semiconductor device
temperature
lead frame
lsi30
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310150077.2A
Other languages
English (en)
Other versions
CN103378804A (zh
Inventor
吉田裕
吉田裕一
武政宪吾
曾根纪久
山田和也
竹井彰启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012104074A external-priority patent/JP6116817B2/ja
Priority claimed from JP2012104073A external-priority patent/JP6085421B2/ja
Priority claimed from JP2012104182A external-priority patent/JP5985877B2/ja
Priority claimed from JP2012104176A external-priority patent/JP5281175B1/ja
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN103378804A publication Critical patent/CN103378804A/zh
Application granted granted Critical
Publication of CN103378804B publication Critical patent/CN103378804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49596—Oscillators in combination with lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种使生产效率提高并且使集成电路和引线框的连接变得容易的半导体装置以及测量设备。该半导体装置具有：引线框，在周围形成有端子；第一装载面，设置于所述引线框，装载有用接合线与所述端子连接的集成电路；以及第二装载面，在将形成有所述接合线的面设为上表面时，比所述第一装载面位于下方，与所述第一装载面连续地设置，装载有用接合线与所述集成电路连接的振荡器。

Description

半导体装置以及测量设备
技术领域
本发明涉及半导体装置以及测量设备。
背景技术
近年来，在对累计电量进行测量的电度表等的测量设备中，按时间段来测量累计电量的需要增长。伴随于此，有以通过在测量设备的内部设置振荡器和集成电路来构成半导体装置而能够测量功率和时间的方式设计的测量设备。此外，有如下压电振荡器，即，在引线框的表面装载有集成电路并在引线框的背面装载有压电振子（振荡器），用接合线（bonding wire）将集成电路和引线框的端子连接，并且用接合线将集成电路和振荡器连接（例如，专利文献1）。
可是，由于在引线框的表面装载有集成电路之后，将引线框翻转，在背面装载振荡器，所以难以使生产效率提高。因此，考虑在引线框的单面并排装载振荡器和集成电路的结构，但是振荡器比集成电路厚，因此成为将集成电路和引线框的端子连接的接合线的阻碍，难以连接集成电路和引线框。
专利文献
专利文献1：日本特开2007–234994号公报。
发明内容
本发明考虑到上述事实，其目的在于提供一种使生产效率提高且使集成电路和引线框的连接变得容易的半导体装置以及测量设备。
方案1所述的半导体装置具有：引线框，在周围形成有端子；第一装载面，设置于所述引线框，装载有用接合线与所述端子连接的集成电路；以及第二装载面，在将形成有所述接合线的面设为上表面时，比所述第一装载面位于下方，与所述第一装载面连续地设置，装载有用接合线与所述集成电路连接的振荡器。
本发明由于采用了上述的结构，所以能够提供一种使生产效率提高且使集成电路和引线框的连接变得容易的半导体装置以及测量设备。
附图说明
图1是具备第一实施方式的半导体装置的电度表的立体图。
图2是从背面观察第一实施方式的半导体装置的部分断裂图。
图3是图2的3–3线剖视图。
图4是表示第一实施方式的振荡器的分解立体图。
图5是用于说明第一实施方式的半导体装置的LSI的框图。
图6（a）～（e）是表示在制造第一实施方式的半导体装置的制造方法中将振荡器和LSI配置在引线框上并进行引线接合的顺序的说明图。
图7（a）～（d）是表示在制造第一实施方式的半导体装置的制造方法中用树脂对引线框、振荡器和LSI进行密封的顺序的说明图。
图8是表示第一实施方式的半导体装置的变形例的部分断裂图。
图9是表示第一实施方式的第一频率校正处理的流程的流程图。
图10是表示第一实施方式的第二频率校正处理的流程的流程图。
图11是表示第一实施方式的半导体装置中的温度和频率偏差的关系的图。
图12是用于说明第二实施方式的半导体装置的LSI的框图。
图13：（a）是表示第二实施方式的半导体装置的振荡器的时钟值的一个例子的图，（b）是表示第二实施方式的半导体装置的基准信号振荡器的时钟值的一个例子的图。
图14是表示第二实施方式的第一频率校正处理的流程的流程图。
图15是表示第二实施方式的频率误差导出处理的流程的流程图。
图16是第二实施方式的频率误差导出处理中的时间图，（a）是表示计数开始时的图，（b）是表示计数停止时的图。
图17是表示第二实施方式的第二频率校正处理的流程的流程图。
图18是用于说明第二实施方式的半导体装置的LSI的另一例的框图。
图19是用于说明第二实施方式的半导体装置的LSI的另一例的框图。
图20是从背面观察第三实施方式的半导体装置的部分断裂图。
图21是图20的21–21线剖视图。
图22是从背面观察第四实施方式的半导体装置的部分断裂图。
图23是用于说明第四实施方式的半导体装置的引线框的说明图。
图24是从背面观察第五实施方式的半导体装置的部分断裂图。
图25是图24的14–14线剖视图。
图26（a）～（e）是表示在制造第五实施方式的半导体装置的制造方法中将振荡器和LSI配置在引线框上并进行引线接合的顺序的说明图。
图27（a）～（d）是表示在制造第五实施方式的半导体装置的制造方法中用树脂对引线框、振荡器和LSI进行密封的顺序的说明图。
图28是从背面观察第六实施方式的半导体装置的部分断裂图。
图29是图28的18–18线剖视图。
图30是表示在将以往的内置有计时功能的半导体装置和振荡器进行连接后的状态下的一个例子的框图。
图31是表示在将以往的内置有计时功能的半导体装置和振荡器进行连接后的状态下的一个例子的框图。
图32是表示以往的进行封装件化后的一般的半导体装置的概略剖视图。
具体实施方式
（第一实施方式）
以下，针对本发明的半导体装置，使用附图详细地进行说明。
<结构>
如图1所示，具备实施方式1的半导体装置的电度表10被安装于在住宅等的外壁100上固定的固定板102的上表面，该电度表10主要由主体部12、覆盖主体部12的透明盖14、以及设置在主体部12的下部的连接部16构成。
从连接部16的下方连接有电源侧布线18和负载侧布线20，向电度表10供给电流。主体部12在平面视图中为矩形形状的箱体，在主体部12的内部，在基板（未图示）上安装有后面叙述的半导体装置24、以及作为根据从半导体装置24输出的信号来测量累计电量的测量单元的电量测量电路22。再有，在图1中，为了便于说明，夸大地描绘了电量测量电路22和半导体装置24的大小。
在主体部12的正面设置有横长的液晶显示器15。在液晶显示器15显示有电量测量电路22测量出的每单位时间的使用电量、按时间段使用的累计电量等。再有，虽然本实施方式的电度表10是使用电量测量电路22来作为测量单元的电子式的电度表，但不限于此，例如也可以是使圆盘旋转来测量电量的感应型的电度表。
接着，对本实施方式的半导体装置24的详细的结构进行说明。再有，在以下的说明中，将图2所示的半导体装置24在平面视图中的左右方向设为箭头X方向，将上下方向设为箭头Y方向，将图3所示的半导体装置24的剖视图中的高度方向设为Z方向来进行说明。如图2和图3所示，半导体装置24的外形形状在平面视图中为矩形形状，构成为包含：成为骨架的引线框（lead frame）26、装载于引线框26的表面（第一面）的振荡器28、装载于引线框26的背面（第二面）的作为集成电路的LSI30、以及成为密封构件的模塑（mold）树脂32。
引线框26是用冲压（press）机对由铜（Cu）、铁（Fe）和镍（Ni）的合金等的金属构成的平板进行冲裁而形成的板构件，构成为包含：在中央部设置的作为装载部的下垫板（diepad）26A、在对角线上从下垫板26A向外侧延伸的悬吊引线26B、以及在相邻的悬吊引线26B之间设置的多个引线（端子）38。
引线38是朝向下垫板26A的中央部延伸的细长的构件，在下垫板26A的周围以规定的间隔形成有多个。在本实施方式中，在相邻的悬吊引线26B之间形成有16根引线38。此外，引线38由位于下垫板26A侧的内引线38A和位于半导体装置24的外周端部侧的外引线38B构成，内引线38A以比下垫板26A位于下方的方式被冲压机压低，与下垫板26A平行地延伸（参照图3）。此外，与下垫板26A最接近的内引线38A的顶端部被镀膜40包覆。虽然在本实施方式中，作为一个例子用银（Ag）形成镀膜40，但不限于此，例如也可以用金（Au）等金属形成镀膜。
外引线38B从模塑树脂32露出并向下方弯曲，顶端部与内引线38A平行。即，成为鸥翼（gull wing）引线。此外，外引线38B被焊料镀膜包覆。作为焊料镀膜的材质，使用锡（Sn）、锡（Sn）和铅（Pb）的合金、或者锡（Sn）和铜（Cu）的合金等。
引线框26的中央部的下垫板26A是在平面视图中呈矩形形状形成的平板状的构件，在下垫板26A的中央部的右侧形成有在下垫板26A的厚度方向上贯通的两个开口部26C。开口部26C呈横长的矩形形状形成，并以与后面叙述的振荡器28的外部电极34相对的方式进行设置（参照图4）。
两个开口部26C之间的区域为在左右方向上延伸的作为振荡器装载区域的振荡器装载用梁42，在引线框26的表面的振荡器装载用梁42经由粘接剂（未图示）装载有振荡器28（参照图4）。换言之，在振荡器装载用梁42的两肋分别设置有开口部26C。振荡器28是将上下方向作为长尺寸方向的矩形形状的电子部件，在本实施方式中，使用对装载于一般的电子设备的频率为32.768kHz的通用的半导体装置24能够外接的振荡器28。
如图4所示，振荡器28构成为包含：振动片44、收容振动片44的封装件主体46、以及盖体48，并且在平面视图中呈矩形形状。振动片44是在用人造石英形成的音叉型石英片的表面成膜有激发电极44A的石英振动片，当在激发电极44A流过电流时，利用压电效应使振动片44振荡。在此，作为振动片44，不限于音叉型，也可以使用AT切割的石英片。此外，除了石英之外，也可以使用由钽酸锂（LiTaO3）或铌酸锂（LiNbO3）形成的振动片。进而，也可以使用由硅形成的MEMS振动片。
封装件主体46是上部开口了的箱体，在长尺寸方向一端侧的底部形成有固定振动片44的台座47。在该台座47固定振动片44的基部并能使其振动，通过在真空状态下使封装件主体46和盖体48相接合，从而能够对振动片44进行气密密封。此外，在封装件主体46的下表面的两端，隔开规定的距离L1分别形成有作为与振动片44的激发电极44A电连接的端子的外部电极34。此外，振荡器装载用梁42的宽度L2以与外部电极34间的距离相比宽度窄的方式形成。
外部电极34以宽度与封装件主体46的宽度相同的方式形成，如图2所示，外部电极34的大小大于后面叙述的形成于LSI30的电极焊盘50以及振荡器用电极焊盘54。此外，下垫板26A的开口部26C形成得比外部电极34大。
如图2和图3所示，在引线框26的背面，在下垫板26A的中央部经由粘接材料（未图示）装载有作为集成电路或半导体芯片的LSI30。LSI30是矩形形状、薄片的电子部件，LSI30右侧的端部覆盖开口部26C大致一半。因此，在平面视图中进行投影时，振荡器28和LSI30以重叠的方式进行配置。此外，当从LSI30侧观察引线框26时，从开口部26C露出振荡器28的外部电极34。
在沿着形成矩形形状的LSI30的各边的下表面的外周端部，设置有与LSI30的内部的布线电连接的多个电极焊盘50。电极焊盘50用铝（Al）或铜（Cu）等金属形成，在LSI30的各边各设置有16个。再有，电极焊盘50的数量可以在各边相同，也可以在设置有后面叙述的振荡器用电极焊盘54的边中减少或增多等而使其不同。此外，电极焊盘50分别通过接合线52与内引线38A连接。再有，虽然在本实施方式中，电极焊盘50的数量以与引线38的数量一致的方式在LSI30的各边各设置有16个，但不限于此，也可以设置得比引线38的数量多并用于其它用途。
在LSI30的振荡器28侧的外周端部，在电极焊盘50之外另设置有振荡器用电极焊盘54。振荡器用电极焊盘54在LSI30的上下方向的中央部设置有两个，并位于电极焊盘50之间。即，在中央部形成有振荡器用电极焊盘54的配置区域（第一区域），在从该中央部到设置有振荡器用电极焊盘54的边的终端的各个区域和剩余的三边形成有电极焊盘50的配置区域（第二区域）。此外，将振荡器用电极焊盘54由接合线52通过开口部26C与振荡器28的外部电极34连接。再有，接合线是由金（Au）、铜（Cu）等金属构成的线状的导电构件。
在LSI30的上下方向的中央部设置的两个振荡器用电极焊盘54以从设置于相同的边的电极焊盘50隔开的方式进行设置。换言之，振荡器用电极焊盘54和与振荡器用电极焊盘54相邻的电极焊盘50之间的距离比电极焊盘50间的距离长。
再有，使振荡器用电极焊盘54和相邻的电极焊盘50之间的距离等于电极焊盘50间的距离，不对振荡器用电极焊盘54和相邻的电极焊盘50进行引线接合，由此使进行引线接合后的电极焊盘50和振荡器用电极焊盘54之间的距离比进行引线接合后的电极焊盘50间的距离长也可。换言之，在LSI30的电极焊盘50上，与连接电极焊盘50和内引线38A的接合线52间的距离相比，连接振荡器用电极焊盘54和外部电极34的接合线52与连接电极焊盘50和内引线38A的接合线52的距离长。
在此，连接振荡器用电极焊盘54和外部电极34的接合线52与连接电极焊盘50和内引线38A的接合线52立体交叉，如图3所示，连接电极焊盘50和内引线38A的接合线52以跨过连接振荡器用电极焊盘54和外部电极34的接合线52的方式形成。即，为了防止接合线52的短路，连接振荡器用电极焊盘54和外部电极34的接合线52的顶点以比连接电极焊盘50和内引线38A的接合线52的顶点低的方式形成。换言之，连接振荡器用电极焊盘54和外部电极34的接合线52的顶点与引线框26的距离以比连接电极焊盘50和内引线38A的接合线52的顶点与引线框26的距离短的方式形成。
再有，连接振荡器用电极焊盘54和外部电极34的接合线52的顶点的高度比全部的连接电极焊盘50和内引线38A的接合线52的顶点的高度低也可，比位于振荡器用电极焊盘54和外部电极34之间的连接电极焊盘50和内引线38A的接合线52的顶点的高度低也可。
此外，LSI30的中心和长方体形状的振荡器28的中心CP以在X轴上大致一致的方式平行地进行配置。即，振荡器28的中心CP从X轴向Y轴方向的偏移宽度比中央部的Y轴方向的宽度窄。在这样的配置状态下，通过接合线52连接在LSI30的任意一边的中央附近设置的振荡器用电极焊盘54和在振荡器28的长尺寸方向的两端隔开配置的外部电极34。与此同时，通过接合线52连接以夹着振荡器用电极焊盘54的方式排列配置的电极焊盘50和在Y轴方向与电极焊盘50平行排列的内引线38A。
进而，由于振荡器用电极焊盘54从电极焊盘50隔开地设置，所以连接电极焊盘50和内引线38A的接合线52通过连接振荡器用电极焊盘54和外部电极34的接合线52的比振荡器28低的部分。即，能够避免通过连接振荡器用电极焊盘54和外部电极34的接合线52的顶点附近而交叉，能有效地使其立体交叉。进而，由于能够将连接电极焊盘50和内引线38A的接合线52的顶点的高度抑制得较低，所以还能够降低封装件的高度。
此外，在振荡器28的外部电极34中的接合线52的连接位置在X轴方向上从振荡器28的中心位置向内引线38A侧偏移。通过像这样连接，从而能够减少接合线52与LSI30的端部相接触。另一方面，在X轴方向上从外部电极34的中心向振荡器28的中心方向偏移。通过像这样连接，从而能够减少与连接电极焊盘50和内引线38A的接合线52的交叉次数。
振荡器28、LSI30以及引线框26被模塑树脂32密封来形成半导体装置24的外形。模塑树脂32以在内部不设置空隙的方式进行填充，模塑树脂32的高度为内引线38A的高度的2倍以上的高度。换言之，从模塑树脂32的振荡器28装载侧的表面到内引线38A的中心的距离H1比从模塑树脂32的LSI30装载侧的表面到内引线38A的中心的距离H2长。此外，从模塑树脂32的LSI30装载侧的表面到下垫板26的中心的距离H3比从模塑树脂32的LSI30装载侧的表面到内引线38A的距离H2长。再有，虽然在本实施方式中，作为模塑树脂32，使用含有二氧化硅类的填充材料的热固化性环氧树脂，但不限于此，例如也可以使用热塑性树脂。
接着，对LSI30的内部结构进行说明。如图5所示，在LSI30内置有振荡电路51、分频电路53、计时电路56、温度传感器58、控制部60以及寄存器部70。振荡电路51与振荡器28连接，使振荡器28振荡。分频电路53对从振荡器28输出的信号（在本实施方式中为32.768kHz的频率）进行分频来形成规定的时钟（例如1Hz）。计时电路56基于由分频电路53进行分频后的信号对时间进行测量，并向控制部60传递时间。温度传感器58对LSI30的温度进行测定，并向控制部60传递。再有，在LSI30的附近配置于同一引线框、也与LSI30电连接的振荡器28的温度能够视为与LSI30的温度相同。即，温度传感器58能高精度地测定在LSI30的周围配置的振荡器28的温度。控制部60基于计时电路56所测量的时间，使液晶显示器15显示电量测量电路22所测量的每单位时间的累计电量等（参照图1）。寄存器部70由用于储存在对振荡器28的振荡频率进行校正时使用的各种数据的多个寄存器构成。再有，针对该多个寄存器在后面叙述的振荡频率的校正说明中会详细地进行说明。此外，在LSI30中除了上述以外还内置有进行运算的运算电路、内部电源。
<制造顺序>
以下，针对半导体装置24的制造顺序进行说明。
首先，如图6（a）所示，以引线38位于下方的方式将引线框26载置于接合装置1的载置台2。再有，在载置台2形成有用于在将振荡器28固定于第一面的状态下上下翻转引线框26时收容振荡器28的凹陷部3。此外，振荡器28在将外部电极34朝向下方的状态下被封入到带（tape）上的封装件29中并输送而来。再有，在引线框26预先通过冲压加工等形成开口部26C。
接着，如图6（b）所示，对封装件29进行开封，用拣选机（picker）4取出振荡器28，在下垫板26A的第一面、即图6（b）中的上方的面以振荡器28的外部电极34与开口部26C重叠的方式配置振荡器28，并用粘接剂固定于下垫板26A。再有，在将振荡器28以外部电极34朝向上方的状态封入在封装件29时，优选作为拣选机4使用带旋转机构的拣选机，在用拣选机4取出振荡器28之后，利用旋转机构使振荡器28上下翻转，将外部电极34朝向下方之后载置于下垫板26A的第一面。
在将振荡器28固定于下垫板26A的第一面后，如图6（c）所示，使引线框26上下翻转并载置于载置台2。由此，引线框在第一面朝向下方的状态下载置于载置台2。此时，振荡器28收容于载置台2的凹陷部3。
在使引线框26上下翻转并载置于载置台2后，如图6（d）所示，在下垫板26A的与第一面相反侧的第二面中的与开口部26C相邻的部分固定LSI30。再有，在图6（d）中，第二面是下垫板26A的上方的面。
最后，如图6（e）所示，用接合线52连接LSI30的电极焊盘50和引线38，并且用接合线52连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34来作成半导体装置24。此时，以连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34的接合线52的顶点的高度低于连接LSI30的电极焊盘50和引线38的接合线52的顶点的高度的方式进行连接。此外，在先用接合线连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34之后，以在该接合线52之上越过的方式用接合线52连接LSI30的电极焊盘50和引线38。此外，连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34的接合线52与连接电极焊盘50和引线38的接合线52以立体交叉的方式进行连接。此时，以在从连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34的接合线52的顶点偏移的位置，连接LSI30的电极焊盘50和引线38的接合线52交叉的方式进行连接。
通过以图6（a）～图6（e）所示的顺序将振荡器28和LSI30固定于引线框26（下垫板26A），进行LSI30和振荡器28的连接，从而尽管将LSI30在下垫板26A中固定于与固定振荡器28的第一面相反侧的第二面，也能与LSI30和引线框的引线38的连接同样地从下垫板26A的第二面进行LSI30和振荡器28的连接，效率高。此外，由于振荡器28和LSI30不经由引线框26而用接合线52直接连接，所以与经由引线框26连接振荡器28和LSI30的情况、将接合线绕到引线框26的背侧进行连接的情况相比，能够降低布线电阻。
接着，针对用模塑树脂32密封半导体装置24的顺序进行说明。
首先，如图7（a）所示，以引线框26（下垫板26A）的第一面、即固定有振荡器28的一侧的面为上表面，引线框26（下垫板26A）的第二面、即固定有LSI30的一侧的面为下表面的方式，将半导体装置24固定在金属模5的空腔（cavity）6内部。在此，由于振荡器28与LSI30相比厚度厚，所以将半导体装置24以引线框26（下垫板26A）比金属模5中的空腔6的高度方向的中心位于下方的方式配置在空腔6内部。此外，在将半导体装置24固定在空腔6内部的状态下，外引线38B突出到金属模5的外侧。
在将半导体装置24固定在空腔6内部后，如图7（b）中以箭头a所示出的那样，从沿着引线38的下表面设置的注入口7注入模塑树脂32。在此，如上所述，由于将引线框26（下垫板26A）以比金属模5中的空腔6的高度方向的中心位于下方的方式进行固定，所以在开始模塑树脂32沿着引线框26（下垫板26A）注入。在此，由于注入的模塑树脂32具有欲流入到存在更广阔的空间的一方的特性，所以例如欲从引线38的后端和下垫板26A的间隙等流入到引线框26的上方，但是由于被振荡器28遮挡住前进的道路，所以如图7（c）中以箭头b所示出的那样，以迂回到引线框26的下方的方式流过。
之后，如图7（d）中以箭头c所示出的那样，模塑树脂32也流入到引线框26的上表面侧。而且，当引线框26的下表面侧被模塑树脂32充满时，引线框26的上表面侧也被模塑树脂32充满。
在引线框26的两侧被模塑树脂32充满后，对金属模5进行加热使模塑树脂32固化。
由于在半导体装置24中，在引线框26（下垫板26A）的上表面固定有振荡器28，在下表面固定有LSI30，所以在用模塑树脂32密封半导体装置24的情况下，需要使引线框26与金属模5的空腔6的高度方向中心相比配置在下方。像这样，在引线框26的上侧存在广阔的空间的情况下，模塑树脂32欲流入到引线框26的上侧。
因此，认为由从注入口7向空腔6注入的模塑树脂32造成的压力不会均等地施加于引线框26的两面，而是更强地施加于引线框26的上表面。
可是，通过使用振荡器28对模塑树脂32的流路进行调整，使模塑树脂32先流入到引线框26的下方，从而能够期待利用向空腔6注入的模塑树脂32从下方对引线框26进行支撑。因此，防止在对模塑树脂32进行注入中在空腔6内部引线框26沿着上下方向偏移。
<作用>
接着，针对本实施方式的半导体装置24以及电度表10的作用进行说明。在本实施方式的半导体装置24中，振荡器28和LSI30被模塑树脂32密封而成为一体，LSI30内置有振荡电路51、分频电路53以及计时电路56，因此仅在图1所示的电度表10的内部的基板安装半导体装置24就能够测量时间。即，没有必要将振荡器28、分频电路53等分别安装于基板。因此，也不需要振荡器28和半导体装置24的连接调整等的工夫。
此外，由于在LSI30内置有温度传感器58，所以能够正确地测定振荡器28周围的温度。由此，即使从振荡器28输出的信号（频率）根据温度变化而变动，也能够以高精度进行频率的校正。因此，不用使用高价的高精度振荡器，即使是廉价的振荡器，也能够使频率成为高精度。
进而，如图2所示，振荡器28的外部电极34和LSI30的振荡器用电极焊盘54由接合线52通过开口部26C直接连接。因此，能够不经由引线框26以最短距离进行布线，能够降低布线电阻。此外，由于连接外部电极34和振荡器用电极焊盘54的两根接合线52的长度均匀，所以能够使施加到接合线52的张力相等，能够防止由于接合线52的断裂或挠曲而引起的接触。此外，由于能够不经由引线框26进行布线，所以也难以受到噪声的影响，因此能从振荡器28向LSI30顺畅地传递信号。此外，虽然在平行地形成的接合线52之间容易产生噪声，但是，由于连接振荡器用电极焊盘54和外部电极34的接合线52相对于其它接合线52立体交叉，所以能够减少连接振荡器用电极焊盘54和外部电极34的接合线52与其它接合线52间的干扰，特别是能够减少从其它接合线52对振荡器28的噪声的影响。进而，由于外部电极34比振荡器用电极焊盘54大，所以能够容易地进行引线接合。
此外，振荡器28和LSI30装载在引线框26的表面和背面，并配置为在平面视图中进行投影时重叠，因此与将振荡器28和LSI30排列装载在引线框26的单面的情况相比，能够使半导体装置24的纵横尺寸变小。
此外，由于LSI30位于下垫板26A的中央部，所以能够使连接电极焊盘50和内引线38A的接合线52的长度变为固定。由此，引线接合的操作变得容易，能够提高成品率。
再有，虽然在本实施方式中，全部的内引线38A与LSI30的电极焊盘50连接，但并不限于此，也可以如图8所示的变形例那样，通过用接合线52使任意的内引线38A与下垫板26A连接，并将外引线38B接地，从而使下垫板26A接地。在该情况下，能够抑制下垫板26A带电。此外，由于以夹着引线框的方式在引线框的两面分开配置有LSI30和振荡器28，所以能够利用下垫板26A遮蔽从LSI30对振荡器28的噪声。
此外，在本变形例中，在振荡器用电极焊盘54的附近配置有振荡电路51，以包围该振荡电路51的方式配置有数字电路部55。数字电路部55是对数字信号进行处理的电路部，与其它元件相比难以产生噪声。因此，能够减少振荡电路51从内置于LSI30的其它元件（特别是模拟电路部）受到的噪声的影响。再有，作为数字电路部55的一个例子，有CPU等。
<振荡频率的校正>
接着，说明本实施方式的半导体装置24中的、对振荡器28的振荡频率的依赖于温度的误差进行校正的频率校正处理。
半导体装置24例如在出厂时，在使半导体装置24内部的LSI30的温度为常温（在此是25℃）的情况、成为温度比常温低的基准温度（以下，也称为“低温”。）的情况以及成为温度比常温高的基准温度（以下，也称为“高温”。）的情况的各个状态下，利用温度传感器58来测定温度。而且，半导体装置24例如在出厂后，将在该测定中得到的温度作为修整数据（trimming data），并考虑由于温度传感器58的制造偏差产生的测定误差来校正振荡器28的频率误差。
上述的寄存器部70（参照图5）具有：温度测量值寄存器71，储存表示由温度传感器58测定的温度的数据；低温寄存器72，储存表示在使周围温度成为低温的情况下由温度传感器58测定的温度的数据；常温寄存器73，储存表示在使周围温度成为常温的情况下由温度传感器58测定的温度的数据；高温寄存器74，储存表示在使周围温度成为高温的情况下由温度传感器58测定的温度的数据；以及频率校正寄存器75，用于储存根据表示这些温度的数据导出的振荡器28的振荡频率的校正值。再有，各寄存器经由数据总线（data bus）76与控制部60连接，控制部60经由数据总线76对各寄存器进行读写。
半导体装置24为了对振荡器28的频率误差进行校正而进行如下这样的第一频率校正处理：在使半导体装置24的温度成为低温的情况、成为常温的情况以及成为高温的情况的各个状态下，利用温度传感器58来测定温度，并将在测定中得到的温度作为修整数据分别储存在低温寄存器72、常温寄存器73以及高温寄存器74中。
试验者例如在出厂测试时，首先在槽内温度被设定为常温的恒温槽的内部配置半导体装置24。然后，用户通过向半导体装置24输入例如用于使利用温度传感器58的温度测量开始的测量工作信号，从而使半导体装置24执行第一频率校正处理。此时，用户例如在半导体装置24的引线38连接输出该测量工作信号的设备，由此使该测量工作信号输入至半导体装置24。此外，在该测量工作信号中包含表示对恒温槽设定的温度是常温、高温或低温的哪一个的信息。
图9是表示本实施方式的半导体装置24中的第一频率校正处理的流程的流程图。执行该第一频率校正处理的程序是在输入了上述测量工作信号的定时执行的程序，并预先存储在控制部60所具有的存储单元中。再有，执行的定时并不限定于此。
在步骤S101中，控制部60判定从输入测量工作信号起是否经过了规定时间（例如，数小时）。再有，优选将该规定时间设为为了使半导体装置24的内部温度（LSI30的温度）与恒温槽的温度一致所需要的时间。
在步骤S101中判定为经过了规定时间的情况下，在步骤S103中，控制部60取得温度传感器58的测量值。再有，将温度传感器58的测量值储存在温度测量值寄存器71中。此外，在由温度传感器58取得测量值时，每经过规定时间（例如，1分钟）进行测量，取得对通过多次测量所得到的多个测量值进行平均后的值来作为测量值也可。
在步骤S105中，控制部60在对恒温槽设定的温度为常温（在此是25℃）的情况下，将取得的测量值储存在常温寄存器73中，控制部60在对恒温槽设定的温度为高温的情况下，将取得的测量值储存在高温寄存器74中，控制部60在对恒温槽设定的温度为低温的情况下，将取得的测量值储存在低温寄存器72中，结束第一频率校正处理。再有，上述第一频率校正处理在晶片状态时预先进行也可。
试验者在槽内的温度被设定为常温的恒温槽的内部配置有半导体装置24的状态之外，分别在槽内的温度被设定为高温的恒温槽的内部配置有半导体装置24的状态下、以及在槽内的温度被设定为低温的恒温槽的内部配置有半导体装置24的状态下，对半导体装置24进行上述步骤S101至S105的处理。由此，在常温寄存器73、高温寄存器74、低温寄存器72中分别储存温度传感器58的测量值。
本实施方式的半导体装置24在进行了上述的处理之后出厂，在出厂后的预先确定的定时进行后面叙述的第二频率校正处理。
用户例如在出厂后向半导体装置24输入例如用于使频率校正值的导出开始的导出工作信号，由此使半导体装置24执行第二频率校正处理。此时，用户例如通过在半导体装置24的引线38连接输出该导出工作信号的设备，从而使该导出工作信号输入。或者，半导体装置24以固定的间隔执行第二频率校正处理也可。
图10是表示本实施方式的半导体装置24中的第二频率校正处理的流程的流程图。执行该第二频率校正处理的程序是在半导体装置24出厂后在输入了上述导出工作信号的定时执行的程序，并预先存储在控制部60所具有的存储单元中。
在步骤S201中，控制部60取得分别储存在常温寄存器73、高温寄存器74以及低温寄存器72中的测量值。
在步骤S203中，控制部60使用在步骤S201中取得的测量值，导出振荡器28的振荡频率的校正值（以下，也称为“频率校正值”。）。
图11是表示本实施方式的半导体装置中的温度和频率偏差的关系的图。再有，图11示出的不是在实际的温度环境下得到的频率误差，而是利用二次函数的计算得到的理论值。上述二次函数由下述（1）式表示。再有，在下述（1）式中，f是频率偏差，a是二次温度系数，T是测定出的温度，T0是顶点温度，b是顶点误差。上述二次温度系数a是根据振荡器28的个体差异而预先确定的常数，并预先存储在控制部60所具有的存储单元中。
[数式1]
在第一实施方式中，频率偏差f是未知的，但能够根据已知的二次温度系数a、储存于常温寄存器73中的在常温下的测量值、储存于高温寄存器74中的在高温下的测量值以及储存于低温寄存器72中的在低温下的测量值，导出顶点误差b。而且，为了使在常温下的温度T处频率偏差最小，控制部60将顶点误差b的值作为频率校正值。
再有，在上述频率校正值的导出中，例如在–10℃的测定环境下，在温度传感器58的测量值为–8℃的情况下，需要进行对应于+2℃的校正。在出厂阶段的产品经由数据总线76读出常温、存储于各寄存器的高温以及低温这三点的测量值，并将读出的数据作为修整数据来导出实际环境下的温度。在温度传感器58的测量值是未存储在各寄存器中的值的情况下，使用接近的两个寄存器的值来导出实际环境下的温度即可。
在步骤S205中，控制部60将表示在步骤S203中导出的频率校正值的数据储存在频率校正寄存器75中。而且，在半导体装置24中，分频电路53使用在频率校正寄存器75中储存的频率校正值，根据从振荡电路输入的信号生成时钟信号，由此进行振荡器28的振荡频率的校正。
像这样，根据第一实施方式的半导体装置24，在出厂时准备半导体装置24的在三点的环境温度下的温度传感器58的测量值来作为修整数据，基于该修整数据导出频率校正值，由此不依赖于半导体装置24的每个个体的温度传感器58在制造上的偏差就能够得到高精度的基于温度信息的频率校正值。
在以往的封装件化后的半导体装置中，如图32所示，在使该半导体装置驱动的情况下，半导体装置的周围温度Ta（℃）、封装件表面温度Tc（℃）以及芯片表面温度Tj（℃）分别不同。例如，当将封装件热阻（接点（junction）以及环境间）设为θja、将芯片的功耗（最大或平均）设为P时，芯片表面温度Tj用下述的（2）式表示。
[数式2]
可是，在本实施方式的半导体装置24中，通过将温度传感器58和振荡器28一体地进行密封，从而温度传感器58的周围温度和振荡器28的周围温度相同，因此能够以LSI30所具有的温度传感器58高精度地测定振荡器28的温度，因此防止由于振荡器28和温度传感器58之间的温度差导致频率校正的精度下降。
（第二实施方式）
接着，针对本发明的第二实施方式的半导体装置24进行说明。再有，针对与第一实施方式相同的结构标注相同的附图标记，省略说明。
如图12所示，在第二实施方式的半导体装置24连接有对LSI30A输入在校正振荡器28的振荡频率时成为基准的时钟信号（以下，也称为“基准时钟信号”。）的、具备基准信号振荡器80的时钟发生装置。此外，在第二实施方式的半导体装置24的LSI30A中，除了第一实施方式的半导体装置24的LSI30的结构以外，还具备测定计数器81、基准计数器82以及将时钟信号从振荡电路51向外部输出的输出端子83。
如图13（a）以及（b）所示，基准信号振荡器80是振荡频率比振荡器28高的晶体振子等的振荡器。再有，在第二实施方式中，振荡器28的振荡频率为32.768KHz，基准信号振荡器80的振荡频率为10MHz。
测定计数器81与振荡电路51连接，是基于控制部60的控制，从振荡电路51接收振荡器28的时钟信号（以下，也称为“测定时钟信号”。）并对该时钟信号的时钟数进行计数的计数器。基准计数器82与具备基准信号振荡器80的时钟发生装置相连接，基于控制部60的控制，接收基准信号振荡器80的时钟信号并对该时钟信号的时钟数进行计数。再有，如图13（a）和（b）所示，基准计数器82和测定计数器81一边彼此同步一边大致同时在同一时间内进行时钟数的计数。再有，测定计数器81和基准计数器82基于工作信号一边彼此同步一边进行工作也可，使用同步计数器也可。
此外，在第二实施方式中，在寄存器部70中，在温度测量值寄存器71中储存表示由温度传感器58测定的温度的数据，在低温寄存器72中储存表示在使周围温度成为比常温（25℃）低的温度的基准温度的情况下由温度传感器58测定的温度以及在该温度下的频率误差的数据，在常温寄存器73中储存表示在使周围温度成为常温（25℃）的情况下由温度传感器58测定的温度以及在该温度下的频率误差的数据，在高温寄存器74中储存表示在使周围温度成为比常温（25℃）高的温度的基准温度的情况下由温度传感器58测定的温度以及在该温度下的频率误差的数据，在频率校正寄存器75中储存表示根据示出上述的频率误差的数据导出的频率校正值的数据。
<振荡频率的校正>
用户例如在出厂测试时，首先在槽内温度被设定为常温（在此是25℃）的恒温槽的内部配置半导体装置24。然后，用户通过向半导体装置24输入例如用于使利用温度传感器58进行的温度测量开始的测量工作信号，从而使半导体装置24执行第一频率校正处理。此时，用户例如在半导体装置24的引线38连接输出该测量工作信号的设备，由此使该测量工作信号输入至半导体装置24。此外，在该测量工作信号中包含表示对恒温槽设定的温度是常温、高温、或低温的哪一个的信息。
图14是表示本实施方式的半导体装置24中的第一频率校正处理的流程的流程图。执行该第一频率校正处理的程序是在半导体装置24出厂时在输入了上述测量工作信号的定时执行的程序，并预先存储在控制部60所具有的存储单元中。
在步骤S301中，控制部60判定从输入测量工作信号起是否经过了规定时间（例如，数小时）。优选将该规定时间设为为了使半导体装置24的内部温度（LSI30的温度）与恒温槽的温度一致所需要的时间。
在步骤S301中判定为经过了规定时间的情况下，在步骤S303中，控制部60取得温度传感器58的测量值。再有，将温度传感器58的测量值储存在温度测量值寄存器71中。此外，温度传感器58已经通过试验确认了测定精度在预先确定的基准值以上，保障了通过温度传感器58能够高精度地进行温度测定。或者，使用温度传感器58的测量值来进行校正也可。
在步骤S305中，控制部60进行导出振荡器28的振荡频率的误差的频率误差导出处理。图15是表示本实施方式的频率误差导出处理的流程的流程图。此外，图16是本实施方式的频率误差导出处理中的时间图，（a）是表示计数开始时的图，（b）是表示计数停止时的图。
在步骤S401中，控制部60对测定计数器81输出校正工作信号。输入了校正工作信号的测定计数器81在步骤S403中开始工作，开始振荡器28的时钟信号的时钟值的计数，并且对基准计数器82输出开始信号。
接收了开始信号的基准计数器82在步骤S405中开始基准信号振荡器80的时钟信号的时钟值的计数。即，如图16（a）所示，当校正工作信号开启（on）时，测定计数器81开始计数，并且，基准计数器82也与测定计数器81同步地开始计数。
在步骤S407中，测定计数器81判定测定计数器的计数值是否在预先确定的规定值（在本实施方式中是相当于1秒的32.768）以上。在步骤S407中为不在规定值以上的情况下，测定计数器81仍继续计数。
在步骤S407中判定为在规定值以上的情况下，在步骤S409中，测定计数器81停止计数，并且对基准计数器82输出停止信号。
接收了停止信号的基准计数器82在步骤S411中停止计数。即，如图16（b）所示，当校正工作信号关闭（off）时，测定计数器81停止计数，并且基准计数器82也与测定计数器81同步地停止计数。
在步骤S413中，控制部60取得基准计数器82的计数值。
在步骤S415中，控制部60根据在步骤S413中取得的基准计数器82的计数值，导出振荡器28的振荡频率的误差。即，控制部60通过将在振荡器28的测定时钟信号中在同一时间内得到的计数值（即32，768）与能够比振荡器28高精度地进行计时的基准信号振荡器80的基准时钟信号的计数值进行比较，从而导出振荡器28的振荡频率的误差。
例如，由于基准信号振荡器80的振荡频率是10MHz，所以若基准计数器82的计数值是“10000000（十进制）”，则能够推测出能够利用振荡器28正确地对1秒进行计时，振荡频率的误差为0不需要进行校正，将振荡频率的误差（频率校正值）设为0。另一方面，例如，若基准计数器82的计数值为“10000002（十进制）”，则能够推测出振荡器28的振荡频率仅变慢0.2ppm，需要以使振荡器28的振荡频率变快该误差的量即0.2ppm的方式进行校正，将振荡频率的误差（频率校正值）设为+0.2ppm。此外，例如，若基准计数器82的值为“9999990（十进制）”，则振荡器28的振荡频率仅变快1.0ppm，因此需要使振荡器28的振荡频率变慢该误差的量即1.0ppm，将振荡频率的误差（频率校正值）设为-1.0ppm。
在步骤S417中，控制部60停止对测定计数器81的校正工作信号的输出，结束频率误差导出处理程序。此外，当停止校正工作信号的输入时，测定计数器81和基准计数器82停止工作。
在步骤S307中，控制部60在对恒温槽设定的温度为常温的情况下，将在步骤S303中取得的温度的测量值和在步骤S415中导出的频率误差储存在常温寄存器73中，控制部60在对恒温槽设定的温度为高温的情况下，将在步骤S303中取得的温度的测量值和在步骤S415中导出的频率误差储存在高温寄存器74中，控制部60在对恒温槽设定的温度为低温的情况下，将在步骤S303中取得的温度的测量值和在步骤S415中导出的频率误差储存在低温寄存器72中，结束第一频率校正处理程序。
用户在槽内的温度被设定为常温的恒温槽的内部配置有半导体装置24的状态之外，分别在槽内的温度被设定为高温的基准温度的恒温槽的内部配置有半导体装置24的状态下、以及在槽内的温度被设定为低温的基准温度的恒温槽的内部配置有半导体装置24的状态下，对半导体装置24进行上述步骤S301至S309的处理。由此，在常温寄存器73、高温寄存器74、低温寄存器72中分别储存温度传感器58的温度的测量值和振荡器28的振荡频率的误差。
本实施方式的半导体装置24在进行了上述的处理之后出厂，在出厂后的预先确定的定时，使用在频率校正寄存器75中储存的表示频率校正值的数据，基于上述的（1）式对振荡器28的振荡频率进行校正。再有，第二实施方式中的二次温度系数a和顶点误差b根据在各温度下导出的频率误差而决定。再有，根据在比要决定的温度高的温度的寄存器和低的温度的寄存器中储存的振荡频率的误差值的差分，利用直线逼近来求取频率误差也可。而且，在系统复位时、定期地、或者根据经由引线38的规定信号的输入、或者在使用上述（1）式对振荡器28的振荡频率进行校正时，进行后面叙述的第二频率校正处理。
用户向半导体装置24输入例如用于使频率校正值的导出开始的导出工作信号，由此使半导体装置24执行第二频率校正处理。此时，用户例如通过在半导体装置24的引线38连接输出该测量工作信号的设备，从而使该导出工作信号输入。
图17是表示本实施方式的半导体装置24中的第二频率校正处理的流程的流程图。执行该第二频率校正处理的程序是在输入了上述测量工作信号的定时执行的程序，并预先存储在控制部60所具有的存储单元中。
在步骤S503中，控制部60通过温度传感器58测量当前的环境温度，并取得该测量值。再有，将温度传感器58的测量值储存在温度测量值寄存器71中。
在步骤S505中，控制部60判定在步骤S503中取得的温度是否与在恒温槽中测量出的温度（例如在步骤S303中取得的温度）不同。再有，在不需要该判定的情况下，在进行了步骤S503的处理之后，不进行该步骤S505的处理，而转移到步骤S507也可。
在步骤S505中判定为温度没有不同的情况下，控制部60判断为不需要变更频率校正值，结束第二频率校正处理。
在步骤S505中判定为温度不同的情况下，控制部60在步骤S507中进行与上述的步骤S305同样的处理，由此导出频率误差。此外，在步骤S507中，控制部60通过将在寄存器部70的各寄存器中存储的数据代入到上述的（1）式中，从而导出二次温度系数a和顶点误差b。
在步骤S511中，控制部60将频率校正值储存在频率校正寄存器75中。此时，在步骤S505中判定为温度没有不同的情况下，使用在低温寄存器72、常温寄存器73以及高温寄存器74中储存的温度以及频率误差来导出频率校正值并进行储存。另一方面，在步骤S505中判定为温度不同的情况下，使用在步骤S507中导出的频率误差来导出频率校正值并进行储存。
而且，在半导体装置24中，分频电路53基于在该频率校正寄存器75中储存的频率校正值来对从振荡电路输入的信号进行校正，由此进行振荡器28的振荡频率的校正。
如上所述，根据第二实施方式的半导体装置24，通过测定在实际温度下的频率误差，从而即使由于振荡器28的制造偏差导致频率误差因温度而不同，也能够总是稳定地刻画计时。
此外，根据第二实施方式的半导体装置24，通过在半导体装置24的LSI30A的内部内置时间校正电路，从而即使从外部供给的时钟信号的频率精度低，也能够高精度地进行时间测定。
此外，根据第二实施方式的半导体装置24，通过将由内置振荡器28而产生的空闲端子置换为其它功能（例如串行通信或I2C的追加等），从而即使端子数被限制，也能够实现高功能化。
再有，虽然在本实施方式中，使用基准信号振荡器80、测定计数器81以及基准计数器82来导出振荡器28的振荡频率的误差，但是误差的导出方法并不限定于此，也可以通过将由振荡电路51输出的从oscout端子输出的时钟信号的规定时间（在本实施方式中是1秒（32，768CLK））的计时与用其它方法正确进行计时后的该规定时间相比较，从而测定利用振荡器28该规定时间的计时实际花费了多长时间。
此外，在对第二实施方式的半导体装置24中的振荡器28的振荡频率的误差进行校正之后，也可以根据需要，进行考虑了第一实施方式的半导体装置24中的温度传感器58的测定误差的校正。
图18和图19是表示本实施方式的半导体装置24的LSI30A的电气结构的其它例子的框图。
如图18所示，半导体装置24具备输出端子84，将由控制部60导出的振荡器28的振荡频率的误差（频率校正值）经由输出端子84输出到半导体装置24的外部也可。由此，能够实施用于发现基准时钟发生装置的特性劣化等的定期校正。
此外，如图19所示，在半导体装置24的LSI30A中，在测定计数器81连接成为校正的基准的高精度的时钟发生电路85也可。在该情况下，在上述的步骤S413中，控制部60取得测定计数器81的计数值以及基准计数器82的计数值，并对测定计数器81的计数值和基准计数器82的计数值进行比较。例如，当将测定计数器81的时钟信号的频率设为10MHz，将与基准计数器82连接的时钟发生电路85的频率设为10MHz时，若具有基准信号振荡器80的时钟发生装置和与基准计数器82连接的时钟发生电路85产生同一频率的时钟信号，则测定计数器81的计数值和基准计数器82的计数值为同一值，但在基准信号振荡器80的特性变化的情况下，测定计数器81的计数值和基准计数器82的计数值产生差。在测定计数器81的计数值和基准计数器82的计数值产生差的情况下，由控制部60判断该差是否在预先确定的容许误差范围内，并将判断结果输出至输出端子84。由此，能够实施用于发现具备基准信号振荡器80的时钟发生装置的特性劣化等的定期校正。
此外，如图19所示，即使在半导体装置24的LSI30A内置有时钟发生电路85的情况下，也可以在LSI30A的内部连接选择性地输入从振荡电路51输出的时钟信号和从时钟发生电路85输出的时钟信号的任一个并向测定计数器81输出的选择器86。在图19所示的半导体装置24中，通过连接选择器86，从而能够与图18所示的半导体装置24同样地发挥作用。
（第三实施方式）
接着，针对本发明的第三实施方式的半导体装置200进行说明。再有，针对与第一实施方式相同的结构标注相同的附图标记，省略说明。如图20和图21所示，在构成本实施方式的半导体装置200的引线框202的表面的振荡器装载用梁206经由粘接剂装载有振荡器28，在引线框202的背面的下垫板202A经由粘接剂装载有LSI30。
在此，比下垫板202A的中央部向左侧错开地装载LSI30，并与在下垫板202A形成的开口部202C不重叠。因此，LSI30的整个面与下垫板202A粘接。
在下垫板202A的第一面固定振荡器28，在与第一面相反侧的第二面固定LSI30，用接合线52连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34、以及用接合线52连接LSI30的电极焊盘50和内引线38A来构成半导体装置200，该顺序与实施方式1的半导体装置24同样地，如图6（a）～（e）所示。用模塑树脂32密封半导体装置200的顺序也同样地如图7（a）～（d）所示。
在本实施方式的半导体装置200中，与第一实施方式的半导体装置24相比，能够提高LSI30的粘接强度。此外，由于振荡器28的外部电极34的整个面露出，所以能够容易用接合线52连接振荡器用电极焊盘54和外部电极34。
（第四实施方式）
接着，针对本发明的第四实施方式的半导体装置300进行说明。再有，针对与第一实施方式相同的结构标注相同的附图标记，省略说明。如图22和图23所示，构成本实施方式的半导体装置300的引线框302为用支承梁302C以及振荡器装载梁302D架设有圆形的下垫板302A和在下垫板302A的外周侧设置的外框部302B的形状。
下垫板302A位于引线框302的中央部，比装载于下垫板302A的背面的LSI30小。支承梁302C向下垫板302A的上下、以及左侧延伸，振荡器装载梁302D向下垫板302A的右侧延伸。此外，振荡器装载梁302D以比支承梁302C宽度宽的方式形成，并且，振荡器装载梁302D的宽度以比振荡器28的外部电极34间的距离窄的方式形成，并经由粘接剂装载有振荡器28。
在下垫板302A的第一面固定振荡器28，在与第一面相反侧的第二面固定LSI30，用接合线52连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34、以及用接合线52连接LSI30的电极焊盘50和引线38来构成半导体装置300，该顺序与实施方式1的半导体装置24同样地，如图6（a）～（e）所示。用模塑树脂32密封半导体装置300的顺序也同样地如图7（a）～（d）所示。
在本实施方式的半导体装置300中，将下垫板302A尽可能形成得小，并对下垫板302A的外侧进行冲裁，因此与第一实施方式的半导体装置24相比，能够削减引线框302所花费的材料费。
此外，通过使下垫板302A变小，从而与第一实施方式相比，模塑树脂32和LSI30的接触面积变大。在此，由于LSI30和模塑树脂32的粘接力大于LSI30和下垫板302A的粘接力，所以与模塑树脂32和LSI30的接触面积变大相应地，LSI30难以剥离。特别是，在通过回流焊（reflow）等将半导体装置300安装于基板时，对半导体装置300进行加热，因此可能使下垫板302A和模塑树脂32的紧贴力下降，但是，通过使下垫板302A变小，使模塑树脂32和LSI30的接触面积变大，从而在加热时也能够确保紧贴力。
进而，由于在外框部302B的内侧呈十字形状（格子状）地配置支承梁302C以及振荡器装载梁302D，并将振荡器28与振荡器装载梁302D垂直交叉地进行装载，所以能够抑制支承梁302C和振荡器28的外部电极34接触而短路。再有，除去支承下垫板302A的支承梁302C而采用悬臂，仅用振荡器装载梁302D来连结外框部302B和下垫板302A也可。
（第五实施方式）
接着，针对本发明的第五实施方式的半导体装置400进行说明。再有，针对与第一实施方式相同的结构标注相同的附图标记，省略说明。如图24以及图25所示，在本实施方式的引线框402的位于中央部的下垫板402A设置有阶梯差部404。阶梯差部404在下垫板402A的上下方向上延伸，如图25所示，从左朝向右向上方倾斜。因此，下垫板402A以阶梯差部404为界，分为位于下方的第一装载面402B和位于上方的第二装载面402C。
第一装载面402B和第二装载面402C在引线框402的背面连续地设置，并与内引线408A平行地形成。此外，在第一装载面402B经由粘接剂装载有LSI30，在LSI30的下表面设置的电极焊盘50和内引线408A利用接合线412进行电连接。
在第二装载面402C经由粘接剂装载有振荡器28。在此，第二装载面402C与第一装载面402B相比，位于在上方相差集成电路30和振荡器28的厚度的差分的位置，LSI30的下表面和振荡器28的下表面为相同的高度。
如图25所示，连接电极焊盘50和内引线408A的接合线412以跨过连接振荡器用电极焊盘54和外部电极34的接合线412的方式形成。即，为了防止接合线412短路，连接振荡器用电极焊盘54和外部电极34的接合线412的顶点以比连接电极焊盘50和内引线408A的接合线412的顶点低的方式形成。
<制造顺序>
以下，针对半导体装置400的制造顺序进行说明。
首先，如图26（a）所示，将引线框402以内引线408A位于上方、下垫板402A位于下方的方式载置于接合装置1的载置台2。再有，在载置台2形成有用于保持下垫板402A中的形成有第二装载面402C的部分的阶梯差8。在该状态下，第一装载面402B和第二装载面402C都朝向上方。此外，振荡器28在将外部电极34朝向上方的状态下被封入到带上的封装件29中并输送而来。再有，在引线框402预先通过冲压加工等形成阶梯差部404。
接着，如图26（b）所示，对封装件29进行开封，用拣选机4取出振荡器28，如图26（c）所示，以振荡器28的外部电极34朝向上方的方式在下垫板402A的第一装载面402B配置振荡器28，并用粘接剂固定于第一装载面402B。再有，在将振荡器28以外部电极34朝向下方的状态封入到封装件29时，优选作为拣选机4使用带旋转机构的拣选机，在用拣选机4取出振荡器28之后，用旋转机构使振荡器28上下翻转，将外部电极34朝向上方之后载置于下垫板26A的第一面。
在将振荡器28固定于第一装载面402B后，如图26（d）所示，在下垫板402A的第二装载面402C以电极焊盘50和振荡器用电极焊盘54朝向上方的方式用粘接剂固定LSI30。再有，由于第二装载面402C以在平面视图中与第一装载面402B不重叠的方式形成，所以LSI30也以在平面视图中与振荡器28不重叠的方式进行固定。此外，LSI30和振荡器28被固定于下垫板402A中的同一侧的面。
在将LSI30固定于第二装载面402C后，如图26（e）所示，用接合线412连接LSI30的电极焊盘50和引线框402的内引线408A，并且用接合线412连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34。
接着，针对用模塑树脂32密封半导体装置400的顺序进行说明。
如图27（a）所示，将半导体装置400在从图26（e）所示的状态起进行上下翻转后的状态下固定于金属模5的空腔6内部。此时，优选以如下方式配置半导体装置400：半导体装置400中的装载有LSI30的一侧比装载有振荡器28的一侧位于金属模5中的注入模塑树脂32的注入口7的附近，并且，下垫板402A中的装载有LSI30的一侧的部分位于空腔6中的高度方向中心附近。此外，半导体装置400以外引线408B向金属模5的外侧突出的方式进行配置。
在将半导体装置400固定于空腔6内部后，如图27（b）中以箭头a所示出的那样，从注入口7向空腔6内部注入模塑树脂32。
如图27（c）所示，从注入口7注入的模塑树脂32在引线框402（下垫板402A）中的固定有LSI30的部分，均等地流入到引线框402的上方和下方。
可是，在引线框402（下垫板402A），在板厚方向形成阶梯差部404，在下垫板402A中的固定有振荡器28的部分以阶梯差部404为界，相对于固定有LSI30的部分向图27（a）～（d）中的上方弯曲。
因此，如图27（d）中以箭头c所示出的那样，在下垫板402A的固定有振荡器28的部分，下垫板402A下方的流速低于下垫板402A上方的流速。由此，在下垫板402A的上述部分，模塑树脂被优先填充到下方，因此引线框402（下垫板402A）被注入的模塑树脂32从下方支承。
在引线框402的两侧被模塑树脂32充满后，对金属模5进行加热使模塑树脂32固化。
在本实施方式的半导体装置400中，由于振荡器28和LSI30装载于引线框402的背面，所以在装载振荡器28和LSI30时，不需要使引线框402翻转。由此，与第一实施方式相比，能够提高半导体装置400的生产效率。
此外，当将形成有接合线412的面作为上表面时，由于第二装载面402C比第一装载面402B位于下方，所以在跨过振荡器28用接合线412连接LSI30的电极焊盘50和内引线408A时，振荡器28不会成为接合线412的阻碍。
再有，虽然在本实施方式中，将第一装载面402B和第二装载面402C设置在引线框402的背面，但并不限于此，设置在引线框402的表面也可。在该情况下，通过将形成有接合线412的面作为上表面，将第二装载面402C形成在比第一装载面402B下方，从而也能够使振荡器28不会成为接合线412的阻碍。
此外，虽然在本实施方式中，第二装载面402C相对于第一装载面402B设置在上方仅相差LSI30和振荡器28的厚度的差分的位置，但并不限于此，只要阶梯差达到不会成为接合线412的阻碍的程度即可，振荡器28的下表面比LSI30的下表面向下方突出也可。
（第六实施方式）
接着，针对本发明的第六实施方式的半导体装置500进行说明。再有，针对与第一实施方式相同的结构标注相同的附图标记，省略说明。如图28以及图29所示，在本实施方式的引线框502的位于中央部的下垫板502A，与第五实施方式同样地形成有阶梯差部504。如图29所示，阶梯差部504从左朝向右向上方倾斜，下垫板502A以阶梯差部504为界，分为位于下方的第一装载面502B和位于上方的第二装载面502C。
第一装载面502B和第二装载面502C都在引线框502的背面连续地设置，并与内引线508A平行。此外，在第一装载面502B经由粘接剂装载有LSI30，在第二装载面502C经由粘接剂装载有振荡器28。在此，如图28所示，LSI30位于引线框502的中央部，LSI30的右端部覆盖振荡器28的一部分。即，在平面视图中进行投影时，振荡器28和LSI30以重叠的方式进行配置。
在下垫板502A的第一装载面502B固定振荡器28，在第二装载面502C固定LSI30，用接合线512连接LSI30的振荡器用电极焊盘54和振荡器28的外部电极34、以及用接合线512连接LSI30的电极焊盘50和引线38来构成半导体装置500，该顺序与实施方式5的半导体装置400同样地，如图26（a）～（e）所示。此外，用模塑树脂32密封半导体装置500的顺序也同样地如图27（a）～（d）所示。
在本实施方式的半导体装置500中，由于LSI30装载于引线框502的中央部，所以能够在LSI30的各边使LSI30的电极焊盘50和内引线508A的距离固定。由此，能够容易地进行引线接合。关于其它作用，与第五实施方式是同样的。
以上针对本发明的第一～第六实施方式进行了说明，但本发明并不被这样的实施方式所限定，显然，也可以组合第一～第六实施方式来使用，在不脱离本发明的主旨的范围内，能够以各种方式来实施。例如，作为振荡器28，使用内置有振荡电路51的振荡器也可。此外，图2的开口部26C也可以是狭缝状的孔。
附图标记的说明：
1 接合装置；
2 载置台；
5 金属模；
6 空腔；
10 电度表；
22 电量测量电路（测量单元）；
24 半导体装置；
26 引线框；
26C 开口部；
28 振荡器；
30 LSI（集成电路）；
34 外部电极（振荡器的端子）；
50 电极焊盘（集成电路的端子）；
51 振荡电路；
52 接合线；
54 振荡器用电极焊盘（集成电路的端子）；
55 数字电路部；
58 温度传感器；
60 控制部；
70 寄存器部；
80 基准信号振荡器；
81 测定计数器；
82 基准计数器；
85 时钟发生电路；
86 选择器；
200 半导体装置；
202 引线框；
202C 开口部；
300 半导体装置；
302 引线框；
400 半导体装置；
402 引线框；
402B 第一装载面；
402C 第二装载面；
412 接合线；
500 半导体装置；
502 引线框；
502B 第一装载面；
502C 第二装载面；
512 接合线。

Claims (7)

1.一种半导体装置，其中，具有：
引线框，在周围形成有第一端子；
第一装载面，设置于所述引线框，装载有用第一接合线与所述第一端子连接的集成电路；以及
第二装载面，与所述第一装载面连续地设置于所述引线框，装载有用第二接合线与所述集成电路连接的振荡器，
所述第一接合线以跨过所述振荡器的方式形成且以跨过所述第二接合线的方式形成。
2.一种半导体装置，其中，具有：
引线框，在周围形成有第一端子；
第一装载面，设置于所述引线框，装载有用第一接合线与所述第一端子连接的集成电路；以及
第二装载面，在将形成有所述第一接合线的面设为上表面时，比所述第一装载面位于下方，与所述第一装载面连续地设置于所述引线框，装载有用第二接合线与所述集成电路连接的振荡器，
所述第一接合线以跨过所述振荡器的方式形成且以跨过所述第二接合线的方式形成。
3.根据权利要求2所述的半导体装置，其中，所述第二装载面相对于所述第一装载面设置在下方至少相差所述集成电路和所述振荡器的厚度的差分的位置。
4.根据权利要求2所述的半导体装置，其中，所述集成电路装载在所述引线框的中央部，在平面视图中进行投影时，所述振荡器和所述集成电路以所述振荡器的第二端子露出的方式重叠。
5.根据权利要求1～4的任一项所述的半导体装置，其中，在将形成有所述第一接合线的面设为上表面时，所述第一端子比所述振荡器配置在上方。
6.根据权利要求1～4的任一项所述的半导体装置，其中，在所述集成电路内置有温度传感器，用树脂将所述振荡器和所述集成电路密封。
7.一种测量设备，其中，具有：
权利要求1～4的任一项所述的半导体装置；以及
测量单元，根据从所述半导体装置输出的信号来对累计电量进行测量。
CN201310150077.2A 2012-04-27 2013-04-26 半导体装置以及测量设备 Active CN103378804B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2012104074A JP6116817B2 (ja) 2012-04-27 2012-04-27 樹脂封止方法および半導体装置の製造方法
JP2012-104176 2012-04-27
JP2012-104073 2012-04-27
JP2012104073A JP6085421B2 (ja) 2012-04-27 2012-04-27 半導体装置の製造方法
JP2012104182A JP5985877B2 (ja) 2012-04-27 2012-04-27 半導体装置及び計測機器
JP2012-104074 2012-04-27
JP2012104176A JP5281175B1 (ja) 2012-04-27 2012-04-27 半導体装置及び計測機器
JP2012-104182 2012-04-27

Publications (2)

Publication Number Publication Date
CN103378804A CN103378804A (zh) 2013-10-30
CN103378804B true CN103378804B (zh) 2017-09-01

Family

ID=49463450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150077.2A Active CN103378804B (zh) 2012-04-27 2013-04-26 半导体装置以及测量设备

Country Status (2)

Country Link
US (4) US9230890B2 (zh)
CN (1) CN103378804B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230890B2 (en) * 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP6741416B2 (ja) * 2015-12-03 2020-08-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
US11536745B2 (en) * 2020-03-18 2022-12-27 Landis+Gyr Innovations, Inc. Electric meter installation issue detection based on orientation change

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174599A (zh) * 2006-10-30 2008-05-07 松下电器产业株式会社 半导体器件和半导体器件的制造方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5298472A (en) 1976-02-16 1977-08-18 Hitachi Ltd Lead frame for resin molding
JPS6359325U (zh) 1986-10-06 1988-04-20
JP2541532B2 (ja) 1987-01-16 1996-10-09 株式会社日立製作所 半導体モジュ―ル
JPH01135214A (ja) 1987-11-20 1989-05-26 Matsushima Kogyo Co Ltd 圧電発振器
CN2042597U (zh) 1988-05-11 1989-08-09 中国测试技术研究院 分时电度表
JPH024312U (zh) 1988-06-20 1990-01-11
JPH02211705A (ja) 1989-02-10 1990-08-23 Nippon Dempa Kogyo Co Ltd 圧電発振器
JPH03231160A (ja) 1990-02-07 1991-10-15 Fuji Electric Co Ltd 電子式電力量計
JPH05109798A (ja) 1991-10-15 1993-04-30 Rohm Co Ltd 電子部品におけるモールド部の成形方法
JP3079786B2 (ja) 1991-10-21 2000-08-21 セイコーエプソン株式会社 圧電発振器、及びこれを用いたリアルタイムクロック、ｐｌｌ発振器
US5386141A (en) * 1992-03-31 1995-01-31 Vlsi Technology, Inc. Leadframe having one or more power/ground planes without vias
JPH05326845A (ja) 1992-05-20 1993-12-10 Nec Corp 半導体集積回路装置
JPH065771A (ja) 1992-06-17 1994-01-14 Shinko Electric Ind Co Ltd 多層リードフレーム及び半導体装置
US5912592A (en) 1994-07-04 1999-06-15 Seiko Epson Corporation Piezoelectric oscillator
JPH08236683A (ja) 1995-02-28 1996-09-13 Nec Corp リードフレーム
WO1996039715A1 (en) 1995-06-06 1996-12-12 Ics Technologies, Inc. Integrated circuit package leadframe
JP2621828B2 (ja) 1995-06-26 1997-06-18 セイコーエプソン株式会社 圧電発振器
JPH09148492A (ja) 1995-11-17 1997-06-06 Murata Mfg Co Ltd 電子部品パッケージ装置
US6229249B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Surface-mount type crystal oscillator
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP4000743B2 (ja) * 2000-03-13 2007-10-31 株式会社デンソー 電子部品の実装方法
JP2002050646A (ja) 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002124829A (ja) * 2000-10-12 2002-04-26 Murata Mfg Co Ltd 発振器およびそれを用いた電子装置
JP2003084008A (ja) 2001-09-10 2003-03-19 Mitsubishi Electric Corp 半導体デバイス
JP2003112335A (ja) 2001-10-02 2003-04-15 Sony Corp 樹脂封止型成形部品の製造方法および樹脂封止型成形部品
JP2003163325A (ja) 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法
JP2004047811A (ja) 2002-07-12 2004-02-12 Fujitsu Ltd 受動素子内蔵半導体装置
JP2004165429A (ja) 2002-11-13 2004-06-10 Sony Corp 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
JP3918794B2 (ja) * 2002-12-10 2007-05-23 セイコーエプソン株式会社 圧電発振器およびその製造方法並びに電子機器
JP4222020B2 (ja) * 2002-12-17 2009-02-12 セイコーエプソン株式会社 圧電発振器
JP4385607B2 (ja) * 2003-01-29 2009-12-16 セイコーエプソン株式会社 表面弾性波素子、周波数フィルタ、発振器、電子回路並びに電子機器
JP4314999B2 (ja) 2003-03-13 2009-08-19 セイコーエプソン株式会社 圧電発振器及び圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP3783235B2 (ja) * 2003-06-16 2006-06-07 セイコーエプソン株式会社 圧電発振器とその製造方法ならびに圧電発振器を利用した携帯電話装置および圧電発振器を利用した電子機器
JP2005151537A (ja) 2003-10-24 2005-06-09 Seiko Epson Corp 圧電発振器および電子機器並びに圧電発振器の製造方法
US7710002B2 (en) * 2006-06-21 2010-05-04 Epson Toyocom Corporation Piezoelectric resonator for oscillator and surface mount type piezoelectric oscillator
JP4238779B2 (ja) 2004-05-28 2009-03-18 セイコーエプソン株式会社 圧電発振器および電子機器
JP2006032774A (ja) 2004-07-20 2006-02-02 Denso Corp 電子装置
JP2006080180A (ja) 2004-09-08 2006-03-23 Seiko Epson Corp 電子部品、圧電発振器および電子機器
US7157836B2 (en) * 2004-10-19 2007-01-02 Seiko Epson Corporation Piezoelectric device
JP2007027924A (ja) 2005-07-13 2007-02-01 Seiko Epson Corp 圧電デバイスおよびリードフレーム
JP2007074066A (ja) 2005-09-05 2007-03-22 Seiko Epson Corp 圧電デバイス
JP2007093232A (ja) 2005-09-27 2007-04-12 Seiko Epson Corp 電子デバイスの検査及び／又は調整方法、プローブピンの接触構造
JP2007097075A (ja) 2005-09-30 2007-04-12 Seiko Epson Corp 圧電発振器およびその製造方法
JP2007129121A (ja) 2005-11-07 2007-05-24 Nec Electronics Corp 半導体チップ組立判定装置
JP2007157958A (ja) 2005-12-05 2007-06-21 Denso Corp 電子装置
JP4814639B2 (ja) 2006-01-24 2011-11-16 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP2007234994A (ja) 2006-03-02 2007-09-13 Epson Toyocom Corp 電子部品モジュールおよびリードフレーム
JP4742938B2 (ja) * 2006-03-29 2011-08-10 エプソントヨコム株式会社 圧電デバイス及びその製造方法
JP2006245618A (ja) 2006-06-14 2006-09-14 Fujitsu Ltd 受動素子内蔵半導体装置
JP2008035383A (ja) 2006-07-31 2008-02-14 Epson Toyocom Corp 圧電デバイスおよび圧電デバイスの製造方法
JP2008219348A (ja) 2007-03-02 2008-09-18 Epson Toyocom Corp 圧電デバイスの製造方法および圧電デバイス
JP2008259004A (ja) 2007-04-06 2008-10-23 Epson Toyocom Corp 圧電デバイスおよびその製造方法
JP2009213061A (ja) 2008-03-06 2009-09-17 Epson Toyocom Corp 発振器および電子機器
JP2010103380A (ja) 2008-10-27 2010-05-06 Panasonic Corp 半導体装置
KR101737053B1 (ko) * 2010-12-31 2017-05-18 삼성전자주식회사 반도체 패키지
US8680932B2 (en) * 2011-02-07 2014-03-25 Nihon Dempa Kogyo Co., Ltd Oscillator
CN102157500A (zh) 2011-03-04 2011-08-17 南通富士通微电子股份有限公司 半导体封装
JP5747574B2 (ja) * 2011-03-11 2015-07-15 セイコーエプソン株式会社 圧電デバイス及び電子機器
JP5375891B2 (ja) 2011-08-01 2013-12-25 富士通セミコンダクター株式会社 半導体装置
JP5952074B2 (ja) * 2012-04-27 2016-07-13 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
US9230890B2 (en) * 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP6017901B2 (ja) * 2012-09-14 2016-11-02 ラピスセミコンダクタ株式会社 半導体装置および計測装置
JP6798780B2 (ja) 2015-01-28 2020-12-09 Ntn株式会社 円すいころ軸受
JP6276338B2 (ja) 2016-07-25 2018-02-07 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174599A (zh) * 2006-10-30 2008-05-07 松下电器产业株式会社 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
CN103378804A (zh) 2013-10-30
US20190190449A1 (en) 2019-06-20
US20180006604A1 (en) 2018-01-04
US10243515B2 (en) 2019-03-26
US9787250B2 (en) 2017-10-10
US9230890B2 (en) 2016-01-05
US20160118938A1 (en) 2016-04-28
US10622944B2 (en) 2020-04-14
US20130285224A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
CN103376356B (zh) 半导体装置、测量设备以及校正方法
CN103378803B (zh) 半导体装置以及测量设备
CN103378804B (zh) 半导体装置以及测量设备
CN103378802A (zh) 半导体装置以及测量设备
JP7346627B2 (ja) 半導体装置の製造方法
JP7583133B2 (ja) 半導体装置の製造方法
JP6772321B2 (ja) 半導体装置の製造方法
JP6346227B2 (ja) 半導体装置及び計測機器
JP6116817B2 (ja) 樹脂封止方法および半導体装置の製造方法
JP2017147449A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant