JPH065771A - 多層リードフレーム及び半導体装置 - Google Patents
多層リードフレーム及び半導体装置Info
- Publication number
- JPH065771A JPH065771A JP4183040A JP18304092A JPH065771A JP H065771 A JPH065771 A JP H065771A JP 4183040 A JP4183040 A JP 4183040A JP 18304092 A JP18304092 A JP 18304092A JP H065771 A JPH065771 A JP H065771A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead frame
- decoupling capacitor
- ground
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 高速信号に対する電気的特性にすぐれるとと
もに、製造も容易な多層リードフレームを得ること、及
び高速特性のすぐれた半導体装置を得ること。 【構成】 接地層もしくは電源層として用いる板体状に
形成した第１の層１０と、該第１の層に積層する電源層
もしくは接地層として用いる枠体状に形成した第２の層
１２と、該第２の層に積層する信号層１４を有する多層
リードフレームにおいて、前記第１の層１０上で、該第
１の層に対する前記第２の層１２の接合範囲外の部位
に、所要の電気容量値を有する誘電体部１８ａを備えた
デカップリングコンデンサー１８を、該第１の層１０と
電気的に接続して設置したことを特徴とする。
もに、製造も容易な多層リードフレームを得ること、及
び高速特性のすぐれた半導体装置を得ること。 【構成】 接地層もしくは電源層として用いる板体状に
形成した第１の層１０と、該第１の層に積層する電源層
もしくは接地層として用いる枠体状に形成した第２の層
１２と、該第２の層に積層する信号層１４を有する多層
リードフレームにおいて、前記第１の層１０上で、該第
１の層に対する前記第２の層１２の接合範囲外の部位
に、所要の電気容量値を有する誘電体部１８ａを備えた
デカップリングコンデンサー１８を、該第１の層１０と
電気的に接続して設置したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は多層リードフレームおよ
び半導体装置に関する。
び半導体装置に関する。
【０００２】
【従来の技術】多層リードフレームは信号層、電源層、
接地層等の複数の層を、層間にポリイミド等の電気的絶
縁層を挟んで積層したものである。この多層リードフレ
ームでは電源層、接地層をプレーン状に形成するが、こ
れによって電源層や接地層の自己インダクタンスを小さ
くすることができ、また特定のリードに電流が集中する
ことを避けることができて、電流の変動によるノイズを
減少させる効果がある。これによって、多層リードフレ
ームを用いた半導体装置では数十MHz といった高速素子
の搭載が可能となっている。
接地層等の複数の層を、層間にポリイミド等の電気的絶
縁層を挟んで積層したものである。この多層リードフレ
ームでは電源層、接地層をプレーン状に形成するが、こ
れによって電源層や接地層の自己インダクタンスを小さ
くすることができ、また特定のリードに電流が集中する
ことを避けることができて、電流の変動によるノイズを
減少させる効果がある。これによって、多層リードフレ
ームを用いた半導体装置では数十MHz といった高速素子
の搭載が可能となっている。
【０００３】しかしながら、100MHz以上のような高速素
子を搭載する場合には、電位変動によるノイズの影響が
さらに大きくあらわれてくるから、一層ノイズを減少さ
せるようにしなければならない。このため、電源リード
と接地リードとの間にデカップリングコンデンサーを入
れることがなされている。デカップリングコンデンサー
を設ける場合、従来は半導体装置の外部の回路内に設け
ることがなされているが、半導体チップとデカップリン
グコンデンサーとの結線距離が長くなると自己インダク
タンスが大きくなるから、半導体チップに接近させて配
置するのが有効である。
子を搭載する場合には、電位変動によるノイズの影響が
さらに大きくあらわれてくるから、一層ノイズを減少さ
せるようにしなければならない。このため、電源リード
と接地リードとの間にデカップリングコンデンサーを入
れることがなされている。デカップリングコンデンサー
を設ける場合、従来は半導体装置の外部の回路内に設け
ることがなされているが、半導体チップとデカップリン
グコンデンサーとの結線距離が長くなると自己インダク
タンスが大きくなるから、半導体チップに接近させて配
置するのが有効である。
【０００４】多層リードフレームは電源層等を積層して
形成するから、層間に高誘電率の物質を挟むことによっ
てデカップリングコンデンサーとして機能させることが
可能である。本出願人は先にこの層間にデカップリング
コンデンサーを配置した多層リードフレームについて提
案している（特願平3-350212号) 。デカップリングコン
デンサーを組み込んだ多層リードフレームは半導体チッ
プに接近させて半導体チップを搭載することができるか
ら、高速信号に対する電気的特性を効果的に改善するこ
とが可能である。
形成するから、層間に高誘電率の物質を挟むことによっ
てデカップリングコンデンサーとして機能させることが
可能である。本出願人は先にこの層間にデカップリング
コンデンサーを配置した多層リードフレームについて提
案している（特願平3-350212号) 。デカップリングコン
デンサーを組み込んだ多層リードフレームは半導体チッ
プに接近させて半導体チップを搭載することができるか
ら、高速信号に対する電気的特性を効果的に改善するこ
とが可能である。
【０００５】
【発明が解決しようとする課題】しかしながら、多層リ
ードフレームで層間に高誘電率体を形成することは、実
際の製造工程では容易ではない。たとえば、デカップリ
ングコンデンサーを形成する方法として層間を接合する
電気的絶縁体に高誘電率を有する物質を混入させて接合
する方法では、膜厚のばらつきによって電気容量が変動
することが生じるし、特定の誘電率を有するフィルムを
挟むような場合でも中間にフィルムを介在させて電源層
等を積層することは容易ではない。そこで、本発明は上
記問題点を解消すべくなされたものであり、その目的と
するところは、デカップリングコンデンサーを組み込ん
だ多層リードフレームとして容易に製造することがで
き、かつ高速信号に対する電気的特性にもすぐれた多層
リードフレームおよび半導体装置を提供しようとするも
のである。
ードフレームで層間に高誘電率体を形成することは、実
際の製造工程では容易ではない。たとえば、デカップリ
ングコンデンサーを形成する方法として層間を接合する
電気的絶縁体に高誘電率を有する物質を混入させて接合
する方法では、膜厚のばらつきによって電気容量が変動
することが生じるし、特定の誘電率を有するフィルムを
挟むような場合でも中間にフィルムを介在させて電源層
等を積層することは容易ではない。そこで、本発明は上
記問題点を解消すべくなされたものであり、その目的と
するところは、デカップリングコンデンサーを組み込ん
だ多層リードフレームとして容易に製造することがで
き、かつ高速信号に対する電気的特性にもすぐれた多層
リードフレームおよび半導体装置を提供しようとするも
のである。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、接地層もしくは
電源層として用いる板体状に形成した第１の層と、該第
１の層に積層する電源層もしくは接地層として用いる枠
体状に形成した第２の層と、該第２の層に積層する信号
層を有する多層リードフレームにおいて、前記第１の層
上で、該第１の層に対する前記第２の層の接合範囲外の
部位に、所要の電気容量値を有する誘電体部を備えたデ
カップリングコンデンサーを、該第１の層と電気的に接
続して設置したことを特徴とする。また、前記接合範囲
外で、かつ半導体チップの搭載範囲外の部位にデカップ
リングコンデンサーを設置したことを特徴とする。ま
た、前記接地層もしくは電源層として用いる板体状に形
成した第１の層と、該第１の層に積層する電源層もしく
は接地層として用いる枠体状に形成した第２の層と、該
第２の層に積層する信号層を有する多層リードフレーム
において、前記第２の層上で、前記信号層の前記第２の
層に対する接合範囲外の部位に、所要の電気容量値を有
する誘電体部を備えたデカップリングコンデンサーを、
該第２の層と電気的に接続して設置したことを特徴とす
る。また、前記接地層もしくは電源層として用いる板体
状に形成した第１の層に信号層を積層した多層リードフ
レームにおいて、前記第１の層上で、前記信号層の前記
第１の層に対する接合範囲外の部位に、所要の電気容量
値を有する誘電体部を備えたデカップリングコンデンサ
ーを、該第１の層と電気的に接続して設置したことを特
徴とする。また、前記デカップリングコンデンサーとし
ては、デカップリングコンデンサーが島状に分離して配
置されたもの、あるいは枠形状に形成されたもの、ある
いは接地層等の接合面上に、スパッタリング法等によっ
てじかに誘電体部を形成して成るもの、あるいは接地層
等の接合面上に、電気的絶縁性および接着機能を有する
絶縁シートに金属ビアを形成した接合用シートを用いて
接合されたものが効果的である。また、前記多層リード
フレームに半導体チップを搭載してなる半導体装置にお
いて、前記デカップリングコンデンサーを中継して半導
体チップと所要の接地層、電源層、信号層とをワイヤボ
ンディングによって電気的に接続することを特徴とす
る。
するため次の構成を備える。すなわち、接地層もしくは
電源層として用いる板体状に形成した第１の層と、該第
１の層に積層する電源層もしくは接地層として用いる枠
体状に形成した第２の層と、該第２の層に積層する信号
層を有する多層リードフレームにおいて、前記第１の層
上で、該第１の層に対する前記第２の層の接合範囲外の
部位に、所要の電気容量値を有する誘電体部を備えたデ
カップリングコンデンサーを、該第１の層と電気的に接
続して設置したことを特徴とする。また、前記接合範囲
外で、かつ半導体チップの搭載範囲外の部位にデカップ
リングコンデンサーを設置したことを特徴とする。ま
た、前記接地層もしくは電源層として用いる板体状に形
成した第１の層と、該第１の層に積層する電源層もしく
は接地層として用いる枠体状に形成した第２の層と、該
第２の層に積層する信号層を有する多層リードフレーム
において、前記第２の層上で、前記信号層の前記第２の
層に対する接合範囲外の部位に、所要の電気容量値を有
する誘電体部を備えたデカップリングコンデンサーを、
該第２の層と電気的に接続して設置したことを特徴とす
る。また、前記接地層もしくは電源層として用いる板体
状に形成した第１の層に信号層を積層した多層リードフ
レームにおいて、前記第１の層上で、前記信号層の前記
第１の層に対する接合範囲外の部位に、所要の電気容量
値を有する誘電体部を備えたデカップリングコンデンサ
ーを、該第１の層と電気的に接続して設置したことを特
徴とする。また、前記デカップリングコンデンサーとし
ては、デカップリングコンデンサーが島状に分離して配
置されたもの、あるいは枠形状に形成されたもの、ある
いは接地層等の接合面上に、スパッタリング法等によっ
てじかに誘電体部を形成して成るもの、あるいは接地層
等の接合面上に、電気的絶縁性および接着機能を有する
絶縁シートに金属ビアを形成した接合用シートを用いて
接合されたものが効果的である。また、前記多層リード
フレームに半導体チップを搭載してなる半導体装置にお
いて、前記デカップリングコンデンサーを中継して半導
体チップと所要の接地層、電源層、信号層とをワイヤボ
ンディングによって電気的に接続することを特徴とす
る。
【０００７】
【作用】接地層あるいは電源層上で半導体チップと電源
層等とを接合する際の中継位置にデカップリングコンデ
ンサーを配置することによって、ワイヤボンディングに
よって接地層と電源層との間にデカップリングコンデン
サーを回路的に挿入して接続することができる。これに
よって、高速信号に対する電気的特性のすぐれた多層リ
ードフレームを提供することができる。また、デカップ
リングコンデンサーは接地層と電源層を接合する接合範
囲外に設けるようにすることで、製造を容易にすること
ができる。
層等とを接合する際の中継位置にデカップリングコンデ
ンサーを配置することによって、ワイヤボンディングに
よって接地層と電源層との間にデカップリングコンデン
サーを回路的に挿入して接続することができる。これに
よって、高速信号に対する電気的特性のすぐれた多層リ
ードフレームを提供することができる。また、デカップ
リングコンデンサーは接地層と電源層を接合する接合範
囲外に設けるようにすることで、製造を容易にすること
ができる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係る多層リード
フレームの一実施例の構成を示す断面図である。同図で
１０は多層リードフレームの接地層、１２は電源層、１
４は信号層である。接地層１０は矩形の板体状に形成さ
れ、電源層１２は接地層１０と同じ外形サイズの枠体状
に形成される。接地層１０、電源層１２、信号層１４は
層間に電気的絶縁層１６を挟んで積層する。この実施例
では接地層１０が第１の層、電源層１２が第２の層、信
号層１４が第３の層である。接地層１０および電源層１
２の外縁にはそれぞれ接続片１０ａ、１２ａを延設し、
接続片１０ａは信号層１４の接地リードに抵抗溶接し、
接続片１２ａは信号層１４の電源リードに抵抗溶接す
る。これによって、接地層１０は接地電位に、電源層１
２は所定の電源電位に設定される。
づいて詳細に説明する。図１は本発明に係る多層リード
フレームの一実施例の構成を示す断面図である。同図で
１０は多層リードフレームの接地層、１２は電源層、１
４は信号層である。接地層１０は矩形の板体状に形成さ
れ、電源層１２は接地層１０と同じ外形サイズの枠体状
に形成される。接地層１０、電源層１２、信号層１４は
層間に電気的絶縁層１６を挟んで積層する。この実施例
では接地層１０が第１の層、電源層１２が第２の層、信
号層１４が第３の層である。接地層１０および電源層１
２の外縁にはそれぞれ接続片１０ａ、１２ａを延設し、
接続片１０ａは信号層１４の接地リードに抵抗溶接し、
接続片１２ａは信号層１４の電源リードに抵抗溶接す
る。これによって、接地層１０は接地電位に、電源層１
２は所定の電源電位に設定される。
【０００９】図１で１８は接地層１０上に形成したデカ
ップリングコンデンサーである。デカップリングコンデ
ンサー１８は電源層１２の内側で半導体チップ２０の搭
載位置の外側に設置する。図２にデカップリングコンデ
ンサー１８の平面配置を示す。この実施例ではデカップ
リングコンデンサー１８はとびとびの島状に形成してい
るが、枠状につなげて形成してもよい。２２は信号層の
インナーリードである。図１に示すように、デカップリ
ングコンデンサー１８は厚さ方向に誘電体部１８ａとワ
イヤボンディングによって電気的接続をとるための電極
部１８ｂを層状に形成する。
ップリングコンデンサーである。デカップリングコンデ
ンサー１８は電源層１２の内側で半導体チップ２０の搭
載位置の外側に設置する。図２にデカップリングコンデ
ンサー１８の平面配置を示す。この実施例ではデカップ
リングコンデンサー１８はとびとびの島状に形成してい
るが、枠状につなげて形成してもよい。２２は信号層の
インナーリードである。図１に示すように、デカップリ
ングコンデンサー１８は厚さ方向に誘電体部１８ａとワ
イヤボンディングによって電気的接続をとるための電極
部１８ｂを層状に形成する。
【００１０】図３に接地層１０上にデカップリングコン
デンサー１８を形成する方法を示す。図３(a) は接地層
１０を下地としてスパッタリング法によってじかに誘電
体部１８ａを形成し、さらにその上に電極部１８ｂを形
成したものである。図３(b) は電極１８ｂの片面にあら
かじめ誘電体部１８ａを形成した部品を、はんだあるい
は導電性ペーストによって接地層１０上に接合して形成
したものである。図３(c) は誘電体部１８ａの両面にあ
らかじめ電極１８ｂを形成した部品を、はんだあるいは
導電性ペースト１８ｃを用いて接地層１０に接合して形
成したものである。上記のスパッタリング法によって誘
電体部を形成する場合も、あらかじめ電極に誘電体部を
形成する場合もデカップリングコンデンサーとして必要
とする電気容量をばらつきなく得ることができる点で有
効である。
デンサー１８を形成する方法を示す。図３(a) は接地層
１０を下地としてスパッタリング法によってじかに誘電
体部１８ａを形成し、さらにその上に電極部１８ｂを形
成したものである。図３(b) は電極１８ｂの片面にあら
かじめ誘電体部１８ａを形成した部品を、はんだあるい
は導電性ペーストによって接地層１０上に接合して形成
したものである。図３(c) は誘電体部１８ａの両面にあ
らかじめ電極１８ｂを形成した部品を、はんだあるいは
導電性ペースト１８ｃを用いて接地層１０に接合して形
成したものである。上記のスパッタリング法によって誘
電体部を形成する場合も、あらかじめ電極に誘電体部を
形成する場合もデカップリングコンデンサーとして必要
とする電気容量をばらつきなく得ることができる点で有
効である。
【００１１】上記デカップリングコンデンサー１８は図
１に示すように接地層１０に半導体チップ２０を搭載し
た後、半導体チップ２０と電源層１２とを接続する場合
にはデカップリングコンデンサー１８で中継するように
各々の間をワイヤボンディングして用いる。このように
ワイヤボンディングすることによって接地層１０と電源
層１２との間にデカップリングコンデンサーを挿入した
回路構成となる。こうして、デカップリングコンデンサ
ー１８を接地層１０と電源層１２との間に入れることに
よって、電源電位の変動を好適に抑えることができ、半
導体装置の高速信号特性の改善を図ることができる。ま
た、デカップリングコンデンサー１８は半導体チップ２
０に近接して設置されるからインダクタンス成分を効果
的に低減させることができる。
１に示すように接地層１０に半導体チップ２０を搭載し
た後、半導体チップ２０と電源層１２とを接続する場合
にはデカップリングコンデンサー１８で中継するように
各々の間をワイヤボンディングして用いる。このように
ワイヤボンディングすることによって接地層１０と電源
層１２との間にデカップリングコンデンサーを挿入した
回路構成となる。こうして、デカップリングコンデンサ
ー１８を接地層１０と電源層１２との間に入れることに
よって、電源電位の変動を好適に抑えることができ、半
導体装置の高速信号特性の改善を図ることができる。ま
た、デカップリングコンデンサー１８は半導体チップ２
０に近接して設置されるからインダクタンス成分を効果
的に低減させることができる。
【００１２】なお、半導体チップ２０と接地層１０とを
接続する場合、半導体チップ２０と信号層１４とを接続
する場合は、従来と同様にそれぞれワイヤボンディング
によって接続する。また、上記実施例では最下層を接地
層としたが、接地層と電源層を逆にして最下層を電源層
とし、中間層を接地層としても同様である。上記実施例
の多層リードフレームはデカップリングコンデンサーを
組み込むことによって高速信号特性の優れたリードフレ
ームとして提供することができ、きわめて高速な素子を
搭載する場合にも好適に対応することが可能になる。
接続する場合、半導体チップ２０と信号層１４とを接続
する場合は、従来と同様にそれぞれワイヤボンディング
によって接続する。また、上記実施例では最下層を接地
層としたが、接地層と電源層を逆にして最下層を電源層
とし、中間層を接地層としても同様である。上記実施例
の多層リードフレームはデカップリングコンデンサーを
組み込むことによって高速信号特性の優れたリードフレ
ームとして提供することができ、きわめて高速な素子を
搭載する場合にも好適に対応することが可能になる。
【００１３】図４はデカップリングコンデンサーを組み
込んだ多層リードフレームの他の実施例を示す。この実
施例では接地層１０に積層した電源層１２上の内周縁部
にデカップリングコンデンサー１８を配置することを特
徴とする。デカップリングコンデンサー１８を形成する
場合は、前述したように、電源層１２にじかに誘電体部
を形成して電極を形成してもよいし、別部品で形成した
デカップリングコンデンサーを電源層１２に接合する方
法によってもよい。図のようにデカップリングコンデン
サー１８と接地層１０とをワイヤボンディングすること
によって接地層１０と電源層１２との間に回路的にデカ
ップリングコンデンサーを挿入することができる。
込んだ多層リードフレームの他の実施例を示す。この実
施例では接地層１０に積層した電源層１２上の内周縁部
にデカップリングコンデンサー１８を配置することを特
徴とする。デカップリングコンデンサー１８を形成する
場合は、前述したように、電源層１２にじかに誘電体部
を形成して電極を形成してもよいし、別部品で形成した
デカップリングコンデンサーを電源層１２に接合する方
法によってもよい。図のようにデカップリングコンデン
サー１８と接地層１０とをワイヤボンディングすること
によって接地層１０と電源層１２との間に回路的にデカ
ップリングコンデンサーを挿入することができる。
【００１４】図５は接地層１０と信号層１４の２層から
なる多層リードフレームについての実施例を示す。この
実施例では図１に示した実施例と同様に接地層１０にデ
カップリングコンデンサー１８を設置し、デカップリン
グコンデンサー１８を中継して半導体チップ２０と信号
層１４とを接続する。信号層１４では電源リードに対し
てデカップリングコンデンサー１８を中継してワイヤボ
ンディングする。これによって、接地層１０と電源リー
ドとの間に回路的にデカップリングコンデンサーを挿入
することができる。
なる多層リードフレームについての実施例を示す。この
実施例では図１に示した実施例と同様に接地層１０にデ
カップリングコンデンサー１８を設置し、デカップリン
グコンデンサー１８を中継して半導体チップ２０と信号
層１４とを接続する。信号層１４では電源リードに対し
てデカップリングコンデンサー１８を中継してワイヤボ
ンディングする。これによって、接地層１０と電源リー
ドとの間に回路的にデカップリングコンデンサーを挿入
することができる。
【００１５】図６は接地層１０、電源層１２、信号層１
４の３層構造からなる多層リードフレームで、半導体チ
ップ２０の下面にデカップリングコンデンサー１８を組
み込んだ実施例である。半導体チップ２０の下面には比
較的広い面積が確保できるから、デカップリングコンデ
ンサーとして大きな電気容量値を得ることができるとい
う利点がある。なお、本実施例および前述した他の実施
例で示すように接地層１０にデカップリングコンデンサ
ー１８を設置する場合は、接地層に対し電気的に接続し
て接合する必要があるから、図３(b) 、(c) に示すよう
にはんだあるいは導電性接着剤を用いて接合する方法が
ふつうである。しかしながら、はんだ等を用いて接合す
る場合は、接着剤が接合物の端面に流れ出して、端面で
電気的な短絡を生じさせる場合がある。
４の３層構造からなる多層リードフレームで、半導体チ
ップ２０の下面にデカップリングコンデンサー１８を組
み込んだ実施例である。半導体チップ２０の下面には比
較的広い面積が確保できるから、デカップリングコンデ
ンサーとして大きな電気容量値を得ることができるとい
う利点がある。なお、本実施例および前述した他の実施
例で示すように接地層１０にデカップリングコンデンサ
ー１８を設置する場合は、接地層に対し電気的に接続し
て接合する必要があるから、図３(b) 、(c) に示すよう
にはんだあるいは導電性接着剤を用いて接合する方法が
ふつうである。しかしながら、はんだ等を用いて接合す
る場合は、接着剤が接合物の端面に流れ出して、端面で
電気的な短絡を生じさせる場合がある。
【００１６】図６に示す実施例ではこのような電気的短
絡を防止するため接着性を有する絶縁シートに金属ビア
を設けた接合用シート３０を用いてデカップリングコン
デンサー１８を設置している。図７に、接合用シート３
０を用いて接地層１０上にデカップリングコンデンサー
１８を接合した状態を拡大して示す。接合用シート３０
は電気的絶縁性と接着機能を有する素材によって形成し
た絶縁シート３０ａに微小なスルーホールを多数穿設
し、スルーホール内に導体金属を充填して金属ビア３０
ｂを形成したものである。デカップリングコンデンサー
１８を接地層１０に接合する場合には、接合用シート３
０を接地層１０とデカップリングコンデンサー１８間に
挟んで加熱および加圧することによって接合する。接合
用シート３０の絶縁シート３０ａによって互いに接合さ
れるとともに、金属ビア３０ｂによって接地層１０と電
極１８ｂが電気的に接続される。
絡を防止するため接着性を有する絶縁シートに金属ビア
を設けた接合用シート３０を用いてデカップリングコン
デンサー１８を設置している。図７に、接合用シート３
０を用いて接地層１０上にデカップリングコンデンサー
１８を接合した状態を拡大して示す。接合用シート３０
は電気的絶縁性と接着機能を有する素材によって形成し
た絶縁シート３０ａに微小なスルーホールを多数穿設
し、スルーホール内に導体金属を充填して金属ビア３０
ｂを形成したものである。デカップリングコンデンサー
１８を接地層１０に接合する場合には、接合用シート３
０を接地層１０とデカップリングコンデンサー１８間に
挟んで加熱および加圧することによって接合する。接合
用シート３０の絶縁シート３０ａによって互いに接合さ
れるとともに、金属ビア３０ｂによって接地層１０と電
極１８ｂが電気的に接続される。
【００１７】上記接合用シート３０は数十μm 程度の薄
厚に形成されるから、薄型の装置に好適に使用すること
ができる。また、シート状に形成されているから取扱い
が容易であり、接合した際も厚みのばらつきのない製品
を得ることができる。また、加熱および加圧して接合し
ても接合物の端面からはみ出して電気的な短絡をおこし
たりすることがなく、信頼性の高い製品を確実に生産す
ることが可能になる。上記接合用シート３０は図６に示
すように半導体チップ２０の下面にデカップリングコン
デンサーを配置する場合の他、図１に示す実施例のよう
に接地層１０に島状にデカップリングコンデンサーを設
置する場合等にも同様に適用することが可能である。
厚に形成されるから、薄型の装置に好適に使用すること
ができる。また、シート状に形成されているから取扱い
が容易であり、接合した際も厚みのばらつきのない製品
を得ることができる。また、加熱および加圧して接合し
ても接合物の端面からはみ出して電気的な短絡をおこし
たりすることがなく、信頼性の高い製品を確実に生産す
ることが可能になる。上記接合用シート３０は図６に示
すように半導体チップ２０の下面にデカップリングコン
デンサーを配置する場合の他、図１に示す実施例のよう
に接地層１０に島状にデカップリングコンデンサーを設
置する場合等にも同様に適用することが可能である。
【００１８】
【発明の効果】本発明に係る多層リードフレームは、た
とえば接地層に電源層を接合した多層リードフレーム
で、これらの接合範囲外にデカップリングコンデンサー
を設置して、半導体チップと電源層等を接続する際にデ
カップリングコンデンサーを中継してワイヤボンディン
グすることで、接地層と電源層に回路的に簡単にデカッ
プリングコンデンサーを挿入することができる。また、
デカップリングコンデンサーは半導体チップの搭載位置
に接近させて配置できるから、さらに高速信号に対する
電気的特性のすぐれた多層リードフレームとして提供す
ることができる。また、デカップリングコンデンサーを
組み込むことも容易になる。そして、本発明に係る多層
リードフレームを使用すれば、高速素子の搭載が可能に
なり、高速特性のすぐれた半導体装置として提供するこ
とができる等の著効を奏する。
とえば接地層に電源層を接合した多層リードフレーム
で、これらの接合範囲外にデカップリングコンデンサー
を設置して、半導体チップと電源層等を接続する際にデ
カップリングコンデンサーを中継してワイヤボンディン
グすることで、接地層と電源層に回路的に簡単にデカッ
プリングコンデンサーを挿入することができる。また、
デカップリングコンデンサーは半導体チップの搭載位置
に接近させて配置できるから、さらに高速信号に対する
電気的特性のすぐれた多層リードフレームとして提供す
ることができる。また、デカップリングコンデンサーを
組み込むことも容易になる。そして、本発明に係る多層
リードフレームを使用すれば、高速素子の搭載が可能に
なり、高速特性のすぐれた半導体装置として提供するこ
とができる等の著効を奏する。
【図１】多層リードフレームの一実施例の構成を示す断
面図である。
面図である。
【図２】デカップリングコンデンサーの平面配置を示す
説明図である。
説明図である。
【図３】デカップリングコンデンサーの形成方法を示す
説明図である。
説明図である。
【図４】多層リードフレームの他の実施例の構成を示す
断面図である。
断面図である。
【図５】２層のリードフレームの実施例を示す断面図で
ある。
ある。
【図６】多層リードフレームのさらに他の実施例の構成
を示す説明図である。
を示す説明図である。
【図７】接合用シートを用いてデカップリングコンデン
サーを接合する様子を示す説明図である。
サーを接合する様子を示す説明図である。
１０ 接地層 １２ 電源層 １４ 信号層 １６ 電気的絶縁層 １８ デカップリングコンデンサー １８ａ 誘電体部 １８ｂ 電極部 １８ｃ 導電性ペースト ２０ 半導体チップ ２２ インナーリード ３０ 接合用シート ３０ａ 絶縁シート ３０ｂ 金属ビア
Claims (9)
- 【請求項１】 接地層もしくは電源層として用いる板体
状に形成した第１の層と、該第１の層に積層する電源層
もしくは接地層として用いる枠体状に形成した第２の層
と、該第２の層に積層する信号層を有する多層リードフ
レームにおいて、 前記第１の層上で、該第１の層に対する前記第２の層の
接合範囲外の部位に、所要の電気容量値を有する誘電体
部を備えたデカップリングコンデンサーを、該第１の層
と電気的に接続して設置したことを特徴とする多層リー
ドフレーム。 - 【請求項２】 前記接合範囲外で、かつ半導体チップの
搭載範囲外の部位にデカップリングコンデンサーを設置
したことを特徴とする請求項１記載の多層リードフレー
ム。 - 【請求項３】 接地層もしくは電源層として用いる板体
状に形成した第１の層と、該第１の層に積層する電源層
もしくは接地層として用いる枠体状に形成した第２の層
と、該第２の層に積層する信号層を有する多層リードフ
レームにおいて、 前記第２の層上で、前記信号層の前記第２の層に対する
接合範囲外の部位に、所要の電気容量値を有する誘電体
部を備えたデカップリングコンデンサーを、該第２の層
と電気的に接続して設置したことを特徴とする多層リー
ドフレーム。 - 【請求項４】 接地層もしくは電源層として用いる板体
状に形成した第１の層に信号層を積層した多層リードフ
レームにおいて、 前記第１の層上で、前記信号層の前記第１の層に対する
接合範囲外の部位に、所要の電気容量値を有する誘電体
部を備えたデカップリングコンデンサーを、該第１の層
と電気的に接続して設置したことを特徴とする多層リー
ドフレーム。 - 【請求項５】 前記デカップリングコンデンサーが島状
に分離して配置されたことを特徴とする請求項１、２、
３または４記載の多層リードフレーム。 - 【請求項６】 前記デカップリングコンデンサーが枠形
状に形成されたことを特徴とする請求項１、２、３また
は４記載の多層リードフレーム。 - 【請求項７】 前記デカップリングコンデンサーが接地
層等の接合面上に、スパッタリング法等によってじかに
誘電体部を形成して成ることを特徴とする請求項１、
２、３または４記載の多層リードフレーム。 - 【請求項８】 前記デカップリングコンデンサーが接地
層等の接合面上に、電気的絶縁性および接着機能を有す
る絶縁シートに金属ビアを形成した接合用シートを用い
て接合されたことを特徴とする請求項１、２、３または
４記載の多層リードフレーム。 - 【請求項９】 請求項１、２、３、４、５、６、７また
は８記載の多層リードフレームに半導体チップを搭載し
てなる半導体装置において、 前記デカップリングコンデンサーを中継して半導体チッ
プと所要の接地層、電源層、信号層とをワイヤボンディ
ングによって電気的に接続することを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183040A JPH065771A (ja) | 1992-06-17 | 1992-06-17 | 多層リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183040A JPH065771A (ja) | 1992-06-17 | 1992-06-17 | 多層リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065771A true JPH065771A (ja) | 1994-01-14 |
Family
ID=16128694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4183040A Pending JPH065771A (ja) | 1992-06-17 | 1992-06-17 | 多層リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065771A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667317B2 (en) | 2006-05-29 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor package with bypass capacitor |
| JP2013232622A (ja) * | 2013-01-21 | 2013-11-14 | Lapis Semiconductor Co Ltd | 半導体装置及び計測機器 |
| US8921987B2 (en) | 2012-04-27 | 2014-12-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device having an oscillator |
| US9230890B2 (en) | 2012-04-27 | 2016-01-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
-
1992
- 1992-06-17 JP JP4183040A patent/JPH065771A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667317B2 (en) | 2006-05-29 | 2010-02-23 | Elpida Memory, Inc. | Semiconductor package with bypass capacitor |
| US8921987B2 (en) | 2012-04-27 | 2014-12-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device having an oscillator |
| US9230890B2 (en) | 2012-04-27 | 2016-01-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US9257377B2 (en) | 2012-04-27 | 2016-02-09 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device having an oscillator |
| US9787250B2 (en) | 2012-04-27 | 2017-10-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US10243515B2 (en) | 2012-04-27 | 2019-03-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US10615108B2 (en) | 2012-04-27 | 2020-04-07 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US10622944B2 (en) | 2012-04-27 | 2020-04-14 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US20200235046A1 (en) * | 2012-04-27 | 2020-07-23 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| US11309234B2 (en) | 2012-04-27 | 2022-04-19 | Lapis Semiconductor Co., Ltd. | Semiconductor device having an oscillator and an associated integrated circuit |
| US11854952B2 (en) | 2012-04-27 | 2023-12-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
| JP2013232622A (ja) * | 2013-01-21 | 2013-11-14 | Lapis Semiconductor Co Ltd | 半導体装置及び計測機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2966067B2 (ja) | 多層リードフレーム | |
| JPH03169062A (ja) | 半導体装置 | |
| JPS63211663A (ja) | 回路基板 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH065771A (ja) | 多層リードフレーム及び半導体装置 | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JPH06334105A (ja) | 多層リードフレーム | |
| JP3659439B2 (ja) | 表面実装型電子部品 | |
| JPH05160334A (ja) | 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置 | |
| KR100366114B1 (ko) | 반도체장치와그의제조방법 | |
| JP2569217B2 (ja) | 半導体装置 | |
| JPH03258101A (ja) | 回路基板 | |
| JPH054451U (ja) | 積層コンデンサ | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| WO2022065395A1 (ja) | 電子部品モジュール、および、電子部品モジュールの製造方法 | |
| JPH01289151A (ja) | 集積回路装置 | |
| JP2942790B2 (ja) | 半導体素子用多層リードフレーム | |
| JPH077125A (ja) | 多層リードフレーム | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JP2570968B2 (ja) | 半導体装置用リードフレーム | |
| JPH09252076A (ja) | Ｉｃ及びｉｃ用リードフレーム | |
| JPH06310649A (ja) | リードフレーム及びこれを用いた半導体装置並びにリードフレームの製造方法 | |
| JPH05152506A (ja) | 半導体集積回路装置 | |
| JPH06181281A (ja) | 多層リードフレーム | |
| WO2023286475A1 (ja) | 回路基板及び電子部品 |