Nothing Special   »   [go: up one dir, main page]

CN103325690B - 半导体封装及其形成方法 - Google Patents

半导体封装及其形成方法 Download PDF

Info

Publication number
CN103325690B
CN103325690B CN201310088571.0A CN201310088571A CN103325690B CN 103325690 B CN103325690 B CN 103325690B CN 201310088571 A CN201310088571 A CN 201310088571A CN 103325690 B CN103325690 B CN 103325690B
Authority
CN
China
Prior art keywords
nude film
packaging part
nude
passive device
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310088571.0A
Other languages
English (en)
Other versions
CN103325690A (zh
Inventor
爱德华·菲尔古特
哈利勒·哈希尼
约阿希姆·马勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103325690A publication Critical patent/CN103325690A/zh
Application granted granted Critical
Publication of CN103325690B publication Critical patent/CN103325690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/82051—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体封装及其形成方法。在一个实施例中，一种形成半导体封装的方法包括：将第一裸片和第二裸片设置在载体上方。用封装材料覆盖第一裸片和第二裸片中的至少一者，以形成具有顶表面和相对的底表面的封装件。使封装件从底表面开始薄化，以露出第一裸片的第一表面而不露出第二裸片。选择性地蚀刻第一裸片的露出的第一表面，以露出第一裸片的第二表面。形成背面导电层，以接触第一表面。通过封装件的第一部分使第二裸片与背面导电层分离。

Description

半导体封装及其形成方法
技术领域
本发明总体上涉及半导体封装，并且更具体地涉及半导体封装及其形成方法。
背景技术
半导体器件用于多种电子和其他应用中。半导体器件包括集成电路，这种集成电路通过在半导体晶片上方沉积多种类型的薄膜材料并且对薄膜材料进行图案化以形成集成电路而形成在半导体晶片上。
使用各种封装技术封装半导体器件。一种封装半导体器件的方法为晶片级封装，其是指这样一种特定的封装技术，其中，以晶片级封装集成电路。在进行晶片级封装时，代替在晶片切片之后组装每个单独单元的封装的传统工艺，以晶片级封装集成电路。直接在晶片上封装芯片，并且在封装芯片之后进行晶片的切片。晶片级封装可用于制造芯片级封装。
使用这种晶片级封装形成的封装（即，晶片级封装（WLP））为一种针对高速封装要求的有前景的解决方法。由于WLP上的互连线的长度受限于裸片（die）尺寸，所以WLP具有最小数量的电寄生元件。
由于所产生的封装具有与裸片大约相同的尺寸，所以晶片级封装为真正的芯片级封装技术。通过扩展晶片制造工艺以包含器件互连和器件保护工艺，晶片级封装使晶片制造工艺与以晶片级进行封装并且可能进行测试和烧焊结合，精简过程并且降低制造成本。
嵌入式晶片级封装是对标准晶片级封装的一种增强，其中，在人工晶片上实现封装。将标准晶片切片，并且将切割的（singulated）芯片设置在载体上。可自由地选择载体上的芯片之间的距离。芯片周围的间隙可填充有封装材料，以形成人工晶片。对人工晶片进行加工，以制造包括芯片和周围的扇出区域的封装。在形成嵌入式晶片级球栅阵列（eWLB）封装的芯片和扇出区域上可实现互连元件。
发明内容
通过本发明的说明性实施例来总体上解决或避开这些和其他问题并且总体上实现技术优点。
在一个实施例中，一种形成半导体封装的方法，包括将第一裸片和第二裸片设置在载体上方。用封装材料覆盖第一裸片和第二裸片中的至少一者，以形成具有顶表面和相对的底表面的封装件（encapsulant）。使所述封装件从底表面开始薄化，以露出第一裸片的第一表面而不露出第二裸片。对第一裸片的露出的第一表面进行选择性蚀刻，以露出第一裸片的第二表面。形成背面导电层，以接触第一表面。第二裸片通过封装件的第一部分与背面导电层分离。
根据本发明的一个实施例，一种形成半导体封装的方法，包括将第一裸片和第二裸片设置在载体上方，并且将与第一裸片和第二裸片相邻的半导体支柱设置在载体上。用封装材料覆盖第一裸片和第二裸片以及半导体支柱，以形成具有顶表面和相对的底表面的封装件。使封装件和载体分离，以露出底表面。使封装件从底表面开始薄化，以露出第一裸片的第一表面和半导体支柱的第二表面，而不露出第二裸片。第一裸片具有大于第二裸片的竖直高度，从而薄化使得露出第一表面，而不露出第二裸片。去除半导体支柱，以形成贯通开口（throughopening）。在贯通开口内形成接触第一裸片的背面导电层。通过封装件的第一部分使第二裸片与背面导电层分离。
根据本发明的一个实施例，一种半导体封装，包括：第一裸片，具有第一背面接触区域并且设置在封装件内；以及第二裸片，设置在封装件内。第一裸片通过封装件的第一部分与第二裸片分离。在第一裸片和第二裸片下方设置有导电层。导电层接触第一背面接触区域。封装件的第二部分使第二裸片的背面和导电层分离。
以上已经相当广泛地概述了本发明的一个实施例的特征，从而可更好地理解本发明的以下详细描述。下文中将描述本发明的实施例的其他特征和优点，这些特征和优点构成本发明的权利要求书的主题。本领域的技术人员应理解的是，所公开的构思和特定实施例可容易地用作修改或设计用于执行本发明的相同目的的其他结构或工艺的基础。本领域的技术人员还应认识到，这种等效的结构不背离所附权利要求书中阐述的本发明的精神和范围。
附图说明
为了更完整地理解本发明及其优点，现在参照结合附图的以下描述，其中：
图1（其包括图1A和1B）示出了根据本发明的实施例的具有多个裸片的半导体封装，其中，图1A示出了横截面图，并且图1B示出了顶视图；
图2（其包括图2A-2K）示出了根据本发明的实施例的各种制造阶段期间的半导体封装；
图3（其包括图3A-3E）示出了形成具有多个不同尺寸的裸片的半导体封装的一个可替代实施例；
图4（其包括图4A-4C）示出了形成具有至少两个不同尺寸的裸片的半导体封装的一个可替代实施例；
图5（其包括图5A-5H）示出了根据本发明的一个实施例的各种形成阶段期间的半导体封装；
图6示出了在无源器件和第三裸片之间没有通孔的半导体封装的一个可替代实施例；
图7示出了根据本发明的一个可替代实施例的具有带背面接触件的无源器件的半导体封装；以及
图8（其包括图8A和8B）示出了根据本发明的一个可替代实施例的具有带背面接触件的无源器件的半导体封装。
除非另有说明，否则不同的图中的相应数字和符号通常表示相应的部件。绘制附图，以清晰地示出实施例的相关方面，并且这些附图无需按比例绘制。
具体实施方式
下面详细讨论各种实施例的制造和使用。然而，应理解的是，本发明提供了多个适用的发明构思，这些构思可在很多特定的背景中体现。所讨论的特定实施例仅仅说明了制造和使用本发明的具体方式，并且不限制本发明的范围。
将在特定的背景（即，晶片级封装或嵌入式晶片级封装）中相对于实施例描述本发明。然而，本发明也可用于其他类型的半导体器件。
本发明的实施例克服了使用晶片级加工将多个不同尺寸的芯片结合在单个封装内的问题。将使用图1描述一种结构实施例。将使用图2K、3E、4C、5H、6、7和8描述其他结构实施例。将使用图2和图3描述一种形成半导体封装的方法。将使用图4和5描述制造封装的可替代实施例。
图1（其包括图1A和1B）示出了根据本发明的实施例的具有多个裸片的半导体封装，其中，图1A为横截面图，并且图1B为顶视图。
参照图1A，第一裸片110、第二裸片120、以及第三裸片130嵌入封装件内。第一裸片110通过封装件90的一部分与第三裸片130分离以及因此与其隔离。同样，第二裸片120通过封装件90的一部分与第三裸片130分离。
在各种实施例中，第一裸片、第二裸片和第三裸片110、120和130可为任何类型的裸片。在一个实施例中，第一裸片110与第二裸片和第三裸片120和130不同。在另一个实施例中，第二裸片120也与第一裸片和第三裸片110和130不同。
在一个实施例中，第一裸片110为竖直半导体器件，其中，有源区域内的电流被定向在竖直方向上，而第三裸片130为横向半导体器件，其中，有源区域内的电流被定向在横向方向上。竖直方向从第一裸片110的顶部较大表面朝着底部较大表面定向（或者反之亦然），而横向方向从第三裸片130的左侧较小表面朝着相对的右侧较小表面定向（或者反之亦然）。同样，在一个实施例中，第二裸片120为竖直半导体器件。
如图所示，第一裸片110和第二裸片120具有电背面接触件（contact），而第三裸片130没有电背面接触件。在一个实施例中，由于这些裸片具有竖直电流，所以需要这样。
背面晶种层160设置在第一裸片和第二裸片110和120的背面上。背面导体180设置在背面晶种层160下方。在一个实施例中，背面晶种层160和背面导体180包括铜和铜合金。背面晶种层160可为用于随后形成背面导体180的晶种。背面晶种层160也可包括扩散阻挡层，以防止原子从背面导体180进入封装件90内。在其他实施例中，背面晶种层160和背面导体180包括其他导电材料，包括Ti、TiN、Ta、TaN、掺杂多晶硅、铝、铂、银、金、铪、硅化镍、硅化钴、硅化钛。
第三裸片130的底表面也被封装件90覆盖。因此，第三裸片130通过封装件90的一部分与背面导体180隔离。
通孔170设置在封装件90内，并且使背面和正面电耦接。通孔170为导电体，例如，在一个实施例中包括铜。通孔170不存在于可替代封装选择内，例如，当焊线将封装的背面连接至封装的正面时。
在一个实施例中，第一裸片110和第二裸片120可包括分立式晶体管（discretetransistor）。第一裸片110具有位于顶表面的第一裸片漏极接触件30和第一裸片栅极接触件40，并且具有位于相对的底表面上的第一裸片源极接触件20。第二裸片120具有位于顶表面上的第二裸片源极接触件70和第二裸片栅极接触件80，并且具有位于相对的底表面上的第二裸片漏极接触件60。
正面重新分布层150设置在封装件90上方，以及设置在第一裸片110、第二裸片120和第三裸片130上方。正面重新分布层150包括重新分布线，这些线为金属线并且可嵌入介电层内。正面重新分布层150内的金属线与裸片上的各种接触件耦接。例如，通过正面重新分布层150内的重新分布线，第二裸片源极接触件70和第二裸片栅极接触件80接触。同样，第一裸片漏极接触件30和第一裸片栅极接触件40与正面重新分布层150耦接。第三裸片130的顶表面具有与正面重新分布层150耦接的多个接触件结构。
封装具有设置在正面重新分布层150上方的多个接触件。在一个实施例中，多个接触件包括焊球220。在各种实施例中，多个接触件包括任何合适的接触件结构。
图1B示出了根据本发明的一个实施例的半导体封装的顶视图。
封装件90具有第一裸片110和第二裸片120，第一裸片具有第一裸片漏极接触件30和第一裸片栅极接触件40，第二裸片具有第二裸片源极接触件70和第二裸片栅极接触件80。作为一个实例，示出了接触件的形状和位置。在各种实施例中，接触件的形状和位置可不同。同样，在各种实施例中，通孔170的形状也可不同。
在一个实施例中，半导体封装为通过串联地连接高端功率芯片（例如，第二裸片120）和低端功率芯片（例如，第一裸片110）形成的DC-DC转换器。一个IC芯片（例如，第三裸片130）控制操作并且监测电信号。有利地，第三裸片130使用封装件90与第一裸片110和第二裸片120隔离，而无需额外的隔离。然而，在裸片之间获得高度隔离，例如，可获得高于100MV/m的介电强度。
图2（其包括图2A-2K）示出了根据本发明的实施例的各种制造阶段期间的半导体封装。
图2A示出了支撑多个封装5的载体10的顶视图。粘合层15可设置在载体10的顶表面上，以在加工过程中提供机械支撑。载体10可包括任何合适的形状并且可保持多个封装。在一个实施例中，载体10包括圆形形状，例如，具有8”或12”的直径。在另一个实施例中，载体10的形状为矩形。
图2B-2K示出了图2A中所示的载体10的横截面部分。
如将在图2B-2K中进一步进行描述的，在本发明的各种实施例中，同时形成多个封装5。
参照图2B，将多个封装5设置在载体10上方。多个封装5中的每个封装可包括多个裸片。每个封装5内的裸片可包括任何类型的裸片并且可彼此不同。在一个实施例中，将两个裸片设置在载体10上方。在其他实施例中，将两个以上的裸片设置在载体10上方。在示出的实施例中，每个封装包括第一裸片110和第二裸片120，第一裸片具有第一裸片源极接触件20、第一漏极接触件30以及第一栅极接触件40，第二裸片具有第二漏极接触件60、第二裸片源极接触件70以及第二裸片栅极接触件80。
将第三裸片130也设置在载体10上方。在一个实施例中，第三裸片130与第一裸片110和第二裸片120不同。在一个实施例中，第一裸片110和第二裸片120为功率器件。在一个实施例中，第一裸片110和第二裸片120为功率金属绝缘体半导体场效应晶体管（MISFET）或绝缘栅双极晶体管（IGBT），而第三裸片130为逻辑芯片并且没有功能性背面，即，没有电背面接触件。在一个实施例中，第一裸片110为低端功率芯片，并且第二裸片120为DC-DC转换器的高端功率芯片。
在一个实施例中，第一裸片110具有第一高度H1，第二裸片120具有第二高度H2，并且第三裸片130具有第三高度H3。第一高度H1大于第三高度H3，并且第二高度H2大于第三高度H3。在一个实施例中，第一高度H1与第二高度H2大致相同。
监测和控制第一裸片110和第二裸片120相对于第三裸片130的定位/设置。第一裸片110和第三裸片130之间（同样第二裸片120和第三裸片130之间）的分离决定由高电场造成击穿的可能性。同样，控制封装件90的厚度，以确保裸片之间的适当分离。
而且，在某些实施例中，将半导体支柱50设置在裸片之间。在一种情况下，半导体支柱50可设置在第一裸片110和第三裸片130之间以及设置在第二裸片120和第三裸片130之间。
在一个实施例中，半导体支柱50为单晶硅。在一个或多个实施例中，半导体支柱50具有露出的表面，该露出的表面具有{111}、{110}或{100}硅晶面。半导体支柱50具有大于第三裸片130的高度，并且在一个实施例中，半导体支柱具有与第一裸片110大致相同的高度。在各种实施例中，半导体支柱50可具有大于某些实施例中的第一裸片110的高度。
参照图2C，形成包括多个封装的重组晶片75。在裸片上方以及裸片之间形成具有封装材料的封装件90。在一个实施例中，通过压缩模塑添加封装材料，例如，模塑混合物（moldcompound）。在这种实施例中，用模塑混合物覆盖裸片之后，进行固化工艺，以形成封装件90。在可替代实施例中，可使用其他类型的模塑，例如，传递模塑、注射成型。
在其他实施例中，封装材料可包括聚合物、生物聚合物、纤维浸渍聚合物（例如，树脂内的碳或玻璃纤维）、颗粒填充聚合物以及其他有机材料。在一个或多个实施例中，封装材料包括非使用模塑混合物形成的密封剂以及诸如环氧树脂和/或硅的材料。在各种实施例中，封装材料可由任何合适的硬质塑料、热塑性塑料、热固性材料或层压材料制成。在某些实施例中，封装材料的材料可包括填充材料。在一个实施例中，封装材料可包括环氧材料和包含小玻璃颗粒的填充材料或者其他电绝缘矿物质填充材料（例如，氧化铝或有机填充材料）。
可固化封装材料，即，使之经受热工艺，以硬化，从而形成保护第一裸片和第二裸片110和120的密封。
因此，封装之后，将每个封装内的裸片嵌入封装件90内，该封装件现在形成具有载体的形状（参见图2A）的人工或重组晶片75。
参照图2D，对载体10进行倒装，露出重组晶片75的底表面85。接下来，如图2E中所示，使载体10与重组晶片75分离，露出重组晶片75的顶表面95。由于封装件90具有机械稳定性，所以可用重组晶片75进行进一步加工。换言之，可使用重组晶片75进行晶片级加工。
参照图2F，将正面重新分布层150形成在重组晶片75的顶表面95上方。正面重新分布层150包括设置在介电层内的金属线，以使裸片上的各种接触垫片和外部输入/输出垫电连接并且与裸片互连。图3A-3C进一步详细示出了形成正面重新分布层150的一个实施例。
接下来参照图2G，在薄化工艺中露出重组晶片75的底表面85。在各种实施例中，可在机械地和/或化学地进行薄化。在一个实施例中，薄化工艺包括研磨工艺。在露出第一裸片110的半导体区域和第二裸片120的半导体区域之后，可停止薄化工艺，或者继续薄化工艺，以达到对于第一裸片110和第二裸片120而言所期望的厚度。然而，由于第三裸片130比第一裸片110或第二裸片120薄，所以第三裸片130依然被一层封装件90覆盖。在各种实施例中，重组晶片75在薄化之前的厚度至少为200μm，并且在一个实施例中至少为大约500μm。在各种实施例中，重组晶片75在薄化之后的厚度小于大约100μm，并且在一个实施例中为大约30μm到大约50μm。在各种实施例中，重组晶片75在薄化之后的厚度小于大约50μm，并且在一个实施例中为大约10μm到大约50μm。薄化有利地降低了竖直器件（例如，第一裸片110或第二裸片120）的电阻。
接下来，如图2H中所示，使重组晶片75经受选择性蚀刻工艺。选择性蚀刻工艺从第一裸片110和第二裸片120的背面选择性地去除半导体材料，而基本不蚀刻封装件90。有利地，使用选择性蚀刻工艺避免了需要用于覆盖在蚀刻过程中要保护的区域的单独的掩模步骤。而且，蚀刻工艺完全去除了半导体支柱50。可提高蚀刻选择性，这是因为第一裸片和第二裸片110和120以及半导体支柱50的晶体定向。作为一个实例，第一裸片和第二裸片110和120的背面沿着{100}晶面定向，而半导体支柱50的背面沿着{110}或{111}定向。可选择蚀刻剂，以相对于{100}沿着{110}或{111}更快地进行蚀刻，从而在蚀刻第一裸片和第二裸片110和120之前，完全蚀刻半导体支柱50。具有晶体选择性的这种蚀刻剂的实例包括KOH。
在另一个实例中，在一个实施例中，第一裸片和第二裸片110和120以及半导体支柱50的背面沿着{100}晶面定向。因此，可选择蚀刻剂，以对于{100}晶面而言具有高蚀刻率。而且，由于半导体支柱50具有较小的体积，所以可完全去除半导体支柱50，而不去除第一裸片和第二裸片110和120。
在各种实施例中，使用终点检测计划或定时蚀刻，可停止进行蚀刻。在某些实施例中，第一裸片和第二裸片110和120可包括用于停止进行蚀刻的蚀刻停止衬垫。例如，在一个实施例中，第一裸片110和第二裸片120可包括绝缘体上半导体衬底，从而在到达埋入的绝缘体区域之后停止蚀刻。
有利地，使用选择性蚀刻避免了需要额外的掩模步骤。另外，使重组晶片75的背面必须经受光刻工艺，从而在随后的金属化工艺中仅仅露出第一裸片110和第二裸片120下方的区域，而第三裸片130下方的区域被抗蚀层覆盖。虽然不如上述选择性蚀刻工艺有效，但是实施例也包括基于普通光刻的图案化和蚀刻。
接下来，如图2I中所示，在重组晶片75的背面上形成背面重新分布层。将背面晶种层160沉积在重组晶片75下方。在各种实施例中，背面晶种层160的厚度为大约50nm到大约300nm。使用合适的沉积工艺，例如，溅射、化学气相沉积、原子层沉积或其他沉积工艺，可沉积背面晶种层160。在各种实施例中，背面晶种层160包括铜或其他金属，例如，Al、W、Ag、Au、Ni或Pd。在沉积背面晶种层160之前，可沉积可选的阻挡层。阻挡层用于防止金属原子从背面晶种层160和随后的导体扩散到第一裸片110或第二裸片120中。
接下来，参照图2J，在背面晶种层160下方形成背面导体180。在各种实施例中，使用电沉积工艺形成背面导体180，并且在一个实施例中，可包括电镀。在可替代实施例中，使用其他工艺（例如，溅射、气相沉积等等）可沉积背面导体180。在各种实施例中，背面导体180包括铜，虽然在某些实施例中，使用其他合适的导体。在各种实施例中，背面导体180可包括多个层，例如，在一个实施例中为Cu/Ni、Cu/Ni/Pd/Au、Cu/NiMoP/Pd/Au或Cu/Sn。
背面导体180使用通孔170使第一裸片110的背面的接触区域（第一裸片源极接触件20）和正面重新分布层150耦接。同样，背面导体180使用通孔170使第二裸片120的背面的接触区域（第二裸片漏极接触件60）和正面重新分布层150耦接。而且，如图2J中所示，第二裸片120的第二漏极接触件60与第一裸片110的第一裸片源极接触件20耦接。
接下来，如图2K中所示，将接触件210形成在重组晶片75的正面上方。在各种实施例中，接触件210可具有各种形状、类型、结构等等。在各种实施例中，接触件210可为无引线接触件、凸起、块、球等等。在一个实施例中，示出的实施例示出了接触式电极。
可切割重组晶片75，从而形成分离的半导体封装。例如，可对重组晶片75内的各种封装进行机械地切片。
图3（其包括图3A-3E）示出了形成具有多个不同尺寸的裸片的半导体封装的一个可替代实施例。
与示出了接触式电极的前述实施例不同，在本实施例中，形成焊球。而且，作为一个实例，本实施例进一步详细描述了正面重新分布层的形成。如上面图2A-2E中所述，继续进行加工。接下来，如图2F中所示，形成正面重新分布层150。图3A-3C提供了根据本发明的一个实施例的形成正面重新分布层150的进一步细节。
在第一和第二裸片110和120以及半导体支柱50的接触垫片上方沉积钝化层305。在第三裸片130的最后的金属线上方形成钝化层305。在某些实施例中，可在先前的步骤中形成钝化层305。作为一个实例，图3A示出了放大的横截面，该横截面示出了第二裸片120和半导体支柱50上方的第二裸片栅极接触件80。
钝化层305为绝缘层，并且在一个实施例中，包括氧化层或氧化层/氮化层堆叠。将第一介电层315形成在钝化层305上方。在各种实施例中，使用涂覆工艺（例如，通过旋涂工艺）形成第一介电层315，虽然在其他实施例中，使用化学气相沉积工艺施加第一介电层315。在各种实施例中，第一介电层315包括有机聚合物、苯并环丁烯基聚合物、聚酰亚胺、光电酰亚胺或无机电介质。
沉积衬垫320，其可导电。衬垫320与裸片的接触区域（例如，第二裸片栅极接触件80）接触。衬垫320也与半导体支柱50接触。虽然未示出，但是衬垫320与第三裸片130的接触垫片接触。在各种实施例中，使用沉积工艺沉积衬垫320，以形成包括Ti、Ta、Ru、W、其组合、或其氮化物、硅化物、碳化物的保形层（conformallayer）。这种组合的实施例包括TiN、TaN、WN以及TiW。在各种实施例中，使用化学气相沉积、等离子气相沉积或原子层沉积来沉积衬垫320。在各种实施例中，衬垫320包括大约20nm到大约200nm的厚度。衬垫320可为扩散阻挡层。
在衬垫320上沉积晶种层325。晶种层325覆盖衬垫320。在各种实施例中，使用沉积工艺沉积晶种层325，从而形成保形层。在各种实施例中，使用溅射沉积工艺、化学气相沉积、等离子气相沉积或原子层沉积来沉积晶种层325。在各种实施例中，晶种层325包括大约20nm到大约200nm的厚度。晶种层325为电镀工艺提供晶种。在各种实施例中，晶种层325包括铜或其他金属，例如，Al、W、Ag、Au、Ni或Pd。在一个实施例中，晶种层325包括与随后的金属线的材料相同的材料，以能够进行电镀。
接下来，如图3B中所示，沉积光致抗蚀层330。在各种实施例中，光致抗蚀层330为几微米厚，并且在一个实施例中，在大约1μm到大约10μm之间变化。例如，使用普通光刻技术对光致抗蚀层330进行图案化。图案化的光致抗蚀层330包括用于重新分布金属线和垫片通孔的图案。
通过在晶种层325上方电镀填充金属来形成重新分布金属线和接触垫片。在可替代实施例中，也使用其他工艺（例如，溅射、气相沉积等等）沉积重新分布金属线和接触垫片。在一个实施例中，在第二裸片栅极接触件80上方形成第一接触垫片335。在半导体支柱50上方形成第二接触垫片345。重新分布金属线使第一裸片110的接触区域耦接至第三裸片130的接触区域，并且第二裸片120的接触区域耦接至第三裸片130的接触区域。在各种实施例中，填充金属包括铜，虽然在某些实施例中，使用其他合适的导体。在各种实施例中，重新分布金属线可包括多个层，例如，在一个实施例中为Cu/Ni、Cu/Ni/Pd/Au、Cu/NiMoP/Pd/Au或Cu/Sn。
参照图3C，剥离图案化的光致抗蚀层330，以露出晶种层325。接下来，使用例如湿法蚀刻化学将露出的晶种层325和下面的衬垫320蚀刻掉。
在重新分布金属线和第一垫片和第二垫片335和345上方沉积第二介电层355。第二介电层355覆盖正面重新分布金属线和凸起垫片，并且在随后的加工过程中保护正面重新分布层150。
在各种实施例中，例如通过旋涂工艺涂覆第二介电层355，并且使用化学气相沉积工艺施加第二介电层。在各种实施例中，第二介电层355包括有机聚合物、苯并环丁烯基聚合物、聚酰亚胺、光电酰亚胺或无机电介质。
如关于图2G-2K所述，继续进行随后的加工。因此，将半导体支柱50填充有背面晶种层160和背面导体180。
图3D和3E示出了形成焊球接触件之后的半导体器件，其中，图3D为放大的横截面图，并且其中，图3E为封装的横截面图，示出了形成焊球220之后的所有裸片。
接下来，如图3D中所示，使用光刻法对第二介电层355进行图案化，从而露出第一垫片和第二垫片335和345。
在第一垫片和第二垫片335和345上方形成开口之后形成焊球220。通过第二介电层355隔离焊球220。在各种实施例中，在第一垫片和第二垫片335和345上方可沉积焊剂和焊料填充材料。在一个实施例中，电镀焊料填充材料，虽然在其他实施例中，也可使用其他工艺，例如，无电镀或沉积工艺（例如，气相沉积）。焊料填充材料可为单个层或包括具有不同成分的多个层。例如，在一个实施例中，焊料填充材料包括铅（Pb）层，随后为锡（Sn）层。在另一个实施例中，SnAg层可作为焊料填充材料进行沉积。其他实例包括SnPbAg、SnPb、PbAg、PbIn以及无铅材料，例如，SnBi、SnAgCu、SnTn以及SiZn。在各种实施例中，可沉积其他合适的材料。
进行热处理，以形成焊球220。热处理使焊料填充材料回流，并且通过加热形成焊球220。例如，在沉积Pb/Sb层时的实施例中，在回流之后，形成包括熔化温度超过300°C的95Pb/5Sn（95/5）或90Pb/10Sn（90/10）的高铅合金。在一个不同的实施例中，形成熔化温度为大约183°C的共熔63Pb/37Sn（63/37）。同样，可形成包括97.5Sn/2.6Ag（97.5/2.5）成分的无铅焊球220。在一个实施例中，焊球220可包括具有限定的熔化温度的均质材料。例如，高熔化的Pb/Sn合金为可靠冶金，其尤其对材料疲劳具有抵抗力。来自第一垫片和第二垫片335和345的金属在热处理过程中也可扩散和混合。然而，衬垫320在加热过程中稳定，并且可保护金属原子之间的扩散。
图4（其包括图4A-4C）示出了形成具有至少两个不同尺寸的裸片的半导体封装的一个可替代实施例。
这个实施例与图2A-2I中所示的实施例相似，直到形成背面晶种层160。然而，在形成背面晶种层160之后，沉积背面抗蚀剂165并且对其进行图案化。因此，背面导体180不在背面抗蚀剂165上方生长。
在各种实施例中，背面抗蚀剂165可包括有机层，该有机层包括光致抗蚀层、抗反射涂层以及硬掩模层（例如，氧化层/氮化层）。形成背面抗蚀剂165，以在重组晶片75的背面上形成背面金属线。
接下来，参照图4B，通过电镀背面晶种层160下方的填充金属来形成包括背面重新分布金属线（例如，第一背面金属线181和第二背面金属线182）的背面导体180。在各种实施例中，背面导体180包括铜，虽然在某些实施例中，使用其他合适的导体。背面导体180可包括纯金属，其可包括微量杂质、100%纯金属或合金。在各种实施例中，背面导体180可包括多个层，例如，在一个实施例中为Cu/Ni、Cu/Ni/Pd/Au、Cu/NiMoP/Pd/Au或Cu/Sn。
在一个或多个实施例中，背面重新分布金属线使第一裸片110的背面接触区域和第二裸片120的背面接触区域耦接至正面重新分布层150。在一个实施例中，在第一裸片源极接触件20下方形成第一背面金属线181，并且使第一背面金属线与第一通孔171耦接。同样，在第二裸片漏极接触件60下方形成第二背面金属线182，并且使第二背面金属线与第二通孔172耦接。
如上所述，通过覆盖背面晶种层160，背面抗蚀剂165防止直接在其下方的金属的电镀。如一个实施例中所示，在第三裸片130下方未形成背面抗蚀剂165，从而第一背面金属线181和第二背面金属线182电分离。
在各种实施例中，形成背面导体180还可包括电镀之后的平面化步骤，从而对不同的背面重新分布金属线进行平面化。
参照图4C，去除背面抗蚀剂165并且可去除背面晶种层160。通过在正面重新分布层150上方形成接触件，随后进行的加工可遵循图2K。
图5（其包括图5A-5H）示出了根据本发明的一个实施例的各种形成阶段期间的半导体封装。
与目前所描述的上述实施例不同，这个实施例还包括无源器件。在上述实施例中，封装包括多种不同类型的裸片。在这个实施例中，通过使包括有源器件的一个裸片和包括无源器件的另一个裸片结合可形成封装。同样，在一个可替代实施例中，封装可包括两个裸片，每个裸片均为无源器件。
参照图5A，与在相似的实施例中一样，将第一裸片110、第二裸片120以及第三裸片130设置在载体10上方。在这个实施例中，另外将无源器件300设置在载体10上方。
与在上述实施例中一样，第一裸片110具有第一高度H1，第二裸片120具有第二高度H2，并且第三裸片130具有第三高度H3。第一高度H1大于第三高度H3，并且第二高度H2大于第三高度H3。无源器件300可具有与第一高度H1、第二高度H2以及第三高度H3不同的第四高度H4。在一个实施例中，无源器件300仅仅具有正面金属化，而没有背面接触件。在这种实施例中，无源器件的第四高度H4小于第一高度H1或第二高度H2。
在一个可替代实施例中，无源器件300可具有背面接触件。在这种实施例中，无源器件300具有大于第三裸片130的第三高度H3的第四高度H4，并且在一个实施例，第四高度H4与第一裸片110的第一高度H1大致相同。
参照图5B，与在上述实施例中一样，用模塑混合物封装第一裸片、第二裸片和第三裸片110、120和130以及无源器件，以形成封装件90。从而将重组晶片75形成在载体10上方。
接下来，如图5C中所示，倒转模制体，以露出重组晶片75的底表面85。接下来，释放载体10并且使之与重组晶片75分离，露出重组晶片75的顶表面95。
参照图5D，如图2和3的上述实施例中所述，在重组晶片75的顶表面95上方形成正面重新分布层150。
接下来，如图5E中所示，对重组晶片75进行薄化，以露出新的底表面。在薄化之后，露出第一裸片110和第二裸片120的底表面。然而，无源器件300和第三裸片130依然嵌入封装件90内。因此，封装件90的保护部分覆盖无源器件300。
参照图5F，如上所述，进行选择性蚀刻，以蚀刻半导体支柱50，并且部分地蚀刻第一裸片和第二裸片110和120。
将背面晶种层160形成在重组晶片75下方（图5G）。在形成背面晶种层160之前，可沉积可选的扩散阻挡层。通过电沉积工艺在背面晶种层160下方形成包括背面重新分布线的背面导体180。电沉积工艺也形成通孔170，该通孔现在嵌入封装件90内。
可在正面重新分布层150上形成多个接触件（图5H）。多个接触件可包括任何合适类型的接触件。在一个实施例中，多个接触件包括图3中所述的焊球220。接下来，对重组晶片75进行切割，以形成单独的半导体封装。
图6示出了在无源器件和第三裸片之间没有通孔的半导体封装的一个可替代实施例。
在某些实施例中，可直接接触背面导体，或者通孔可设置在具有无源器件300和第三裸片130的区域外面。因此，如图所示，在具有均匀厚度的封装件90的一部分内模制无源器件300和第三裸片130。有利地，这种实施例可为封装提供机械稳定性。
图7示出了根据本发明的一个可替代实施例的具有带背面接触件的无源器件的半导体封装。在这个实施例中，在裸片切割之后的第二无源器件310的第四高度H4大于第三裸片130的第三高度H3。第二无源器件310也包括背面接触件。在上述实施例中所描述的处理之后，形成半导体封装。通过封装件90的一部分横向地隔离第二无源器件310。没有背面接触件的第三裸片130通过封装件90的一部分与背面晶种层160和背面导体180隔离。作为一个实例，焊球220形成在正面重新分布层150上方。
图8（其包括图8A和8B）示出了根据本发明的一个可替代实施例的具有带背面接触件的无源器件的半导体封装。
参照图8，无源器件300和第三裸片130嵌入封装件90内。该制造工艺可与上述实施例中所描述的制造工艺相似。在一个实施例中，第二无源器件310和第三无源器件320可串联地耦接（图8A）。可选地，第二无源器件和第三无源器件310和320可使用通孔170与正面重新分布层150耦接（也参见图8B）。从这些图中显而易见的，在各种实施例，有源器件和无源器件的任何组合可结合在单个半导体封装中。
图8B示出了一个可替代实施例，其中，第二无源器件310通过第一背面重新分布金属线181与正面重新分布层150耦接，而第三无源器件320通过第二背面重新分布金属线182与正面重新分布层150耦接。
尽管已经参照说明性实施例描述本发明，但本描述并非旨在以限制性的意义进行理解。参考描述时，对于本领域的技术人员而言，说明性实施例的各种修改和组合以及本发明的其他实施例将是显而易见的。作为一个实例，图3中所描述的实施例可与图1、2、4、5-8中所描述的实施例相结合，或者图2中所描述的实施例可与使用图1、4、5、6、7、或8所描述的实施例相结合。因此旨在使所附权利要求书包含任何这种修改或实施例。
虽然已经详细地描述本发明及其优点，但是应理解的是，在不背离所附权利要求书限定的本发明的精神和范围的情况下，在本文中可做出各种变化、替换和变更。例如，本领域的技术人员将容易理解的是，可改变本文中所描述的多个特征、功能、工艺和材料，同时保持在本发明的范围内。
而且，本申请的范围并非旨在限于本说明书中所描述的工艺、机器、产品、物质的成分、装置、方法和步骤的特定实施例。通过本发明的公开内容，本领域的技术人员将容易理解的是，根据本发明，可利用目前存在的或后来形成的与本文中所描述的相应实施例执行大致相同的功能或实现大致相同的效果的工艺、机器、产品、物质的成分、装置、方法或步骤。因此，所附权利要求书旨在包括处于其范围内的这种工艺、机器、产品、物质的成分、装置、方法或步骤。

Claims (36)

1.一种形成半导体封装的方法，所述方法包括：
将第一裸片和第二裸片设置在载体上方，所述第一裸片为与所述第二裸片不同类型的裸片；
用封装材料覆盖所述第一裸片和所述第二裸片中的至少一者，以形成具有顶表面和相对的底表面的封装件；
使所述封装件从所述底表面开始薄化，以露出所述第一裸片的第一表面而不露出所述第二裸片；以及
形成接触所述第一裸片的背面导电层，其中，通过所述封装件的第一部分使所述第二裸片与所述背面导电层分离。
2.根据权利要求1所述的方法，进一步包括：在使所述封装件薄化之后，选择性地蚀刻所述第一裸片的露出的第一表面，以露出所述第一裸片的第二表面。
3.根据权利要求1所述的方法，其中，所述封装件在所述薄化之前的厚度至少为500μm，并且其中，所述封装件在所述薄化之后的厚度为大约10μm到大约200μm。
4.根据权利要求1所述的方法，进一步包括：
将所述封装件与所述载体分离，以露出所述底表面。
5.根据权利要求1所述的方法，进一步包括：
在用所述封装材料覆盖所述第一裸片和所述第二裸片之前，将支柱设置在所述载体上方；
在使所述封装件薄化之后，通过去除所述支柱而形成贯通开口；以及
填充所述贯通开口，以形成通孔。
6.根据权利要求5所述的方法，其中，将所述支柱设置在所述第一裸片与所述第二裸片之间。
7.根据权利要求5所述的方法，其中，形成所述贯通开口包括进行蚀刻工艺，所述蚀刻工艺通过穿过所述第一裸片的露出的第一表面进行蚀刻以露出所述第一裸片的第二表面而使所述第一裸片薄化。
8.根据权利要求5所述的方法，其中，所述支柱为硅材料。
9.根据权利要求1所述的方法，进一步包括：在所述顶表面上方形成正面重新分布层。
10.根据权利要求1所述的方法，进一步包括：
在用所述封装材料覆盖所述第一裸片和所述第二裸片之前，将无源器件设置在所述载体上方。
11.根据权利要求10所述的方法，其中，所述无源器件具有的竖直高度小于所述第一裸片的竖直高度，使得在所述封装件的所述薄化之后所述无源器件的底表面仍被所述封装件的第二部分覆盖。
12.根据权利要求10所述的方法，其中，所述无源器件具有的竖直高度大于所述第二裸片的竖直高度，使得在所述封装件的所述薄化之后露出所述无源器件的底表面，其中，形成所述背面导电层进一步包括：接触所述无源器件的所述底表面。
13.根据权利要求1所述的方法，其中，所述第一裸片为分立式竖直场效应晶体管，并且其中，所述第二裸片为集成电路芯片。
14.一种形成半导体封装的方法，所述方法包括：
将第一裸片和第二裸片设置在载体上方；
将与所述第一裸片和所述第二裸片相邻的半导体支柱设置在所述载体上方；
用封装材料覆盖所述第一裸片和所述第二裸片以及所述半导体支柱，以形成具有顶表面和相对的底表面的封装件；
将所述封装件与所述载体分离，以露出所述底表面；
使所述封装件从所述底表面开始薄化，以露出所述第一裸片的第一表面和所述半导体支柱的第二表面而不露出所述第二裸片，其中，所述第一裸片具有的竖直高度大于所述第二裸片，使得所述薄化露出所述第一表面而不露出所述第二裸片；
去除所述半导体支柱，以形成贯通开口；以及
形成接触所述第一裸片且位于所述贯通开口内的背面导电层，其中，通过所述封装件的第一部分使所述第二裸片与所述背面导电层分离。
15.根据权利要求14所述的方法，其中，所述去除所述半导体支柱包括：执行选择性蚀刻工艺，以从所述第一裸片的所述第一表面去除所述第一裸片的一部分和所述半导体支柱而不蚀刻所述封装件。
16.根据权利要求14所述的方法，其中，所述半导体支柱为单晶硅材料。
17.根据权利要求14所述的方法，进一步包括：在所述顶表面上方形成正面重新分布层。
18.根据权利要求14所述的方法，其中，将所述半导体支柱设置在所述第一裸片与所述第二裸片之间。
19.根据权利要求14所述的方法，其中，所述第一裸片包括竖直器件，并且其中，所述第二裸片包括集成电路芯片。
20.根据权利要求19所述的方法，其中，所述第二裸片在所述第二裸片的背面上不具有接触件。
21.根据权利要求14所述的方法，其中，所述第一裸片包括具有背面接触件的集成电路芯片，并且其中，所述第二裸片包括在背面上不具有接触件的集成电路芯片。
22.根据权利要求14所述的方法，进一步包括：
在用所述封装件覆盖所述第一裸片和所述第二裸片之前，将无源器件设置在所述载体上方。
23.根据权利要求22所述的方法，其中，所述无源器件具有的竖直高度小于所述第一裸片的竖直高度，使得在所述封装件的所述薄化之后所述无源器件的底表面仍被所述封装件的第二部分覆盖。
24.根据权利要求22所述的方法，其中，所述无源器件具有的竖直高度大于所述第二裸片的竖直高度，使得在所述封装件的所述薄化之后露出所述无源器件的底表面，其中，形成所述背面导电层进一步包括接触所述无源器件的所述底表面。
25.根据权利要求22所述的方法，其中，将所述半导体支柱设置在所述无源器件与所述第一裸片之间。
26.一种半导体封装，所述半导体封装包括：
第一裸片，所述第一裸片具有第一背面接触区域，所述第一裸片设置在封装件中；
第二裸片，所述第二裸片设置在所述封装件中，所述第一裸片通过所述封装件的第一部分与所述第二裸片隔离；
正面重新分布层，设置在所述封装件上方，并且设置在所述第一裸片和所述第二裸片上方；以及
导电层，所述导电层设置在所述第一裸片和所述第二裸片下方，所述导电层接触所述第一背面接触区域，其中，所述封装件的第二部分使所述第二裸片的背面与所述导电层隔离。
27.根据权利要求26所述的封装，其中，所述第一裸片为分立式竖直场效应晶体管，并且其中，所述第二裸片为集成电路芯片。
28.根据权利要求26所述的封装，其中，所述第一裸片包括竖直器件，并且其中，所述第二裸片包括集成电路芯片。
29.根据权利要求28所述的封装，其中，所述第二裸片在所述第二裸片的背面上不具有接触件。
30.根据权利要求26所述的封装，其中，所述第一裸片包括具有背面接触件的集成电路芯片，并且其中，所述第二裸片包括在背面上不具有接触件的集成电路芯片。
31.根据权利要求26所述的封装，其中，所述第二裸片不具有背面接触区域。
32.根据权利要求26所述的封装，其中，所述导电层包括晶种层以及设置在所述晶种层下方的背面导体。
33.根据权利要求26所述的封装，进一步包括设置在所述封装件中的第一通孔，所述通孔耦接至所述导电层。
34.根据权利要求33所述的封装，进一步包括：
第三裸片，所述第三裸片具有第二背面接触区域，所述第三裸片设置在所述封装件中，所述第三裸片通过所述封装件的第三部分与所述第二裸片隔离，所述导电层接触所述第二背面接触区域。
35.根据权利要求34所述的封装，进一步包括：
第二通孔，所述第二通孔耦接至所述第二背面接触区域。
36.根据权利要求34所述的封装，其中，所述导电层包括耦接至所述第一背面接触区域的第一重新分布线以及耦接至所述第二背面接触区域的第二重新分布线，并且其中，所述第一通孔不通过所述导电层电耦接至所述第二通孔。
CN201310088571.0A 2012-03-19 2013-03-19 半导体封装及其形成方法 Active CN103325690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/423,951 2012-03-19
US13/423,951 US8778733B2 (en) 2012-03-19 2012-03-19 Semiconductor package and methods of formation thereof

Publications (2)

Publication Number Publication Date
CN103325690A CN103325690A (zh) 2013-09-25
CN103325690B true CN103325690B (zh) 2016-03-02

Family

ID=49044130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310088571.0A Active CN103325690B (zh) 2012-03-19 2013-03-19 半导体封装及其形成方法

Country Status (3)

Country Link
US (1) US8778733B2 (zh)
CN (1) CN103325690B (zh)
DE (1) DE102013102786B4 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147628B2 (en) * 2012-06-27 2015-09-29 Infineon Technoloiges Austria AG Package-in-packages and methods of formation thereof
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation
US9142432B2 (en) 2013-09-13 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package structures with recesses in molding compound
US20150118770A1 (en) * 2013-10-28 2015-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Wafer-level packages having voids for opto-electronic devices
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
US9379041B2 (en) 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US10109612B2 (en) * 2013-12-13 2018-10-23 Taiwan Semiconductor Manufacturing Company Tools and systems for processing semiconductor devices, and methods of processing semiconductor devices
US9728415B2 (en) * 2013-12-19 2017-08-08 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer thinning involving edge trimming and CMP
CN103646941B (zh) * 2013-12-25 2016-04-27 江阴长电先进封装有限公司 一种用于直流-直流转换器的封装结构
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
DE102015111424B9 (de) 2014-07-14 2023-10-19 Avago Technologies International Sales Pte. Limited Verfahren zum Ausführen von eingebetteter Aufbau- und Verbindungstechnologien auf Wafer-Niveau (eWLP) sowie mittels der Verfahren hergestellte eWLP-Einrichtungen, -Einheiten und -Zusammenbauten
US9287236B2 (en) * 2014-07-17 2016-03-15 Freescale Semiconductor, Inc. Flexible packaged integrated circuit
US10020285B2 (en) * 2014-09-04 2018-07-10 Infineon Technologies Austria Ag Method of producing a semiconductor device and a semiconductor device
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
DE102015102535B4 (de) * 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
WO2017109536A1 (en) * 2015-12-21 2017-06-29 Intel IP Corporation System-in-package devices and methods for forming system-in-package devices
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US10141252B2 (en) 2017-02-16 2018-11-27 Advanced Semiconductor Engineering, Inc. Semiconductor packages
US10636742B2 (en) * 2017-09-28 2020-04-28 Dialog Semiconductor (US) Limited Very thin embedded trace substrate-system in package (SIP)
US10930604B2 (en) * 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
TWI689090B (zh) * 2018-05-29 2020-03-21 友達光電股份有限公司 感光元件及其製造方法
US11355358B2 (en) * 2018-09-24 2022-06-07 Applied Materials, Inc. Methods of thinning silicon on epoxy mold compound for radio frequency (RF) applications
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR102547250B1 (ko) * 2018-12-20 2023-06-23 삼성전자주식회사 반도체 패키지
CN215644456U (zh) * 2020-03-27 2022-01-25 意法半导体有限公司 半导体器件
US11735554B2 (en) * 2020-08-14 2023-08-22 Sj Semiconductor (Jiangyin) Corporation Wafer-level chip scale packaging structure having a rewiring layer and method for manufacturing the wafer-level chip scale packaging structure
US20240213028A1 (en) * 2022-12-21 2024-06-27 Applied Materials, Inc. Silicon (Si) Dry Etch for Die-to-Wafer Thinning

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US20050046022A1 (en) 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
US7863090B2 (en) * 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US8916416B2 (en) 2007-09-25 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of laser-marking laminate layer formed over eWLB with tape applied to opposite surface
US8318540B2 (en) 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
US7910404B2 (en) 2008-09-05 2011-03-22 Infineon Technologies Ag Method of manufacturing a stacked die module
US20100133682A1 (en) * 2008-12-02 2010-06-03 Infineon Technologies Ag Semiconductor device
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7993941B2 (en) 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
US8093711B2 (en) 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
US8241956B2 (en) 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
US8288201B2 (en) * 2010-08-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming FO-WLCSP with discrete semiconductor components mounted under and over semiconductor die
US8304825B2 (en) * 2010-09-22 2012-11-06 Monolithic Power Systems, Inc. Vertical discrete devices with trench contacts and associated methods of manufacturing

Also Published As

Publication number Publication date
US8778733B2 (en) 2014-07-15
DE102013102786A1 (de) 2013-09-19
CN103325690A (zh) 2013-09-25
DE102013102786B4 (de) 2020-09-10
US20130241077A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
CN103325690B (zh) 半导体封装及其形成方法
US11444013B2 (en) Semiconductor device and manufacturing method thereof
CN103515260B (zh) 封装内封装及其形成方法
CN107180814B (zh) 电子装置
US8021907B2 (en) Method and apparatus for thermally enhanced semiconductor package
CN103035579B (zh) 晶圆级芯片尺寸封装件及其制造方法
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
US9040346B2 (en) Semiconductor package and methods of formation thereof
CN102637608A (zh) 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN103718289A (zh) 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
US20130260510A1 (en) 3-D Integrated Circuits and Methods of Forming Thereof
CN103839918A (zh) 半导体封装及其制造方法
CN103383919A (zh) 用于制造芯片封装件的方法
US9082626B2 (en) Conductive pads and methods of formation thereof
US20210305096A1 (en) Fan-out wafer level packaging of semiconductor devices
TWI804874B (zh) 封裝結構
US20240006351A1 (en) Selective plating for packaged semiconductor devices
US11887916B2 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN115938956A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant