Nothing Special   »   [go: up one dir, main page]

CN215644456U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN215644456U
CN215644456U CN202120628716.1U CN202120628716U CN215644456U CN 215644456 U CN215644456 U CN 215644456U CN 202120628716 U CN202120628716 U CN 202120628716U CN 215644456 U CN215644456 U CN 215644456U
Authority
CN
China
Prior art keywords
transparent substrate
die
central portion
molding compound
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120628716.1U
Other languages
English (en)
Inventor
D·加尼
R·阔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/187,510 external-priority patent/US11742437B2/en
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of CN215644456U publication Critical patent/CN215644456U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开的实施例涉及半导体器件。公开了一种半导体器件,包括:透明基底,包括第一表面、与第一表面相对的第二表面以及与第一表面和第二表面横切的侧壁;模制化合物,处于透明基底的侧壁上;裸片,处于透明基底的第二表面上,裸片包括:传感器,与透明基底对准;接触件,从裸片的边缘向外延伸、并且延伸远离传感器;以及电连接件,具有被耦合到传感器的第一端以及被耦合到接触件的第二端。利用本公开的实施例,减小了完整的WLCSP的总体厚度。

Description

半导体器件
技术领域
本公开涉及一种封装体(诸如晶片级芯片规模封装(WLCSP))。
背景技术
一般来说,半导体器件封装体(诸如芯片规模封装或晶片级芯片规模封装(WLCSP))包含裸片,诸如被配置成检测半导体器件封装体外部的任何数量或质量的外部环境的传感器。例如,半导体器件封装体根据需要可以检测光、温度、声音、压力或外部环境的任何其他数量或质量。
随着对在电子器件中提供更多的半导体器件封装体来执行日益增长的复杂功能而同时降低制造成本、增加对外部应力的抵抗力以减少故障的可能性并且提高半导体器件的有效性的需求增加,平衡所有的上述偏好存在重大挑战。电子器件的示例包括膝上型计算机、显示器、电视、智能电话、平板计算机、可折叠电子产品或任何其他电子器件。
实用新型内容
本公开的实施例克服了与封装体(诸如晶片级芯片规模封装(WLCSP))相关联的重大挑战,诸如提高WLCSP内的光传感器的有效性和鲁棒性。
本公开的一方面提供了一种半导体器件,包括:透明基底,包括第一表面、与第一表面相对的第二表面以及与第一表面和第二表面横切的侧壁;模制化合物,处于透明基底的侧壁上;裸片,处于透明基底的第二表面上,裸片包括:传感器,与透明基底对准;接触件,从裸片的边缘向外延伸、并且延伸远离传感器;以及电连接件,具有被耦合到传感器的第一端以及被耦合到接触件的第二端。
根据一个或多个实施例,电子器件还包括:第一绝缘层,处于裸片上、并且处于裸片的接触件上;导电层,处于第一绝缘层上、并且被耦合到裸片的接触件;第二绝缘层,处于第一绝缘层、导电层以及模制化合物上;以及开口,处于第二绝缘层中,开口暴露导电层中的一部分。
根据一个或多个实施例,其中模制化合物具有与第二绝缘层的表面基本齐平的表面。
根据一个或多个实施例,半导体器件还包括:腔体,处于裸片与透明基底之间,腔体与裸片的传感器相邻;以及非导电层,处于透明基底上、并且处于裸片的接触件与透明基底之间。
根据一个或多个实施例,其中非导电层的端部的表面与模制化合物的表面基本上齐平。
根据一个或多个实施例,其中模制化合物是不透明的材料。
根据一个或多个实施例,其中:透明基底的中心部分具有第一高度;侧壁具有第二高度,第二高度小于透明基底的中心部分的第一高度;以及裸片处于透明基底的中心部分上。
本公开的又一方面提供了一种半导体器件,包括:透明基底,包括第一表面、与第一表面相对的第二表面以及与第一表面和第二表面横切的侧壁,侧壁具有第一高度;模制化合物,处于透明基底的侧壁上,模制化合物具有第一高度;以及半导体裸片,处于透明基底上,半导体裸片包括处于透明基底上的导电接触件,导电接触件从半导体裸片的边缘向外延伸。
根据一个或多个实施例,其中透明基底还包括:中心部分,处于透明基底的中心处,中心部分具有第二高度;外围部分,包围中心部分,外围部分包括透明基底的侧壁并且具有第一高度,第一高度小于第二高度;连接部分,包围中心部分,连接部分将中心部分连接到外围部分。
根据一个或多个实施例,其中透明基底的第一表面还包括:中心部分的表面;包围中心部分的表面的外围部分的表面;以及将外围部分的表面连接到中心部分的表面的连接部分的表面。
根据一个或多个实施例,其中透明基底部分的第一表面的连接部分的表面是倾斜表面。
利用本公开的实施例,减小了完整的WLCSP的总体厚度。
附图说明
在附图中,除非上下文另外指示,否则相同的附图标记标识相似的元件或动作。附图中元件的大小和相对位置不必按比例绘制。
图1A是晶片级芯片规模封装(WLCSP)的一个实施例的俯视图,该晶片级芯片规模封装包括具有光传感器的裸片和与裸片的光传感器对准的透明基底;
图1B是沿图1A中的线1B-1B截取的WLCSP的一个实施例的横截面图;
图1C是图1A和1B中的WLCSP的一个实施例的仰视平面图;
图2是沿与图1A中的线1B-1B相似的线截取的WLCSP的备选实施例的横截面图;
图3是沿与图1A中的线1B-1B相似的线截取的WLCSP的备选实施例的横截面图;
图4A是根据一个或多个实施例的制造WLCSP(诸如图1A-1C中所示出的WLCSP)的实施例的方法的流程图;以及
图4B-4Q是如图4A中的流程图中所指示并且根据一个或多个实施例的制造WLCSP(诸如图1A-1C中所示出的WLCSP)的实施例的方法的横截面图。
具体实施方式
在以下描述中,阐述了某些特定细节以便提供对本公开的各种实施例的透彻理解。然而,本领域的技术人员将理解,可以在没有这些特定细节的情况下实践本公开。在其他实例中,未详细描述与电气部件和半导体制作技术相关联的公知结构,以避免不必要地使本公开的实施例的描述不清楚。
除非上下文另外要求,否则贯穿以下的说明书和权利要求书,词语“包括(comprise)”和其变型(诸如“包括了(comprises)”和“包括有(comprising)”)应以开放的包含性的含义来解释,即,解释为“包括但不限于”。
诸如第一、第二和第三的序数的使用未必暗示排序后的秩序感,而是可以仅区分动作或结构的多个实例。
贯穿本说明书,对“一个实施例”或“实施例”的提及意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此,在贯穿本说明书的各处中出现的短语“在一个实施例中”或“在实施例中”未必全部指的是同一实施例。此外,可以在一个或多个实施例中以任何合适的方式组合特定特征、结构或特性。
如下所述,术语“左”、“右”、“顶部”和“底部”仅出于基于本公开中的图式的讨论中的部件的定向的讨论目的而被使用。这些术语不限制为在本公开中明确公开、隐含公开或固有公开的可能位置。
术语“基本上”被用于阐明当现实世界中制造WLCSP时可能会有细微的差异,因为不可能使任何东西完全相等或完全相同。该术语不是限制性的,因为该术语仅是为了阐明WLCSP的现实世界制造方式。换句话说,基本上意味着在实际实践中可能会有一些细微的变化,因为不可能使任何东西完美,而是使其在可接受的公差内。
如本说明书和随附权利要求书中所使用,除非内容另外清楚地指示,否则单数形式“一”、“一个”和“该”包括复数指示物。还应注意,除非内容另外清楚地指示,否则术语“或”一般以其包括“和/或”的含义被采用。
本公开涉及半导体器件封装体(诸如晶片级芯片规模封装(WLCSP))的各种实施例,这些半导体器件封装体各自包括半导体裸片和透明基底。透明基底与裸片的传感器对准,并且被配置成将裸片的传感器暴露于来自外部光源的光。在一些其他实施例中,裸片可以包括LED或光源,该LED或光源与透明基底对准以通过透明基底发射光。
在一些实施例中,透明基底包括具有第一高度的中心部分和具有第二高度的包围中心部分的外围部分。中心部分的第一高度大于包围中心部分的外围部分的第二高度。外围部分具有由模制化合物层覆盖的侧壁。模制化合物层包围透明基底并且在透明基底周围形成边界。模制化合物是不透明的材料,该不透明的材料被配置成通过减少在光穿过透明基底到达传感器时从透明基底的侧壁逸出的光量来增加到达裸片的传感器的光量。在制造工艺期间在分割工艺期间,模制化合物还保护封装体的透明基底,这是因为切割了模制化合物而不是透明基底。裸片处于透明基底的中心部分上,并且传感器与透明基底的中心部分对准。
虽然相对于WLCSP示出和描述了各种实施例,但是将容易了解的是,本公开的实施例不限于此。在各种实施例中,本文中所描述的结构、器件、方法等可以以任何合适类型或形式的半导体封装体或WLCSP实施或以其他方式被利用,并且根据需要可以利用任何合适的半导体封装技术来制造。
图1A是封装体100(诸如WLCSP)的实施例的俯视图。封装体100包括具有第一表面102的绝缘层101以及通过第一表面102中的开口106被暴露的多个导电接触件104。绝缘层可以是钝化层、模制化合物层、环氧树脂层或一些其他绝缘材料。第一表面102可以被称为封装体100的有源或安装表面,这是因为多个导电接触件104被配置成通过导电材料被安装到印刷电路板(PCB)或被安装在电子器件内。接触件104被耦合到封装体100内的有源部件和无源部件,这些有源部件和无源部件将如下相对于图1B更详细地讨论。
图1B是沿图1A中的线1B-1B截取的封装体100的横截面侧视图,并且图1C是图1A和1B中的封装体100的仰视平面图。线1B-1B穿过封装体100的接触件104中的三个接触件。
封装体100包括与第一表面102相对的第二表面108。第二表面108可以被称为无源表面,这是因为第二表面108不包括任何有源部件或无源导电部件。相反,第二表面108包括透明基底110的表面和模制化合物层112的表面。透明基底110可以是玻璃材料、丙烯酸材料、塑料材料或任何其他透明材料或允许光穿过并且具有高透射率的透明材料的组合。备选地,透明基底110可以是堆叠的多层材料以增加通过多层的光的透射率。透明基底110的表面和模制化合物层112的表面基本齐平或共面。
透明基底110的表面(是封装体100的第二表面108的一部分)未被覆盖。模制化合物层112处于透明基底110的侧壁114上。透明基底110的侧壁114具有第一高度h1。模制化合物层112具有侧壁116,这些侧壁具有第一高度h1。模制化合物层112优选地是不透明的材料,诸如包括碳黑颜料的模制化合物、由不透明的材料制成的塑料模制化合物或一些其他不透明的材料或不允许光透过的不透明的材料的组合。使用不透明的材料使得模制化合物层112能够在光已经通过透明基底110的未被覆盖的表面进入之后,防止光从透明基底110的侧壁114逸出,这将在稍后在本公开内更详细地被讨论。
透明基底110包括中心部分120,该中心部分具有第二高度h2,该第二高度大于透明基底110的侧壁114和模制化合物层112的侧壁116的第一高度h1。透明基底110还包括外围部分122,该外围部分包围中心部分120并且在中心部分120周围形成边界或周界。外围部分122具有透明基底110的侧壁114的第一高度h1
透明基底110包括连接部分124,该连接部分具有将外围部分122耦合到中心部分120的倾斜表面126。中心部分120、外围部分122和连接部分124由透明基底110的连续材料制成。倾斜表面126的倾斜度由在外围部分122的第一高度h1与中心部分的第二高度h2之间的高度差限定。在一些其他实施例中,第一高度h1可以大于第二高度h2,或第一高度h1可以与第二高度h2基本相同。
半导体裸片128被耦合到透明基底110的中心部分120。裸片通过粘合剂(未被示出)耦合到透明基底110的中心部分120。粘合剂可以是胶水、裸片附接膜(DAF)或一些其他粘合材料或粘合材料的组合。半导体裸片128与封装体100的第二表面108相对。半导体裸片128包括有源部件和无源部件以执行期望的功能。例如,半导体裸片128可以包括被配置成检测光、压力、声音、温度、湿度或外部环境的任何其他质量或数量的部件。
半导体裸片128包括有源表面130和与有源表面130相对的无源表面132。有源表面130处于透明基底110的中心部分120上并且面朝透明基底110。无源表面132与有源表面130相对,并且背离透明基底110和半导体裸片128的有源表面130。无源表面132不包括任何有源部件或无源部件,而有源表面130包括有源部件和导电部件。半导体裸片128的倾斜表面133在半导体裸片128的有源表面130与无源表面132之间延伸。
半导体裸片128包括处于半导体裸片128的有源表面130处的传感器134。传感器134根据需要可以是光传感器,诸如图像传感器、单光子雪崩二极管(SPAD)或某种其他类型的光传感器或光传感器的组合。传感器134可以被配置成根据需要检测红外光、紫外光、可见光或任何波长的光。光传感器134可以是被定位在半导体裸片128的有源表面130上的传感器阵列或多个传感器。在一些其他备选实施例中,传感器134可以是另一类型的传感器,诸如被配置成检测压力、声音、温度、湿度或外部环境的任何其他质量或数量的传感器。光传感器134可以被定位在半导体裸片128的有源表面130的中心处。
电连接件136具有被耦合到光传感器134的第一端以及被耦合到半导体裸片128的表面上的接触件138的第二端。电连接件136可以被配置成根据需要将信号从光传感器134通信到接触件138或从接触件138通信到光传感器134。电连接件136可以包括延伸穿过半导体裸片128的表面或在该表面上延伸的导电材料,诸如铜或掺杂的半导体。电连接件136还可以包括各种电路装置,诸如晶体管、二极管或其他导电元件。
接触件138根据需要是导电材料,诸如铜材料、金材料、铝材料、合金材料或任何其他导电材料或导电材料的组合。接触件138从半导体裸片128的边缘向外延伸、并且延伸远离半导体裸片128的光传感器134。接触件138跨透明基底110的中心部分120延伸到透明基底110的边缘,在该边缘处,中心部分120与连接部分124相接。
另一绝缘层140处于裸片的无源表面132和倾斜表面133上。绝缘层140也处于接触件138上。绝缘层140根据需要可以是任何电绝缘材料,诸如环氧树脂材料、塑料材料、钝化材料、再钝化材料、介电材料或一些其他绝缘材料或绝缘材料的组合。绝缘层140被配置成将半导体裸片128与导电层142分开,以避免导电层142与半导体裸片128接触。
导电层142处于绝缘层140、半导体裸片128的接触件138以及透明基底110的外围部分122和连接部分124上。导电层142与半导体裸片128的接触件138的侧壁接触。导电层142允许信号从外部器件通信到裸片的接触件138、以及从裸片的接触件138通信到外部器件。例如,外部器件可以是控制器、电子器件、存储器或电子器件的被配置成控制或利用封装体100以执行期望功能的一些其他部件。导电层142包括处于透明基底110的外围部分122上的第一端144。在该实施例中,第一端144被定位在透明基底110的侧壁114与透明基底110的连接部分124之间。然而,在其他备选实施例中,第一端144可以被定位在连接部分124上或可以延伸到透明基底110的侧壁114。导电层142根据需要可以被称为电连接件、重分布层(RDL)或一些其他导电连接件或导电连接件的组合。在备选实施例中,导电层可以是导电通孔。
绝缘层101处于导电层142、模制化合物层112、绝缘层140以及透明基底110的外围部分122和连接部分124上。绝缘层101被配置成保护导电层142免受外部导电材料的影响,从而避免在导电层142与PCB上或电子器件内的外部电气部件之间的短路、或不期望的电连接。绝缘层101覆盖导电层142的第一端144。绝缘层101包括侧壁148。绝缘层101的侧壁148与模制化合物层112的侧壁116基本齐平或共面。绝缘层101包括暴露接触件104的开口106。接触件104是由在绝缘层101中的开口106暴露的导电层142的部分。开口106被示出为具有正方形形状,然而,在备选实施例中,开口根据需要可以具有圆形形状、矩形形状或任何其他形状。绝缘层101可以是任何绝缘材料,诸如环氧树脂材料、塑料材料、钝化材料、再钝化材料、介电材料或一些其他绝缘材料或绝缘材料的组合。绝缘层101可以被称为保护层。
在该实施例中,封装体100的尺寸如下。透明基底110具有约100-500微米的厚度,裸片具有50-200微米的厚度,导电层142具有3-5微米的厚度,并且绝缘层140具有10-30微米的厚度。虽然在该实施例中这些是封装体100的各种部件的厚度,但是出于清楚的目的,这些部件在图1B中未精确地按比例绘制。尽管在该实施例中,上述尺寸可以如上所列,但是在WLCSP的一些其他备选实施例中,WLCSP可以具有与上文所阐述的尺寸完全不同的尺寸。
图1C是如图1A和1B中所见的封装体100的实施例的俯视平面图。如前所述,封装体100包括透明基底110。透明基底110包括中心部分120、外围部分122和连接部分124。连接部分124在中心部分120与外围部分122之间延伸,并且将中心部分120耦合到外围部分122。另外,如先前相对于图1B所讨论的,外围部分122包围中心部分120和连接部分124两者,并且在中心部分120和连接部分124两者周围形成周界或边界。类似地,连接部分124包围中心部分120,并且在中心部分120周围形成周界或边界。在图1C中可以清楚地看到透明基底110的这些各个部分的关系。附加地,如先前相对于图1B所讨论的,半导体裸片128处于透明基底110的中心部分120上,并且传感器134与透明基底110的中心部分120对准,这在图1C中可以清楚地看到。
图2是封装体200a的备选实施例的横截面图。封装体200a可以是WLCSP或半导体封装体。沿着与封装体100的图1A中的1B-1B相似的线截取了封装体200a的该横截面图。封装体200a具有与图1B中所图示的封装体100中的实施例相似的特征,这些特征由与图1B中相同的附图标记表示。
然而,在该备选实施例中,封装体200a包括腔体202。腔体202与透明基底110的中心部分120对准。腔体202与半导体裸片128的光传感器134相邻并且对准。腔体202使透明基底110的中心部分120与光传感器134间隔开。腔体被形成在半导体裸片128与透明基底110之间的材料层208a中。在该备选实施例中,材料层208a将半导体裸片128耦合到透明基底110。材料层208a根据需要可以是绝缘材料、非导电材料、粘合材料或任何绝缘或绝缘材料的组合。备选地,在封装体的一些其他实施例中,腔体202可以由多层材料而不是材料层208a形成。在其他备选实施例中,腔体202可以处于透明基底110的中心部分120内,或延伸到透明基底110的中心部分120中。如果腔体202处于透明基底110的中心部分120内,则第二高度h2可以小于第一高度h1,或第二高度h2可以与第一高度h1基本相同。例如,如果腔体202在透明基底110内朝向表面108延伸足够远,则透明基底110的中心部分120将具有第二高度h2,该第二高度小于外围部分122的第一高度h1
在封装体200a中的腔体202的厚度基本上等于材料层208a的厚度。在一些其他实施例中,腔体具有的厚度可以大于材料层208a的厚度或小于材料层208a的厚度。换句话说,腔体202根据需要可以具有任何尺寸。
在封装体的一些实施例中,光传感器134可以延伸到腔体202中。腔体可以足够宽和足够深,以使传感器在腔体中完全配合或使传感器在腔体内部分配合。
图3是封装体200b的备选实施例的横截面图,该封装体与图2中的封装体200a相似。封装体200b具有与图1B和图2中的封装体100、200a中的实施例相似的特征,这些特征由与图1B图和2中相同的附图标记表示。
然而,在该备选实施例中,封装体200b包括处于半导体裸片128与透明基底110之间的多层材料208b。多层材料208b根据需要可以是多层绝缘材料、非导电材料、多层粘合材料或多层任何绝缘材料。在该备选实施例中,多层材料208b将半导体裸片耦合到透明基底110。不同于图2中的封装体200a,封装体200b包括处于透明基底110与导电层142之间的多层材料208b的一部分,并且多层材料208b的端部209具有由模制化合物层112覆盖的表面。多层材料208b的一部分将导电层142与透明基底110分开。不同于封装体200a,封装体200b具有透明基底110,然而,透明基底110具有与沿在透明基底110的侧壁114之间延伸的透明基底100的长度基本相同的高度。
备选地,在封装体的一些其他实施例中,腔体202可以由单层材料而不是多层材料208b形成,并且端部209可以由绝缘层101覆盖。在其他备选实施例中,腔体202可以处于透明基底的中心部分120内或延伸到透明基底的中心部分120中。
在封装体200b中的腔体202的厚度基本上等于多层材料208b的厚度。在一些其他实施例中,腔体具有的厚度可以大于多层材料208b的厚度或小于多层材料208b的厚度。换句话说,腔体202根据需要可以具有任何尺寸。
封装体200b包括形成在绝缘层101上并且在绝缘层101、204中的凸块下金属(UBM)206下方的绝缘层204。绝缘层204可以是环氧树脂材料、塑料材料、钝化材料、再钝化材料或一些其他绝缘材料或绝缘材料的组合。如图2中所示出,UBM 206各自包括朝向半导体裸片128延伸的凹部,以使得能够与被用于将封装体200a电连接至PCB或其他器件的焊料凸块(下文讨论)更好地接触。
在WLCSP的一些其他备选实施例中,UBM 206可以具有不同的形状或配置。例如,UBM 206可以从绝缘层204向外延伸,或UBM 206可以处于绝缘层204上。因此,UBM 206根据需要可以具有任何形状或配置。
图4A是如本公开中所公开的制造封装体100的方法300的实施例和WLCSP的备选实施例的流程图。将相对于图4B-4Q中所图示的结构详细讨论这些步骤。制造方法300的该实施例涉及制造图1A-1C中所示出的封装体100。然而,可以通过向方法300添加附加步骤来制造其他备选实施例,诸如图2和图3中的封装体200a、200b。
方法300包括使用步骤302、304、306将12英寸的晶片处理并且分割成单个裸片的晶片制备工艺301,以及使用步骤308、310、312处理分割的单个裸片以形成8英寸的晶片的重构和模制工艺303。方法300的剩余步骤314、316、318、320、322、324、326、328是用于形成封装体100的其他工艺步骤。
方法300的晶片制备工艺301的步骤302是晶片键合步骤302,其中半导体晶片330被耦合到透明晶片332,如图4B中所示出。在晶片键合步骤302之前,半导体晶片330将已经经过处理,以形成包括传感器134的电子电路装置。半导体晶片330的有源表面333被耦合到透明晶片332,这可以在图4C中看到。图4C是沿着图4A中的线3C-3C截取的横截面图。半导体晶片330可以是12英寸的晶片,或具有其他直径。透明晶片332可以是上文针对透明基底110讨论的任何透明材料,其将由如下文所讨论的透明晶片332形成。半导体晶片330可以使用上文相对于将半导体裸片128耦合到到透明基底110所讨论的任何粘合材料而被键合到透明晶片332。
晶片制备工艺301的步骤304是可选的背面研磨步骤304,其中半导体晶片330的背离透明晶片332的无源表面338以及半导体晶片330的有源表面333被研磨,以减小半导体晶片330的厚度。在步骤306中,如图4C和图4D中所示出,半导体晶片330和透明晶片332被分割成基底组件339。图4C图示了沿虚线336切割的切割工具334,该虚线表示半导体晶片330和透明晶片332由切割工具334分割的位置。图4D图示了一个基底组件339,该基底组件包括图1B中所示出的透明基底110和半导体裸片128。切割工具334根据需要可以是激光、锯或一些其他机械切割器件或切割技术。
在半导体晶片和透明晶片332被分割成基底组件339的步骤306之后,在步骤308中,多个透明基底110被耦合到载体支撑件340,这可以在图4E中看到。图4F至图4H是沿图4E中的线3F-3F截取的横截面图。
在一个实施例中,载体支撑件340是8英寸的载体支撑件,但是可以采用其他大小。载体支撑件340可以是硅(例如玻璃)载体基底、支撑晶片、虚设晶片或被配置成在进一步处理期间支撑多个基底组件339的一些其他支撑材料或载体支撑件。透明基底110通过临时粘合材料(未示出)耦合至载体支撑件340。临时粘合材料可以是热分解粘合材料、水分解粘合材料、光敏性分解材料或可以被分解或去除而不会在透明基底110上留下残留物的一些其他粘合材料。为了讨论简便起见,临时粘合剂将是临时可热分解的粘合材料。
多个基底组件339可以通过拾取和放置机器定位在载体支撑件340上。基底组件339通过宽度为d1的通道342彼此间隔开,如图4F中所示出。
在多个基底组件339被耦合到载体支撑件340的步骤308之后,在步骤310中模制化合物343被形成在多个基底组件339和载体支撑件340上,这可以在图4G中看到。在多个裸片128与多个透明基底110之间的通道342填充有模制化合物343。模制化合物343是不透明的材料。例如,模制化合物343的不透明的材料可以是掺杂有碳黑颜料的模制化合物,可以是掺杂有碳黑颜料的塑料模制化合物,或可以是一些其他不透明的材料或不透明的材料的组合。模制化合物343的不透明的材料不允许光穿过。一旦模制化合物343被放置在通道342中、多个裸片128上、多个透明基底110上和载体支撑件340上,就允许模制化合物343固化和硬化。
在模制化合物343被形成之后,在步骤312中载体支撑件340从模制化合物343和透明基底110被去除或分离,这可以在图4H中看到。载体支撑件340通过暴露载体支撑件340和将载体支撑件耦合至透明基底110的临时可热分解粘合材料,以便加热以分解临时可热分解粘合材料而被去除。去除载体支撑件340留下晶片346,该晶片包括基底组件339和模制化合物343,这可以在图4I的仰视平面图中看到。在一些其他实施例中,载体支撑件340本身可以是可热分解材料、光可分解材料、激光可分解材料、水可分解材料或根据需要被分解以去除的一些其他类型的可分解材料。
在载体支撑件340被去除以形成晶片346的步骤312之后,在步骤314中,晶片346被研磨以去除覆盖半导体裸片128的模制化合物343。晶片346的研磨还可以从裸片128的无源表面132去除部分,从而减小裸片128的厚度。然而,在一些备选实施例中,裸片128可以不被研磨。研磨模制化合物343露出裸片128的顶部,同时将模制化合物343留在基底组件339之间的通道342中。
该研磨步骤314可以被称为平坦化步骤,这是因为模制化合物343和裸片128的无源表面132被制成为基本上彼此齐平并且共面,这可以在图4J中看到。该研磨步骤314可以通过化学机械研磨工具、机械研磨工具或一些其他研磨工具或平坦化工具或技术完成,以形成晶片的基本平坦的表面。
在晶片346被研磨或平坦化的步骤314之后,在步骤316中,形成延伸到晶片346中的多个沟槽350,这可以在图4K中看到。通过去除在裸片128与裸片128的部分之间的模制化合物343的部分来形成多个沟槽350。
可以通过干式蚀刻、湿式蚀刻、锯切、切割、激光或一些其他去除技术来形成多个沟槽350。例如,光刻工艺可以被用于限定裸片128和模制化合物343的部分,以及然后干式蚀刻技术(例如等离子体蚀刻)被完成以去除裸片128和模制化合物343的部分。
干式蚀刻工艺形成每个半导体裸片128的倾斜表面133,并且暴露接触件138的表面352。接触件138的这些表面352背离透明基底110。接触件138的第一端144保持被形成沟槽350之后留下的裸片128的部分354覆盖。每个半导体裸片128的这些部分354中的每个部分从每个接触件138的每个第一端144延伸到透明基底110的侧壁114。模制化合物343保持被定位在接触件138的第一端144与8英寸的晶片346中的相邻半导体裸片128的部分354之间。模制化合物343在透明基底110的侧壁114之间延伸。
每个沟槽350从半导体裸片128的无源表面到模制化合物343或由沟槽350暴露的每个接触件138的表面352延伸第一距离d2
在形成沟槽350之后,在步骤318中,绝缘层140被形成,这可以在图4L中看到。绝缘层140被形成在裸片128的无源表面132和倾斜表面133上、接触件138的表面352上和透明基底110之间的模制化合物343上。绝缘层140部分地填充多个沟槽350。可以利用化学气相沉积、物理气相沉积、溅射或一些其他沉积技术或沉积技术的组合来形成绝缘层140。
在形成绝缘层140之后,在步骤320中,多个沟槽350被进一步延伸到晶片346中,这可以在图4M中看到。步骤320可以使用锯切工具或其他器件来去除透明基底110的部分、模制化合物343的部分、接触件138的部分、裸片部分354和绝缘层140的部分。步骤320增加了多个沟槽350延伸到半导体裸片128中的距离d2。在一些备选实施例中,通过不去除透明基底110的部分和裸片部分354,距离d2可以保持相同。
在步骤320中延伸沟槽形成了每个半导体裸片128的每个接触件138的倾斜表面358以及透明基底110的连接部分124的倾斜表面126。倾斜表面126、358可以彼此基本齐平或共面。
在步骤320之后,步骤322直接在绝缘层140、接触件138的倾斜表面358、透明基底110上和模制化合物343上形成导电层142。可以通过利用气相沉积技术、电化学沉积技术、溅射技术或一些其他沉积技术或沉积技术的组合来沉积导电层142。
在导电层142已经被沉积之后,导电层142被图案化以形成通过绝缘层140上的导电层142的开口362和通过多个沟槽350内的导电层142的开口364,如图4N中所示出。导电层142可以通过使用锯切技术、切割技术、干式蚀刻技术、湿式蚀刻技术或一些其他图案化技术或图案化技术的组合而被图案化,以去除导电层142的部分。开口362、364将导电层142的部分分开。在导电层142中的开口362暴露绝缘层140的部分,并且多个沟槽350中的开口364暴露模制化合物343。在导电层142被形成的步骤322之后,在步骤324中,绝缘层101被形成在多个沟槽350中,这可以在图4O中看到。绝缘层101被形成在已经被图案化的导电层142上、导电层142中的开口362、364中、透明基底110上、绝缘层140上和模制化合物343上。可以利用气相沉积技术、化学沉积技术、溅射沉积技术或一些其他沉积技术或沉积技术的组合来沉积绝缘层101。如上文所讨论的,绝缘层101可以被图案化以形成开口106并且暴露多个导电接触件104。
在形成绝缘层101之后,在步骤326中,焊料球366被形成在开口106中以及多个导电接触件104上,这可以在图4P中看到。焊料球366可以通过回流技术、通过注入技术或通过一些其他焊料球形成技术或焊料球形成技术的组合被形成。焊料球366被配置成允许将完整的封装体100安装到PCB或电子器件。在一些其他实施例中,焊料球366在分割之后可以被形成在封装体100上。
在形成焊料球366之后,在步骤328中,在上文处理步骤314-326之后的晶片346被分割成单独的并且完整的封装体100,这可以在图4P和4Q中看到。该分割步骤328使用切割工具370在由虚线368指示的位置处切穿材料的堆叠层。切割工具370根据需要可以是锯、激光或一些其他切割工具或分割工具。在透明基底110之间的模制化合物343通过在分割期间保护透明基底110免受切割工具370的影响而充当缓冲器。
可以通过在12英寸的透明晶片332上沉积材料层208a,并且将12英寸的晶片330耦合到12英寸的透明基底332,来更改上文方法以形成图2中的封装体200a。该材料层208a允许腔体202被形成在裸片128与封装体200a的透明基底110之间。材料层208a可以被图案化以形成腔体202。
可以通过在12英寸的透明晶片332上沉积多层材料208b,并且将12英寸的晶片330耦合到12英寸的透明晶片332上的多个层20b来更改上文方法,以形成图3中的封装体200b。多层材料208b允许腔体202被形成在裸片128与封装体200b的透明基底110之间。当形成封装体200b时,多层材料208b可以被图案化以形成腔体202,或可以被沉积在选定的区域中以形成腔体202。
附加地,可以在步骤324之后并且在步骤326之前,通过将绝缘层204沉积在绝缘层101上、开口106中和接触件104上来更改上文方法以形成封装体200b。在绝缘层204被沉积之后,绝缘层204被图案化以重新暴露接触件104。绝缘层204可以使用蚀刻技术、锯技术、激光技术或一些其他图案化技术或图案化技术的组合而被图案化。在绝缘层204被图案化之后,第二导电层被沉积在绝缘层204上并且覆盖接触件104。在第二导电层被沉积之后,第二导电层被图案化以形成UBM 206。
与现有技术方法相比,本文中所描述的方法可以提供许多优点。例如,将半导体裸片128直接耦合到透明基底110,使得封装体100、200比利用盖子和透镜布置的现有技术封装体更薄。许多现有技术器件采用这种盖子来覆盖和保护裸片和传感器。这增加了封装体的总体厚度和横向大小。因此,通过将半导体裸片128直接耦合到透明基底110,可以使封装体100、200的总体大小小于常规封装体。
通过使用剩余的基底组件339,方法300可以产生比常规方法更少的浪费,剩余的基底组件通过在形成附加的第二8英寸的晶片时将未被用于形成第一8英寸的晶片346的12英寸的晶片330和12英寸的透明晶片332分割而形成。
当晶片346在步骤328中被分割成封装体100时,由于模制化合物343保护透明基底110,因此方法300可以提高可用封装体100的产量。充当缓冲器的模制化合物降低了在透明基底110中破碎或破裂的可能性,这是因为透明基底110没有在分割步骤328期间直接被切割工具370切割。在透明基底上破碎或破裂的可能性的该降低增加了可用封装体100的数量的产量。
此外,方法300还可以通过不需要新的高度专业化的机器来减少制造封装体100的总体成本。方法300可以使用仅能够使用8英寸的晶片的现有高度专业化的机器,这是因为基底组件339可以由12英寸的晶片形成并且被放置在8英寸的载体340上。在方法的一些其他实施例中,12英寸的晶片可以被转换成另一12英寸的晶片,8英寸的晶片可以被转换成12英寸的晶片,8英寸的晶片可以被转换成另一8英寸的晶片,或任何大小的晶片可以根据需要被转换成另一大小的晶片。
一个重大挑战是,当WLCSP被配置为光传感器时,减少从透明基底逸出的光量。例如,取决于光传感器的层和部件(例如与光传感器对准的玻璃透镜)的配置,由外部光源发射的从外部环境进入WLCSP或封装体的光可能能够在完全到达光传感器之前从WLCSP或封装体逸出。
在本公开中,被配置成检测光的WLCSP的实施例包括透明基底、裸片、该裸片中的光传感器、处于裸片上的第一绝缘层、处于该第一绝缘层上的导电层、处于导电层上的第二绝缘层以及处于透明基底的侧壁上的模制化合物层。模制化合物层由处于透明基底的侧壁上的不透明的材料形成。这减少了从透明基底的侧壁逸出的光量,并且增加了到达裸片的光传感器的光量。因此,期望不透明的模制化合物层处于透明基底的侧壁上,以增加到达裸片的光传感器的光。
另一重大挑战是以最少量的高度专业化的机器和最少数量的废料来制造WLCSP,以降低制造WLCSP的成本,以及提高具有透明基底的可用WLCSP的产量。
在制造WLCSP的方法的实施例中,12英寸的半导体晶片被转换成8英寸的晶片。透明晶片被耦合到12英寸的半导体晶片,该晶片可以包括有源部件和无源部件。透明晶片和12英寸的半导体晶片被分割以形成多个基底组件,每个基底组件包括彼此固接的半导体基底和透明基底。多个基底组件被耦合到载体基底(例如玻璃、硅等)。然后,模制化合物被形成在多个基底组件上以形成8英寸的晶片,然后该8英寸的晶片通过高度专业化的机器被进一步处理,以形成多个WLCSP。因此,通过上述工艺通过将12英寸的晶片转换成8英寸的晶片,可以利用仅利用8英寸的晶片的机器,并且通过将12英寸的晶片转换成8英寸的晶片在制造WLCSP时不需要利用任何高度专业化的机器的复制品。
在制造WLCSP的方法的该实施例中,优选地不透明的模制化合物被形成在载体支撑件上的基底组件的侧壁上并且覆盖这些侧壁。模制化合物填充了在基底组件之间的空间或通道,这些基底组件被耦合到载体基底。多个沟槽被形成在模制化合物和多个半导体裸片中。在多个沟槽中和在多个基底组件上,形成材料的各种层(例如绝缘层、钝化层、透明基底、导电层和其他各种材料层)。在形成各种层之后,8英寸的晶片被分割以形成WLCSP。晶片在存在模制化合物的多个透明基底之间的位置处被分割。通过在这些位置处分割晶片,由于透明基底没有被多次分割,所以显著降低了破裂或破坏透明基底的可能性。附加地,通过在该分割步骤期间将一些模制化合物保留,在透明基底的侧壁上的模制化合物层被形成在完整的封装体中。因此,随着可用WLCSP的产量增加,制造这些WLCSP的方法的该实施例降低了制造成本。
又一重大挑战是在保持WLCSP的功能的同时减小WLCSP的厚度。例如,随着电子器件变得更薄、更可铰接(例如可折叠显示器或器件、可弯曲显示器或器件等),以及交互性(例如触摸屏、触觉反馈等),在电子器件内提供半导体裸片的空间显著减少。期望使WLCSP薄,以便WLCSP可以被合并到电子器件内可用的小空间中,以为电子器件提供信息以根据需要起作用。
在制造WLCSP的方法的该实施例中,包括有源部件和无源部件的12英寸的半导体晶片被耦合到透明晶片。透明晶片可以使用透明裸片附接膜、透明胶或允许光穿过的备选透明裸片附接材料而被耦合到12英寸的半导体晶片。通过在工艺开始时将12英寸的半导体晶片耦合到透明晶片,无需将盖子或透镜应用于WLCSP,以使光到达光传感器,从而减小了完整的WLCSP的总体厚度。因此,制造这些WLCSP的方法的该实施例减小了完整的WLCSP的总体厚度。
本公开的一方面提供了一种方法,包括:将半导体晶片耦合到透明晶片;分割半导体晶片以及透明晶片,从而形成多个基底组件,每个基底组件包括彼此耦合的透明基底与半导体裸片;将多个基底组件耦合到载体支撑件;在多个基底组件以及载体支撑件上形成模制化合物;将载体支撑件从多个基底组件以及模制化合物解耦;以及通过分割多个基底组件以及模制化合物来形成多个封装体。
根据本公开的一个或多个实施例,方法还包括:将多个沟槽形成在多个基底组件和模制化合物中;将第一绝缘层形成在多个基底组件上、模制化合物上以及多个沟槽中;进一步将多个沟槽延伸到多个基底组件中以及模制化合物中,并且延伸到第一绝缘层中;将导电层形成在第一绝缘层上、多个基底组件中的基底组件中的每个基底组件的接触件上以及多个沟槽中;以及将第二绝缘层形成在沟槽中以及导电层上。
根据本公开的一个或多个实施例,其中延伸多个沟槽还包括:去除多个基底组件的半导体裸片中的每个半导体裸片的电接触件的部分。
根据本公开的一个或多个实施例,其中半导体晶片和透明晶片是12英寸的晶片,并且载体支撑件是8英寸的玻璃载体基底。
根据本公开的一个或多个实施例,方法还包括通过形成模制化合物、并且将载体支撑件从模制化合物以及多个基底组件解耦,来形成8英寸的晶片。
根据本公开的一个或多个实施例,其中通过分割多个基底组件以及模制化合物来形成多个封装体还包括:将模制化合物的层形成在多个基底组件中的透明基底中的每个透明基底的侧壁上。
根据本公开的一个或多个实施例,方法进一步将多个沟槽延伸到多个基底组件中以及模制化合物中还包括:形成多个基底组件中的透明基底中的每个透明基底的升高的部分。
根据本公开的一个或多个实施例,方法还包括平坦化模制化合物以及多个基底组件,从而形成与多个基底组件的半导体裸片中的每个半导体裸片的表面齐平的模制化合物的表面。
根据本公开的一个或多个实施例,其中:将多个基底组件耦合到载体支撑件还包括将基底组件中的每个基底组件彼此间隔开;以及形成模制化合物包括将模制化合物形成在基底组件之间。
上文所描述的各种实施例可以被组合以提供其他实施例。如有必要采用各种专利、申请和公开的构思来提供再一些实施例,则可以修改这些实施例的各个方面。鉴于上文详述的描述,可以对实施例做出这些和其他改变。一般来说,在以下权利要求书中,所使用的术语不应该被解释为是将权利要求书限制于在本说明书和权利要求书中公开的特定实施例,而是应该被解释为包括所有可能的实施例以及这种权利要求所享有的等效物的全部范围。因此,权利要求书不受本公开的限制。

Claims (11)

1.一种半导体器件,其特征在于,包括:
透明基底,包括第一表面、与所述第一表面相对的第二表面以及与所述第一表面和所述第二表面横切的侧壁;
模制化合物,处于所述透明基底的所述侧壁上;
裸片,处于所述透明基底的所述第二表面上,所述裸片包括:
传感器,与所述透明基底对准;
接触件,从所述裸片的边缘向外延伸、并且延伸远离所述传感器;以及
电连接件,具有被耦合到所述传感器的第一端以及被耦合到所述接触件的第二端。
2.根据权利要求1所述的半导体器件,其特征在于,还包括:
第一绝缘层,处于所述裸片上、并且处于所述裸片的所述接触件上;
导电层,处于所述第一绝缘层上、并且被耦合到所述裸片的所述接触件;
第二绝缘层,处于所述第一绝缘层、所述导电层以及所述模制化合物上;以及
开口,处于所述第二绝缘层中,所述开口暴露所述导电层中的一部分。
3.根据权利要求2所述的半导体器件,其特征在于,所述模制化合物具有与所述第二绝缘层的表面基本齐平的表面。
4.根据权利要求1所述的半导体器件,其特征在于,还包括:
腔体,处于所述裸片与所述透明基底之间,所述腔体与所述裸片的所述传感器相邻;以及
非导电层,处于所述透明基底上、并且处于所述裸片的所述接触件与所述透明基底之间。
5.根据权利要求4所述的半导体器件,其特征在于,所述非导电层的端部的表面与所述模制化合物的表面齐平。
6.根据权利要求1所述的半导体器件,其特征在于,所述模制化合物是不透明的材料。
7.根据权利要求1所述的半导体器件,其特征在于:
所述透明基底的中心部分具有第一高度;
所述侧壁具有第二高度,所述第二高度小于所述透明基底的所述中心部分的所述第一高度;以及
所述裸片处于所述透明基底的所述中心部分上。
8.一种半导体器件,其特征在于,包括:
透明基底,包括第一表面、与所述第一表面相对的第二表面以及与所述第一表面和所述第二表面横切的侧壁,所述侧壁具有第一高度;
模制化合物,处于所述透明基底的所述侧壁上,所述模制化合物具有所述第一高度;以及
半导体裸片,处于所述透明基底上,所述半导体裸片包括处于所述透明基底上的导电接触件,所述导电接触件从所述半导体裸片的边缘向外延伸。
9.根据权利要求8所述的半导体器件,其特征在于,所述透明基底还包括:
中心部分,处于所述透明基底的中心处,所述中心部分具有第二高度;
外围部分,包围所述中心部分,所述外围部分包括所述透明基底的所述侧壁并且具有所述第一高度,所述第一高度小于所述第二高度;
连接部分,包围所述中心部分,所述连接部分将所述中心部分连接到所述外围部分。
10.根据权利要求9所述的半导体器件,其特征在于,所述透明基底的所述第一表面还包括:所述中心部分的表面;包围所述中心部分的表面的所述外围部分的表面;以及将所述外围部分的表面连接到所述中心部分的表面的所述连接部分的表面。
11.根据权利要求10所述的半导体器件,其特征在于,所述透明基底部分的所述第一表面的所述连接部分的表面是倾斜表面。
CN202120628716.1U 2020-03-27 2021-03-26 半导体器件 Active CN215644456U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063001004P 2020-03-27 2020-03-27
US63/001,004 2020-03-27
US17/187,510 US11742437B2 (en) 2020-03-27 2021-02-26 WLCSP with transparent substrate and method of manufacturing the same
US17/187,510 2021-02-26

Publications (1)

Publication Number Publication Date
CN215644456U true CN215644456U (zh) 2022-01-25

Family

ID=77809431

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202120628716.1U Active CN215644456U (zh) 2020-03-27 2021-03-26 半导体器件
CN202110329854.4A Pending CN113451231A (zh) 2020-03-27 2021-03-26 具有透明基底的wlcsp及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110329854.4A Pending CN113451231A (zh) 2020-03-27 2021-03-26 具有透明基底的wlcsp及其制造方法

Country Status (1)

Country Link
CN (2) CN215644456U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451231A (zh) * 2020-03-27 2021-09-28 意法半导体有限公司 具有透明基底的wlcsp及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US8778733B2 (en) * 2012-03-19 2014-07-15 Infineon Technologies Ag Semiconductor package and methods of formation thereof
CN106796892B (zh) * 2014-08-26 2020-06-30 德卡技术股份有限公司 用于包括唯一标识符的封装体的正面封装级别序列化
US9305967B1 (en) * 2015-04-16 2016-04-05 Intersil Americas LLC Wafer Level optoelectronic device packages and methods for making the same
US10672937B2 (en) * 2015-09-02 2020-06-02 Pixart Imaging Inc. Optical sensor module and sensor chip thereof
US11342375B2 (en) * 2017-12-05 2022-05-24 Semiconductor Components Industries, Llc Semiconductor package and related methods
CN215644456U (zh) * 2020-03-27 2022-01-25 意法半导体有限公司 半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113451231A (zh) * 2020-03-27 2021-09-28 意法半导体有限公司 具有透明基底的wlcsp及其制造方法

Also Published As

Publication number Publication date
CN113451231A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US8536672B2 (en) Image sensor package and fabrication method thereof
US10157811B2 (en) Chip package and method for forming the same
US9455298B2 (en) Wafer-level packaging method of BSI image sensors having different cutting processes
US10157875B2 (en) Chip package and method for forming the same
US11211321B2 (en) Package structure and manufacturing method thereof
US20100187697A1 (en) Electronic device package and method for fabricating the same
US10109663B2 (en) Chip package and method for forming the same
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
US9437478B2 (en) Chip package and method for forming the same
US9425134B2 (en) Chip package
US20060043514A1 (en) Semiconductor device with simplified constitution
US10593568B2 (en) Thrumold post package with reverse build up hybrid additive structure
US20170117242A1 (en) Chip package and method for forming the same
US12094794B2 (en) Semiconductor package and method of fabricating the same
JP2020077855A (ja) チップパッケージおよびその製造方法
US8558371B2 (en) Method for wafer level package and semiconductor device fabricated using the same
KR20180022394A (ko) 반도체 패키지 제조 방법
US10714528B2 (en) Chip package and manufacturing method thereof
CN215644456U (zh) 半导体器件
CN110797358B (zh) 晶片封装体及其制造方法
CN103420322B (zh) 晶片封装体及其形成方法
US10651218B1 (en) Optical sensor structure and method for forming the same
US11742437B2 (en) WLCSP with transparent substrate and method of manufacturing the same
US20220208819A1 (en) Sensor die package
CN118116943A (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant