Nothing Special   »   [go: up one dir, main page]

CN103069550A - 半导体衬底的密度可变等离子体处理 - Google Patents

半导体衬底的密度可变等离子体处理 Download PDF

Info

Publication number
CN103069550A
CN103069550A CN2011800410778A CN201180041077A CN103069550A CN 103069550 A CN103069550 A CN 103069550A CN 2011800410778 A CN2011800410778 A CN 2011800410778A CN 201180041077 A CN201180041077 A CN 201180041077A CN 103069550 A CN103069550 A CN 103069550A
Authority
CN
China
Prior art keywords
plasma
electrode
substrate
external electrode
substrate holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800410778A
Other languages
English (en)
Inventor
凯文·詹宁斯
穆罕默德·萨布里
爱德华·奥古斯提尼亚克
苏尼尔·卡普尔
道格拉斯·凯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of CN103069550A publication Critical patent/CN103069550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明描述了用于生成密度可变等离子体的方法和硬件。例如，在一实施方式中，处理站包括喷头和衬底架，所述喷头包括喷头电极，所述衬底架包括被构造来支撑衬底的台面，其中所述衬底架被设置在所述喷头的下方。所述衬底架包括设置在所述衬底架的内侧区域中的内电极和设置在所述衬底架的外侧区域中的外电极。所述处理站进一步包括被配置来在位于所述喷头和所述衬底架之间的等离子体区域中生成等离子体的等离子体发生器，以及被配置来控制所述等离子体发生器、所述内电极、所述外电极和所述喷头电极以实现所述等离子体区域的外侧部分中的等离子体密度大于所述等离子体区域的内侧部分中的等离子体密度的控制器。

Description

半导体衬底的密度可变等离子体处理
相关申请的交叉参考
本申请要求2010年12月22日提交的、申请号为12/976,391、名称为“VARIABLE-DENSITY PLASMA PROCESSINGOF SEMICONDUCTOR SUBSTRATES”的美国专利申请的优先权，该申请的全部内容出于全部目的作为参考并入本文。
背景技术
许多半导体衬底处理工具在处理过程中使用等离子体。在一些等离子体辅助的处理工具中，等离子体可在衬底的边缘造成不均匀的处理，导致衬底厚度的不均匀性。图案化有这种厚度不均匀性的膜是困难的，因为光刻工具难以将图案精确地转印到不均匀的膜上。
发明内容
因此，本文所描述的各种实施方式涉及产生密度可变的等离子体，该等离子体在等离子体区域的外侧部分（outer portion）比在等离子体区域的内侧部分（inner portion）具有更大的等离子体密度。例如，在一实施方式中，半导体衬底处理站包括喷头（showerhead）和衬底架（substrate holder），所述喷头包括喷头电极，所述衬底架包括台面（mesa），所述台面包括被构造来支撑衬底的台面表面，其中所述衬底架被设置在所述喷头的下方。所述衬底架包括设置在所述衬底架的内侧区域（inner region）中的内电极和设置在所述衬底架的外侧区域（outer region）中的外电极。所述处理站还包括被配置来在位于所述喷头和所述衬底架之间的等离子体区域中生成等离子体的等离子体发生器，以及被配置来控制所述等离子体发生器、所述内电极、所述外电极和所述喷头电极以通过使所述外电极耦合于所述内电极和所述喷头电极中的一者来实现所述等离子体区域的外侧部分中的等离子体密度大于所述等离子体区域的内侧部分中的等离子体密度的控制器。
提供发明内容是用来以简化的形式介绍精选出来的构思，这些构思在下面具体实施方式部分会作进一步描述。提供发明内容的目的不是要标识所要求保护的主题的关键特征或基本特征，也不是要用来限定所要求保护的主题的范围。此外，所要求保护的主题并不受限于解决本公开的任意部分中所述的任意缺点或全部缺点的实施方式。
附图说明
图1示意性地示出了根据本公开的实施方式的示例半导体衬底处理站。
图2示出了根据本公开的实施方式的衬底架的剖面立体顶视图。
图3示出了图2中所示的衬底架的立体底视图。
图4示出了图2和3中所示的衬底架的剖面侧视图。
图5示出了图4中所示的衬底架的部分5的特写横截面视图。
图6示出了根据本公开的实施方式的和衬底架一起使用的示例电极组。
图7示出了根据本公开的实施方式的和衬底架一起使用的另一示例电极组。
图8示出了根据本公开的实施方式的和衬底架一起使用的另一示例电极组。
图9示出了根据本公开的实施方式的和衬底架一起使用的另一示例电极组。
图10示出了阐释通过在半导体衬底处理站中生成密度可变等离子体来处理半导体衬底的方法的实施方式的流程图。
图11示意性地示出了根据本公开的实施方式的另一示例处理站。
图12根据本公开的实施方式示出了说明电容控制电路的调节和分配给内电极和外电极的功率的量之间的关系的图形。
图13根据本公开的实施方式示出了说明电极功率供应、处理站压强和密度可变等离子体的电流密度之间的关系的图形。
图14根据本公开的实施方式示出了说明电极功率供应、处理站压强和密度可变等离子体的电流密度之间的关系的另一图形。
图15示意性地示出了根据本公开的实施方式的另一示例处理站。
图16根据本公开的实施方式示出了说明电流密度和功率分配之间的关系的图形和表格。
图17示意性地示出了根据本公开的实施方式的另一示例处理站。
图18示意性地示出了根据本公开的实施方式的另一示例处理站。
图19示出了说明根据本公开的实施方式的多个处理站电极配置的径向电流密度分布（profile）的图形。
图20示意性地示出了根据本公开的实施方式的另一示例处理站。
图21示意性地示出了根据本公开的实施方式的示例多站处理工具。
具体实施方式
用于等离子体辅助半导体衬底处理站（例如，等离子体蚀刻工具和/或等离子体增强化学气相沉积工具）的等离子体可通过利用两个电容耦合板将射频（RF）场施加到低压气体来生成。所述板之间的气体通过RF场的离子化点燃等离子体，在等离子体放电区域中产生自由电子。这些电子被RF场加速且可与气相反应物分子碰撞。这些电子与反应物分子的碰撞可形成参与衬底处理的基团种类。在一些实施例中，等离子体区域可被形成在衬底表面正上方。在一非限制性的实施例中，由等离子体生成的反应物基团可在衬底上沉积膜侧。在另一非限制性的实施例中，由等离子体生成的蚀刻剂基团可蚀刻衬底表面。
等离子体放电区域由在等离子体的边界处形成的鞘围绕。在一些等离子体辅助处理工具（包括但不限于上述的沉积工具和蚀刻工具）中，鞘的位置和等离子体密度的大小（magnitude）可导致衬底的边缘附近的不均匀处理，造成衬底范围内（within-substrate）的厚度不均匀性。例如，根据工艺条件，衬底可具有凸面不均匀性或凹面不均匀性。
图案化具有厚度不均匀性的膜会是困难的。例如，下游的光刻工具会难以将图案精确地转印到不均匀的膜上。过去避免工艺不均匀性的方法是使用工艺专用的硬件，所述工艺专用硬件可能不兼容于不同工艺。例如，一些过去的方法包括：在衬底边缘提供惰性陶瓷材料以抑制等离子体的一部分、使用具有不均匀分布的孔的等离子体气体分配喷头、以及使用盘形衬底支撑表面以跨越（across）衬底调节RF耦合。因此，可以理解的是，在工艺之间（比如，在蚀刻和沉积之间、在不同的工艺化学物质之间，等等）改变工具会牵涉到喷头的更换和/或衬底支撑件的更换。这些更换除了与改变工艺相关的停工期的费用，还可导致更高的消耗性部件的损耗。
因此，本文所公开的各种实施方式涉及在半导体衬底处理站中使用多个电极形成、调节和控制密度可变等离子体以纵贯衬底表面调节等离子体密度。例如，在一实施方式中，密度可变等离子体可被调节和控制来实现靠近衬底边缘的等离子体区域的外侧部分中的等离子体密度大于远离衬底边缘的等离子体区域的内侧部分中的等离子体密度。因此，可以理解的是，本文所记载的一些实施方式可被用来避免或减少在半导体衬底处理站的处理过程中的衬底范围内的不均匀性，而本文所记载的另一些实施方式可被用来减缓或补偿在处理站的处理过程中引入（incoming）衬底范围内的不均匀性。
进一步地，本文所公开的各种实施方式涉及控制和调节密度可变等离子体以在等离子体被点燃时和/或在等离子体被熄灭时引导飘浮颗粒远离衬底表面。如前所述，在处理过程中，等离子体可被形成于衬底表面上方，这可提供更大的等离子体密度并提高衬底处理速度。然而，因各种沉积和蚀刻反应可能在等离子体内形成小颗粒。这些小颗粒电气“飘浮”使得电子和离子电流在颗粒表面上保持平衡。由于电子通常比离子具有更高的迁移率，所以颗粒会变得带负电荷。因此，这些颗粒会被困在等离子体鞘边界，在等离子体鞘边界，来自中性物质和电离物质的正对沉积表面的分子拖曳力平衡正对等离子体放电区域的静电力。
熄灭等离子体消灭了可导致颗粒落在衬底表面上的静电力。分布于衬底表面的颗粒可呈现为界面粗糙度缺陷或界面形态缺陷并可最终降低器件的性能和可靠性。减轻由等离子体产生的颗粒引起的缺陷的一些方法包括使反应器环境的泵送和清洗交替。但是，这些方法可能非常耗费时间且会降低工具的吞吐率。因此，引导飘浮的颗粒远离衬底表面可有助于避免这样的问题。
图1示意性地示出了半导体衬底处理站100的一个实施方式，半导体衬底处理站100包括用于在处理过程中在衬底186周围维持低压环境的真空室102。真空室102与排气管134和压强控制阀130流体连接。
半导体衬底处理站100还包括用于在处理过程中将工艺气体分配给密度可变等离子体区域118和衬底186的气体分配喷头104，以及用于在处理过程中支撑衬底186的衬底架110。
如图1中所示，喷头104包括多个孔106，经由一或多个工艺气体供气管108接收的各种工艺气体穿过孔106在真空室102内进行分配。虽然喷头104在图1中显示为单充气室（plenum）喷头，但是在一些实施方式中，也可具有双充气室或多充气室的配置以在喷头104内隔离可能不兼容的工艺气体以免互相反应。此外，虽然孔106在图1中显示为具有一致的径向分布，但是应当知道的是，在一些实施方式中，可以使用孔106的任何合适的径向和/或有方位角的分布却不会背离本公开的范围。
在图1所描绘的实施方式中，喷头104的形成喷头电极105的部分被示为与等离子体发生器124电气连接。等离子体发生器124由等离子体发生器控制器125控制。在一些实施方式中，等离子体发生器控制器125可包括一或多个各种匹配电路（其在一些实施方式中可包括抽头相位（tap-phase）电路）、配电网络和电容控制器（如下所述），使得在等离子体条件下，由等离子体发生器124供应给喷头电极105的功率可与衬底架110中所提供的外电极（容后讨论）耦合，从而在衬底186的表面的上方形成包括内侧部分119和外侧部分117的密度可变等离子体区域118。
虽然图1中所示的示例喷头电极105与等离子体发生器124电气连接，但是应当理解的是，在一些实施方式中（容后讨论），喷头电极105可以电气接地。此外，虽然图1中所示的示例喷头电极105整体形成喷头104的一部分，但是应当理解的是，在一些实施方式中，喷头电极105可以与喷头104分离。
在所述实施方式中，衬底架110被设置在喷头104的下方，使得衬底186在处理过程中被直接暴露于密度可变等离子体区域118。在图1所示的实施例中，衬底架110被配置来将衬底186保持在台面140上，台面140包括介电材料且由柱（column）142支撑。在一些实施方式中，衬底架110可与加热器116热耦合以在处理过程中将热量提供给衬底186。衬底架110还可被机械地或流体地耦合到旋转单元和/或升降单元（未图示）以分别为衬底架110提供相对于喷头104的旋转调整和/或高度调整。
如图1中所示，台面140（描绘于图1中的横截面中）包括设置在台面140的外侧区域122中的至少一个外电极114和设置在台面140的内侧区域120中的至少一个内电极112。如下面更详细描述的，等离子体控制器125可控制等离子体发生器124、喷头电极105、内电极112和外电极114以实现密度可变等离子体118的外侧部分117中的等离子体密度大于内侧部分119中的等离子体密度。例如，在一些实施方式中，等离子体控制器125可控制等离子体发生器124以发动（power）喷头电极105和/或内电极112和/或外电极114从而生成密度可变等离子体118。虽然台面140的外侧区域122和内侧区域120没有被描绘为与密度可变等离子体118的外侧部分117和内侧部分119对齐，但是应当理解的是，在一些实施方式中，内侧区域120和内侧部分119可以大体上对齐，而外侧区域122和外侧部分117可以大体上对齐。
在图1所描绘的实施方式中，外电极114的左手边部分和右手边部分通过导电臂113电气连接。如图1中所示，外电极114是与等离子体发生器124电气连接的单一电极。然而，在包括多个外电极114的一些实施方式中，外电极114的第一组中的一或多个可以与外电极114的第二组中的一或多个电气隔离，使得所述第一组和第二组可作为电气独立的外电极区域进行控制，所述外电极区域中的一或多个可接收来自等离子体发生器124的功率。
内电极112被设置在台面140中且通过形成台面140的介电材料的层或者以任何其它合适的方式与外电极114隔开。在图1所示的实施例中，内电极112电气接地（未图示）。然而，在下面讨论的一些实施方式中，内电极112可被电气连接到等离子体发生器124。如图1中所示，内电极112是设置在衬底186下方的单一电极。但是，在其它实施方式中，台面140可包括多个内电极112，第一组内电极与第二组内电极电气隔离使得它们可作为电气独立的内电极区域进行控制。
图2和3示意性分别地示出了衬底架110的剖面立体顶视图和衬底架110的立体底视图。图4示出了沿着图2中所示的剖平面剖开的衬底架110的剖面侧视图。
如图2中所示，台面140包括被构造来支撑衬底186的顶面202。台面140包括从顶面202突出的多个凸起接触点212，当衬底被搁在衬底架110上时，凸起接触点212接触衬底186的背面，台面140包括多个升降销孔210，升降销211（在图3中示出）可从升降销孔210出来以提高和降低衬底186使得末端执行器或桨状物可在衬底转移操作期间在顶面202和衬底186的背面之间通过。台面140可具有任何合适的尺寸。在用于支撑300mm的硅晶片的一个实施例中，台面140具有大约12.75英寸的直径。
可选地，在一些实施方式中，比如在图2所示的实施例中，台面140可包括围绕台面140的全部或部分的凸起边缘204，使得凸起边缘204的内唇206和顶面202限定晶片袋207（wafer pocket）。在包括晶片袋207的一个实施例中，衬底186的边缘和唇206之间的公差可以是大约1.5mm，从凸起边缘204的顶面到顶面202所测得的凸起边缘204的高度可以是大约1.27mm，晶片袋207的直径可以是大约11.9英寸。
另外地或替代地，在包括晶片袋207的一些实施方式中，一或多个间隙（未图示）可被包括在凸起边缘204中。在一实施例中，可围绕凸起边缘204设置四个对称地间隔2英寸的间隙。
顶面202由合适的介电材料制成以防止衬底186和包括在台面140中的电极之间的直接的电气连接。在一些实施例中，台面140和顶面202可由诸如氮化铝之类的在制造过程中可被压紧和烧结的陶瓷材料制成。替代地，应当理解的是，在一些实施方式中，顶面202、以及台面140的各部分可由不同的介电材料（例如，具有相似的热膨胀系数的材料）制成，所述不同的介电材料被适当地组合或结合在一起。
台面140由柱142支撑。在图2和3所示的实施例中，台面140和柱142是整体的基架件，但是应当知道的是，在一些实施方式中，台面140和柱142可由分离件适当地结合形成基架件。柱142包括被配置来与直通线轴218（feedthrough spool）和轴环216紧密啮合的凸缘221。在轴环216的推动下，垫圈222抵靠直通线轴218的互补啮合面密封凸缘221，使得一旦被密封，柱142的内部便可被维持在相较真空室102的真空环境而言相对较高的压强（例如，环境压强）。多个螺栓223被提供来将直通线轴218固定到轴环216，但是应当知道的是，可以使用任何合适的连接件用于抵靠直通线轴218的互补啮合面密封凸缘221却不会背离本公开的范围。
直通线轴218被配置来在外部电源和内电极总线230、外电极总线232以及包括在柱142内的加热器总线240之间提供电气连接。图2和4示出了在内电极连接点231被电气连接到内电极总线230的内电极112。图3示出了被配置来在外电极连接点233电气连接外电极114和外电极总线232的多个导电臂113，但是应当知道的是，在一些实施方式中，单一导电臂113可连接外电极连接点233和外电极114。外电极总线232和内电极总线230终止于电极总线连接250，其可包括合适的介电材料252以将所述总线与直通线轴218电气隔离。类似地，加热器总线240可通过合适的介电材料（未图示）与直通线轴218电气隔离。
如图2和3中所示，直通线轴218包括被配置来将直通线轴218与真空室102的互补部分对准的一或多个定位销224。虽然在图2和3中未示出，但是应当知道的是，在一些实施方式中，直通线轴218在被安装到真空室102中时可被配置为抵靠真空室102密封。
图5示意性地示出了图4的标示部分“5”的特写横截面视图。如图5中所示，内电极112被设置在稍低于顶面202的平面的平面中，以便介电材料层将内电极与顶面隔开。在一实施例中，内电极112可位于顶面202下方大约0.05英寸处。
图5示出了外电极114被设置在台面140的外侧区域中且在稍低于内电极112的平面的平面中，以便介电材料层将内电极与外电极隔开。在一实施例中，外电极114可位于顶面202下方大约0.10英寸处。此外，如图4和5中所示，外电极114的内径大于内电极112的最大直径，使得在内电极112和外电极114之间有水平间隙，以及上述垂直间隙。在一实施例中，外电极114的内径可超过内电极112的最大直径大约5mm。上述水平间隙和垂直间隙可将内电极112和外电极114隔开以避免所述电极之间的电弧，同时允许所述电极之间的预定量的耦合。这些间隙可基于各个电极的预定功率范围和介电材料的介电击穿值并其它考虑来配置。垂直间隙还可在内电极112和导电臂113之间提供合适的间隔，但是应当知道的是，导电臂113的部分可被设置在相对于外电极114离内电极112更深的地方。
内电极112、外电极114和导电臂113可用任意导电材料制造。导电材料的一个非限制性的实施例是铝。进一步地，内电极112、外电极114和导电臂113可以任何合适的方式进行制造。在一实施例中，它们可由在制造过程中嵌入台面140的金属网制成。在另一实施例中，它们可通过在台面140的制造过程中光刻图案化金属膜来制造。
如图2-5中所示，内电极112的所述实施方式包括单一的、大体上盘形的电极，而外电极114是单一的、大体上环形的电极。更具体地，图2-5中所示的实施例示出了内电极的几何中心与台面表面的几何中心以及与外电极的几何中心是同中心的。但是，可以理解的是，任何合适的互补形状的电极组可在不背离本公开的范围的情况下被用于任何合适的装置中。因此，可以理解的是，在一些实施方式中，内电极和外电极可被配置来提供密度可变等离子体区域118内的等离子体密度的径向控制和方位控制。
例如，图6-9示意性地分别示出了内电极112和外电极114的各种互补形状的电极组600、700、800和900。图6中所示的电极组600描绘了内电极112和外电极114（类似于图2-5中所示的）的一种构造，这提供了对密度可变等离子体区域的径向控制。径向的等离子体密度的控制可以为在径向方向上调整等离子体处理参数提供一种方法。举例来说，等离子体密度的径向控制可提供对凹形和环形等离子体的控制，这可以为生成凹形等离子体和环形等离子体提供一种途径。因此，在一实施例中，通过在半导体衬底处理站100的具体实施例处进行处理的过程中生成凹形等离子体，源自上游工具的衬底的一般在晶片衬底内凸出的厚度不均匀性可被部分或全部抵消。在另一实施例中，在半导体衬底处理站100的具体实施例处进行处理的衬底可被处理为先行抵消下游工具的已知的不均匀性图案特征。
此外，图7的电极组700可针对星形互补电极组提供对等离子体密度的径向控制。图8的电极组800包括多个外电极114，而图9的电极组900包括多个内电极112和多个外电极114，二者中的任何一者均可提供密度可变等离子体区域118的径向控制和方位控制。通过提供等离子体密度的方位控制和径向控制，楔形等离子体可被生成，潜在地提供了一种途径以在处理过程中生成楔形等离子体，这可被用来抵消与上游工具和/或下游工具相关联的厚度不均匀性。
可以理解的是，上述硬件可被用来生成跨越衬底的密度可变等离子体。图10示出了阐释通过在半导体衬底处理站中生成密度可变等离子体来处理半导体衬底的方法1000的实施方式的流程图。然而，可以理解的是，在一些实施方式中，方法1000中的各部分可以以不同的顺序排列，可以被省略，或者可以进行增补却不会背离本公开的范围。在1002，方法1000包括将衬底置于衬底架上。在1004，方法1000包括将等离子体气体供应给半导体衬底处理站。
在1006，方法1000包括通过在1008将外电极耦合于内电极和喷头电极中的一者来生成密度可变等离子体。在一些实施方式中，可以通过从一或多个等离子体发生器分配功率给从外电极、内电极和喷头电极中选定的两个电极同时第三电极电气接地来实现外电极和第二电极的耦合。
图11示意性地示出了包括具有与内电极112耦合的外电极114的衬底架110的处理站1100的实施方式。图11中所示的示例处理站1100包括高频等离子体发生器1102（high-frequency plasmagenerator）、低频等离子体发生器1104（low-frequency plasmagenerator）和喷头电极105。在一些实施方式中，高频等离子体发生器1102可产生在30瓦特到5000瓦特之间的功率电平的2MHz到60MHz之间的频率。进一步地，在一些实施方式中，低频等离子体发生器1104可产生1KHz到2MHz之间的频率和30瓦特到5000瓦特之间的功率电平。虽然图11示出了高频等离子体发生器和低频等离子体发生器二者，但是可以理解的是，在一些实施方式中，可以只使用一种类型的等离子体发生器（例如，只有高频等离子体发生器1102或者只有低频等离子体发生器1104）却不会背离本公开的范围。
在图11所描绘的实施例中，高频等离子体发生器1102电气连接到被配置来匹配高频等离子体发生器1102的阻抗的匹配电路1106和被配置来分配功率给供给内电极和外电极的功率支路的分配电路1110。在图11所示的实施例中，分配电路1110包括LC电路。低频等离子体发生器1104电气连接到被配置来提供匹配阻抗（在一些实施方式中，大约50欧姆）的低频匹配电路1108，并电气连接到分配电路1110。可选的电缆1114（例如，一些实施方式中的同轴电缆）被包括来将分配电路和/或匹配电路连接到各自的电极。在分支点1116，来自分配电路1110的功率在进给功率给内电极112的内电极功率支路1118和进给功率给外电极114的外电极功率支路1120之间分派。
继续参考图10，方法1000包括：在1010，设置供应功率给外电极和第二电极中的一者的电路的阻抗使得密度可变等离子体的外侧部分的等离子体密度大于密度可变等离子体的内侧部分的等离子体密度。在图11所示的实施方式中，等离子体发生器被电气连接到内电极112和外电极114，喷头电极被电气接地，使得当功率被施加到内电极112和外电极114时，各自的电场互相耦合。耦合的度的控制由电气连接于提供功率给外电极114的支路的电容控制器1112来提供。如图11中所示，电容控制器1112提供对供应给外电极114的功率的电容控制和调节。在一非限制性的实施例中，电容控制器1112可在大约40pF到大约600pF的范围内提供对电容的调节，但是可以理解的是，其它范围也可能是恰当的，具体取决于电极阻抗和供电能力。进一步地，在图11所示的实施例中，在电容控制器1112改变外电极功率支路1120的阻抗可以改变的外电极功率支路1120中的高频等离子体功率的数量比低频等离子体功率的数量更大。然而，可以理解的是，在一些实施方式中，电容控制器1112可被配置来以任何合适的方式改变供应给外电极功率支路1120的高频和/或低频等离子体功率。
图12示出了说明供应功率给外电极和第二电极中的一者的电容控制电路的调节和分配给外电极（曲线1204）和内电极（曲线1202）的功率的量之间的关系的图形1200。在图12所示的实施例中，电容控制器被任意地反复调节以演示电极之间的功率分派。因为该实施例中使用单个等离子体发生器，所以图12示出了供应给外电极的功率的增加导致供应给内电极的功率的相应减少。但是，可以理解的是，在一些实施方式中，两或更多的等离子体发生器可被连接到不同电极使得对供应给一个电极的功率的调节不会影响供应给另一电极的功率（下面将更详细地讨论）。
局部等离子体密度可用等离子体探针来测量，等离子体探针采取在给定电压从等离子体中提取的离子电流的一定数量作为样本。在一些等离子体中，较高的离子电流可以与较高的等离子体密度相关联，而较低的离子电流可以与较低的等离子体密度相关联。图13和14分别示出了说明作为衬底半径的函数的探针离子电流密度之间的示例关系的图形1300和1400。在图13和14所示的实施方式中，0mm被定义为衬底的中心，而150mm是300毫米衬底的边缘。如图13和14中所示，探针离子电流密度随着供应给外电极的功率从大约0W（如图13中所示）增加到大约35-41W（如图14中所示）以及随着供应给内电极的功率从大约160-170W减少到大约111-115W而改变。如前所述，可以理解的是，探针离子电流密度可被用来估算等离子体密度；因此，图13和14示出了增加给外电极的功率增加密度可变等离子体的外侧部分中的等离子体密度。
继续参考图10，在一些实施方式中，方法1000可包括：在1012，设置处理站压强使得密度可变等离子体的外侧部分的等离子体密度大于密度可变等离子体的内侧部分的等离子体密度。在一些实施方式中，等离子体密度分布可作为处理站压强的函数来变化。图13和14也示出了增加处理站内的压强——从大约1托（曲线1302和1402）到大约2托（曲线1304和1404）到大约4托（曲线1306和1406）——对径向电流分布的影响。从而，可以理解的是，在一些实施方式中，调节处理站压强和改变供应给外电极和第二电极中的一者的功率可进一步调节密度可变等离子体的外侧部分中的密度可变等离子体的密度。可以理解的是，在一些实施方式中，其它处理站参数可被调节或控制以调节或维持密度可变等离子体内的等离子体密度分布。这种处理站参数的非限制性实施例包括工艺气体成分（即，进给给处理站的气体混合物的成分，包括各种稀释液、等离子体和活性气体）、工艺气体总流率、处理站温度（例如，处理站中等离子体放电区域附近的各种表面的温度）。
继续参考图10，方法1000包括：在1014，用密度可变等离子体处理衬底。例如，在一些实施方式中，处理衬底可包括使用等离子体增强化学气相沉积（PECVD）技术在衬底上沉积膜。在另一实施例中，在一些实施方式中，处理衬底可包括使用等离子体激活（plasma-activated）干法蚀刻技术在衬底上蚀刻膜。
如上所述，提供密度可变等离子体可提供缓解具体工艺的不均匀性图案的方法，包括针对处理站的那些方法和针对上下游处理工具那些方法。因此，在一些实施方式中，引入衬底（incoming substrate）的衬底范围内的不均匀性轮廓在处理之后会相对较平坦。这可为后续的光刻步骤提供相对较平坦的衬底表面。
从而，在一些实施方式中，方法1000可包括：在1016，设置密度可变等离子体的形状以抵消衬底范围内的不均匀性。另外地或替代地，在一些实施方式中，方法1000可包括：在1018，设置密度可变等离子体的形状为凸形、环形和楔形中的一者。例如，如果上游处理工具在衬底上生成凸形厚度轮廓，则后续的利用密度可变等离子体的PECVD处理可在衬底边缘附近沉积额外的膜以抵消该凸形轮廓。这可导致在光刻轨道工具被旋涂于衬底上的光致抗蚀剂的相对更均匀的覆盖和显影以及在步进操作上的更均匀的暴露。
在1020，方法1000包括熄灭密度可变等离子体。如前所述，在一些等离子体工艺中，小颗粒电气飘浮在等离子体中。熄灭等离子体就消除了这种颗粒的表面上的可导致颗粒落在衬底表面上的静电力。因此，在一些实施方式中，方法1000包括：在1022，熄灭密度可变等离子体使得密度可变等离子体的内侧部分中的密度可变等离子体先于密度可变等离子体的外侧部分中的密度可变等离子体被熄灭。这可导致小颗粒随着等离子体鞘从等离子体的内侧部分退却而被带走，潜在地避免了等离子体消失过程中衬底表面的引起缺陷的装饰（decoration）。一旦等离子体被熄灭，方法1000可包括：在1024，从衬底架移除衬底。
可以理解的是，方法1000可结合任何合适的功率供应配置和电极配置来使用，包括上述的配置，也包括下面将更详细描述的各种其它实施方式。举例来说，在一些实施方式中，与外电极电气连接的功率支路的电容和/或阻抗可被调节来平衡外电极的阻抗和第二电极（即，内电极或喷头电极）的阻抗。这可提供各个功率支路之间的电流平衡和/或功率平衡，从而可提供比图11所示的实施例更稳定的等离子体。
图15示意性地示出了具有类似于图11的处理站1100的电极配置的电极配置的示例处理站1500。然而，不同于图11中的所示的实施例，处理站1500包括双支路分配电路1510，其中每一个支路被配置来从分支点1116接收功率并将功率分配给内电极功率支路1118和外电极功率支路1120。进一步地，在图15所示的实施例中，电容控制器1112被配置来改变供应给外电极功率支路1120的高频等离子体功率数量以及低频等离子体功率数量二者。但是，可以理解的是，在一些实施方式中，电容控制器1112可被配置来以任何合适的方式改变供应给外电极功率支路1120的高频和/或低频等离子体功率。
图16示出了说明使用类似于图15的处理站1500的处理站配置的实施方式在大约2托的压强下的三个不同功率分配方案（参见图16的表1610中所示的曲线1602、1604和1606）的径向方向上的等离子体探针电流密度分布的图形1600。如图16中所示，给外电极供应更多功率就在径向剖面的外缘提供了更高的电流密度。
在一些实施方式中，密度可变等离子体的外侧部分的等离子体密度大于密度可变等离子体的内侧部分的等离子体密度的密度可变等离子体可利用如下配置来生成：只要外电极与选自内电极和喷头电极中的一者的第二电极耦合，喷头电极便被发动（power）且内电极和外电极中的一者被电气接地。
作为一个实施例，图17示意性地示出了处理站1700。在图17所示的实施例中，喷头电极105和外电极114被电气耦合于高频等离子体发生器1102和低频等离子体发生器1104，而内电极112被电气接地。如图17中所示，电容控制器1112被提供来调节外电极114和喷头电极105之间的耦合。作为另一个实施例，图18示意性地示出了处理站1800，其中高频等离子体发生器1102和低频等离子体发生器1104被电气耦合于喷头电极105和内电极112，而外电极114被电气接地。在图18所示的实施例中，电容控制器1112被提供来调节内电极112使得外电极114与内电极112耦合。
图19示出了说明针对凭借由处理站1700所示的配置生成的密度可变等离子体（曲线1902）和凭借由处理站1800所示的配置生成的密度可变等离子体（曲线1904）的径向电流密度分布的图形1900。虽然每一种配置均可被调整来提供在等离子体的外侧区域比在等离子体的内侧区域具有更大等离子体密度的密度可变等离子体，但是从图19中所呈现的数据看来，可以知道的是，相对于间接发动的外电极（比如图18中所示的实施例），直接发动外电极（如图17中所示的实施例）可在径向分布的边缘提供相对较高的电流密度。
虽然上述示例耦合配置均针对在两或更多电极之间分割高频等离子体功率和低频等离子体功率二者，但可以理解的是，在一些实施方式中，可以只有高频等离子体功率和低频等离子体功率中的一者被分割。例如，在同时使用两个射频源来生成等离子体的一些实施方式中，在外电极和第二电极之间可以只有高频功率被分割，而低频功率可以只被供应给外电极和第二电极中的一者。这可以为密度可变等离子体的预定区域内的等离子体能量和/或密度提供调谐能力。例如，在一些等离子体条件下，低频RF源可被用来控制离子能量，而高频RF源可被用来控制等离子体密度。因此，在一种方案中，低频等离子体功率可被唯一地供应给内电极，而高频等离子体能量可被供应给内电极和外电极二者。这可在等离子体的内侧区域中导致额外的离子轰击，而在等离子体的外侧区域中提供额外的等离子体密度。应当知道的是，上述示例方法是非限制性的。例如，在另一实施方式中，低频功率可在外电极和内电极之间被分割，而高频等离子体功率被提供给外电极。
虽然上述示例的功率供应配置针对将等离子体功率从单个等离子体发生器供应给两个电极，但可以理解的是，一些实施方式可提供多个等离子体发生器。如前所述，多个等离子体发生器可提供对各种电极的大体上独立的控制。例如，在一些实施方式中，处理站可包括两或更多个等离子体发生器，每一个发生器被电气连接到不同的电极。图20示意性地示出了具有两个高频等离子体发生器1102和两个低频等离子体发生器1104的处理站2000。如图20中所示，高频等离子体发生器1102彼此锁相，低频等离子体发生器1104也彼此锁相。进一步地，同步匹配网络电路2020被提供来提供快速的同步时间（在一非限制性实施例中，快于5毫秒）以及阻尼等离子体源之间的功率振荡。另外地或替代地，在一些实施方式中，同步匹配网络电路2020可包括频率调谐电路，所述频率调谐电路被配置来使第一对发生器（例如，高频等离子体发生器1102A和低频等离子体发生器1104A）与第二对发生器（例如，高频等离子体发生器1102B和低频等离子体发生器1104B）的固定阻抗匹配。
虽然上面的硬件描述涉及单个处理站，但可以理解的是，在一些实施方式中，处理工具中可包括两或更多个处理站。在一些这样的实施方式中，各种工艺输入（例如，工艺气体、等离子体功率、加热器功率，等等）的控制和/或提供可从共享源分配给包括在处理工具中的多个处理站。例如，在一些实施方式中，共享的等离子体发生器可将等离子体功率供应给两或更多个处理站。在另一实施例中，共享的气体分配歧管可将工艺气体供应给两或更多个处理站。
图21示出了具有入站加载锁2102和出站加载锁2104的多站处理工具2100的实施方式的示意图。机械手2106在大气压强下被配置来将衬底从通过舱（pod）2108加载的盒（cassette）经由大气端口2110移动到入站加载锁2102中。入站加载锁2102被耦合到真空源（未图示）使得当大气端口2110被关闭时，入站加载锁2102可被抽空。入站加载锁2102还包括与处理室2114连接的室传输端口2116。因此，当室传输端口2116被打开时，另一机械手（未图示）可将衬底从入站加载锁2102移动到第一处理站的基架以进行处理。
在一些实施方式中，入站加载锁2102可被连接到被配置来将等离子体供应给加载锁的远程等离子体源（未图示）。这可将远程等离子体处理提供给位于入站加载锁2102中的衬底。另外地或替代地，在一些实施方式中，入站加载锁2102可包括被配置来加热衬底的加热器（未图示）。这可除去位于入站加载锁2102中的衬底上所吸收的水分和气体。虽然图21中所描绘的实施方式包括加载锁，但可以理解的是，在一些实施方式中，衬底可以直接进入到处理站中。
在图21所示的实施方式中，所描绘的处理室2114包括四个处理站，编号从1到4。在一些实施方式中，处理室2114可被配置为保持低压环境使得衬底可在处理站之间进行传递而无需经历真空中断（vacuum break）和/或空气暴露（air exposure）。图21中所示的每一个处理站包括处理站衬底架（针对站1，在110示出）和工艺气体输送线入口。在一些实施方式中，一或多个处理站衬底架110可被加热。
在一些实施方式中，每一个处理站可具有不同用途或者多个用途。例如，处理站在PECVD或CVD模式之间、或者在各种蚀刻模式之间、或者在沉积和蚀刻模式之间可以是可切换的。另外地或替代地，在一些实施方式中，处理室2114可包括一或多对匹配的沉积和蚀刻处理站，使得膜可在相同的处理室中被沉积和蚀刻。在另一实施例中，处理站在用于两或更多种膜类型的沉积工艺之间可以是可切换的，使得不同膜类型的堆层可在相同的处理室中被沉积。
虽然所述处理室2114包括四个站，但可以理解的是，根据本公开的处理室可具有任何合适数量的站。例如，在一些实施方式中，处理室可具有五或更多个站，而在其它的实施方式中，处理室可具有三或更少的站。
图21还描绘了用于在处理室2114内传递衬底的衬底搬运系统2190。在一些实施方式中，衬底搬运系统2190可被配置来在各种处理站之间和/或在处理站和加载锁之间传递衬底。可以理解的是，可用采用任何合适的衬底搬运系统。非限制性的实施例包括衬底传送圆盘和衬底搬运机械手。
图21还描绘了用于控制处理工具2100的工艺条件和硬件状态的系统控制器2150的实施方式。例如，在一些实施方式中，系统控制器2150可包括用于控制上述硬件（例如，包含空心阴极磁控管和平面磁控管的等离子体发生器、等离子体控制器和功率分配电路、衬底架加热器控制器、质量流量控制器、压强控制设备，等等）的实施方式的指令以执行上述方法的实施方式。
系统控制器2150可包括一或更多内存设备2156、一或更多海量存储设备2154以及一或更多处理器2152。处理器2152可包括CPU或计算器、模拟输入/输出连接（connection）和/或数字输入/输出连接、步进马达控制器板，等等。
在一些实施方式中，系统控制器2150可控制处理工具2100的所有的活动。在一些实施方式中，系统控制器2150执行机器可读的系统控制软件2158，系统控制软件2158被存储在海量存储设备2154或其它合适的机器可读介质中、被载入内存设备2156中并在处理器2152上被执行。系统控制软件2158可包括用于控制由处理工具2100执行的特定工艺的时序、气体混合物、室压强和/或站压强、室温和/或站温、衬底温度、目标功率电平、RF功率电平、衬底基架、卡盘位置和/或基座（susceptor）位置、以及其它参数的指令。系统控制软件2158可以以任何合适的方式被配置。例如，可以编写各种处理工具部件的子程序或控制目标以控制处理工具部件的操作从而执行各种处理工具的工艺。系统控制软件2158可以以任何合适的计算机可读程序语言进行编码。
在一些实施方式中，系统控制软件2158可包括用于控制上述各种参数的输入/输出控制（IOC）排序指令。例如，密度可变等离子体的每一个阶段可包括由系统控制器2150执行的一或多个指令。用于为密度可变等离子体工艺阶段设置工艺条件的指令可被包括在相应的密度可变等离子体配方阶段中。在一些实施方式中，密度可变等离子体PECVD配方阶段可按顺序排列，使得用于密度可变等离子体工艺阶段的所有指令可在该工艺阶段被同时执行。
在一些实施方式中，可以采用存储在与系统控制器2150相关的海量存储设备2154和/或内存设备2156上的其它计算机软件和/或程序。用于该目的的程序实施例或程序段包括衬底定位程序、工艺气体控制程序、压强控制程序、加热器控制程序和等离子体控制程序。
衬底定位程序可包括用于用来将衬底加载到处理站衬底架110上以及控制衬底和处理工具2100的其它部件之间的间距的处理工具部件的程序代码。
工艺气体控制程序可包括用于控制气体成分和流率以及可选地用于在沉积之前使气体流入一或多个处理站以稳定处理站中的压强的代码。压强控制程序可包括用于通过调节例如处理站的排气系统中的节流阀、进入处理站的气流等来控制处理站中的压强的代码。
加热器控制程序可包括用于控制给用来加热衬底的加热单元的电流的代码。替代地，加热器控制程序可以控制给衬底的传热气体（比如氦气）的传送。
等离子体控制程序可包括用于设置应用到一或多个处理站中的处理电极的RF功率电平的代码。
在一些实施方式中，可具有关联于系统控制器2150的用户界面。所述用户界面可包括显示屏、装置和/或工艺条件的图形软件显示、以及用户输入设备（比如，定点设备、键盘、触摸屏、麦克风，等等）。
在一些实施方式中，由系统控制器2150调整的参数可涉及工艺条件。非限制性的实施例包括工艺气体成分和流率、温度、压强、等离子体条件（比如RF偏置功率电平）、压强、温度，等等。这些参数可以以可利用用户界面输入的配方的形式提供给用户。
用于监控工艺的信号可从各种处理工具传感器通过系统控制器2150的模拟和/或数字输入连接来提供。用于控制工艺的信号可通过处理工具2100的模拟和数字输出连接被输出。可被监控的处理工具传感器的非限制性实施例包括质量流量控制器、压强传感器（比如压力计）、热电偶，等等。适当程序化的反馈和控制算法可结合来自这些传感器的数据进行使用以保持工艺条件。
系统控制器2150可提供用于实施上述沉积工艺的程序指令。所述程序指令可控制各种工艺参数，比如DC功率电平、RF偏置功率电平、压强、温度，等等。所述指令可控制参数以按照本文所述的各种实施方式来操纵膜堆层（film stacks）的原位沉积。
前述各种硬件和方法的实施方式可结合光刻图案化工具或工艺被用于例如半导体器件、显示器、LED、光伏板等的生产或制造。虽然不一定，但一般而言，这样的工具/工艺会在通用制造设备中被联合使用或管理。
膜的光刻图案化通常包括下述步骤中的一些或全部，每个步骤使用许多可能的工具：（1）利用旋涂或喷涂工具将光致抗蚀剂施加到工件（即衬底）上；（2）利用热板或炉子或其它合适的固化工具固化光致抗蚀剂；（3）利用诸如步进式晶片曝光器之类的工具将光致抗蚀剂暴露于可见光或UV光或x光；（4）显影该抗蚀剂以便利用诸如湿法清洗台或喷射显影器之类的工具选择性地去除抗蚀剂从而将其图案化；（5）利用干法或等离子体辅助蚀刻工具将抗蚀剂图案转印到底层膜或工件中；以及（6）利用诸如RF或微波等离子体抗蚀剂剥离器之类的工具移除该抗蚀剂。在一些实施方式中，可灰化硬掩模层（比如非晶碳层）和其它合适的硬掩模（比如抗反射层）可在施加光致抗蚀剂之前被沉积。
应当理解的是，本文所述的配置和/或方法在本质上是示例性的，且这些具体的实施方式或实施例不能视为限制，因为众多的变化例是可行的。本文所述的具体程序或方法可代表任意数量的处理策略中的一种或多种。就其本身而言，所述各种行动可按所述顺序、按其它顺序、平行地、或者按照所省略的其它情况来执行。同样地，也可改变上述工艺的顺序。
本公开的主题包括此处所公开的各种工艺、系统和配置、以及其它特征、功能、操作、和/或性质的所有的具备新颖性和创造性的组合和子组合（subcombination），及其任意和所有的等同方式。

Claims (20)

1.一种半导体衬底处理站，其包括：
包括喷头电极的喷头；
包括台面的衬底架，所述台面包括被构造来支撑衬底的台面表面，所述衬底架被设置在所述喷头的下方，且所述衬底架包括设置在所述衬底架的内侧区域中的内电极和设置在所述衬底架的外侧区域中的外电极；
等离子体发生器，其被配置来在位于所述喷头和所述衬底架之间的等离子体区域中生成等离子体；以及
控制器，其包括存储在存储器中并能够由处理器执行以控制控制所述等离子体发生器、所述内电极、所述外电极和所述喷头电极从而通过使所述外电极耦合于从所述内电极和所述喷头电极中的一者选定的第二电极来实现所述等离子体区域的外侧部分中的等离子体密度大于所述等离子体区域的内侧部分中的等离子体密度的指令。
2.如权利要求1所述的处理站，其中所述内电极的几何中心与所述台面表面的几何中心以及与所述外电极的几何中心是同中心的。
3.如权利要求1所述的处理站，其中由所述等离子体发生器供给的高频功率在所述外电极和所述第二电极之间进行分派，且其中由所述等离子体发生器供给的低频功率只被供应给所述外电极和所述第二电极中的一者。
4.如权利要求1所述的处理站，其中所述控制器被配置来改变电气连接到所述外电极的功率支路的阻抗以影响所述外电极和所述第二电极之间的功率平衡。
5.如权利要求1所述的处理站，其中所述等离子体发生器是第一等离子体发生器，且进一步包括与所述外电极和所述第二电极电气通信的第二等离子体发生器，所述控制器被配置来控制所述外电极与所述第一等离子体发生器以及所述第二电极与所述第二等离子体发生器，所述第一等离子体发生器和所述第二等离子体发生器彼此锁相。
6.如权利要求5所述的处理站，其进一步包括被配置来匹配所述第一等离子体发生器和所述第二等离子体发生器各自的阻抗以阻尼所述外电极和所述第二电极之间的功率振荡的同步匹配网络电路。
7.如权利要求1所述的处理站，其进一步包括被配置来将功率分派给与所述外电极电气连接的第一功率支路以及与所述第二电极电气连接的第二功率支路的双支路分配电路。
8.一种用于半导体衬底处理站的衬底架，其包括：
包括介电材料的台面，所述台面具有被构造来支撑衬底的顶面；
设置在所述顶面下方第一平面中的内电极；以及
设置在所述顶面下方第二平面中的外电极；
其中介电材料的第一层将所述内电极和所述外电极隔开，且其中介电材料的第二层将所述内电极与所述外电极二者都和所述顶面隔开。
9.如权利要求8所述的衬底架，其中所述内电极的几何中心与所述台面的几何中心以及与所述外电极的几何中心是同中心的。
10.如权利要求9所述的衬底架，其中所述外电极是大体上环形的，其中所述内电极是大体上盘形的，且其中所述外电极的内径大于所述内电极的最大直径。
11.如权利要求9所述的衬底架，其中所述内电极具有小于所述衬底的最大尺寸的最大尺寸。
12.如权利要求8所述的衬底架，其中所述第二平面被设置在所述第一平面下方，且其中所述外电极通过导电臂电气连接到外电极功率总线，所述导电臂通过介电材料与所述内电极隔开。
13.如权利要求8所述的衬底架，其中所述介电材料包括氮化铝，且其中所述外电极和所述内电极各自包括铝。
14.如权利要求8所述的衬底架，所述外电极是多个外电极中的一个，所述多个外电极中的一或多个与所述多个外电极中的其它外电极电气隔离。
15.如权利要求8所述的衬底架，其中所述外电极和所述内电极中的一或多者包括金属网和光刻图案化金属膜中的一或多者，且所述介电材料包括压紧的陶瓷。
16.如权利要求8所述的衬底架，其进一步包括被连接到所述台面的下面的柱，所述柱包括凸缘，所述凸缘被构造来将所述衬底架密封地保留在真空环境中使得所述柱的内部能够维持高于所述真空环境的压强的压强。
17.一种通过在半导体衬底处理站中生成密度可变等离子体来处理半导体衬底的方法，所述半导体衬底处理站包括用于将等离子体气体分配给密度可变等离子体的喷头、用于生成所述密度可变等离子体的等离子体发生器以及用于相对于所述喷头支撑衬底以便将所述衬底暴露于所述密度可变等离子体的衬底架，所述方法包括：
将等离子体气体供应给所述半导体衬底处理站；
通过以下步骤生成所述密度可变等离子体：
使外电极耦合于从内电极和喷头电极中的一者选定的第二电极，以及
设置将功率从所述等离子体发生器供应给所述外电极和所述第二电极中的一者使得等离子体区域的外侧部分的等离子体密度大于所述等离子体区域的内侧部分的等离子体密度的电路的阻抗；以及
用所述密度可变等离子体处理所述衬底。
18.如权利要求17所述的方法，其进一步包括在处理所述衬底之后，通过调节由所述等离子体发生器供给的功率来熄灭所述密度可变等离子体，使得所述等离子体区域的所述内侧部分中的所述密度可变等离子体先于所述等离子体区域的所述外侧部分中的所述密度可变等离子体被熄灭。
19.如权利要求17所述的方法，其中用所述密度可变等离子体处理所述衬底包括设置所述电路的电容以设定所述密度可变等离子体的形状从而在所述衬底的处理过程中实现对所述半导体衬底的衬底范围内的不均匀性轮廓的抵消，所述衬底范围内的不均匀性轮廓在半导体衬底处理工具处处理之前由所述半导体衬底呈现。
20.如权利要求17所述的方法，其进一步包括：
将光致抗蚀剂施加到所述衬底；
将所述光致抗蚀剂暴露于光中；
用图案图案化所述抗蚀剂并将所述图案从所述抗蚀剂转印到所述衬底；以及
从所述衬底选择性地去除所述光致抗蚀剂。
CN2011800410778A 2010-12-22 2011-12-15 半导体衬底的密度可变等离子体处理 Pending CN103069550A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/976,391 US20120164834A1 (en) 2010-12-22 2010-12-22 Variable-Density Plasma Processing of Semiconductor Substrates
US12/976,391 2010-12-22
PCT/US2011/065099 WO2012087737A2 (en) 2010-12-22 2011-12-15 Variable-density plasma processing of semiconductor substrates

Publications (1)

Publication Number Publication Date
CN103069550A true CN103069550A (zh) 2013-04-24

Family

ID=46314766

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800410778A Pending CN103069550A (zh) 2010-12-22 2011-12-15 半导体衬底的密度可变等离子体处理

Country Status (7)

Country Link
US (1) US20120164834A1 (zh)
JP (1) JP2014505362A (zh)
KR (1) KR20130141455A (zh)
CN (1) CN103069550A (zh)
SG (1) SG187143A1 (zh)
TW (1) TW201234458A (zh)
WO (1) WO2012087737A2 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103792842A (zh) * 2014-01-22 2014-05-14 清华大学 一种可用于功率场空间分布精细控制的基台及控制方法
CN106298418A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN106298419A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN106356274A (zh) * 2015-07-13 2017-01-25 朗姆研究公司 通过等离子体操作调节极端边缘鞘和晶片轮廓
CN104733278B (zh) * 2013-12-23 2017-03-15 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN107078013A (zh) * 2014-05-09 2017-08-18 Ev 集团 E·索尔纳有限责任公司 用于衬底的等离子体处理的方法和装置
CN107591355A (zh) * 2016-07-07 2018-01-16 朗姆研究公司 具有防止电弧和点火并改善工艺均匀性的特征的静电卡盘
CN107710378A (zh) * 2015-06-17 2018-02-16 应用材料公司 多电极基板支撑组件与相位控制系统
CN108987229A (zh) * 2017-05-30 2018-12-11 朗姆研究公司 高温衬底基座模块及其组件
CN110235237A (zh) * 2017-03-06 2019-09-13 日本碍子株式会社 晶圆支撑台
CN111508810A (zh) * 2016-07-25 2020-08-07 朗姆研究公司 在多站中的晶片弯曲度的控制
CN111670491A (zh) * 2018-01-31 2020-09-15 朗姆研究公司 静电卡盘(esc)基座电压隔离
CN111837231A (zh) * 2018-02-28 2020-10-27 应用材料公司 具有多个射频网孔以控制等离子体均匀性的静电卡盘
CN113972149A (zh) * 2020-07-22 2022-01-25 株式会社国际电气 基板处理装置、半导体装置的制造方法及存储介质

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8962101B2 (en) 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9088085B2 (en) * 2012-09-21 2015-07-21 Novellus Systems, Inc. High temperature electrode connections
JP6207880B2 (ja) * 2012-09-26 2017-10-04 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
CN105190843A (zh) * 2013-03-15 2015-12-23 应用材料公司 在处理室中使用调节环来调节等离子体分布的装置和方法
US10032608B2 (en) 2013-03-27 2018-07-24 Applied Materials, Inc. Apparatus and method for tuning electrode impedance for high frequency radio frequency and terminating low frequency radio frequency to ground
TWI635197B (zh) * 2013-06-10 2018-09-11 諾發系統有限公司 用於使用直流自偏壓之基板處理系統的診斷及控制系統與方法
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9472410B2 (en) * 2014-03-05 2016-10-18 Applied Materials, Inc. Pixelated capacitance controlled ESC
US10186450B2 (en) 2014-07-21 2019-01-22 Asm Ip Holding B.V. Apparatus and method for adjusting a pedestal assembly for a reactor
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US9859088B2 (en) * 2015-04-30 2018-01-02 Lam Research Corporation Inter-electrode gap variation methods for compensating deposition non-uniformity
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
US10950477B2 (en) * 2015-08-07 2021-03-16 Applied Materials, Inc. Ceramic heater and esc with enhanced wafer edge performance
US10550469B2 (en) * 2015-09-04 2020-02-04 Lam Research Corporation Plasma excitation for spatial atomic layer deposition (ALD) reactors
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10665433B2 (en) * 2016-09-19 2020-05-26 Varian Semiconductor Equipment Associates, Inc. Extreme edge uniformity control
JP6869034B2 (ja) * 2017-01-17 2021-05-12 東京エレクトロン株式会社 プラズマ処理装置
US11289355B2 (en) * 2017-06-02 2022-03-29 Lam Research Corporation Electrostatic chuck for use in semiconductor processing
US10704142B2 (en) * 2017-07-27 2020-07-07 Applied Materials, Inc. Quick disconnect resistance temperature detector assembly for rotating pedestal
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US11086233B2 (en) 2018-03-20 2021-08-10 Lam Research Corporation Protective coating for electrostatic chucks
KR20200140388A (ko) * 2018-05-03 2020-12-15 어플라이드 머티어리얼스, 인코포레이티드 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착
EP3588533A1 (en) * 2018-06-21 2020-01-01 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Plasma source and method of operating the same
US11289310B2 (en) * 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device
WO2020149972A1 (en) * 2019-01-15 2020-07-23 Applied Materials, Inc. Pedestal for substrate processing chambers
SG11202111962QA (en) 2019-05-01 2021-11-29 Lam Res Corp Modulated atomic layer deposition
US11114279B2 (en) 2019-06-28 2021-09-07 COMET Technologies USA, Inc. Arc suppression device for plasma processing equipment
US11527385B2 (en) 2021-04-29 2022-12-13 COMET Technologies USA, Inc. Systems and methods for calibrating capacitors of matching networks
US11596309B2 (en) 2019-07-09 2023-03-07 COMET Technologies USA, Inc. Hybrid matching network topology
US20210159107A1 (en) * 2019-11-21 2021-05-27 Applied Materials, Inc. Edge uniformity tunability on bipolar electrostatic chuck
US11830708B2 (en) 2020-01-10 2023-11-28 COMET Technologies USA, Inc. Inductive broad-band sensors for electromagnetic waves
US11670488B2 (en) 2020-01-10 2023-06-06 COMET Technologies USA, Inc. Fast arc detecting match network
US11887820B2 (en) 2020-01-10 2024-01-30 COMET Technologies USA, Inc. Sector shunts for plasma-based wafer processing systems
US12027351B2 (en) 2020-01-10 2024-07-02 COMET Technologies USA, Inc. Plasma non-uniformity detection
US11521832B2 (en) 2020-01-10 2022-12-06 COMET Technologies USA, Inc. Uniformity control for radio frequency plasma processing systems
US11961711B2 (en) 2020-01-20 2024-04-16 COMET Technologies USA, Inc. Radio frequency match network and generator
US11605527B2 (en) 2020-01-20 2023-03-14 COMET Technologies USA, Inc. Pulsing control match network
JP7547861B2 (ja) * 2020-08-24 2024-09-10 セイコーエプソン株式会社 液体吐出装置及び乾燥装置
JP7484581B2 (ja) * 2020-08-28 2024-05-16 セイコーエプソン株式会社 液体吐出装置
KR20220059640A (ko) 2020-11-03 2022-05-10 삼성전자주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치의 제조 방법
US12057296B2 (en) 2021-02-22 2024-08-06 COMET Technologies USA, Inc. Electromagnetic field sensing device
JP2024512465A (ja) * 2021-03-16 2024-03-19 ラム リサーチ コーポレーション 静電チャック用の三極電極配置
JP7557429B2 (ja) * 2021-05-27 2024-09-27 東京エレクトロン株式会社 プラズマ処理装置
US11923175B2 (en) 2021-07-28 2024-03-05 COMET Technologies USA, Inc. Systems and methods for variable gain tuning of matching networks
US11898236B2 (en) 2021-10-20 2024-02-13 Applied Materials, Inc. Methods and apparatus for processing a substrate
US12040139B2 (en) 2022-05-09 2024-07-16 COMET Technologies USA, Inc. Variable capacitor with linear impedance and high voltage breakdown
US11657980B1 (en) 2022-05-09 2023-05-23 COMET Technologies USA, Inc. Dielectric fluid variable capacitor
US12051549B2 (en) 2022-08-02 2024-07-30 COMET Technologies USA, Inc. Coaxial variable capacitor
US12125689B2 (en) 2022-09-08 2024-10-22 Applied Materials, Inc. Methods and apparatus for toroidal plasma generation
US12132435B2 (en) 2022-10-27 2024-10-29 COMET Technologies USA, Inc. Method for repeatable stepper motor homing
WO2024201919A1 (ja) * 2023-03-30 2024-10-03 日本碍子株式会社 セラミックヒータ及びそれを含むキット、並びにセラミックヒータの放熱特性を調整する方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512841A (en) * 1984-04-02 1985-04-23 International Business Machines Corporation RF Coupling techniques
JPS61265820A (ja) * 1985-05-21 1986-11-25 Anelva Corp プラズマ処理装置
US6042686A (en) * 1995-06-30 2000-03-28 Lam Research Corporation Power segmented electrode
JP3949186B2 (ja) * 1995-12-25 2007-07-25 富士通株式会社 基板載置台、プラズマ処理装置及び半導体装置の製造方法
JPH10326772A (ja) * 1997-05-26 1998-12-08 Ricoh Co Ltd ドライエッチング装置
US6367413B1 (en) * 1999-06-15 2002-04-09 Tokyo Electron Limited Apparatus for monitoring substrate biasing during plasma processing of a substrate
US6232236B1 (en) * 1999-08-03 2001-05-15 Applied Materials, Inc. Apparatus and method for controlling plasma uniformity in a semiconductor wafer processing system
US20030079983A1 (en) * 2000-02-25 2003-05-01 Maolin Long Multi-zone RF electrode for field/plasma uniformity control in capacitive plasma sources
AU2001245938A1 (en) * 2000-03-28 2001-10-08 Tokyo Electron Limited Method and apparatus for controlling power delivered to a multiple segment electrode
JP2002009043A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd エッチング装置及びそれを用いた半導体装置の製造方法
US6642661B2 (en) * 2001-08-28 2003-11-04 Tokyo Electron Limited Method to affect spatial distribution of harmonic generation in a capacitive discharge reactor
JP4137419B2 (ja) * 2001-09-28 2008-08-20 東京エレクトロン株式会社 プラズマ処理装置
US20050098106A1 (en) * 2003-11-12 2005-05-12 Tokyo Electron Limited Method and apparatus for improved electrode plate
US20050130620A1 (en) * 2003-12-16 2005-06-16 Andreas Fischer Segmented radio frequency electrode apparatus and method for uniformity control
JP2006196681A (ja) * 2005-01-13 2006-07-27 Sharp Corp プラズマ処理装置および同装置により製造された半導体素子
US7993489B2 (en) * 2005-03-31 2011-08-09 Tokyo Electron Limited Capacitive coupling plasma processing apparatus and method for using the same
JP2006319043A (ja) * 2005-05-11 2006-11-24 Hitachi High-Technologies Corp プラズマ処理装置
US7432467B2 (en) * 2006-03-28 2008-10-07 Tokyo Electron Limited Plasma processing apparatus
JP4801522B2 (ja) * 2006-07-21 2011-10-26 株式会社日立ハイテクノロジーズ 半導体製造装置及びプラズマ処理方法
TWI440405B (zh) * 2007-10-22 2014-06-01 New Power Plasma Co Ltd 電容式耦合電漿反應器
JP5231038B2 (ja) * 2008-02-18 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法、ならびに記憶媒体
US20100015357A1 (en) * 2008-07-18 2010-01-21 Hiroji Hanawa Capacitively coupled plasma etch chamber with multiple rf feeds
US8438990B2 (en) * 2008-09-30 2013-05-14 Applied Materials, Inc. Multi-electrode PECVD source
JP5496568B2 (ja) * 2009-08-04 2014-05-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2011228436A (ja) * 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733278B (zh) * 2013-12-23 2017-03-15 中微半导体设备(上海)有限公司 等离子体处理装置及等离子体处理方法
CN103792842A (zh) * 2014-01-22 2014-05-14 清华大学 一种可用于功率场空间分布精细控制的基台及控制方法
CN107078013B (zh) * 2014-05-09 2019-06-21 Ev 集团 E·索尔纳有限责任公司 用于衬底的等离子体处理的方法和装置
CN107078013A (zh) * 2014-05-09 2017-08-18 Ev 集团 E·索尔纳有限责任公司 用于衬底的等离子体处理的方法和装置
CN106298419B (zh) * 2015-05-18 2018-10-16 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN106298418B (zh) * 2015-05-18 2018-10-16 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN106298419A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN106298418A (zh) * 2015-05-18 2017-01-04 中微半导体设备(上海)有限公司 电感耦合等离子体处理系统及处理方法
CN107710378A (zh) * 2015-06-17 2018-02-16 应用材料公司 多电极基板支撑组件与相位控制系统
CN107710378B (zh) * 2015-06-17 2020-05-26 应用材料公司 多电极基板支撑组件与相位控制系统
CN106356274A (zh) * 2015-07-13 2017-01-25 朗姆研究公司 通过等离子体操作调节极端边缘鞘和晶片轮廓
US10163610B2 (en) 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
CN106356274B (zh) * 2015-07-13 2019-01-01 朗姆研究公司 通过等离子体操作调节极端边缘鞘和晶片轮廓
CN107591355A (zh) * 2016-07-07 2018-01-16 朗姆研究公司 具有防止电弧和点火并改善工艺均匀性的特征的静电卡盘
CN107591355B (zh) * 2016-07-07 2023-09-08 朗姆研究公司 具有防止电弧和点火并改善工艺均匀性的特征的静电卡盘
CN111508810B (zh) * 2016-07-25 2023-08-08 朗姆研究公司 在多站中的晶片弯曲度的控制
CN111508810A (zh) * 2016-07-25 2020-08-07 朗姆研究公司 在多站中的晶片弯曲度的控制
CN110235237A (zh) * 2017-03-06 2019-09-13 日本碍子株式会社 晶圆支撑台
US11476096B2 (en) 2017-03-06 2022-10-18 Ngk Insulators, Ltd. Wafer support table
CN110235237B (zh) * 2017-03-06 2023-12-26 日本碍子株式会社 晶圆支撑台
CN108987229B (zh) * 2017-05-30 2023-02-03 朗姆研究公司 高温衬底基座模块及其组件
CN108987229A (zh) * 2017-05-30 2018-12-11 朗姆研究公司 高温衬底基座模块及其组件
CN111670491A (zh) * 2018-01-31 2020-09-15 朗姆研究公司 静电卡盘(esc)基座电压隔离
CN111837231A (zh) * 2018-02-28 2020-10-27 应用材料公司 具有多个射频网孔以控制等离子体均匀性的静电卡盘
CN111837231B (zh) * 2018-02-28 2024-11-01 应用材料公司 具有多个射频网孔以控制等离子体均匀性的静电卡盘
US12136536B2 (en) 2018-02-28 2024-11-05 Applied Materials, Inc. Electrostatic chuck with multiple radio frequency meshes to control plasma uniformity
CN113972149A (zh) * 2020-07-22 2022-01-25 株式会社国际电气 基板处理装置、半导体装置的制造方法及存储介质
TWI782307B (zh) * 2020-07-22 2022-11-01 日商國際電氣股份有限公司 基板處理裝置、半導體裝置的製造方法及半導體裝置的製造程式
US11664205B2 (en) 2020-07-22 2023-05-30 Kokusai Electric Corporation Substrate processing apparatus

Also Published As

Publication number Publication date
US20120164834A1 (en) 2012-06-28
SG187143A1 (en) 2013-02-28
WO2012087737A3 (en) 2012-11-29
JP2014505362A (ja) 2014-02-27
TW201234458A (en) 2012-08-16
WO2012087737A2 (en) 2012-06-28
KR20130141455A (ko) 2013-12-26

Similar Documents

Publication Publication Date Title
CN103069550A (zh) 半导体衬底的密度可变等离子体处理
TWI730092B (zh) 在半導體製造中使用電性不對稱效應以控制電漿處理空間之系統及方法
KR101513752B1 (ko) 기판 프로세싱을 위한 방법 및 장치
TWI774025B (zh) 增進製程均勻性的方法及系統
TWI851944B (zh) 用於循環與選擇性材料移除與蝕刻的處理腔室
US10074543B2 (en) High dry etch rate materials for semiconductor patterning applications
US20180366351A1 (en) Oxygen compatible plasma source
JP5848140B2 (ja) プラズマ処理装置
KR102201541B1 (ko) 멀티층 세그먼트화된 전극들을 갖는 플라즈마 프로세싱 시스템들 및 그를 위한 방법들
KR102414852B1 (ko) 에너지 중성자를 생성하기 위한 시스템들 및 방법들
CN107808828A (zh) 用于基于uv抑制等离子体不稳定性的系统和方法
US11821082B2 (en) Reduced defect deposition processes
US20230343593A1 (en) Multi-layer hardmask for defect reduction in euv patterning
KR20240145927A (ko) 붕소-도핑된 실리콘 재료들을 활용하는 통합 프로세스들
JP2023502094A (ja) 双極静電チャックにおける縁部均一性の調整性
US11257662B2 (en) Annular member, plasma processing apparatus and plasma etching method
JP7175162B2 (ja) 被処理体のプラズマエッチング方法及びプラズマエッチング装置
TWI780529B (zh) 腔室沉積及蝕刻處理
US11915911B2 (en) Two piece electrode assembly with gap for plasma control
JP2024500760A (ja) 低温でのケイ素含有膜のプラズマ強化堆積
US20210159048A1 (en) Dual rf for controllable film deposition
JP2016096342A (ja) プラズマ処理装置
US20040261714A1 (en) Plasma processing apparatus
US20200219729A1 (en) Reactive Ion Etching Apparatus
JP2004183071A (ja) プラズマ成膜方法及びプラズマ成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130424