CN102214624A - 一种具有通孔的半导体结构及其制造方法 - Google Patents

Abstract

本发明公开了一种具有通孔的半导体结构及其制造方法，半导体结构包括衬底、多个环形通孔和多个实心通孔，环形通孔和实心通孔嵌于衬底中；实心通孔是金属填充的通孔；环形通孔是实心介质塞和环绕实心介质塞的金属环填充的通孔。其制造方法为：1)在衬底的第一表面上刻蚀出多个深孔；2)形成金属层；3)在衬底第一表面上粘附干膜，图形化所述干膜，使干膜在一部分深孔上形成开口；4)向干膜上有开口的的深孔填充金属，去掉所述干膜；5)向剩余深孔中填充介质，形成实心介质塞；6)减薄所述衬底的第二表面。本发明的半导体结构的实心通孔可以用于叠层芯片散热，改善电源完整性；环形通孔则可以改善通孔结构的应力，以及翘曲变形等问题。

Description

一种具有通孔的半导体结构及其制造方法

技术领域

本发明涉及半导体结构制造领域，尤其涉及一种具有通孔的半导体结构及其制造方法。

背景技术

基于硅通孔(Through Silicon Via，TSV)互连的三维集成技术可以提供垂直方向的电学信号互连，降低连线的寄生参数，提高系统的工作速度，降低功耗。另外，它还可以提供高密度的封装形式，减小微电子系统的面积、体积和重量，在便携式设备或对面积、体积和重量有苛刻要求的领域有广泛的应用前景。硅通孔结构的制作工艺，包括硅通孔刻蚀、硅通孔侧壁绝缘层淀积、硅通孔填充以及凸点制作等步骤，各工艺步骤间的顺序可以根据应用场合的不同加以调整，形成多种硅通孔结构的制作工艺路线。

传统的硅通孔结构为实心柱形，具有较高的深宽比，所填充的材料一般为金属铜，其具有较好的散热效果，同时其直流电阻较小，在叠层芯片之间传递电源、地信号，可以有效地改善IR压降、地弹噪声等电源完整性问题，提高可靠性；然而，另一方面，由于硅通孔填充的金属材料与衬底硅的热膨胀系数相差较大，以铜和硅为例，其热膨胀系数分别是铜17×10^-6/℃，硅2.6×10^-6/℃，会导致整个器件翘曲变形，甚至在硅通孔的侧壁绝缘层或是其他材料层上出现断裂，导致器件失效。

另一种较有潜力的硅通孔结构是环形硅通孔，金属材料只是部分的填充硅通孔，在其侧壁形成环状，在硅通孔的中间部分再填充聚合物等绝缘材料。通过选择合适的中间绝缘材料，可以有效地改善硅通孔结构的应力，以及金属材料与硅衬底热膨胀系数不匹配导致的翘曲变形等问题。但是，环形通孔由于其金属环较薄，在高频RF/微波方面，由于趋肤效应的存在，电流只集中在邻近导体表面的很薄的一层，具有较大的直流电阻，用于三维堆叠系统中尤其是电源/地信号的传输时，其较大的寄生电阻会导致较严重的IR压降，对于系统的电源完整性不利。

发明内容

针对上述问题，本发明的目的在于提供一种具有通孔的半导体结构，既可保证叠层芯片之间良好的电源完整性和散热性，又可以有效地改善通孔结构的应力以及翘曲变形等问题。

为了解决上述技术问题，本发明提供了一种具有通孔的半导体结构，该半导体结构包括衬底、多个环形通孔和多个实心通孔，其中：

所述衬底具有相对的第一表面和第二表面；

所述环形通孔和实心通孔嵌于所述衬底中，并沿垂直于所述第一表面和第二表面的方向贯穿所述衬底；

所述实心通孔，是由金属填充的通孔；

所述环形通孔，是由实心介质塞和环绕实心介质塞的金属环填充的通孔。

可选地，所述实心通孔的金属和衬底之间，以及所述环形通孔的金属环和衬底之间，具有与衬底相接的绝缘层和阻挡层，阻挡层位于绝缘层外侧。即阻挡层环绕所述金属塞、金属环。

所述半导体结构包括重新布线层(RDL)和金属凸点，重新布线层位于衬底第一表面上，与实心通孔或环形通孔电连接，金属凸点位于重新布线层上，与重新布线层电连接。

所述半导体结构包括辅助晶圆，辅助晶圆键合在衬底第一表面。

所述衬底为裸片或衬底的第一表面和/或第二表面上具有下列结构中的一种或多种：半导体器件、电学互连层、微传感器结构、焊盘和钝化层。

所述衬底为半导体材料、金属材料或绝缘材料中的一种或几种的组合。所述半导体材料为硅、锗、砷化镓、磷化铟、氮化镓或碳化硅；金属材料为钛、钼、镍、铬或前述金属的合金；绝缘材料为玻璃或石英。

所述实心金属塞和金属环的材料选自下列集合中的一种或几种：铜、金、银、铂、镍、钨、铝和前述金属的合金。

所述实心介质塞的材料选自下列集合中的一种或几种：氧化硅、氮化硅、氧化铝，聚酰亚胺、聚对二甲苯和聚苯并丁烯。

相应地，本发明还提供了一种制造该具有通孔的半导体结构的方法，包括：

a)在所述衬底的第一表面上刻蚀出多个深孔；

b)在所述衬底的第一表面和所述深孔中形成金属层；

c)在所述衬底第一表面上粘附一层干膜，图形化所述干膜，使干膜在一部分深孔上形成开口；

d)向干膜上有开口的的深孔填充金属，形成实心金属塞，去掉所述干膜；

e)向剩余深孔中填充介质，形成实心介质塞；

f)对所述衬底的第二表面进行减薄，露出深孔的底部。这样，衬底上就形成实心通孔和环形通孔。

所述刻蚀深孔的方法为：

A、首先在所述衬底第一表面上形成一层掩膜层，对所述掩膜层进行图形化，形成多个开口。

B、随后按照掩膜层上的开口对衬底进行刻蚀，刻蚀出多个深孔。

可选地，在步骤a)中刻蚀出深孔之后，还包括：在所述衬底的第一表面和深孔中形成绝缘层，以及在形成绝缘层之后，还包括：在所述衬底的第一表面和深孔中形成阻挡层。

可选地，在所述步骤e)之后，还包括：在所述衬底的第一表面制作重新布线层(RDL)和金属凸点。

在所述步骤f)之前，还包括：将所述衬底键合到辅助晶圆上。

采用本发明提供的具有通孔的半导体结构及其制造方法，将环形通孔和实心通孔一起制作，实心通孔可以用于叠层芯片散热，同时由于其直流电阻较小，在叠层芯片之间传递电源、地信号，改善电源完整性；环形通孔中间填充聚合物等介质，可以改善通孔结构的应力，以及翘曲变形等问题。同时，两种通孔可用于传递不同信号，也可一种通孔用于散热，一种通孔用于传递信号，从而增加了半导体结构功能的灵活性和用途的多样性，改善器件以及系统的性能。也可以实心通孔用于传递电源或地信号，或用于散热；环形通孔用于传递高频或动态信号，从而有效提高半导体结构的性能。

附图说明

图1是本发明实施例1的半导体制造方法的的流程框图；

图2是本发明实施例1中刻蚀深孔的工艺流程图；

图3是本发明实施例2中形成绝缘层和阻挡层后的半导体的纵剖面结构示意图；

图4是本发明实施例2中在阻挡层上形成金属层后的半导体的纵剖面结构示意图；

图5是本发明实施例2中对干膜进行图形化后的半导体的纵剖面结构示意图；

图6是本发明实施例2中深孔填充金属后的半导体的纵剖面结构示意图；

图7是本发明实施例2中深孔填充介质后的半导体的纵剖面结构示意图；

图8是本发明实施例2中深孔填充介质后的半导体的横剖面结构示意图；

图9是本发明实施例3中在衬底第一表面制作重新布线层和金属凸点后的半导体的纵剖面结构示意图；

图10是本发明实施例3中将衬底减薄后的半导体的纵剖面结构示意图；

图11是本发明实施例4中将辅助晶圆键合在衬底上后形成的半导体的纵剖面结构示意图；

图12是本发明实施例4中将衬底减薄后的半导体的纵剖面结构示意图；

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

实施例1

下面首先对本发明提供的具有通孔的半导体结构进行概述，该半导体结构包括衬底100、多个环形通孔302、多个实心通孔301，其中：

所述衬底100具有相对的第一表面100-1和第二表面100-2；

所述环形通孔302和实心通孔301嵌于所述衬底中，并沿垂直于所述第一表面100-1和第二表面100-2的方向贯穿所述衬底100；

所述实心通孔301，由实心金属塞340填充；

所述环形通孔302，由实心介质塞350和环绕实心介质塞的金属环330填充。

该半导体的制造方法如图1所示，包括如下步骤：

步骤S101，提供衬底100，所述衬底100具有相对的第一表面100-1和第二表面100-2，在所述衬底100的第一表面100-1上刻蚀出多个深孔300；

参见图2a和图2b，其蚀刻深孔300的方法为：

A、首先在所述衬底上形成一层掩膜层200，并对所述掩膜层200进行图形化，形成多个开口210，如图2a所示。图形化所述掩膜层的方法包括RIE干法刻蚀、湿法腐蚀等。

B、随后按照掩膜层200上的开口210对衬底100进行刻蚀，刻蚀出多个深孔300，如图2b所示。所述深孔300的孔径在1μm～500μm范围内，所述深孔300的深宽比范围是1∶1～50∶1，其横截面一般为圆形或方形，也可以是六边形或八边形等其他形状，所述深孔300沿垂直所述衬底100第一表面的剖面形状可以是矩形、开口宽底部窄或是开口窄底部宽的梯形或其他形状。形成所述深孔的方法包括深反应离子刻蚀(DRIE)、激光烧蚀、喷砂、湿法腐蚀及其组合。

步骤S102，在所述衬底100的第一表面100-1和所述深孔300中形成金属层330；

步骤S103，在所述衬底100第一表面100-1上粘附一层干膜400，图形化所述干膜400，所述干膜覆盖部分所述深孔，并在另一部分深孔上形成开口410；

步骤S104，在所述未被干膜400覆盖的深孔中填充金属，形成实心金属塞340，去掉所述干膜400；

步骤S105，形成介电层350，在未实心填充金属的深孔中形成实心介质塞；

步骤S106，对所述衬底100的第二表面100-2进行减薄，露出深孔的底部，形成实心通孔301和环形通孔302。

实施例2

可选地，本实施例的具有通孔的半导体结构，可以在实施例1的半导体结构的基础上在实心通孔301的金属塞340和衬底100之间，以及环形通孔302的金属环330和衬底100之间，增加与衬底相接的绝缘层310以及环绕所述金属塞340和金属环330的阻挡层320。

在实施例1的制造方法的基础上，增加以下步骤：

在步骤S101刻蚀出深孔300之后，在所述衬底100的第一表面100-1和深孔300中形成绝缘层310；

在形成上述的绝缘层310后，在绝缘层310上形成阻挡层320。阻挡层320在衬底100的第一表面100-1和深孔300中都具有。

上述两个步骤完成后，形成的半导体结构如图3所示。

在阻挡层320上，按照步骤S102在所述衬底100的第一表面100-1和所述深孔300中形成金属层330，如图4所示。

形成金属层330后，按照步骤S103，在所述衬底100第一表面100-1上粘附一层干膜400，图形化所述干膜400，所述干膜400覆盖部分所述深孔，并在另一部分深孔上形成开口410，如图5所示。

执行步骤S104，在所述未被干膜400覆盖的深孔中填充金属，形成实心金属塞340，如图6所示。

去掉所述干膜400，执行步骤S105，形成介质层350，即在未实心填充金属的深孔中填充介质，形成实心介质塞350，如图7和8所示。

最后，执行步骤S106，对所述衬底100的第二表面100-2进行减薄，露出深孔的底部，形成实心通孔301和环形通孔302。减薄的方法包括化学机械抛光(CMP)、反应离子刻蚀(RIE)等合适的方法。

实施例3

可选地，本实施例的具有硅通孔的半导体结构可以在实施例1或2的基础上，在衬底100第一表面100-1上形成重新布线层510、层间介质层500以及金属凸点520。

以在实施例2的方法为基础说明本实施例的制造方法如下：

按实施例2的方法执行完步骤S105后，在所述衬底100的第一表面100-1制作重新布线层(RDL)510和金属凸点520。

首先采用刻蚀等合适的方法去掉第一表面100-1上的介质层，对所述金属层330以及阻挡层320进行图形化，形成与深孔300电连接的重新布线层。

随后在所述衬底的第一表面100-1上形成层间介质层500，所述层间介质层的材料可以是氧化硅、氮化硅、氧化铝，或者是聚酰亚胺、聚对二甲苯、聚苯并丁烯及其组合，可以采用溅射、化学气相沉积、旋涂、喷胶等合适的方法形成。可以多次进行金属沉积、层间介质层沉积的工艺步骤，从而形成多层结构的重新布线层510。

然后，在所述层间介质层500上形成开口，露出重新布线层

最后，制作金属凸点520，用于后续的晶圆或芯片键合堆叠或电极引出。所述金属凸点的材料为铜、金、锡、铅、银、镍、铟、铋及其合金，可以采用溅射或电镀等合适的方法形成。按照上述工艺完成后形成的半导体结构如图9所示。

完成重新布线层(RDL)510和金属凸点520的制造后，执行步骤S106，对所述衬底100的第二表面100-2进行减薄，露出深孔的底部，形成实心通孔301和环形通孔302，如图10所示。

实施例4

可选地，本实施例的具有硅通孔的半导体结构可以在实施例1或2或3的基础上，将所述衬底100键合到辅助晶圆600上。

考虑到减薄完成后，所述衬底厚度只有几十微米，难以对之进行夹持操作，以及考虑到后续的键合叠层工艺步骤，减薄之前，先将所述衬底键合到辅助晶圆600上。具体制造方法如下(以实施例3为基础描述)：

按实施例3的方法，完成重新布线层(RDL)510和金属凸点520的制造后，先将所述衬底100键合到辅助晶圆600上，如图11所示。所述辅助晶圆600的材料可以是半导体材料、金属材料或绝缘材料及其组合，所述辅助晶圆600可以是裸片，或者是在其上具有下列结构中的一种或多种：半导体器件、电学互连层、微传感器结构、焊盘和钝化层。根据所述辅助晶圆的材料和其表面的结构，可以用聚苯并环丁烯、聚酰亚胺等合适的临时键合胶610将所述衬底和辅助晶圆600临时键合，或者，辅助晶圆上具有半导体结构及金属凸点等，可以对之进行焊料键合。

键合辅助晶圆600后，再对衬底100执行步骤S106，对所述衬底100的第二表面100-2进行减薄，露出深孔的底部，形成实心通孔301和环形通孔302。如图12所示。所述辅助晶圆600的材料可以是半导体材料、金属材料或绝缘材料及其组合，所述辅助晶圆600可以是裸片，或者是在其上具有下列结构中的一种或多种：半导体器件、电学互连层、微传感器结构、焊盘和钝化层。根据所述辅助晶圆的材料和其表面的结构，可以用聚苯并环丁烯、聚酰亚胺等合适的临时键合胶610将所述衬底和辅助晶圆600临时键合，或者，辅助晶圆上具有半导体结构及金属凸点等，可以对之进行焊料键合。

本发明上述所有实施例的半导体结构中的衬底100可以是半导体材料，如硅、锗等单质半导体或砷化镓、磷化铟、氮化镓、碳化硅等化合物半导体，也可以是金属材料，如钛、钼、镍、铬等或其合金，还可以是玻璃或石英等绝缘材料。所述衬底的厚度在10μm～500μm范围内。在所述衬底的第一表面100-1和第二表面100-2上，可以含有制作完成的半导体器件、多层电学互连层或者微传感器结构，以及焊盘或钝化层等，未在图中示出。

所述绝缘层310可以具有一层或多层结构，其材料为氧化硅、氮化硅、氧化铝，或者是聚酰亚胺、聚对二甲苯、聚苯并丁烯及其组合，其厚度范围是100nm～10μm，用以实现深孔300与衬底100之间的电学隔离。形成所述绝缘层的方法包括热氧化、原子层沉积、化学气相沉积、溅射、旋涂、喷胶及其组合。当衬底材料为玻璃、石英等绝缘材料时，可以不必形成绝缘层310。所述阻挡层320可以是一层或多层结构，其材料可以是Ti、W、Ta、TiN、TaN及其组合，其厚度范围是10nm～1μm，可以采用蒸发、溅射、原子层沉积、化学气相沉积等方法制作。阻挡层320可以增加通孔中金属与绝缘层的粘附性，减少了半导体结构出现分层不可靠的问题；同时还可以防止金属如Cu、Al向衬底中电迁移，引起使用的短路，增加了半导体结构的可靠性。

所述金属层的材料为铜、金、银、铂、镍、钨、铝或其合金，其厚度范围为1μm～10μm。形成所述金属层的方法包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合。

所述干膜400是光敏材料，可以是负性光刻胶或是正性光刻胶，可以具有一层或多层结构，采用热压的方式粘附到所述衬底上。

所述填充金属的材料为铜、金、银、铂、镍、钨、铝或其合金，填充的方法包括蒸发、溅射、电镀、化学镀、化学气相沉积及其组合。填充金属和金属层的材料可以相同也可以不同。

所述填充介质材料为氧化硅、氮化硅、氧化铝，或者是聚酰亚胺、聚对二甲苯、聚苯并丁烯及其组合，可以采用溅射、化学气相沉积、旋涂、喷胶等合适的方法形成。

随后，可以进行基于通孔互连的三维集成技术的其他后续的工艺步骤，包括通孔背面重新布线层和金属凸点制作、键合堆叠等，在此不再赘述。

虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (17)

1.一种具有通孔的半导体结构，其特征在于，该半导体结构包括衬底、多个环形通孔和多个实心通孔，其中：

所述衬底具有相对的第一表面和第二表面；

所述环形通孔和实心通孔嵌于所述衬底中，并沿垂直于所述第一表面和第二表面的方向贯穿所述衬底；

所述实心通孔，是由金属填充的通孔；

所述环形通孔，是由实心介质塞和环绕实心介质塞的金属环填充的通孔。

2.根据权利要求1所述的半导体结构，其特征在于，所述实心通孔的金属和衬底之间，以及所述环形通孔的金属环和衬底之间具有绝缘层和阻挡层，阻挡层位于绝缘层外侧。

3.根据权利要求1或2所述的半导体结构，其特征在于，所述半导体结构包括重新布线层和金属凸点，重新布线层位于衬底第一表面上，与实心通孔或环形通孔电连接，金属凸点位于重新布线层上，与重新布线层电连接。

4.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构包括辅助晶圆，辅助晶圆键合在衬底第一表面。

5.根据权利要求1所述的半导体结构，其特征在于，所述衬底为裸片或衬底的第一表面和/或第二表面上具有下列结构中的一种或多种：半导体器件、电学互连层、微传感器结构、焊盘和钝化层。

6.根据权利要求1所述的半导体结构，其特征在于，所述衬底材料选自下列集合中的一种或几种：硅、锗、砷化镓、磷化铟、氮化镓、碳化硅、钛、钼、镍、铬、玻璃和石英。

7.根据权利要求1所述的半导体结构，其特征在于，所述金属材料为铜、金、银、铂、镍、钨、铝或其合金。

8.根据权利要求1所述的半导体结构，其特征在于，所述实心介质塞的材料选自下列集合中的一种或几种：氧化硅、氮化硅、聚酰亚胺、聚对二甲苯、聚苯并环丁烯和SU8胶。

9.根据权利要求2所述的半导体结构，其特征在于，所述绝缘层的材料选自下列集合中的一种或几种：氧化硅、氮化硅、聚酰亚胺、聚对二甲苯、聚苯并环丁烯和SU8胶；阻挡层的材料选自下列集合中的一种或几种：Ti、W、Ta、TiN和TaN。

10.一种具有硅通孔的半导体结构的制造方法，该方法包括以下步骤：

1)在所述衬底的第一表面上刻蚀出多个深孔；

2)在所述衬底的第一表面和所述深孔中形成金属层；

3)在所述衬底第一表面上粘附一干膜层，图形化所述干膜层，使干膜层在一部分深孔上形成开口；

4)向干膜层上有开口的的深孔填充金属，形成实心金属塞，去掉所述干膜；

5)向剩余深孔中填充介质，形成实心介质塞；

6)减薄所述衬底的第二表面，露出深孔的底部。

11.根据权利要求10所述的半导体结构的制造方法，其特征在于，所述刻蚀深孔的方法为：

A、在所述衬底第一表面上形成一层掩膜层，对所述掩膜层进行图形化，形成多个开口。

B、按照掩膜层上的开口对衬底进行刻蚀，刻蚀出多个深孔。

12.根据权利要求11或12所述的半导体结构的制造方法，其特征在于，在所述刻蚀出深孔后在衬底第一表面和深孔中形成绝缘层；随后在绝缘层上形成阻挡层。

13.根据权利要求10所述的半导体结构的制造方法，其特征在于，在形成实心介质塞后在所述衬底第一表面形成重新布线层和金属凸点。

14.根据权利要求10所述的半导体结构的制造方法，其特征在于，在所述衬底减薄前，将所述衬底键合到辅助晶圆上。

15.根据权利要求10所述的半导体结构的制造方法，其特征在于，刻蚀深孔的方法为深反应离子刻蚀、激光烧蚀、喷砂和湿法腐蚀中的一种或几种的组合。

16.根据权利要求10所述的半导体结构的制造方法，其特征在于，形成金属层的方法包括蒸发、溅射、电镀、化学镀和化学气相沉积中的一种或几种的组合。

17.根据权利要求10所述的半导体结构的制造方法，其特征在于，填充金属的方法包括蒸发、溅射、电镀、化学镀和化学气相沉积中一种或几种的组合；填充介质的方法为旋涂、喷胶或气相沉积。

Images