CN103187400A

CN103187400A - 硅通孔检测结构及检测方法

Info

Publication number: CN103187400A
Application number: CN2011104594151A
Authority: CN
Inventors: 冯军宏; 甘正浩
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-12-31
Filing date: 2011-12-31
Publication date: 2013-07-03
Anticipated expiration: 2031-12-31
Also published as: CN103187400B

Abstract

一种硅通孔检测结构及检测方法，所述硅通孔检测结构包括：半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。通过测试所述第一测试金属层和第二测试金属层之间的击穿电压、电容，可以检测出硅通孔表面是否存在铜突起。

Description

硅通孔检测结构及检测方法

技术领域

本发明涉及半导体制造领域，特别涉及一种硅通孔检测结构及检测方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。

在现有技术中，所述绝缘层的材料通常为氧化硅，硅衬底的材料为硅。由于后续形成互连层的温度通常都比较高，铜、硅、氧化硅都会发生热膨胀，但由于所述三种材料的热膨胀系数各不相同，铜的热膨胀系数最大，铜的体积增幅最大，而位于所述半导体基底、绝缘层内的硅通孔的容积的增幅不足以满足铜的体积增幅，请参考图1，硅通孔01内的铜从硅通孔的开口处挤出，形成铜突起02，所述铜突起02会使得后续形成的金属层03和层间介质层04表面不平整，可能产生缺陷，影响互连结构的电学性能。当所述硅通孔表面已经形成有互连结构时，所述铜突起更会影响所述互连结构的电学性能，甚至可能会导致金属层短路或断路。即使所述硅通孔的温度从形成互连层时的高温降到室温，铜发生收缩，但由于铜在热膨胀时晶格的排列发生了变化，所述硅通孔中铜的形状很难完全复原，仍会形成较小的铜突起，影响互连结构的电学性能。

发明内容

本发明解决的问题是提供一种硅通孔检测结构及检测方法，可以很方便地检测硅通孔表面是否形成铜突起。

为解决上述问题，本发明实施例提供了一种硅通孔检测结构，包括：

半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；

位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。

可选的，当所述第一测试金属层的数量大于一层时，位于不同层的第一测试金属层之间通过第一导电插塞和第一连接金属层相连接，所述第一连接金属层对应的与第二测试金属层位于同一层，所述第一导电插塞位于所述第一硅通孔的上方。

可选的，当所述第二测试金属层的数量大于一层时，位于不同层的第二测试金属层之间通过第二导电插塞和第二连接金属层相连接，所述第二连接金属层对应的与第一测试金属层位于同一层，所述第二导电插塞位于所述第二硅通孔的上方。

可选的，位于同一层的第一导电插塞、位于同一层的第二导电插塞至少包括四个导电插塞。

可选的，位于同一层的第一测试金属层、第二连接金属层之间的最小间距为最小设计尺寸；位于同一层的第二测试金属层、第一连接金属层之间的最小间距为最小设计尺寸。

可选的，所述相邻层的第一测试金属层和第二测试金属层的形状以第一硅通孔和第二硅通孔之间的垂直平分线镜像对称。

可选的，当所述第一硅通孔和第二硅通孔的数量都为一个时，所述第一测试金属层、第二测试金属层为矩形金属线，位于相邻层的第一测试金属层、第二测试金属层的长度相等且大于所述第一硅通孔和第二硅通孔之间间距的一半。

可选的，当所述第一硅通孔、第二硅通孔的数量都至少为两个时，所述第一测试金属层、第二测试金属层的形状为梳状金属线，所述第一硅通孔或第二硅通孔的位置对应于所述梳状金属线每一根梳齿和梳柄交叉的位置，所述第一测试金属层、第二测试金属层的梳状金属线的梳齿的长度相同且大于所述第一硅通孔和第二硅通孔之间间距的一半。

可选的，最靠近第一硅通孔的第一测试金属层形成于所述第一硅通孔表面，最靠近第二硅通孔的第二测试金属层通过第二导电插塞与所述第二硅通孔相连接。

可选的，最靠近第一硅通孔的第一测试金属层通过第一导电插塞与所述第一硅通孔相连接，最靠近第二硅通孔的第二测试金属层形成于所述第二硅通孔表面。

可选的，所述不同的第一硅通孔、第二硅通孔之间的间距为最小设计间距。

本发明实施例还提供了一种利用所述硅通孔检测结构的检测方法，包括：

将检测电压施加在所述第一测试金属层和第二测试金属层两端；

利用所述检测电压检测第一测试金属层和第二测试金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。

可选的，将所述击穿电压与参考击穿电压进行比较，当所述击穿电压与参考击穿电压不同时，判断所述硅通孔表面存在铜突起。

利用所述检测电压检测第一测试金属层和第二测试金属层之间的电容，从而判断所述硅通孔表面是否存在铜突起。

可选的，将所述电容与参考电容进行比较，当所述电容与参考电容不一致时，判断所述硅通孔表面存在铜突起。

与现有技术相比，本发明具有以下优点：

所述硅通孔检测结构包括第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；至少一层第一测试金属层位于所述第一硅通孔和部分半导体基底上方，至少一层第二测试金属层位于所述第二硅通孔和部分半导体基底上方的，且所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。由于硅通孔表面存在铜突起时会使得第一测试金属层和第二测试金属层发生变形，第一测试金属层、第二测试金属层之间的间距会发生变化，使得第一测试金属层、第二测试金属层的击穿电压、电容发生变化，通过测试对应的击穿电压、电容，从而可以检测出硅通孔表面是否存在铜突起。

附图说明

图1是现有的在硅通孔表面形成铜突起的结构示意图；

图2是本发明第一实施例的硅通孔检测结构的剖面结构示意图；

图3、图4是本发明第一实施例的硅通孔检测结构的横截剖面结构示意图；

图5、图6是本发明第二实施例的硅通孔检测结构的横截剖面结构示意图；

图7是本发明第三实施例的硅通孔检测结构的剖面结构示意图；

图8、图9是所述硅通孔检测结构中的硅通孔表面出现铜突起的硅通孔检测结构的结构示意图。

具体实施方式

在背景技术中已经提到，在高温时，硅通孔中的铜容易从硅通孔的开口处挤出，形成铜突起。所述铜突起会使得后续形成的互连层表面不平整，影响互连层的电学性能。当所述硅通孔表面已经形成有互连层时，所述铜突起更会影响所述互连层的电学性能，甚至可能会导致互连层短路。因此，需要对所述硅通孔进行检测，尽早淘汰存在缺陷的半导体结构，避免硅通孔表面形成有铜突起的半导体结构进入后端制造工艺，影响最终产品的良率。

为此，发明人经过研究，提出了一种硅通孔检测结构，包括：半导体基底，位于所述半导体基底内的第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；位于所述第一硅通孔和部分半导体基底上方的至少一层第一测试金属层，位于所述第二硅通孔和部分半导体基底上方的至少一层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。当检测电压施加在第一金属层和第二金属层两端时，利用所述检测电压检测所述第一金属层和第二金属层之间的击穿电压、电容，将所述击穿电压、电容与参考击穿电压、参考电容进行比较，从而判断所述硅通孔表面是否存在铜突起，检测灵敏、方便。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明实施例首先提供了一种硅通孔检测结构，请参考图2，为本实施例的硅通孔检测结构的剖面结构示意图，包括：半导体基底100，位于所述半导体基底100内的第一硅通孔110和与所述第一硅通孔110相对设置的第二硅通孔120；位于所述第一硅通孔110、第二硅通孔120、部分半导体基底100表面的第一金属层，所述第一金属层包括位于所述第一硅通孔110和部分半导体基底100表面的第一测试金属层210和位于所述第二硅通孔120表面的第二连接金属层320，覆盖所述第一金属层表面的第一层间介质层410，贯穿所述第一层间介质层410且位于所述第一硅通孔110上方的第一导电插塞510，贯穿所述第一层间介质层410且位于所述第二硅通孔120上方的第二导电插塞520；位于所述第一层间介质层410表面的第二金属层，所述第二金属层包括位于所述第一导电插塞510表面的第一连接金属层310和位于所述第二导电插塞520和部分第一层间介质层410表面的第二测试金属层220，覆盖所述第二金属层表面的第二层间介质层420，其中，所述第一测试金属层210和第二测试金属层220之间具有部分重叠区域。

具体的，所述半导体基底100为单层结构或多层堆叠结构。当所述半导体基底100为单层结构时，所述半导体基底100为半导体衬底，例如硅衬底、锗衬底、锗硅衬底等。当所述半导体基底100为多层堆叠结构时，所述半导体基底100包括半导体衬底和位于所述半导体衬底表面的互连层。所述互连层可以只包括一层层间介质层，也可以包括多层金属互连层和多层层间介质层。

所述第一硅通孔110、第二硅通孔120位于所述半导体基底100内且所述硅通孔110的表面暴露在所述半导体基底100的表面。所述第一硅通孔110、第二硅通孔120包括位于所述半导体基底100内的通孔，位于所述通孔侧壁和底部表面的绝缘层(未图示)，位于所述绝缘层表面且填充满所述通孔的导电材料(未图示)。所述导电材料为铜，所述绝缘层的材料为氧化硅或氮化硅。在其他实施例中，在所述绝缘层和导电材料之间，还形成有扩散阻挡层，以防止铜金属扩散到绝缘层、半导体基底内，影响硅通孔的电学性能。由于铜、半导体基底、绝缘层、扩散阻挡层的热膨胀系数各不相同，铜的热膨胀系数最大，在高温的环境中，容易使得铜从硅通孔的开口处挤出，形成铜突起。所述铜突起会使得后续形成的互连层表面不平整，影响互连层的电学性能。当所述硅通孔表面已经形成有互连层时，所述铜突起更会影响所述互连层的电学性能，可能使得层间介质层中产生缺陷，或使得金属互连线断裂，导致互连层之间发生短路或断路。在现有技术中，所述层间介质层的材料为氧化硅或低K介质材料。由于随着半导体器件集成度变得越来越高，为了降低互连结构的电阻-电容延迟，需要降低层间介质层的K值，越来越多的半导体结构采用低K介质材料作为层间介质层的材料。但由于现有的低K介质材料大多为质地较为疏松的材料，铜突起更容易使得低K介质材料形成的层间介质层产生缺陷。因此，非常有必要对所述硅通孔的表面进行检测，尽早淘汰不良的半导体结构，避免硅通孔表面形成有铜突起的半导体结构进入后端制造工艺，影响最终产品的良率。

所述第一硅通孔110和第二硅通孔120相对设置。当所述第一硅通孔110的数量和第二硅通孔120的数量都至少为两个时，所述若干个第一硅通孔110连成的直线和若干个第二硅通孔120连成的直线平行。不同硅通孔之间的间距需要尽可能的小，使得单位面积内硅通孔的数量增加，多个铜突起更会使得互连层产生缺陷，所述缺陷更容易被本发明实施例的硅通孔检测结构的测试金属层检测到，从而判断出硅通孔表面是否具有铜突起。在本实施例中，所述相对设置的第一硅通孔110和第二硅通孔120之间的间距、相邻的第一硅通孔的间距、相邻的第二硅通孔的间距为最小设计间距，所述最小设计间距为两个硅通孔在设计过程中的要求的最小间距，以避免相邻的硅通孔互相影响。

在本发明实施例中，所述第一测试金属层210、第二测试金属层220用来测试所述硅通孔表面是否存在铜突起，所述第一连接金属层310、第二连接金属层320用来为连接不同层的导电插塞。在其他实施例中，也可以不形成所述第一连接金属层、第二连接金属层，不同的测试金属层、硅通孔之间通过导电插塞直接相连。

在本实施例中，最靠近第一硅通孔110的第一测试金属层210形成于所述第一硅通孔110表面，最靠近第二硅通孔120的第二测试金属层210通过第二导电插塞520与所述第二硅通孔120相连接。在其他实施例中，最靠近第一硅通孔的第一测试金属层通过第一导电插塞与所述第一硅通孔相连接，最靠近第二硅通孔的第二测试金属层形成于所述第二硅通孔表面。

在第一实施例中，请参考图3，为图2中硅通孔检测结构的第一金属层沿切割线AA′的剖面结构示意图。请参考图4，为图2中硅通孔检测结构的第二金属层沿切割线BB′的剖面结构示意图。本实施例中，所述第一硅通孔110和第二硅通孔120的数量都为一个。所述第一金属层中的第一测试金属层210和第二金属层中的第二测试金属层220都为矩形金属线，且所述第一测试金属层210、第二测试金属层220的长度都大于所述第一硅通孔110和第二硅通孔120之间间距的一半，使得所述第一测试金属层210和第二测试金属层220之间具有部分重叠区域。所述相邻层的第一测试金属层210和第二测试金属层220的形状还可以以第一硅通孔110和第二硅通孔120之间的垂直平分线镜像对称。在本实施例中，所述第一测试金属层210和第二测试金属层220长度相等，且都大于所述第一硅通孔110和第二硅通孔120之间间距的一半。且为了提高测试灵敏度，所述第一测试金属层210和第二测试金属层220之间重叠的面积需要尽可能的大，即所述第一测试金属层210和第二测试金属层220长度需要尽可能的长。由于所述第一金属层包括第一测试金属层和第二连接金属层，将所述第一测试金属层和第二连接金属层之间的间隔设为最小设计尺寸，既可以使得所述第一测试金属层的长度尽可能的长，还有利于在测试第一测试金属层和第二测试金属层之间的击穿电压时提高测试灵敏度。由于所述第二金属层包括第二测试金属层和第一连接金属层，将所述第二测试金属层和第一连接金属层之间的间隔设为最小设计尺寸，既可以使得所述第二测试金属层的长度尽可能的长，还有利于在测试第一测试金属层和第二测试金属层之间的击穿电压时提高测试灵敏度。

在第二实施例中，请参考图5，为图2中硅通孔检测结构的第一层金属层沿切割线AA′的剖面结构示意图。请参考图6，为图2中硅通孔检测结构的第二层金属层沿切割线BB′的剖面结构示意图。在本实施例中，所述第一测试金属层210、第二测试金属层220的形状为梳状金属线，由于所述第一硅通孔110、第二硅通孔120的数量各为3个，所述梳状金属线包括三根梳齿和一根梳柄，每一根梳齿和梳柄交叉的位置对应半导体基底100内的位置具有一个第一硅通孔110或一个第二硅通孔120。当所述第一硅通孔110或第二硅通孔120的位置对应于所述梳状金属线每一根梳齿和梳柄交叉的位置，如果第一硅通孔110或第二硅通孔120的表面形成有铜突起，更容易使得所述梳状金属线的梳齿发生形变，从而使得测试结果更加灵敏，更容易测得所述第一硅通孔或第二硅通孔的表面是否形成有铜突起。所述第一测试金属层210和第二测试金属层220的梳状金属线的梳齿的长度大于第一硅通孔110和第二硅通孔120之间间距的一半，使得所述第一测试金属层210和第二测试金属层220之间具有部分重叠区域。且为了提高测试灵敏度，所述第一测试金属层210和第二测试金属层220的梳状金属线的梳齿的长度需要尽可能的长，有利于提高了第一测试金属层210和第二测试金属层220之间重叠区域的面积。

在第三实施例中，请参考图7，为第三实施例的硅通孔检测结构的剖面结构示意图，包括：半导体基底100，位于所述半导体基底100内的第一硅通孔110和与所述第一硅通孔110相对设置的第二硅通孔120；位于所述第一硅通孔110和部分半导体基底100上方的两层第一测试金属层210，所述两层第一测试金属层210之间通过第一导电插塞510和第一连接金属层310相连接，所述第一导电插塞510位于所述第一硅通孔110的上方；位于所述第二硅通孔120和部分半导体基底100上方的两层第二测试金属层220，所述两层第二测试金属层220之间、所述第二硅通孔120和第二测试金属层220之间通过第二导电插塞520和第二连接金属层320相连接，所述第二导电插塞520位于所述第二硅通孔120的上方；所述第一测试金属层210和第二测试金属层220位于不同层且间隔设置，位于相邻层的第一测试金属层210和第二测试金属层220之间具有部分重叠区域。

在其他实施例中，所述硅通孔检测结构还可以包括至少三层的第一测试金属层和至少三层第二测试金属层，所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。

当所述不同的金属层之间形成有第一导电插塞510或第二导电插塞520时，所述第一导电插塞510或第二导电插塞520的导电插塞数量至少为4个。由于与第一硅通孔110、第二硅通孔120的直径相比，所述第一导电插塞510、第二导电插塞520的直径比较小，当所述第一硅通孔110、第二硅通孔120表面形成有铜突起时，单根导电插塞机械强度较小，所述铜突起引发的应力容易使得导电插塞发生变形，从而不能使得第一测试金属层210、第二测试金属层220发生变形，不能有效的测试是否存在铜突起。因此，位于同一层的第一导电插塞510或第二导电插塞520的导电插塞数量至少为4个，可以增强第一导电插塞510或第二导电插塞520的机械强度，使得所述铜突起引发的应力会传递到层间介质层、测试金属层中，会造成第一测试金属层210、第二测试金属层220的位置发生变化，层间介质层内的缺陷增多，使得所述相邻层的第一测试金属层210和第二测试金属层220之间的击穿电压和电容发生变化，通过测得所述相邻层的第一测试金属层210和第二测试金属层220之间的击穿电压和电容，就能检测出所述硅通孔表面是否存在缺陷。

本发明实施例还提供了一种利用上述实施例的硅通孔检测结构的检测方法，包括：将检测电压施加在所述第一测试金属层和第二测试金属层两端；利用所述检测电压检测第一测试金属层和第二测试金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。

具体的，请参考图8，为第一硅通孔110表面具有铜突起111的硅通孔检测结构的结构示意图。请参考图9，为第一硅通孔110表面具有铜突起111、第二硅通孔120表面具有铜突起121的硅通孔检测结构的结构示意图。如图8、图9所示，当硅通孔表面具有铜突起后，所述层间介质层会发生变形，使得层间介质层内产生缺陷，且所述铜突起会使得金属测试层的位置发生偏移，相邻层的所述第一测试金属层和第二测试金属层之间的间距会发生变化，位于同一层的测试金属层和连接金属层之间的间距也会发生变化，因此相邻层的第一测试金属层和第二测试金属层之间的击穿电压会发生变化。将检测电压施加在第一测试金属层210和第二测试金属层220两端，利用所述检测电压检测所述第一测试金属层210和第二测试金属层220之间的击穿电压，并将所述测得的击穿电压与参考击穿电压进行比较，如果所述击穿电压与参考击穿电压不同时，表明第一硅通孔110和第二硅通孔120上方的层间介质层受到损伤，所述第一硅通孔110和第二硅通孔120至少一个表面形成有铜突起。其中，所述参考击穿电压为所述硅通孔检测结构的硅通孔表面未形成有铜突起时，所述第一测试金属层和第二测试金属层之间的击穿电压。

本发明实施例还提供了一种利用上述实施例的硅通孔检测结构的检测方法，包括：将检测电压施加在所述第一测试金属层和第二测试金属层两端；利用所述检测电压检测第一测试金属层和第二测试金属层之间的电容，从而判断所述硅通孔表面是否存在铜突起。

由于当硅通孔表面具有铜突起后，所述铜突起会使得金属测试层的位置发生偏移，相邻层的所述第一测试金属层和第二测试金属层之间的间距会发生变化，所述层间介质层会发生变形，使得层间介质层内产生缺陷，因此相邻层的第一测试金属层和第二测试金属层之间的电容会发生变化。将检测电压施加在第一测试金属层210和第二测试金属层220两端，利用所述检测电压检测所述第一测试金属层210和第二测试金属层220之间的电容，并将所述测得的电容与参考电容进行比较，如果所述电容与参考电容不同时，表明第一硅通孔110和第二硅通孔120之间的层间介质层受到损伤，所述硅通孔表面形成有铜突起。其中，所述参考电容为所述硅通孔检测结构的硅通孔表面未形成有铜突起时，所述第一测试金属层和第二测试金属层之间的电容值。

综上，所述硅通孔检测结构包括第一硅通孔和与所述第一硅通孔相对设置的第二硅通孔；至少一层第一测试金属层位于所述第一硅通孔和部分半导体基底上方，至少一层第二测试金属层位于所述第二硅通孔和部分半导体基底上方的，且所述第一测试金属层和第二测试金属层位于不同层且间隔设置，位于相邻层的第一测试金属层和第二测试金属层之间具有部分重叠区域。由于硅通孔表面存在铜突起时会使得第一测试金属层和第测试二金属层发生变形，第一测试金属层、第二测试金属层之间的间距会发生变化，使得第一测试金属层、第二测试金属层的击穿电压、电容发生变化，通过测试对应的击穿电压、电容，从而可以检测出硅通孔表面是否存在铜突起。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种硅通孔检测结构，其特征在于，包括：

2.如权利要求1所述的硅通孔检测结构，其特征在于，当所述第一测试金属层的数量大于一层时，位于不同层的第一测试金属层之间通过第一导电插塞和第一连接金属层相连接，所述第一连接金属层对应的与第二测试金属层位于同一层，所述第一导电插塞位于所述第一硅通孔的上方。

3.如权利要求1所述的硅通孔检测结构，其特征在于，当所述第二测试金属层的数量大于一层时，位于不同层的第二测试金属层之间通过第二导电插塞和第二连接金属层相连接，所述第二连接金属层对应的与第一测试金属层位于同一层，所述第二导电插塞位于所述第二硅通孔的上方。

4.如权利要求2或3所述的硅通孔检测结构，其特征在于，位于同一层的第一导电插塞、位于同一层的第二导电插塞至少包括四个导电插塞。

5.如权利要求2或3所述的硅通孔检测结构，其特征在于，位于同一层的第一测试金属层、第二连接金属层之间的最小间距为最小设计尺寸；位于同一层的第二测试金属层、第一连接金属层之间的最小间距为最小设计尺寸。

6.如权利要求1所述的硅通孔检测结构，其特征在于，所述相邻层的第一测试金属层和第二测试金属层的形状以第一硅通孔和第二硅通孔之间的垂直平分线镜像对称。

7.如权利要求6所述的硅通孔检测结构，其特征在于，当所述第一硅通孔和第二硅通孔的数量都为一个时，所述第一测试金属层、第二测试金属层为矩形金属线，位于相邻层的第一测试金属层、第二测试金属层的长度相等且大于所述第一硅通孔和第二硅通孔之间间距的一半。

8.如权利要求6所述的硅通孔检测结构，其特征在于，当所述第一硅通孔、第二硅通孔的数量都至少为两个时，所述第一测试金属层、第二测试金属层的形状为梳状金属线，所述第一硅通孔或第二硅通孔的位置对应于所述梳状金属线每一根梳齿和梳柄交叉的位置，所述第一测试金属层、第二测试金属层的梳状金属线的梳齿的长度相同且大于所述第一硅通孔和第二硅通孔之间间距的一半。

9.如权利要求1所述的硅通孔检测结构，其特征在于，最靠近第一硅通孔的第一测试金属层形成于所述第一硅通孔表面，最靠近第二硅通孔的第二测试金属层通过第二导电插塞与所述第二硅通孔相连接。

10.如权利要求1所述的硅通孔检测结构，其特征在于，最靠近第一硅通孔的第一测试金属层通过第一导电插塞与所述第一硅通孔相连接，最靠近第二硅通孔的第二测试金属层形成于所述第二硅通孔表面。

11.如权利要求1所述的硅通孔检测结构，其特征在于，所述不同的第一硅通孔、第二硅通孔之间的间距为最小设计间距。

12.一种利用如权利要求1所述的硅通孔检测结构的检测方法，其特征在于，包括：

13.如权利要求12所述的检测方法，其特征在于，将所述击穿电压与参考击穿电压进行比较，当所述击穿电压与参考击穿电压不同时，判断所述硅通孔表面存在铜突起。

14.一种利用如权利要求1所述的硅通孔检测结构的检测方法，其特征在于，包括：

15.如权利要求14所述的检测方法，其特征在于，将所述电容与参考电容进行比较，当所述电容与参考电容不一致时，判断所述硅通孔表面存在铜突起。