CN102088020A

CN102088020A - 功率mos晶体管内集成肖特基二极管的器件及制造方法

Info

Publication number: CN102088020A
Application number: CN2009102019073A
Authority: CN
Inventors: 邵向荣; 魏炜
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-12-08
Filing date: 2009-12-08
Publication date: 2011-06-08
Anticipated expiration: 2029-12-08
Also published as: CN102088020B

Abstract

本发明公开了一种功率MOS晶体管内集成肖特基二极管的器件，通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间形成肖特基二极管。此外，本发明还公开了该器件的制造方法，包括如下步骤：(1)在硅衬底上进行栅极沟道和肖特基沟道刻蚀，形成栅极沟道之间嵌入肖特基沟道；(2)有光阻阻挡肖特基沟道区域的body注入与源注入；(3)层间电介质淀积，接触孔曝光、刻蚀，接触孔注入形成欧姆接触；(4)肖特基接触沟槽曝光、刻蚀；(5)金属沉积，在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管；(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。本发明在不增加芯片面积的前提下提高了器件的交频特性。

Description

功率MOS晶体管内集成肖特基二极管的器件及制造方法

技术领域

本发明涉及一种半导体集成电路制造技术，具体涉及一种功率MOS晶体管内集成肖特基二极管的器件，本发明还涉及该器件的制造工艺方法。

背景技术

在半导体集成电路中，现有典型的功率MOS(金属氧化物半导体)晶体管结构如图1所示。其通过沟道型栅极控制垂直沟道的开启，实现MOS管的开关功能。

为了提高器件的交频特性，目前较普遍的做法为在功率MOS晶体管芯片上集成肖特基二极管，多为分离器件，即在原有功率MOS晶体管芯片旁并联一个肖特基二极管芯片，此方法虽然能提高器件的交频特性，却存在工艺流程不够优化，芯片面积增大，单位芯片成本较高等缺点。如何在现有典型的功率MOS晶体管结构基础上，增加最少的光刻层，最少的工艺步骤实现集成肖特基二极管，降低芯片成本，便是本发明所要达到的目的。

发明内容

本发明要解决的技术问题是提供一种功率MOS晶体管内集成肖特基二极管的器件，在不增加芯片面积的前提下提高了器件的交频特性。为此，本发明还提供该器件的制造工艺方法。

为解决上述技术问题，本发明提供一种功率MOS晶体管内集成肖特基二极管的器件，通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间形成肖特基二极管。

所述肖特基二极管是在肖特基接触沟槽底部、金属与外延层接触而形成的。

此外，本发明还提供所述的功率MOS晶体管内集成肖特基二极管的器件的制造方法，包括如下步骤：

(1)在硅衬底上进行栅极沟道和肖特基沟道刻蚀，形成栅极沟道之间嵌入肖特基沟道；

(2)有光阻阻挡肖特基沟道区域的body注入与源注入；

(3)层间电介质淀积，接触孔曝光、刻蚀，接触孔注入形成欧姆接触；

(4)肖特基接触沟槽曝光、刻蚀；

(5)金属沉积，在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管；

(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。

步骤(2)中，所述body注入与源注入之后分别进行Body与源区推进。

步骤(3)中，所述接触孔曝光、刻蚀时，光阻需保护肖特基沟道上方区域，所述接触孔注入应确保接触孔底部形成欧姆接触。

步骤(4)中，增加一层肖特基光刻层刻蚀掉肖特基沟道上方的层间电介质形成肖特基接触沟槽。

和现有技术相比，本发明具有以下有益效果：

1.具体实现工艺过程比较简单，只需增加一层光刻层，以较小的成本实现了在功率MOS晶体管单元区内集成肖特基二极管，在不增加芯片面积的前提下提高了器件的交频特性；

2.肖特基区域集成在MOS晶体管区域内，嵌入式的肖特基区域所占面积很小，对器件其他性能几乎没有影响。

附图说明

图1是现有典型的功率MOS晶体管的结构图；

图2是本发明功率MOS晶体管集成肖特基二极管的截面结构示意图；

图3～图7是本发明功率MOS晶体管器件的工艺实现方法示意图。

其中，1为栅极沟道，2为肖特基沟道，3为硅衬底，4为源区，5为body区，6为光阻，7为层间电介质，8为接触孔，9为接触孔注入区，10为顶层金属。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明所提及的功率MOS晶体管内集成肖特基二极管的器件，在原有结构的基础上，在栅极沟道间嵌套若干组特定结构的肖特基接触沟槽，主要技术的发明点如下表：

创新点	传统的(见图1)	本发明创新后(见图2)
			栅极沟道图形	Cell区内完全一致，规则排列	Cell区内每隔若干组栅极沟道嵌入一组肖特基沟道
Body注入，源注入	整个cell区无阻挡	在肖特基沟道上方有阻挡
			肖特基接触孔曝光	无	在正常接触孔工艺完成后增加肖特基接触沟槽曝光工艺

肖特基二极管形成

无

在肖特基接触沟槽底部、金属与外延层接触形成肖特基二极管

比较图1、图2，可以明显地看出，本发明结构巧妙地在肖特基沟道间形成了肖特基二极管。

如图3-图7所示，本发明功率MOS晶体管内集成肖特基二极管的器件的制造方法，包括如下步骤：

第一步，在硅衬底3上进行栅极沟道1、肖特基沟道2曝光、刻蚀(栅极沟道1和肖特基沟道2的深度为1.0-2.0微米)，在栅极沟道1刻蚀时，通过修改版图，同时进行肖特基沟道2刻蚀，形成每隔若干组栅极沟道1嵌入一组肖特基沟道2，见图3；

第二步，body区5注入(能量60-180KeV，剂量0.5-2.0E13/cm³，可根据器件要求进行调整，以下同)，body区5推进(温度1000-1150摄氏度，时间30-100分钟)，源区4注入(能量40-80KeV，剂量2-8E15/cm³)，源区4推进(温度900-950摄氏度，时间30-100分钟)，注入时在肖特基沟道区域需光阻6阻挡，见图4；

第三步，层间电介质7淀积，之后进行正常接触孔曝光、刻蚀，形成接触孔8(深度4000-6000埃)，然后进行接触孔注入(即欧姆注入)在底部形成欧姆接触(接触孔注入区9)，其注入能量为30-60KeV，注入剂量为1-5E15/cm³；正常接触孔刻蚀时，光阻需保护肖特基沟道上方区域，接触孔注入应确保接触孔8底部形成欧姆接触，见图5；

第四步，肖特基接触沟槽曝光、刻蚀，在第三步正常接触孔刻蚀并欧姆注入后，增加一层肖特基光刻层(光阻6)刻蚀掉肖特基沟道上方的层间电介质7形成肖特基接触沟槽，见图6；

第五步，金属沉积，形成顶层金属10，在肖特基接触沟槽底部、金属与肖特基接触沟槽底部之间的外延层接触形成肖特基二极管，见图7；后续的金属曝光、刻蚀、合金工艺与传统功率MOS晶体管器件制程工艺完全一致。MOS晶体管正常工作时肖特基沟道间形成的耗尽层作为耐压层，实现了类似产品相同的功能，大大提升了晶体管的交频性能。

本发明在现有典型功率MOS晶体管的结构以及工艺基础上，通过增加一层肖特基光刻工艺，以较小的成本实现了在功率MOS晶体管单元区内集成肖特基二极管，从而在不增加芯片面积的前提下提高了器件的交频特性。

Claims

1.一种功率MOS晶体管内集成肖特基二极管的器件，其特征在于：通过在正常栅极沟道间增加肖特基沟道，在肖特基沟道间形成肖特基二极管。

2.根据权利要求1所述的功率MOS晶体管内集成肖特基二极管的器件，其特征在于：所述肖特基二极管是在肖特基接触沟槽底部、金属与外延层接触而形成的。

3.一种根据权利要求1所述的功率MOS晶体管内集成肖特基二极管的器件的制造方法，其特征在于：包括如下步骤：

(2)有光阻阻挡肖特基沟道区域的body注入与源注入；

(4)肖特基接触沟槽曝光、刻蚀；

(6)后续工艺包括常规的金属曝光、刻蚀、合金工艺。

4.根据权利要求3所述的方法，其特征在于，步骤(1)具体为：在栅极沟道刻蚀时，通过修改版图，同时进行肖特基沟道刻蚀，形成每隔若干组栅极沟道嵌入一组肖特基沟道；所述栅极沟道和肖特基沟道的深度为1.0-2.0微米。

5.根据权利要求3所述的方法，其特征在于，步骤(2)中，所述body注入与源注入之后分别进行Body与源区推进。

6.根据权利要求3或5所述的方法，其特征在于，步骤(2)中，所述body注入的能量为60-180KeV，剂量为0.5-2.0E13/cm³；所述body推进的温度为1000-1150摄氏度，时间为30-100分钟；所述源注入的能量为40-80KeV，剂量为2-8E15/em³；所述源区推进的温度为900-950摄氏度，时间为30-100分钟。

7.根据权利要求3所述的制造方法，其特征在于，步骤(3)中，所述接触孔曝光、刻蚀时，光阻需保护肖特基沟道上方区域，所述接触孔注入应确保接触孔底部形成欧姆接触。

8.根据权利要求3或7所述的制造方法，其特征在于，步骤(3)中，所述接触孔的深度为4000-6000埃；所述接触孔注入的注入能量为30-60KeV，注入剂量为1-5E15/cm³。

9.根据权利要求3所述的制造方法，其特征在于，步骤(4)中，增加一层肖特基光刻层刻蚀掉肖特基沟道上方的层间电介质形成肖特基接触沟槽。