CN104681448B - 肖特基晶体管的结构及制造方法 - Google Patents
肖特基晶体管的结构及制造方法 Download PDFInfo
- Publication number
- CN104681448B CN104681448B CN201310629435.8A CN201310629435A CN104681448B CN 104681448 B CN104681448 B CN 104681448B CN 201310629435 A CN201310629435 A CN 201310629435A CN 104681448 B CN104681448 B CN 104681448B
- Authority
- CN
- China
- Prior art keywords
- schottky
- dielectric layer
- groove
- bucking electrode
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种在屏蔽栅极沟槽场效应晶体管中形成肖特基晶体管的方法,步骤包括:1)用现有工艺完成部分屏蔽栅极沟槽场效应晶体管结构;2)去除肖特基区域沟槽中的栅极多晶硅;3)形成体注入区和源极注入区;4)形成层间介质层;5)定义源极接触孔;6)刻蚀肖特基区域的层间介质层和栅氧,在沟槽中保留少量层间介质层;7)成长金属阻挡层;8)用钨填满接触孔和肖特基区域沟槽;9)回刻钨至衬底表面;10)形成金属层。本发明还公开了用上述方法形成的肖特基晶体管的结构。本发明利用沟槽中的金属和屏蔽电极的屏蔽效应,降低了肖特基反向偏置漏电流,同时对沟槽空间的充分利用,增大了半导体硅和金属的接触面积,降低了器件导通压降。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及在屏蔽栅极沟槽场效应晶体管中集成肖特基晶体管的方法,以及集成的肖特基晶体管的结构。
背景技术
目前,在屏蔽栅极沟槽场效应晶体管中集成的肖特基晶体管,主要有下面两种结构:
结构一:如图1所示,仅以衬底1的表面和金属层9接触形成肖特基晶体管。这种肖特基在反向偏置时,因在半导体端无法形成耗尽区,因而漏电流会比较大。
结构二:如图2所示,将接触孔或接触沟槽14穿过体注入区域10,接触孔或接触沟槽14的底部金属和下面衬底1形成肖特基晶体管。为了满足性能要求,还需要在接触孔底部进行多次离子注入,由于对每次注入的位置有所要求,所以工艺很难稳定。
发明内容
本发明要解决的技术问题之一是提供一种在屏蔽栅极沟槽场效应晶体管中形成肖特基晶体管的方法,它工艺稳定,并可以降低肖特基反向偏置漏电流。
为解决上述技术问题,本发明的在屏蔽栅极沟槽场效应晶体管中形成肖特基晶体管的方法,步骤包括:
1)用现有工艺形成沟槽、屏蔽电极隔离介质层、屏蔽电极、屏蔽电极和栅极之间的隔离介质层、栅极氧化膜,生长栅极多晶硅,并回刻至衬底表面;
2)去除肖特基区域沟槽中的栅极多晶硅;
3)形成体注入区域和源极注入区域;
4)形成层间介质层;
5)定义出源极接触孔;
6)刻蚀肖特基区域的层间介质层和栅极氧化膜,使表面的衬底和沟槽侧壁的衬底露出,沟槽中隔离介质层上方保留部分层间介质层;
7)成长金属阻挡层;
8)用金属钨填满接触孔和肖特基区域沟槽;
9)回刻金属钨至衬底表面;
10)形成金属层。
本发明要解决的技术问题之二是提供用上述方法在屏蔽栅极沟槽场效应晶体管中形成的肖特基晶体管的结构。该肖特基晶体管主要由肖特基区域的沟槽中的金属阻挡层和钨塞,与金属阻挡层一起,与肖特基区域的沟槽之间的硅衬底表面形成金属-半导体接触,构成肖特基晶体管。
较佳的,本发明的肖特基晶体管还包括有屏蔽电极多晶硅、屏蔽电极隔离介质层、隔离介质层和层间介质层;所述屏蔽电极多晶硅位于肖特基区域的沟槽底部,且至少存在一点与源极相连接;所述屏蔽电极隔离介质层形成在屏蔽电极多晶硅与沟槽侧壁及底部之间,用于隔离屏蔽电极和硅衬底;所述隔离介质层位于屏蔽电极多晶硅顶部,所述层间介质层位于隔离介质层和金属阻挡层之间;隔离介质层和层间介质层用于隔离屏蔽电极和金属阻挡层。
本发明利用肖特基区域沟槽中的金属和介质层下方的屏蔽栅电极的屏蔽效应,有效地降低了肖特基反向偏置漏电流。同时,让肖特基区域衬底的水平面面积和沟槽侧壁的面积一起和金属形成肖特基结构,充分利用了沟槽中的空间,与图1的现有结构相比,有效增大了半导体硅和金属的接触面积;而同图2的现有结构相比,亦不需要进行多次离子注入,保证了工艺的稳定性。
附图说明
图1~图2是目前在屏蔽栅极沟槽场效应晶体管中集成的肖特基晶体管的两种常见结构。
图3~图12是本发明实施例在屏蔽栅极沟槽场效应晶体管中集成肖特基晶体管的工艺流程示意图。其中,图12显示了本发明实施例最终形成的集成了肖特基晶体管的屏蔽栅极沟槽场效应晶体管的结构。
图中附图标记说明如下:
1:衬底
2:沟槽
3:屏蔽电极
4:屏蔽电极隔离介质层(氧化硅膜)
5:栅极多晶硅
6:隔离介质层(氧化硅膜)
7:层间介质层
8:钨塞
9:金属层
10:体注入区域
11:源极注入区域
12:栅极氧化膜
13:金属阻挡层
14:接触孔(或接触槽)
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合附图,详述如下:
本发明在屏蔽栅极沟槽场效应晶体管中集成肖特基晶体管的具体工艺流程为:
步骤1,使用现有工艺完成部分屏蔽栅极沟槽场效应晶体管结构,包括形成沟槽2、屏蔽电极隔离介质层4、屏蔽电极3、屏蔽电极3和栅极之间的隔离介质层6(2000~3000埃)、栅极氧化膜12,以及生长栅极多晶硅5并刻蚀到衬底1表面,如图3所示。
步骤2,用光刻胶和掩模版定义出肖特基区域,使用干法刻蚀方法,将肖特基区域沟槽2中的栅极多晶硅5完全去除,但屏蔽电极3和栅极之间的隔离介质层6仍需保留,如图4所示。
步骤3,利用掩模版和光刻胶,使用离子注入的方法,在肖特基区域以外的区域形成体注入区域10和源极注入区域11,如图5所示。
步骤4,利用化学气相淀积的方法形成5300埃硼磷硅玻璃作为层间介质层7,如图6所示。
步骤5,利用掩模版和光刻胶,用干法刻蚀方法定义出源极接触孔(或接触槽)14,如图7所示。
步骤6,利用掩模版和光刻胶,对肖特基区域的衬底1上方和沟槽2中的层间介质层7和栅极氧化膜12进行刻蚀,使表面的衬底1和沟槽2侧壁上的衬底1露出,如图8所示。
肖特基区域的沟槽2需要向下刻蚀一定的深度,但同时必须保留部分层间介质层7和隔离介质层6(两者总厚度在2000~3000埃)用作屏蔽电极3与金属阻挡层13的隔离。
步骤7,使用金属溅射的方法成长一层钛及氮化钛复合膜用作金属阻挡层13,如图9所示。
步骤8,在金属阻挡层13上成长厚度为的钨,将接触孔(或接触槽)14,以及肖特基区域的沟槽2中之前被刻出的凹坑填满,如图10所示。
步骤9,全面刻蚀到衬底1表面,将衬底1表面的钨去除,同时在接触孔(或接触槽)14中形成钨塞8,如图11所示。
步骤10,形成金属层9,如图12所示。
图12中,肖特基区域的沟槽2中的屏蔽电极3多晶硅、屏蔽电极隔离介质层4、隔离介质层6、层间介质层7、钨塞8和金属阻挡层13,与沟槽2之间的硅衬底1的表面,以及金属层9,共同构成肖特基晶体管。其中,钨塞8、金属阻挡层13和金属层9一起,与硅衬底1表面形成金属-半导体接触;屏蔽电极3和屏蔽电极隔离介质层4则用来降低肖特基反向偏置漏电流,提高器件的性能。
Claims (9)
1.在屏蔽栅极沟槽场效应晶体管中形成肖特基晶体管的方法,其特征在于,步骤包括:
1)用现有工艺形成沟槽、屏蔽电极隔离介质层、屏蔽电极、屏蔽电极和栅极之间的隔离介质层、栅极氧化膜,生长栅极多晶硅,并回刻至衬底表面;
2)去除肖特基区域沟槽中的栅极多晶硅;
3)形成体注入区域和源极注入区域;
4)形成层间介质层;
5)定义出源极接触孔;
6)刻蚀肖特基区域的层间介质层和栅极氧化膜,使表面的衬底和沟槽侧壁的衬底露出,沟槽中隔离介质层上方保留部分层间介质层;
7)成长金属阻挡层;
8)用金属钨填满接触孔和肖特基区域沟槽;
9)回刻金属钨至衬底表面;
10)形成金属层。
2.根据权利要求1所述的方法,其特征在于,步骤4),所述层间介质层为硼磷硅玻璃。
3.根据权利要求2所述的方法,其特征在于,所述硼磷硅玻璃的厚度为
4.根据权利要求1所述的方法,其特征在于,步骤6),保留的层间介质层和沟槽中的隔离介质层的总厚度为2000~3000埃。
5.根据权利要求1所述的方法,其特征在于,步骤7),所述金属阻挡层为钛和氮化钛复合膜。
6.根据权利要求1所述的方法,其特征在于,步骤8),钨的厚度为4000~5000埃。
7.用权利要求1至6任意一项所述的方法在屏蔽栅极沟槽场效应晶体管中形成的肖特基晶体管的结构,其特征在于,包括肖特基区域沟槽中的金属阻挡层和钨塞、肖特基区域沟槽之间的硅衬底表面以及金属阻挡层。
8.根据权利要求7所述的肖特基晶体管的结构,其特征在于,还包括屏蔽电极多晶硅、屏蔽电极隔离介质层、隔离介质层和层间介质层;所述屏蔽电极多晶硅位于肖特基区域沟槽的底部,且至少存在一点与源极相连接;所述屏蔽电极隔离介质层位于屏蔽电极多晶硅与肖特基区域沟槽的侧壁及底部之间;所述隔离介质层位于屏蔽电极多晶硅顶部;所述层间介质层位于隔离介质层和金属阻挡层之间。
9.根据权利要求8所述的肖特基晶体管的结构,其特征在于,所述屏蔽电极隔离介质层和隔离介质层为氧化硅;所述层间介质层为硼磷硅玻璃;所述金属阻挡层为钛和氮化钛复合膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310629435.8A CN104681448B (zh) | 2013-11-29 | 2013-11-29 | 肖特基晶体管的结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310629435.8A CN104681448B (zh) | 2013-11-29 | 2013-11-29 | 肖特基晶体管的结构及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104681448A CN104681448A (zh) | 2015-06-03 |
CN104681448B true CN104681448B (zh) | 2017-12-05 |
Family
ID=53316338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310629435.8A Active CN104681448B (zh) | 2013-11-29 | 2013-11-29 | 肖特基晶体管的结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104681448B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107104149B (zh) * | 2017-05-25 | 2020-04-07 | 中山汉臣电子科技有限公司 | 一种功率半导体器件 |
CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子(重庆)有限公司 | 肖特基器件结构及其制造方法 |
CN107863341B (zh) * | 2017-07-13 | 2023-07-04 | 华羿微电子股份有限公司 | 复合型沟槽mos器件及其制造方法 |
CN110896053B (zh) * | 2019-12-06 | 2022-04-29 | 绍兴中芯集成电路制造股份有限公司 | 屏蔽栅场效应晶体管及其形成方法 |
CN113130633B (zh) * | 2019-12-30 | 2022-11-22 | 华润微电子(重庆)有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
CN114023811B (zh) * | 2021-10-20 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet器件及其制作方法 |
CN116632040B (zh) * | 2023-07-24 | 2023-10-03 | 苏州华太电子技术股份有限公司 | 屏蔽栅沟槽场效应晶体管结构及其制备方法 |
CN116632041B (zh) * | 2023-07-24 | 2023-09-22 | 苏州华太电子技术股份有限公司 | 屏蔽栅沟槽场效应晶体管结构及其制作方法 |
CN116779688A (zh) * | 2023-07-28 | 2023-09-19 | 合肥安芯睿创半导体有限公司 | 一种具有结型p+保护的沟槽结构的碳化硅肖特基二极管及制作方法 |
CN117650179A (zh) * | 2023-11-27 | 2024-03-05 | 深圳芯能半导体技术有限公司 | 一种屏蔽栅场效应晶体管及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088020A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 功率mos晶体管内集成肖特基二极管的器件及制造方法 |
CN102270662A (zh) * | 2010-06-01 | 2011-12-07 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8187939B2 (en) * | 2009-09-23 | 2012-05-29 | Alpha & Omega Semiconductor Incorporated | Direct contact in trench with three-mask shield gate process |
US8021947B2 (en) * | 2009-12-09 | 2011-09-20 | Semiconductor Components Industries, Llc | Method of forming an insulated gate field effect transistor device having a shield electrode structure |
-
2013
- 2013-11-29 CN CN201310629435.8A patent/CN104681448B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102088020A (zh) * | 2009-12-08 | 2011-06-08 | 上海华虹Nec电子有限公司 | 功率mos晶体管内集成肖特基二极管的器件及制造方法 |
CN102270662A (zh) * | 2010-06-01 | 2011-12-07 | 万国半导体股份有限公司 | 自对准工艺制备的半导体功率器件以及更加可靠的电接触 |
Also Published As
Publication number | Publication date |
---|---|
CN104681448A (zh) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104681448B (zh) | 肖特基晶体管的结构及制造方法 | |
KR100756809B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100640159B1 (ko) | 채널길이를 증가시킨 반도체소자 및 그의 제조 방법 | |
TWI502742B (zh) | 形成在具有基板頂面之半導體基板上之半導體元件及其製備方法 | |
CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
KR101088816B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR101832334B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2009130357A (ja) | トレンチmosfet及びその製造方法 | |
CN101399287B (zh) | 横向扩散金属氧化物半导体结构 | |
KR100597768B1 (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
CN104037082B (zh) | 用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法 | |
CN112133627B (zh) | 屏蔽栅沟槽型器件的工艺方法 | |
KR20030083444A (ko) | 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법 | |
CN106024607A (zh) | 屏蔽栅功率mosfet的制造方法 | |
US9269819B2 (en) | Semiconductor device having a gate and a conductive line in a pillar pattern | |
CN103367150A (zh) | 双层多晶栅沟槽型mos晶体管的制备方法 | |
CN104241355B (zh) | 半导体器件及其形成方法 | |
CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
WO2021103125A1 (zh) | 半导体功率器件的制造方法及半导体功率器件 | |
US20060065926A1 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
CN100388445C (zh) | 小线宽沟槽型结构大功率mos管制造方法 | |
KR100900237B1 (ko) | 반도체 소자 및 그의 제조방법 | |
KR100906648B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100912960B1 (ko) | 리세스채널을 갖는 트랜지스터 및 그의 제조 방법 | |
CN104733377B (zh) | 实现沟槽场效应晶体管源极接触槽自对准结构的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |