Nothing Special   »   [go: up one dir, main page]

CN101866896B - α屏蔽技术和结构 - Google Patents

α屏蔽技术和结构 Download PDF

Info

Publication number
CN101866896B
CN101866896B CN2009102539627A CN200910253962A CN101866896B CN 101866896 B CN101866896 B CN 101866896B CN 2009102539627 A CN2009102539627 A CN 2009102539627A CN 200910253962 A CN200910253962 A CN 200910253962A CN 101866896 B CN101866896 B CN 101866896B
Authority
CN
China
Prior art keywords
integrated circuit
solder bump
insulating material
shielding construction
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102539627A
Other languages
English (en)
Other versions
CN101866896A (zh
Inventor
纳尔逊·塔姆
艾伯特·吴
卫健群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN101866896A publication Critical patent/CN101866896A/zh
Application granted granted Critical
Publication of CN101866896B publication Critical patent/CN101866896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及α屏蔽技术和结构。本公开内容的实施方式提供了一种装置，其包括：半导体芯片，其具有多个集成电路器件；焊盘结构，其通过互连层电耦合到多个集成电路器件中的至少一个集成电路器件；电绝缘层，其布置在互连层上；第一屏蔽结构，其布置在电绝缘层中并且电耦合到焊盘结构；球下金属化(UBM)结构，其电耦合到第一屏蔽结构；以及焊料凸点，其电耦合到UBM结构，焊料凸点包括能够发射α粒子的焊料凸点材料，其中，第一屏蔽结构位于焊料凸点和多个集成电路器件之间，以保护多个集成电路器件不受α粒子影响。可描述和/或主张其它实施方式。

Description

α屏蔽技术和结构
相关申请的交叉引用 
本申请要求2008年12月9日提交的美国临时专利申请号61/120,976和2008年12月12日提交的美国临时专利申请号61/122,197的优先权，除了与本说明书不一致的那些部分(如果有)以外，这两个申请的整个说明书由此为了所有目的通过引用全部并入。 
技术领域
本公开内容的实施方式涉及集成电路的领域，且更具体地涉及集成电路的封装结构和相关的制造方法。 
背景技术
焊料凸点广泛用于将半导体芯片与封装基底(例如倒装芯片封装)连接以形成“封装”。包括例如焊膏的用于焊料凸点应用的很多可焊接的材料具有经受放射性衰变的放射性杂质，其在该过程中发射α粒子。所发射的α粒子可撞击集成电路(IC)器件，例如在半导体芯片的表面上形成的存储单元，改变IC器件的状态并导致可能被破坏的数据。即使可焊接的材料是超低α级材料(例如， 
Figure 232632DEST_PATH_GSB00000193665400011
)，来自与制作和/或封装半导体器件相关的制造操作的污染可明显增加α粒子发射，并且因而增加IC器件的数据破坏。 
在本部分中的描述是相关技术，且不一定包括在37 C.F.R. 1.97和37C.F.R. 1.98下公开的信息。除非具体表示为现有技术，否则不承认相关技术的任何描述是现有技术。 
发明内容
本公开内容提供了一种装置，其包括：半导体芯片，其具有多个集成电路器件；焊盘结构(pad structure)，其通过互连层电耦合到多个集成电路器件中的至少一个集成电路器件；电绝缘层，其布置在互连层上；第一屏蔽结构，其布置在电绝缘层中并且电耦合到焊盘结构；球下金属化(UBM)结构，其电耦合到第一屏蔽结构；以及焊料凸点，其电耦合到UBM结构，焊料凸点包括能够发射α粒子的焊料凸点材料，其中第一屏蔽结构位于焊料凸点和多个集成电路器件之间，以保护多个集成电路器件不受α粒子影响。 
根据各种实施方式，该装置还包括第二屏蔽结构，该第二屏蔽结构耦合到电绝缘层的邻近焊料凸点的表面并与焊料凸点电绝缘，其中第二屏蔽结构定位成保护多个集成电路器件不受α粒子影响。 
根据各种实施方式，该装置还包括：封装基底，其通过焊料凸点电耦合到多个集成电路器件；以及底部填充材料(underfill material)，其用于便于第二屏蔽结构与焊料凸点的电绝缘。 
本公开内容还提供了一种方法，其包括：将电绝缘材料沉积在半导体芯片的焊盘结构上；图案化电绝缘材料以暴露焊盘结构；将金属沉积在焊盘结构的至少一部分上以形成第一屏蔽结构；以及沉积电绝缘材料以封装第一屏蔽结构。 
根据各种实施方式，将金属沉积在焊盘结构的至少一部分上的所述步骤包括将种子层(seed layer)溅射在焊盘结构的至少一部分上，以及使用金属涂覆种子层。 
根据各种实施方式，该方法还包括：图案化电绝缘材料以暴露第一屏蔽结构的至少一部分；以及将金属选择性地沉积在电绝缘材料的表面上以形成第二屏蔽结构。 
根据各种实施方式，将金属选择性地沉积的所述步骤还包括将金属选择性地沉积在第一屏蔽结构的至少一部分上以形成球下金属化(UBM)结构。 
根据各种实施方式，该方法还包括将焊料凸点连接到UBM结构，焊料凸点包括能够发射α粒子的焊料凸点材料，第二屏蔽结构耦合到电绝缘材料的邻近焊料凸点的表面并与焊料凸点电绝缘，其中第一屏蔽结构和第二屏蔽结构位于焊料凸点和在半导体芯片上形成的集成电路器件之间，以保护集成电路器件不受从焊料凸点所发射的α粒子影响。 
根据各种实施方式，该方法还包括在图案化电绝缘材料以暴露第一屏蔽结构的至少一部分之后，固化沉积在焊盘结构上并沉积成封装第一屏蔽结构的电绝缘材料。 
附图说明
结合附图通过下面的详细描述将容易理解本公开内容的实施方式。为了便于该描述，相似的参考数字表示相似的结构元件。在附图中作为例子而不是作为限制示出这里的实施方式。 
图1示意性示出根据各种实施方式的包括半导体芯片和封装基底的封装结构的正视图。 
图2示意性示出根据各种实施方式的封装结构的正视剖面图。 
图3示意性示出根据各种实施方式的另一封装结构的正视剖面图。 
图4是根据各种实施方式的制造第一屏蔽结构的方法的工艺流程图。 
图5是根据各种实施方式的制造第二屏蔽结构的方法的工艺流程图。 
具体实施方式
本公开内容的实施方式描述了保护集成电路(IC)器件不受α粒子发射影响的技术和结构。在下面的详细描述中，对形成其中的一部分的附图进行参考，其中，相似的数据始终表示相似的部分。应理解，可利用其它实施方式，且可进行结构或逻辑变化而不偏离本公开内容的范围。因此，下面的详细描述不应被理解为限制的意义，且实施方式的范围由所附权利要求及其等效形式限定。 
该描述可使用基于透视的描述，例如向上/向下、后/前、在...之上/在...之下以及顶部/底部。这样的描述仅用于便于讨论，而不是用来将这里所述的实施方式的应用限制到任何特定的方向。 
为了本公开内容的目的，短语“A/B”意指A或B。为了本公开内容的目的，短语“A和/或B”意指“(A)、(B)或(A和B)”。为了本公开内容的目的，短语“A、B和C中的至少一个”意指“(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)”。为了本公开内容的目的，短语“(A)B”意指“B或(AB)”，即，A是可选的元件。 
各种操作又以在理解所主张的主题中最有帮助的方式被描述为多个分立的操作。然而，描述的顺序不应被解释为暗示这些操作必须与顺序相关。具体地，可不以陈述的顺序执行这些操作。可用与所述实施方式不同的顺序执行所述操作。可执行各种额外的操作和/或可在额外的实施方式中省略所述操作。 
该描述使用短语“在一实施方式中”、“在实施方式中”或类似的语言，每个短语可指一个或多个相同或不同的实施方式。此外，如关于本公开内容的实施方式使用的，术语“包括”、“包含”、“具有”等是同义的。 
图1示意性示出根据各种实施方式的包括半导体芯片101和封装基底124的封装结构100的正视图。在一个实施方式中，封装结构100是倒装芯片封装。在其它实施方式中，可使用受益于这里所述的实施方式的其它类型的封装结构。 
封装结构100包括半导体芯片101。半导体芯片101用来表示包括例如用于存储和/或处理信息的存储器和/或逻辑的各种IC芯片。半导体芯片101包括IC器件104，例如存储单元和/或晶体管。在一系列制造操作中，IC器件104一般在半导体基底102例如硅基底上形成。互连层106被制造成将IC器件104电耦合到其它外部器件，例如封装基底124，以用于将功率和/或I/O信号传送到IC器件104。 
半导体芯片101的IC器件104通过焊料凸点120(为了清楚起见只用数字标出其中一个)电耦合到封装基底124，焊料凸点120可为受益于这 里描述的原理的各种适当的互连结构中的任何一种。例如，焊料凸点120可包括包含球形和圆柱形形状的各种形状。焊料凸点120可由各种可焊接的材料制成。焊料凸点120可包括例如铅(Pb)和/或锡(Sn)，或此类材料的合金。用于电耦合半导体芯片101与封装基底124的焊料凸点材料或其它类似的材料，例如焊膏(未示出)包括放射性杂质，其发射α粒子作为放射性衰变过程的一部分。在一个实施方式中，焊料凸点材料具有大于大约 
Figure 149772DEST_PATH_G2009102539627D00051
的α粒子流。 
封装基底124一般包括耦合到焊料凸点120的迹线或其它类型的铅(未示出)，以将IC器件104电耦合到电子系统的一个或多个其它电子部件。封装基底124可包括印刷电路板(PCB)或其它类似类型的基底。可沉积底部填充材料122以填充半导体芯片102和封装基底124之间的区域，如所示。焊料凸点120可由底部填充材料122封装和/或密封。 
虚线区域150表示封装结构100的示例性区域，根据本公开内容的各种实施方式结合图2的封装结构200和图3的封装结构300更详细地描述了封装结构100。 
图2示意性示出封装结构200的正视剖面图。封装结构200包括半导体基底202，其具有在其上形成的多个IC器件204。IC器件204电耦合到一个或多个焊盘结构208。例如，互连层206一般制造成将IC器件204电耦合到焊盘结构208。互连层206一般包括在电介质材料例如氧化硅中形成的金属线结构和金属通孔结构(未示出)的连续层，但可包括将IC器件204电互连到焊盘结构208的任何其它适当的结构。 
焊盘结构208一般包括实质上平坦的表面以产生电接触。焊盘结构208可由诸如铝或铜的材料制造，但不限于这些材料。在其它实施方式中，可使用其它适当的导电材料。焊盘结构208电耦合到IC器件204(例如，使用互连层206)。 
电绝缘层212在互连层206和焊盘结构208上形成、沉积在互连层206和焊盘结构208上、并耦合到互连层206和焊盘结构208，如所示。在一个实施方式中，电绝缘层212包括聚酰亚胺。在其它实施方式中，可使用其它适当的材料。电绝缘层212可进一步作为钝化层起作用和/或为封装结 构200提供应力缓冲器。根据本公开内容的各种实施方式，电绝缘层212具有在大约7微米至大约15微米之间的厚度T3。在其它实施方式中，可对电绝缘层212使用其它厚度。 
包括导电材料的一个或多个第一屏蔽结构214位于电绝缘层212中，并使用通孔型结构(via-type structure)210电耦合到焊盘结构208，如所示。第一屏蔽结构214是在焊盘结构208和封装基底224之间通过部件例如球下金属化(UBM)结构216和焊料凸点220的电通路的一部分，如所示。第一屏蔽结构214位于焊料凸点220和IC器件204之间，以保护IC器件204不受来自焊料凸点220的邻近区域的α粒子影响。在一个实施方式中，电绝缘层212附到第一屏蔽结构214的每个表面的至少一部分，如所示。在其它实施方式中，第一屏蔽结构214可包括除了所示形状以外的形状。例如，在一个实施方式中，第一屏蔽结构214可遵循类似于UBM结构216的轮廓。 
根据本公开内容的各种实施方式，第一屏蔽结构214包括金属，例如铜、铝、镍、钛或钨。在其它实施方式中，可使用其它适当的材料。第一屏蔽结构214具有厚度T1，其足以阻挡或实质上减小撞击第一屏蔽结构214的α粒子的通道。一般，α粒子具有在大约5.0兆电子伏特(MeV)和大约8.5MeV之间的能量，但可包括较高或较低的能量。根据本公开内容的各种实施方式，第一屏蔽结构214具有在大约3微米和大约10微米之间的厚度T1。在一个实施方式中，对于具有大约120微米的直径D的焊料凸点220，第一屏蔽结构214由铜制成并具有大约5微米的厚度T1。 
第一屏蔽结构214的长度L1可被选择成平衡在对于较长长度的应力或分层问题的增加的可能性和对于较短长度从α粒子屏蔽的减少的覆盖之间的折衷。在一个实施方式中，第一屏蔽结构214具有大于焊料凸点220的直径D的长度L1。在其它实施方式中，第一屏蔽结构214可具有其它长度。 
根据公知的技术，第一屏蔽结构214可形成有一个或多个狭槽以减小分层的可能性。例如，狭槽一般是在半导体产品的金属结构(例如铜)中形成的空隙，以减少周围材料从金属结构的剥离。这样的“开槽”可用于 减轻与为第一屏蔽结构214提供较大的厚度T1和较长的长度L1相关的剥离/分层效应。 
开槽可选择性地应用于半导体芯片(例如，图1的102)的不同区域。例如，IC器件204可在半导体芯片(例如，图1的102)的分立区域，例如嵌入式存储器的扩散区域(未示出)中形成，而半导体芯片的其它区域不包括IC器件204。在一个实施方式中，较大量的开槽用于半导体芯片(例如，图1的102)的没有形成IC器件204的区域，而较少量的开槽或根本无开槽用于半导体芯片的形成IC器件204的区域。这样的布置以降低的分层风险的方式提供了封装结构200，同时仍然为IC器件204提供增加的α屏蔽。在另一实施方式中，α屏蔽(例如，通过第一屏蔽结构214和/或第二屏蔽结构218)只在形成IC器件204的区域中形成。 
根据本公开内容的各种实施方式，第一屏蔽结构214还起作用来重新分配焊料凸点220和电耦合的焊盘结构208之间的电连接。第一屏蔽结构214还可起作用来重新分配焊料凸点220之间的功率，如结合图3的封装结构300进一步描述的。 
在相邻的焊料凸点220未被设计成有相同的电势(例如，I/O信号)的结构中，相应的相邻第一屏蔽结构214通过位于相邻的第一屏蔽结构214之间的电绝缘层212的材料彼此电绝缘。根据与前面对第一屏蔽结构214的长度L1描述的类似的考虑因素，或根据下面结合合并第一屏蔽结构214和第二屏蔽结构218以一起阻挡α粒子而进一步描述的考虑因素，可确定相邻的第一屏蔽结构214之间的距离D1。 
封装结构200还包括电耦合到第一屏蔽结构214的UBM结构216。UBM结构216一般包括提供与焊料凸点220的机械粘合和电连接的复合膜。各种材料可用于形成UBM结构216，包括例如金属，如铜、铝、镍、钛或钨。根据本公开内容的各种实施方式，UBM结构216具有在大约3微米至大约10微米之间的厚度。在一个实施方式中，UBM结构216包括耦合在一起的大约3微米厚的镍、大约5.5微米厚的铜和大约0.1微米厚的钛。在其它实施方式中，其它材料可用于形成UBM结构216。 
根据本公开内容的各种实施方式，第二屏蔽结构218耦合到电绝缘层 212的邻近焊料凸点220的表面，如所示。第二屏蔽结构218位于焊料凸点220和IC器件204之间，以保护IC器件204不受α粒子影响，如所示。 
通过在第二屏蔽结构218和UBM结构216之间设置距离D2，第二屏蔽结构218与相邻于第二屏蔽结构218的焊料凸点220电绝缘。距离D2填充有电绝缘材料，例如底部填料222。 
根据已结合第一屏蔽结构214的长度L1描述的考虑因素，可确定第二屏蔽结构218的长度L2。根据与前面对第一屏蔽结构214的长度L1描述的类似的考虑因素，或根据下面结合合并第一屏蔽结构214和第二屏蔽结构218以一起阻挡α粒子而进一步描述的考虑因素，可确定距离D2。第二屏蔽结构218还可包括如结合第一屏蔽结构214描述的开槽。 
根据本公开内容的各种实施方式，第二屏蔽结构218包括金属，例如如铜、铝、镍、钛或钨。在其它实施方式中，可使用其它适当的材料。第二屏蔽结构218具有厚度T2，其足以阻挡或实质上减小撞击第二屏蔽结构218的α粒子的通道。根据本公开内容的各种实施方式，第二屏蔽结构218具有在大约3微米至大约10微米之间的厚度T2。在一个实施方式中，对于具有大约120微米的直径D的焊料凸点220，第二屏蔽结构218包括铜并具有大约5微米的厚度T2。 
使用例如与用于制造UBM结构216相同的工艺和材料可形成第二屏蔽结构218。在一个实施方式中，第二屏蔽结构218占据与UBM结构216相同的平面，该相同的平面实质上与UBM结构216的表面平行，如所示。第二屏蔽结构218在电绝缘层212的表面上形成，电绝缘层212形成的平面实质上平行于面向焊料凸点220的焊盘结构208的表面所形成的平面，如所示。 
根据本公开内容的各种实施方式，第二屏蔽结构218和第一屏蔽结构214一起起作用来实质上阻止从焊料凸点220的附近区域发射的α粒子到达IC器件204。例如，来自焊料凸点220的附近区域的可穿过距离D2所指示的区域的任何发射的α粒子由第一屏蔽结构214阻挡，而可穿过距离D1所指示的区域的任何发射的α粒子由第二屏蔽结构218阻挡。根据前面描述的原理可确定相应的第一和第二屏蔽结构214和218的长度L1和 L2，以为IC器件204提供更完全的α屏蔽。在一个实施方式中，第二屏蔽结构218相对于第一屏蔽结构214定位，使得从焊料凸点220的附近区域发射的α粒子在不穿过第一屏蔽结构214和第二屏蔽结构218中的至少一个的情况下不能到达IC器件204。 
焊料凸点220电耦合到相应的UBM结构216，如所示。焊料凸点220可包括具有各种α粒子发射速率的可焊接的材料，上述速率包括超低α焊接材料(例如，约 
Figure 929509DEST_PATH_G2009102539627D00091
)相关的速率。在一个实施方式中，焊料凸点220包括通过可控塌陷芯片连接(C4)技术形成的互连结构。焊料凸点220表示可受益于这里描述的α屏蔽技术和结构的各种其它适当的互连结构。 
底部填料222被沉积以填充焊料凸点220之间的区域。底部填料222一般包括电绝缘材料，其提供焊料凸点220的电绝缘、对可能的腐蚀(例如，氧和水)的保护以及通常对封装结构200的机械粘合。例如，底部填料220可耦合到封装基底224、焊料凸点220、UBM结构216和第二屏蔽结构218，如所示。在一个实施方式中，底部填料220包括环氧树脂，但主题不限于这方面，并在其它实施方式中可包括各种其它适当的材料。 
封装基底224通过焊料凸点220电耦合到IC器件204。根据结合图1的封装结构100或结合彼此已经描述的实施方式可实现封装结构200和300。根据本公开内容和这里提供的教导，结合封装结构100、200和300描述的结构可由各种半导体制造工艺形成，包括但不限于：例如薄膜沉积、光刻、蚀刻、抛光、注入、扩散或计量。 
图3示意性示出根据各种实施方式的另一封装结构300的正视剖面图。封装结构300表示这样一种结构，在这种结构中，相邻的焊料凸点320被设计有相同的电势，其有时称为等势。在这样的结构中，第一屏蔽结构314具有长度L3，使得第一屏蔽结构314电连接相邻的焊料凸点320(例如，以重新分配功率)。 
从焊料凸点320的附近区域发射的α粒子实质上被等势焊料凸点320之间的区域中的第一屏蔽结构314阻挡，并实质上被在等势焊料凸点320外部的区域内的第二屏蔽结构218和第一屏蔽结构314的组合阻挡(例如， 类似于图2的封装结构200)，如所示。在其它实施方式中，第二屏蔽结构218位于等势焊料凸点320之间以提供额外的α屏蔽。 
图4是根据各种实施方式的制造第一屏蔽结构(例如214或314)的方法400的工艺流程图。在402，方法400包括将电绝缘材料沉积在半导体芯片的一个或多个焊盘结构(例如208)上。可例如通过涂覆具有被暴露的焊盘结构的半导体芯片的表面来沉积电绝缘材料。根据本公开内容的各种实施方式，电绝缘材料(例如212)进一步沉积在互连层(例如206)的最顶部表面上。电绝缘材料包括诸如聚酰亚胺的材料，但不限于这方面。在其它实施方式中，其它适当的材料可沉积在焊盘结构上。 
在404，方法400包括图案化电绝缘材料以暴露焊盘结构。图案化可包括选择性地移除材料以暴露焊盘结构的任何技术。例如，图案化可包括将光可限定电绝缘材料(photo-definable electrically insulative material)暴露给光能，以限定电绝缘材料的用于选择性的移除的部分。通过例如使被暴露的电绝缘材料显影的显影过程可选择性地移除电绝缘材料的限定部分。在其它实施方式中，使用在电绝缘材料上的光敏材料的常规沉积和图案化来限定电绝缘材料的用于选择性的移除的部分。例如蚀刻工艺可用于选择性地移除电绝缘材料的未被光敏材料保护的部分。 
在406，方法400包括将金属沉积在焊盘结构的至少一部分上以形成第一屏蔽结构。根据本公开内容的各种实施方式，可选择性地沉积金属。例如，通过用任何适当的技术(例如溅射)将种子层沉积在被暴露的焊盘结构的至少一部分上并图案化沉积在种子层上的光敏材料以限定用于涂覆的区域，可执行金属的选择性沉积。在这样的例子中，种子层被沉积以保形地覆盖焊盘结构和/或电绝缘材料的被暴露的表面。光敏材料被沉积以覆盖种子层，并被图案化以限定和暴露用于涂覆种子层的区域。使用金属来涂覆种子层的被暴露的区域，以形成第一屏蔽结构。保护被光敏材料覆盖的电绝缘材料的区域免受涂覆工艺。在涂覆种子层以形成第一屏蔽结构之后，移除(例如剥去)光敏材料并移除(例如通过蚀刻工艺)在所移除的光敏材料下面的任何剩余的种子层。 
在408，方法400包括沉积电绝缘材料以封装第一屏蔽结构。例如， 可沉积诸如聚酰亚胺的材料以涂覆第一屏蔽结构。这样的操作提供了嵌入电绝缘材料中的第一屏蔽结构，第一屏蔽结构电耦合到焊盘结构。 
图5是根据各种实施方式的制造第二屏蔽结构(例如218)的方法500的工艺流程图。在502，方法500包括图案化电绝缘材料以暴露第一屏蔽结构的至少一部分。可根据前面例如结合方法400的块404描述的类似技术来执行图案化电绝缘材料。在一个实施方式中，在502图案化的电绝缘材料是在方法400的408沉积的相同的电绝缘材料。在其它实施方式中，根本不形成第一屏蔽结构，且电绝缘材料在502被图案化以暴露焊盘结构(例如208)而不是第一屏蔽结构的至少一部分。根据本公开内容的各种实施方式，在图案化电绝缘材料以暴露第一屏蔽结构的至少一部分之后，固化在方法400的402和408沉积的电绝缘材料。 
在504，方法500包括将金属选择性地沉积在电绝缘材料的表面上以形成第二屏蔽结构(例如218)。在506，方法500包括将金属选择性地沉积在第一屏蔽结构的至少一部分上以形成球下金属化(UBM)结构(例如216)。在一实施方式中，根本不形成第一屏蔽结构，且金属选择性地沉积在焊盘结构上。 
在504将金属选择性地沉积在电绝缘材料的表面上以形成第二屏蔽结构以及在506将金属选择性地沉积在第一屏蔽结构的至少一部分上以形成球下金属化(UBM)结构可被同时执行(例如，在相同的沉积操作期间)。例如，种子层被沉积以保形地覆盖第一屏蔽结构或焊盘结构的至少一部分上和电绝缘材料上的被暴露的表面。光敏材料例如干抗蚀剂膜沉积在种子层上，并被图案化以限定用于涂覆种子层的区域。用于涂覆的区域包括移除光敏材料以暴露种子层的区域。使用金属来涂覆被暴露的种子层，以同时形成在第一屏蔽结构上的UBM结构和在电绝缘材料上的第二屏蔽结构。在涂覆期间，光敏材料可用作屏障以允许金属将光敏材料中的被暴露区域填充到期望的高度。在涂覆之后通过蚀刻工艺移除光敏材料。 
在508，方法500包括将焊料凸点连接到UBM结构。能够发射α粒子的可焊接的材料被沉积，以使用包括例如焊料涂覆工艺的任何适当的技术在UBM结构上形成焊料凸点。如前面结合将金属选择性地沉积在电绝 缘材料和第一屏蔽结构上以形成相应的第二屏蔽结构和UBM结构而描述的图案化技术可用于将焊料凸点材料选择性地沉积在UBM结构上。例如，光敏材料如干抗蚀剂膜可用于这样的图案化。沉积光敏材料，且选择性地移除光敏材料的部分以暴露UBM结构。接着使用例如涂覆工艺或任何其它适当的沉积技术将可焊接的材料沉积在UBM结构上。在涂覆之后，移除光敏材料。 
将焊料回流工艺应用于所沉积的可焊接的材料以形成焊料凸点。焊剂清除工艺通常跟随焊料回流。可执行与后端互连结构例如焊料凸点的制造相关的其它操作。这里描述的方法400和500可用于形成这里描述的封装结构(例如，100、200或300)。由金属所形成的结构可包括不同的金属、合成物和/或合金。 
虽然这里示出和描述了某些实施方式，但是被设想为实现相同目的的各种各样的可选和/或等效实施方式或实现方法可代替所示和所述的实施方式，而不偏离本公开内容的范围。本申请用来涵盖这里讨论的实施方式的任何改装或变化。因此，显然意图是，这里描述的实施方式仅由其中的权利要求和等效形式限制。 

Claims (16)

1.一种集成电路的封装结构，其包括：
半导体芯片，其具有多个集成电路器件；
焊盘结构，其通过互连层电耦合到所述多个集成电路器件中的至少一个集成电路器件；
电绝缘层，其布置在所述互连层上；
第一屏蔽结构，其布置在所述电绝缘层中并且电耦合到所述焊盘结构；
球下金属化(UBM)结构，其电耦合到所述第一屏蔽结构；以及
焊料凸点，其电耦合到所述球下金属化结构，所述焊料凸点包括能够发射α粒子的焊料凸点材料，其中，所述第一屏蔽结构位于所述焊料凸点和所述多个集成电路器件之间，以保护所述多个集成电路器件不受α粒子影响。
2.如权利要求1所述的集成电路的封装结构，其中，所述第一屏蔽结构还起作用来重新分配所述焊料凸点和其它焊料凸点之间的功率。
3.如权利要求1所述的集成电路的封装结构，其中，所述电绝缘层包括聚酰亚胺，所述电绝缘层具有在7微米至15微米之间的厚度；并且
其中，所述第一屏蔽结构包括铜、铝、镍、钛和钨中的至少一种，所述第一屏蔽结构具有在3微米至10微米之间的厚度。
4.如权利要求1所述的集成电路的封装结构，其中，所述第一屏蔽结构包括大于所述焊料凸点的直径的长度。
5.如权利要求1所述的集成电路的封装结构，其还包括第二屏蔽结构，所述第二屏蔽结构耦合到所述电绝缘层的邻近所述焊料凸点的表面并与所述焊料凸点电绝缘，其中，所述第二屏蔽结构定位成保护所述多个集成电路器件不受α粒子影响。
6.如权利要求5所述的集成电路的封装结构，其还包括：
封装基底，其通过所述焊料凸点电耦合到所述多个集成电路器件；以及
底部填充材料，其用于便于所述第二屏蔽结构与所述焊料凸点的电绝缘。
7.如权利要求5所述的集成电路的封装结构，其中，所述第二屏蔽结构占据实质上与所述球下金属化结构的表面平行的平面，所述第二屏蔽结构包括铜、铝、镍、钛和钨中的至少一种，且所述第二屏蔽结构具有在3微米和10微米之间的厚度。
8.如权利要求5所述的集成电路的封装结构，其中，所述第二屏蔽结构相对于所述第一屏蔽结构定位，以实质上通过所述第一屏蔽结构和第二屏蔽结构中的至少一个阻止α粒子到达所述多个集成电路器件。
9.如权利要求1所述的集成电路的封装结构，其中，所述多个集成电路器件包括存储单元。
10.如权利要求1所述的集成电路的封装结构，其中，所述焊料凸点材料包括铅(Pb)和锡(Sn)中的至少一种，所述焊料凸点材料具有大于
Figure FSB00000888674600021
的α粒子流。
11.一种集成电路的封装结构的制造方法，其包括：
将电绝缘材料沉积在半导体芯片的焊盘结构上；
图案化所述电绝缘材料以暴露所述焊盘结构；
将金属沉积在所述焊盘结构的至少一部分上以形成第一屏蔽结构；
沉积所述电绝缘材料以封装所述第一屏蔽结构；
图案化所述电绝缘材料以暴露所述第一屏蔽结构的至少一部分；
将金属选择性地沉积在所述电绝缘材料的表面上以形成第二屏蔽结构；
将金属选择性地沉积在所述第一屏蔽结构的至少一部分上以形成球下金属化(UBM)结构；
将焊料凸点连接到所述球下金属化结构，所述焊料凸点包括能够发射α粒子的焊料凸点材料，所述第二屏蔽结构耦合到所述电绝缘材料的邻近所述焊料凸点的表面并与所述焊料凸点电绝缘，其中，所述第一屏蔽结构和所述第二屏蔽结构位于所述焊料凸点和在所述半导体芯片上形成的集成电路器件之间，以保护所述集成电路器件不受由所述焊料凸点所发射的α粒子影响，
所述方法还包括：在图案化所述电绝缘材料以暴露所述第一屏蔽结构的至少一部分之后，固化沉积在所述焊盘结构上并沉积成封装所述第一屏蔽结构的所述电绝缘材料。
12.如权利要求11所述的集成电路的封装结构的制造方法，其中，图案化所述电绝缘材料的步骤包括：
将所述电绝缘材料暴露给光能，以限定所述电绝缘材料的用于选择性移除的部分，其中，所述电绝缘材料是光可限定材料；以及
选择性地移除所述电绝缘材料的限定部分。
13.如权利要求11所述的集成电路的封装结构的制造方法，其中，将金属沉积在所述焊盘结构的至少一部分上的步骤包括：
将种子层溅射在所述焊盘结构的至少一部分上；以及
使用金属涂覆所述种子层。
14.如权利要求13所述的集成电路的封装结构的制造方法，其还包括：
将光敏材料沉积在所述种子层上；
图案化光敏材料以限定使用金属涂覆所述种子层的区域；以及
在涂覆所述种子层之后移除光敏材料。
15.如权利要求11所述的集成电路的封装结构的制造方法，其中，将金属选择性地沉积在所述电绝缘材料的表面上的步骤和将金属选择性地沉积在所述第一屏蔽结构的至少一部分上的步骤是被同时执行的。
16.如权利要求11所述的集成电路的封装结构的制造方法，其中，将金属选择性地沉积在所述电绝缘材料的表面上的步骤和将金属选择性地沉积在所述第一屏蔽结构的至少一部分上的步骤包括：
将种子层溅射在所述第一屏蔽结构的至少一部分上和所述电绝缘材料的表面上；
将光敏材料沉积在所述种子层上；
图案化光敏材料以限定用于涂覆所述种子层的区域；
使用金属在用于涂覆所述种子层的限定区域中涂覆所述种子层，以形成所述第二屏蔽结构和所述球下金属化结构；以及
在涂覆所述种子层之后移除光敏材料。
CN2009102539627A 2008-12-09 2009-12-09 α屏蔽技术和结构 Active CN101866896B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US12097608P 2008-12-09 2008-12-09
US61/120,976 2008-12-09
US12219708P 2008-12-12 2008-12-12
US61/122,197 2008-12-12
US12/628,059 US8368214B2 (en) 2008-12-09 2009-11-30 Alpha shielding techniques and configurations
US12/628,059 2009-11-30

Publications (2)

Publication Number Publication Date
CN101866896A CN101866896A (zh) 2010-10-20
CN101866896B true CN101866896B (zh) 2013-03-13

Family

ID=42230152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102539627A Active CN101866896B (zh) 2008-12-09 2009-12-09 α屏蔽技术和结构

Country Status (2)

Country Link
US (2) US8368214B2 (zh)
CN (1) CN101866896B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003272790A1 (en) * 2002-10-08 2004-05-04 Honeywell International Inc. Semiconductor packages, lead-containing solders and anodes and methods of removing alpha-emitters from materials
US8368214B2 (en) 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
US8476129B1 (en) * 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US9024431B2 (en) * 2009-10-29 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die contact structure and method
US20110121438A1 (en) 2009-11-23 2011-05-26 Xilinx, Inc. Extended under-bump metal layer for blocking alpha particles in a semiconductor device
US8362600B2 (en) * 2010-01-19 2013-01-29 International Business Machines Corporation Method and structure to reduce soft error rate susceptibility in semiconductor structures
US8482125B2 (en) 2010-07-16 2013-07-09 Qualcomm Incorporated Conductive sidewall for microbumps
KR20120093589A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
JP6009218B2 (ja) 2011-05-24 2016-10-19 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ アルファ粒子放射体除去
US9142508B2 (en) * 2011-06-27 2015-09-22 Tessera, Inc. Single exposure in multi-damascene process
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9437564B2 (en) 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9257333B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9059109B2 (en) 2012-01-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and method of forming the same
US9190348B2 (en) 2012-05-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Scheme for connector site spacing and resulting structures
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
DE102013105722B4 (de) 2013-03-12 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Verbindungsmetallisierung durch chemische direkte Strukturplattierung und Metallstruktur, die durch dieselbe hergestellt ist
US9564398B2 (en) 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US10109609B2 (en) 2014-01-13 2018-10-23 Infineon Technologies Austria Ag Connection structure and electronic component
US20150276945A1 (en) 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP2020038902A (ja) 2018-09-04 2020-03-12 キオクシア株式会社 半導体装置
US20230420383A1 (en) * 2022-06-22 2023-12-28 Medtronic, Inc. Integrated circuit package and medical device including same
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637871A1 (en) * 1993-08-06 1995-02-08 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
CN1909223A (zh) * 2005-08-01 2007-02-07 三星电子株式会社 具有铁氧体屏蔽结构的半导体封装
CN1964007A (zh) * 2006-12-04 2007-05-16 晶方半导体科技（苏州）有限公司 “l”形电连接晶圆级芯片尺寸封装结构的制造方法
CN101114599A (zh) * 2006-07-28 2008-01-30 中芯国际集成电路制造(上海)有限公司 半导体晶片中埋入式电阻器的制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
JP3366859B2 (ja) * 1998-03-05 2003-01-14 日立化成デュポンマイクロシステムズ株式会社 感光性ポリイミド前駆体用現像液及びこれを用いたパターン製造法
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
DE10308275A1 (de) * 2003-02-26 2004-09-16 Advanced Micro Devices, Inc., Sunnyvale Strahlungsresistentes Halbleiterbauteil
US6943103B2 (en) * 2004-01-29 2005-09-13 Tawian Semiconductor Manufacturing Co., Ltd. Methods for reducing flip chip stress
JP3995253B2 (ja) * 2004-09-28 2007-10-24 Ｔｄｋ株式会社 感光性ポリイミドパターンの形成方法及び該パターンを有する電子素子
US8368214B2 (en) 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637871A1 (en) * 1993-08-06 1995-02-08 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
CN1909223A (zh) * 2005-08-01 2007-02-07 三星电子株式会社 具有铁氧体屏蔽结构的半导体封装
CN101114599A (zh) * 2006-07-28 2008-01-30 中芯国际集成电路制造(上海)有限公司 半导体晶片中埋入式电阻器的制作方法
CN1964007A (zh) * 2006-12-04 2007-05-16 晶方半导体科技（苏州）有限公司 “l”形电连接晶圆级芯片尺寸封装结构的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
尤其附图6及相关说明书部分.

Also Published As

Publication number Publication date
US8368214B2 (en) 2013-02-05
US8603861B2 (en) 2013-12-10
CN101866896A (zh) 2010-10-20
US20100140760A1 (en) 2010-06-10
US20130143366A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN101866896B (zh) α屏蔽技术和结构
TWI591736B (zh) 積體電路封裝接墊及其形成方法
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
KR101412947B1 (ko) 패키지 온 패키지（ｐｏｐ）구조물 및 방법
TWI453840B (zh) 半導體元件的製造方法
EP2614523B1 (en) Semiconductor chip with redundant thru-silicon-vias
CN102543923B (zh) 半导体器件及其制造方法
TWI517273B (zh) 具有支撐終端墊的半導體晶片
JP3999720B2 (ja) 半導体装置およびその製造方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
WO2019133006A1 (en) Galvanic corrosion protection for semiconductor packages
US8766441B2 (en) Methods and apparatus for solder on slot connections in package on package structures
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
US20080224276A1 (en) Semiconductor device package
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
WO2013101241A1 (en) Organic thin film passivation of metal interconnections
CN109216284A (zh) 集成电路封装件及其形成方法
CN102823337A (zh) 具有固定的底部填充的电路板
US20080246147A1 (en) Novel substrate design for semiconductor device
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
JP2007266567A (ja) 高速及び高性能の半導体パッケージ
CN103915397A (zh) 多裸晶、高电流晶圆级封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200508

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200508

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200508

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.