Nothing Special   »   [go: up one dir, main page]

CN101742824B - 电路板制作方法 - Google Patents

电路板制作方法 Download PDF

Info

Publication number
CN101742824B
CN101742824B CN 200810305763 CN200810305763A CN101742824B CN 101742824 B CN101742824 B CN 101742824B CN 200810305763 CN200810305763 CN 200810305763 CN 200810305763 A CN200810305763 A CN 200810305763A CN 101742824 B CN101742824 B CN 101742824B
Authority
CN
China
Prior art keywords
substrate
mark
making
zone
surveyed area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200810305763
Other languages
English (en)
Other versions
CN101742824A (zh
Inventor
陈文村
廖道明
廖新治
林焕龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Zhending Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN 200810305763 priority Critical patent/CN101742824B/zh
Publication of CN101742824A publication Critical patent/CN101742824A/zh
Application granted granted Critical
Publication of CN101742824B publication Critical patent/CN101742824B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种电路板制作方法,其包括以下步骤:提供第一基板与第二基板,第一基板包括多个第一制作区域,第一制作区域具有第一检测区域,第二基板包括多个与第一制作区域对应的第二制作区域,第二制作区域具有与第一检测区域对应的第二检测区域;于第一基板的第一制作区域内制作线路;检测第一基板的线路,并在第一检测区域形成表示该第一制作区域线路状态的标记;叠层压合第二基板于该第一基板表面;在第二基板的第二检测区域形成观察窗口,以方便从该观察窗口观察第一基板第一检测区域内的线路状态标记。本发明还提供适用于该制作方法的覆铜基板。

Description

电路板制作方法
技术领域
本发明涉及电路板制造技术,尤其涉及电路板制作方法。
背景技术
随着电子产业的飞速发展,作为电子产品基本构件的电路板的制作技术显得越来越重要,线路和孔的制作要求也越来越精细。电路板具有单面板、双面板和多层板之分,均由覆铜基板经裁切、钻孔、蚀刻、曝光、显影、压合、成型等一系列制程制作而成。具体可参阅C.H.Steer等人在Proceedingsof the IEEE,Vol.39,No.2(2002年8月)中发表的“Dielectric characterization ofprinted circuit board substrates”一文。
在电路板加工制作过程中,通常需要将压合有多个第一基板与对应的多个第二基板的电路板母板通过成型制程分割成多个单一的电路板单元。然而,若内层出现了不良,例如开路或短路等,即使于不良的第一基板的制作区域设置了标记,但由于压合的第二基板将第一基板的不良标记覆盖,从而难以通过简单快捷的方法辨别出成型分割后的电路板单元是否为不良电路板单元。这样,将有可能导致不良的电路板单元继续在后续制程中进行加工制作,从而影响了生产效率,且增加了电路板的制作成本。
因此,有必要提供一种能简单快捷地辨别出不良电路板单元的电路板制作方法及适用于该制作方法的覆铜基板。
发明内容
下面将以具体实施例说明一种电路板制作方法。
一种电路板制作方法,其包括以下步骤:提供第一基板与第二基板,第一基板包括多个第一制作区域,第一制作区域具有第一检测区域,第二基板包括多个与第一制作区域对应的第二制作区域,第二制作区域具有与第一检测区域对应的第二检测区域;于第一基板的第一制作区域内制作线路;检测第一基板的线路,并在第一检测区域形成表示该第一制作区域线路状态的标记;叠层压合第二基板于该第一基板表面;在第二基板的第二检测区域形成观察窗口,以方便从该观察窗口观察第一基板第一检测区域内的线路状态标记。
相对于现有技术,本技术方案的电路板制作方法具有以下优点:首先,其于第一基板的第一检测区域形成表示该第一制作区域线路状态的标记,并于第二基板的第二检测区域形成与该标记相应的观察窗口,从而压合第一基板与第二基板后,可于成型制程中透过第二基板的观察窗口辨别出具有线路状态不良的第一制作区域,从而分割去除该不良的第一制作区域,避免其在后续制程中继续加工,减少电路板的制作成本。其次,本技术方案的覆铜基板可省去上述电路板制作过程中于基板中制作观察窗口的步骤,缩短了电路板制作周期,从而可进一步节省制作成本。
附图说明
图1是本技术方案实施例提供的电路板示意图。
图2是本技术方案实施例提供的具有第一标记的第一基板的示意图。
图3是图2中进一步具有观察窗口的第一基板的示意图。
图4是本技术方案实施例提供的具有另一种第一标记的第一基板的示意图。
图5是图4中进一步具有观察窗口的第一基板的示意图。
图6是在图3的第一标记处形成第二标记的第一基板的示意图。
图7是在图5的第一标记处形成第二标记的第一基板的示意图。
图8是本技术方案实施例提供的具有观察窗口的第二基板的示意图。
图9是本技术方案实施例提供的具有观察窗口的覆铜基板的示意图。
图10是本技术方案实施例提供的具有观察窗口和标记区域的覆铜基板的示意图。
具体实施方式
下面将结合附图对本技术方案的电路板制作方法及适用于该制作方法的覆铜基板作进一步详细说明。
本技术方案实施例提供一种电路板制作方法,其包括以下步骤:
第一步,提供第一基板与第二基板,第一基板包括多个第一制作区域,第一制作区域具有第一检测区域,第二基板包括多个与第一制作区域对应的第二制作区域,第二制作区域具有与第一检测区域对应的第二检测区域。
请参阅图1,以八层电路板100为例进行说明,电路板100具有八层导电层。电路板100包括第一基板10与第二基板20。其中第一基板10包括第一内层板12、第二内层板14与第三内层板16。第一内层板12、第二内层板14与第三内层板16均为双面板,其均为两层导电层中间夹一绝缘层的夹心三明治结构。第一内层板12、第二内层板14与第三内层板16均具有相对应的多个第一制作区域102。每个第一制作区域102均具有一个第一检测区域104。
第二基板20设置于第一基板10的相对两侧。第二基板20包括第一外层板22与第二外层板24,第一外层板22与第二外层板24分别设置于第一基板10的相对两侧。即,第一内层板12、第二内层板14与第三内层板16设置于第一外层板22与第二外层板24之间,第一外层板22与第一内层板12相邻,第二外层板24与第三内层板16相邻。本实施例中,第一外层板22与第一内层板12均为单面板,其由一绝缘层与一导电层形成。第二基板20具有与多个第一制作区域102对应的多个第二制作区域202。每个第二制作区域202均具有一个与第一制作区域102的第一检测区域104一一对应的第二检测区域204。第一制作区域102与第二制作区域202压合后可形成一电路板单元30。
第二步,于第一基板的第一制作区域内制作线路。
利用蚀刻等方法于第一基板10第一制作区域102的导电层上制作预定的线路。
第三步,检测第一基板的线路,并在第一检测区域形成表示该第一制作区域线路状态的标记。
首先,在第一基板10第一制作区域102的第一检测区域104形成第一标记112和观察窗口106。
请参阅图2与图3,于第一内层板12、第二内层板14与第三内层板16的每个第一制作区域102的第一检测区域104形成第一标记112和观察窗口106。该第一内层板12、第二内层板14与第三内层板16的各个第一标记112在第一检测区域104的正投影不重叠。该第一标记112既可直接为不透明导电层,也可为于蚀刻该处导电层形成的蚀刻图案。具体地,可利用蚀刻方法于第一内层板12的第一制作区域102制作第一标记112,该第一标记112为一导电层图案。优选地,为了后续区别各种不同的不良,可制作不同的区分记号,例如,可将第一内层板12的第一制作区域102的区别记号制作成“1O”与“1S”,其中“1O”代表第一内层板12开路造成的不良,“1S”代表第一内层板12短路造成的不良。该观察窗口106与第一标记112邻接,其为用蚀刻方法将第一内层板12将观察窗口106对应两侧的导电层蚀刻掉制作而成。由于该观察窗口106位置仅剩下绝缘层,且绝缘层为一透明层,从而可透过该观察窗口106看到另一侧的物体。例如,该绝缘层材料可为聚丙烯树脂,其呈白色半透明状,透明度较好。
类似地,第二内层板14与第三内层板16的每个第一制作区域102的第一检测区域104也设置第一标记112和观察窗口106。第二内层板14的第一制作区域102的区别记号制作成“2O”与“2S”,其中“2O”代表第二内层板14开路造成的不良,“2S”代表第二内层板14短路造成的不良。第三内层板16的第一制作区域102的区别记号制作成“3O”与“3S”,其中“3O”代表第三内层板16开路造成的不良,“3S”代表第三内层板16短路造成的不良。且,第二内层板14、第三内层板16与第一内层板12的第一标记112不能相互重叠,即第一内层板12、第二内层板14与第三内层板16的第一标记112在第一检测区域104的正投影不重叠,以可在第一内层板12、第二内层板14与第三内层板16压合后能看到各内层板上的第一标记112。第二内层板14设置于第一检测区域104且位于其上第一标记112的两侧。第三内层板16设置于第一检测区域104且位于其上第一标记112的左侧。也就是说,第一基板10的观察窗口106开设于第一检测区域104内除去第一标记112所在区域的其余区域。此时,上述第一内层板12、第二内层板14与第三内层板16的第一标记112为一预设标记,其自身并不表示该第一制作区域不良,而作为后续制程中制作表示不良的标记的基础标记。
可以理解的是,当只有一个内层板时,由于该内层板中间没有其它内层,从而该内层板无需开设观察窗口,仅需在检测到线路不良的第一制作区域的第一检测区域制作第一标记即可。此时,该第一标记即可表示该第一制作区域不良。
当然,该第一标记112的导电层图案可为一些文字记号,或蚀刻形成的一个狭槽,请参阅图4与图5。
其次,当第一基板10包括多个内层板时,于该内层板不良的第一制作区域102的第一标记112处形成第二标记114。
请参阅图6,制作第一基板10时,若检测发现某第一制作区域102出现开路或短路等不良,则于该不良的第一制作区域102的第一标记112处形成第二标记114。该不良的第一制作区域102的第二标记114可通过冲孔方式冲掉第一标记112的一部分形成。具体地,若该第一内层板12的第一制作区域102为短路不良,可利用冲孔方式将该第一制作区域102的第一标记112处的区别记号“1S”冲掉,以形成一圆孔,该圆孔即为第二标记114。同样,若该第二内层板14的第一制作区域102为开路不良,可利用冲孔方式将上述第一制作区域102的第一标记112处的区别记号“1O”冲掉,以形成一圆孔,该圆孔即为第二标记114。
另外,请参阅图7,当第一内层板12的第一标记112为一个狭槽时,也可在该狭槽对应的右端打孔以表示该第一内层板12短路不良,该圆孔即为第二标记114。类似地,当第二内层板14的第一标记112为一个狭槽时,也可在该狭槽对应的中间位置打孔以表示该第二内层板14开路不良,该圆孔也即为第二标记114。
第四步,叠层压合第二基板与该第一基板表面。
将第二基板20中的第一外层板22放置于第一内层板12一侧,第二外层板24放置于第三内层板16一侧,利用压合设备压合第二基板20与第一基板10。该第二基板20可以先制作外层线路再压合,也可先压合再制作外层线路。
第五步,在第二基板的第二检测区域形成观察窗口,以方便从该观察窗口观察第一基板第一检测区域内的线路状态标记。
请参阅图8,利用蚀刻方法去除第一外层板22与第二外层板24中的第二制作区域202的第一检测区域204对应的导电层,则该第一检测区域204形成仅具有绝缘层的观察窗口206。从而,第二基板20的观察窗口206与第一基板10的第一标记112、第二标记114和观察窗口106相对应。
由于第二基板20的观察窗口206与第一基板10的第一标记112、第二标记114和观察窗口106相对应,且第一内层板12、第二内层板14与第三内层板16的第一标记112、第二标记114均不重叠。从而,透过第二制作区域202的观察窗口206和第一基板10的观察窗口106可看到每个第一制作区域102是否具有第二记号114,以辨别出具有第二标记114的不良制作区域32,如图6与图7所示。
另外,当该第二基板两侧还需叠层压合外层基板时,还需进一步包括于外层基板内制作线路,检测外层基板的线路并在第二检测区域内形成表示该第二制作区域线路状态的标记,该第二检测区域的标记与与该第二检测区域相应的第一检测区的标记在第一检测区域的正投影不重叠。
当然,上述第五步可与第四步互换,即先在第二基板的第二检测区域形成观察窗口,叠层压合该第二基板。
可以理解的是,当只有一个内层板时,由于该内层板仅在检测到线路不良的第一制作区域的第一检测区域制作第一标记,从而,透过第二制作区的观察窗口可看到每个第一制作区域是否具有第一记号,以辨别出具有第一标记的不良制作区域。
并且,该电路板辨别内层不良的方法也可使用其它任意多层电路板。
请参阅图9,本发明实施例还提供一种覆铜基板300,其包括绝缘层310以及设置于该绝缘层310的导电层320,该覆铜基板300具有观察窗口330,该观察窗口330的导电层320被去除。例如,可通过蚀刻方法去除该该观察窗口330的导电层320,也可直接在贴合导电层320前将该观察窗口330对应的导电层320冲掉。导电层320可通过压合或胶粘合等方式设置与绝缘层320。该绝缘层310为一种透明材料,其材质可为聚丙烯、聚酰亚胺、聚脂等。该导电层320可为铜、镍、铝、金等金属材料。
请参阅图10,本发明实施例还提供一种覆铜基板400,其包括绝缘层410以及设置于该绝缘层410的导电层420,该覆铜基板400具有观察窗口430和标记区域440,该观察窗口430的导电层420被去除,该标记区域440设置有识别图案。类似地,也可通过蚀刻方法去除该该观察窗口430的导电层420,也可直接在贴合导电层420前将该观察窗口430对应的导电层420冲掉。另外,可通过蚀刻方法蚀刻形成该标记区域440的识别图案,也可直接在贴合导电层420前先于导电层420形成该标记区域440的识别图案。绝缘层410的材质可为聚丙烯、聚酰亚胺、聚脂等。导电层420可为铜、镍、铝、金等金属材料。
可以理解的是,若使用上述具有观察窗口的覆铜基板作为第二基板,使用具有观察窗口和标记区域的覆铜基板作为第一基板,则可在上述电路板制作中,辨别内层不良时省去制作观察窗口与标记区域的麻烦,从而进一步减少电路板制作成本。
相对于现有技术,本技术方案的电路板制作方法及适用于该制作方法的覆铜基板具有以下优点:首先,其于第一基板的第一检测区域形成表示该第一制作区域线路状态的标记,并于第二基板的第二检测区域形成与该标记相应的观察窗口,从而压合第一基板与第二基板后,可于成型制程中透过第二基板的观察窗口辨别出具有线路状态不良的第一制作区域,从而分割去除该不良的第一制作区域,避免其在后续制程中继续加工,减少电路板的制作成本。其次,本技术方案的覆铜基板可省去上述电路板制作过程中于基板中制作观察窗口的步骤,缩短了电路板制作周期,从而可进一步节省制作成本。
可以理解的是,对于本领域的普通技术人员来说,可以根据本技术方案的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本技术方案权利要求的保护范围。

Claims (5)

1.一种电路板制作方法,其包括以下步骤:
提供第一基板与第二基板,第一基板包括多个第一制作区域,第一制作区域具有第一检测区域,第二基板包括多个与第一制作区域对应的第二制作区域,第二制作区域具有与第一检测区域对应的第二检测区域;
于第一基板的第一制作区域内制作线路;
检测第一基板的线路,并在第一检测区域形成表示该第一制作区域线路状态的标记,所述标记包括第一标记以及在检测出线路状态不良的第一制作区域的第一标记处形成的第二标记,所述不良第一制作区域的第二标记通过冲孔方式冲掉第一标记的一部分形成;
叠层压合第二基板于该第一基板表面;
在第二基板的第二检测区域形成观察窗口,以方便从该观察窗口观察第一基板第一检测区域内的线路状态标记。
2.如权利要求1所述的电路板制作方法,其特征在于,所述第一基板的第一制作区域与第二基板的第二制作区域均具有绝缘层以及导电层,而观察窗口仅具有绝缘层,该绝缘层由透明材料制作形成。
3.如权利要求1所述的电路板制作方法,其特征在于进一步包括于第二基板内制作线路,检测第二基板的线路并在第二检测区域内形成表示该第二制作区域线路状态的标记,该第二检测区域的标记与该第二检测区域相应的第一检测区的标记在第一检测区域的正投影不重叠。
4.如权利要求1所述的电路板制作方法,其特征在于,所述第一基板的第一制作区域为两层导电层中间夹一绝缘层,利用蚀刻导电层的方法形成第一制作区域的标记。
5.如权利要求1所述的电路板制作方法,其特征在于,所述第二制作区域的窗口区域通过将该区域对应的导电层蚀刻而形成。
CN 200810305763 2008-11-26 2008-11-26 电路板制作方法 Expired - Fee Related CN101742824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810305763 CN101742824B (zh) 2008-11-26 2008-11-26 电路板制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810305763 CN101742824B (zh) 2008-11-26 2008-11-26 电路板制作方法

Publications (2)

Publication Number Publication Date
CN101742824A CN101742824A (zh) 2010-06-16
CN101742824B true CN101742824B (zh) 2013-07-17

Family

ID=42465476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810305763 Expired - Fee Related CN101742824B (zh) 2008-11-26 2008-11-26 电路板制作方法

Country Status (1)

Country Link
CN (1) CN101742824B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779196B (zh) * 2011-05-13 2016-03-09 比亚迪股份有限公司 一种处理重叠铜箔的方法及系统
CN113438802B (zh) * 2021-07-27 2022-05-20 友达光电(苏州)有限公司 软性电路板与应用其的显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964604A (zh) * 1997-12-11 2007-05-16 伊比登株式会社 多层印刷电路板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205281A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 多層プリント配線板の内層回路パターンずれ検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1964604A (zh) * 1997-12-11 2007-05-16 伊比登株式会社 多层印刷电路板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平9-205281A 1997.08.05

Also Published As

Publication number Publication date
CN101742824A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN101472404B (zh) 多层电路板及其制作方法
CN104582325A (zh) 刚挠结合板及其制作方法、电路板模组
CN105517350B (zh) 一种印制电路板的制作方法
CN110839316B (zh) 三层分层软板及其制作方法
CN102340933B (zh) 电路板的制作方法
CN103379749B (zh) 多层电路板及其制作方法
CN104735923B (zh) 一种刚挠结合板的制作方法
JP5266279B2 (ja) 特定マーク付き多層配線板の製造方法
CN102595790A (zh) 电路板制作方法
CN101742824B (zh) 电路板制作方法
CN103313529A (zh) 软硬结合电路板的制作方法
WO2017183489A1 (ja) 導電性基板、導電性基板の製造方法
CN102340938B (zh) 电路板制作方法
CN110572957B (zh) 一种多层刚挠结合板制作方法和装置
KR101180355B1 (ko) 양면형 다층 구조의 연성인쇄회로기판 제조방법 및 이를 이용하여 제조된 양면형 다층 구조의 연성인쇄회로기판
US20140110152A1 (en) Printed circuit board and method for manufacturing same
CN102378501B (zh) 电路板制作方法
CN105357868A (zh) 双面线路板及加工方法
CN112601387B (zh) 一种大尺寸印制多层板的制作方法
TWI388262B (zh) 軟硬結合板的製作方法
CN208691632U (zh) 一种双面电路板
TWI442844B (zh) 軟硬複合線路板及其製作方法
KR20070076590A (ko) 리지드 플렉시블 인쇄회로기판의 제조방법
TWI391065B (zh) 電路板製作方法及適用於該製作方法之覆銅基板
CN205142665U (zh) 双面线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant after: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant after: Zhending Technology Co., Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant before: Honsentech Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20151126