CN101663758A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101663758A CN101663758A CN200880012745A CN200880012745A CN101663758A CN 101663758 A CN101663758 A CN 101663758A CN 200880012745 A CN200880012745 A CN 200880012745A CN 200880012745 A CN200880012745 A CN 200880012745A CN 101663758 A CN101663758 A CN 101663758A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- semiconductor layer
- film
- semiconductor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 1087
- 238000004519 manufacturing process Methods 0.000 title claims description 93
- 239000010408 film Substances 0.000 claims abstract description 695
- 239000010409 thin film Substances 0.000 claims abstract description 493
- 239000013078 crystal Substances 0.000 claims abstract description 68
- 238000002425 crystallisation Methods 0.000 claims description 274
- 230000008025 crystallization Effects 0.000 claims description 268
- 229910052710 silicon Inorganic materials 0.000 claims description 183
- 239000010703 silicon Substances 0.000 claims description 182
- 239000000758 substrate Substances 0.000 claims description 145
- 238000000034 method Methods 0.000 claims description 114
- 239000003054 catalyst Substances 0.000 claims description 111
- 230000003287 optical effect Effects 0.000 claims description 98
- 239000012535 impurity Substances 0.000 claims description 69
- 230000005855 radiation Effects 0.000 claims description 60
- 230000015572 biosynthetic process Effects 0.000 claims description 57
- 239000002245 particle Substances 0.000 claims description 47
- 230000001678 irradiating effect Effects 0.000 claims description 44
- 230000007547 defect Effects 0.000 claims description 37
- 230000000694 effects Effects 0.000 claims description 30
- 230000003746 surface roughness Effects 0.000 claims description 30
- 238000000059 patterning Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 23
- 238000001069 Raman spectroscopy Methods 0.000 claims description 16
- 238000005286 illumination Methods 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000001228 spectrum Methods 0.000 claims description 9
- 230000007613 environmental effect Effects 0.000 claims description 4
- 238000005221 zone crystallization Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 5
- 239000010410 layer Substances 0.000 description 622
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 181
- 229910021417 amorphous silicon Inorganic materials 0.000 description 67
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 62
- 229910052698 phosphorus Inorganic materials 0.000 description 62
- 239000011574 phosphorus Substances 0.000 description 62
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 49
- 229910052814 silicon oxide Inorganic materials 0.000 description 47
- 230000006870 function Effects 0.000 description 41
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 37
- 229910052796 boron Inorganic materials 0.000 description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 32
- 238000005530 etching Methods 0.000 description 32
- 229910052581 Si3N4 Inorganic materials 0.000 description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 239000004973 liquid crystal related substance Substances 0.000 description 29
- 230000005669 field effect Effects 0.000 description 28
- 230000035945 sensitivity Effects 0.000 description 27
- 229910052759 nickel Inorganic materials 0.000 description 25
- 238000010438 heat treatment Methods 0.000 description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 19
- 239000002585 base Substances 0.000 description 17
- 239000011521 glass Substances 0.000 description 17
- 238000009826 distribution Methods 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 238000002844 melting Methods 0.000 description 11
- 230000008018 melting Effects 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 238000005457 optimization Methods 0.000 description 10
- 238000007711 solidification Methods 0.000 description 10
- 230000008023 solidification Effects 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 230000009471 action Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000001816 cooling Methods 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 238000002156 mixing Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000007790 solid phase Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229940078494 nickel acetate Drugs 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 241000931526 Acer campestre Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000370 laser capture micro-dissection Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
半导体装置100具备薄膜晶体管123和薄膜二极管124，该薄膜晶体管123具有包含沟道区域114、源极区域和漏极区域112的半导体层S1、控制沟道区域114的导电性的栅极电极109以及设置在半导体层和栅极电极109之间的栅极绝缘膜108，该薄膜二极管124具有至少包含n型区域113和p型区域117的半导体层S2。薄膜晶体管123的半导体层S1和薄膜二极管124的半导体层S2是通过使同一晶质半导体膜晶化形成的晶质半导体层，薄膜晶体管123的半导体层S1的结晶状态与薄膜二极管124的半导体层S2的结晶状态不同。
Description
技术领域
本发明涉及一种具备薄膜晶体管(Thin Film Transistor：TFT)和薄膜二极管(Thin Film Diode：TFD)的半导体装置及其制造方法。
背景技术
近年来，正在开发具备形成在同一基板上的薄膜晶体管(TFT)和薄膜二极管(TFD)的半导体装置、具有这种半导体装置的电子设备。使用形成在基板上的同一晶质半导体膜来形成TFT和TFD的半导体层，由此能够制造出该半导体装置。
形成在同一基板上的TFT和TFD的器件特性受到成为其活性区域的半导体层的结晶性的影响最大。作为在玻璃基板上得到良好的晶质半导体层的方法，通常使用向非晶质半导体膜照射激光使其晶化的方法。另外，还有向非晶质半导体膜中添加具有促进晶化作用的催化剂元素后实施加热处理来进行晶化的方法。并且，在通过该方法使非晶质半导体膜晶化后，为了进一步提高结晶性，也可以对所得到的晶质半导体膜照射激光。由此，与只是通过低温/短时间的加热处理、激光照射来进行晶化的以往的晶质半导体膜相比，能够得到晶体取向性一致的良好的半导体膜。
专利文献1公开了一种影象传感器，其在同一基板上具备利用TFD的光传感器部和利用TFT的驱动电路。在专利文献1中，使形成在基板上的非晶质半导体膜晶化，从而形成TFT和TFD的半导体层。
这样，当TFT和TFD一体形成在同一基板上时，不仅能使半导体装置小型化，而且还能实现能够减少部件数量等较大的成本效益。并且，还能够实现附加了用以往的部件组合无法得到的新功能的商品。
另一方面，专利文献2公开了如下技术：使用同一半导体膜(硅膜)，在同一基板上形成使用晶质硅的TFT(结晶性硅TFT)和使用非晶硅的TFD(非晶硅TFD)。具体地说，仅对形成在基板上的非晶硅膜中要形成TFT的活性区域的区域添加促进非晶硅晶化的催化剂元素。之后，通过进行加热处理仅使要形成TFT的活性区域的区域晶化，从而形成成为TFD的区域是非晶状态的硅膜。使用该硅膜能够在同一基板上简便地制作出结晶性硅TFT和非晶硅TFD。
专利文献1：日本特开平6-275808号公报
专利文献2：日本特开平6-275807号公报
发明内容
发明要解决的问题
当如专利文献1那样通过使同一非晶质半导体膜晶化来形成TFT和TFD的半导体层时，存在难以同时满足TFT和TFD各自所要求的器件特性的问题。在TFT和TFD中，各自的用途所要求的器件特性不同，因此当要满足各自所要求的器件特性时，需要单独地控制TFT和TFD的结晶性。在专利文献1中，向非晶质半导体膜添加催化剂元素后进行加热处理来使其晶化，但是当使用按该方法得到的晶质半导体膜时，不能单独地控制TFT和TFD的半导体层的结晶性，因此难以使各个元件的特性最佳化。
另外，当如专利文献2那样使同一非晶质半导体膜(非晶硅膜)的一部分晶化，由晶化的部分形成TFT(晶质硅TFT)，由保持非晶质的剩余部分形成TFD(非晶硅TFD)时，能够通过控制晶化条件来提高晶质硅TFT的特性，但是无法充分提高非晶硅TFD的特性。究其原因，当通过专利文献2的方法制作非晶硅TFD时，在使非晶硅膜的一部分晶化成晶质硅的工序中，非晶硅中原本包含的氢被除去，从而无法制作电气性能良好的非晶硅TFD。即，在刚成膜后的非晶硅膜中，硅原子与氢结合，补偿其结合键，但是在用于晶化的退火工序中，其结合被切断，氢被除去，成为充满硅的悬空键(不饱和键(dangling bond))的恶劣的非晶硅。在之后的氢化工序中，不饱和键的一部分与氢再结合，但是无法得到晶化工序之前的非晶硅膜的良好结合状态。其结果是，非晶硅TFD的器件特性比使用晶质半导体层的晶质硅TFD低。另外，即使在能够形成状态良好的非晶硅TFD的情况下，其光灵敏度也比晶质硅TFD高，但是在用于某种光传感器中时，顺方向的电流值不够。在实时影象感测等中，在对图像进行一次扫描的期间，在光学感测后，为给下一个扫描作准备而需要使TFD电位暂时复位，但是在迁移率较低的非晶硅TFD中有时会产生该复位扫描跟不上的情况。即，作为总体器件特性，使用晶质半导体层的晶质硅TFD比非晶硅TFD更优秀。
本发明是鉴于上述问题而完成的，其目的在于单独地控制使同一非晶质半导体膜晶化而形成的TFT和TFD的半导体层的结晶状态而使其最佳化。
用于解决问题的手段
本发明的半导体装置，具备薄膜晶体管和薄膜二极管，所述薄膜晶体管具有包含沟道区域、源极区域以及漏极区域的半导体层、控制前述沟道区域导电性的栅极电极以及设置在前述半导体层和前述栅极电极之间的栅极绝缘膜，所述薄膜二极管具有至少包含n型区域和p型区域的半导体层，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过使同一非晶质半导体膜晶化而形成的晶质半导体层，前述薄膜晶体管的半导体层的结晶状态与前述薄膜二极管的半导体层的结晶状态不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均表面粗糙度Ra与前述薄膜二极管的半导体层的平均表面粗糙度Ra不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均晶体缺陷密度与前述薄膜二极管的半导体层的平均晶体缺陷密度不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均晶体粒径与前述薄膜二极管的半导体层的平均晶体粒径不同。
在一个优选实施方式中，构成前述薄膜晶体管的半导体层的晶体的主要面取向与构成前述薄膜二极管的半导体层的晶体的主要面取向不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层中至少一部分包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层中的前述催化剂元素的浓度与前述薄膜二极管的半导体层中的前述催化剂元素的浓度不同。
优选前述薄膜晶体管的半导体层的结晶性比前述薄膜二极管的半导体层的结晶性高。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均晶体粒径比前述薄膜二极管的半导体层的平均晶体粒径大。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均晶体缺陷密度比前述薄膜二极管的半导体层的平均晶体缺陷密度小。
在一个优选实施方式中，前述薄膜晶体管的半导体层的平均表面粗糙度Ra比前述薄膜二极管的半导体层的平均表面粗糙度Ra大。
在一个优选实施方式中，前述薄膜晶体管的半导体层主要是由晶体的<111>晶带面所取向的区域构成，前述薄膜二极管的半导体层主要是由除此之外的面取向构成。
在一个优选实施方式中，前述薄膜晶体管的半导体层包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层中的催化剂元素的浓度比前述薄膜二极管的半导体层中的前述催化剂元素的浓度高。
前述薄膜二极管的半导体层实质上也可以不包含前述催化剂元素。
在一个优选实施方式中，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层由Si形成，与前述薄膜二极管的半导体层相比，在前述薄膜晶体管的半导体层中，显微拉曼散射光谱中的晶体Si的TO声子峰强度相对较大。
在一个优选实施方式中，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜晶体管的半导体层上方设置有对前述激光的反射防止膜。
设置在前述薄膜晶体管的半导体层上方的前述反射防止膜也可以发挥前述薄膜晶体管的栅极绝缘膜的功能。
在一个优选实施方式中，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜二极管的半导体层下方设置有散热层。
前述薄膜二极管和前述薄膜晶体管形成在具有透光性的基板上，前述散热层也可以配置在前述薄膜二极管的前述半导体层的至少一部分与前述基板之间，并且由具有遮光性的材料形成。
本发明的其它半导体装置具备薄膜晶体管和薄膜二极管，所述薄膜晶体管具有包含沟道区域、源极区域以及漏极区域的半导体层、控制前述沟道区域导电性的栅极电极以及设置在前述半导体层和前述栅极电极之间的栅极绝缘膜，所述薄膜二极管具有至少包含n型区域和p型区域和位于它们之间的本征区域的半导体层，前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过使同一非晶质半导体膜晶化而形成的晶质半导体层，前述薄膜晶体管的半导体层的沟道区域的结晶状态与前述薄膜二极管的半导体层的本征区域的结晶状态不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均表面粗糙度Ra与前述薄膜二极管的半导体层的本征区域的平均表面粗糙度Ra不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均晶体缺陷密度与前述薄膜二极管的半导体层的本征区域的平均晶体缺陷密度不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均晶体粒径与前述薄膜二极管的半导体层的本征区域的平均晶体粒径不同。
在一个优选实施方式中，构成前述薄膜晶体管的半导体层的沟道区域的晶体的主要面取向与构成前述薄膜二极管的半导体层的本征区域的晶体的主要面取向不同。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域中至少一部分包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层的沟道区域中的前述催化剂元素的浓度与前述薄膜二极管的半导体层的本征区域中的前述催化剂元素的浓度不同。
优选前述薄膜晶体管的半导体层的沟道区域的结晶性比前述薄膜二极管的半导体层的本征区域的结晶性高。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均晶体粒径比前述薄膜二极管的半导体层的本征区域的平均晶体粒径大。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均晶体缺陷密度比前述薄膜二极管的半导体层的本征区域的平均晶体缺陷密度小。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域的平均表面粗糙度Ra比前述薄膜二极管的半导体层的本征区域的平均表面粗糙度Ra大。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域主要是由晶体的<111>晶带面所取向的区域构成，前述薄膜二极管的半导体层的本征区域主要是由除此之外的面取向构成。
在一个优选实施方式中，前述薄膜晶体管的半导体层包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层的沟道区域中的前述催化剂元素的浓度比前述薄膜二极管的半导体层的本征区域中的前述催化剂元素的浓度高。
前述薄膜二极管的半导体层的本征区域实质上也可以不包含前述催化剂元素。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域包含Si，与前述薄膜二极管的半导体层的本征区域相比，在前述薄膜晶体管的半导体层的沟道区域中，显微拉曼散射光谱中的晶体Si的TO声子峰强度相对较大。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜晶体管的半导体层的沟道区域上方设置有对前述激光的反射防止膜。
设置在前述薄膜晶体管的半导体层的沟道区域上方的前述反射防止膜也可以发挥前述薄膜晶体管的栅极绝缘膜的功能。
在一个优选实施方式中，前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜二极管的半导体层的本征区域下方设置有散热层。
前述薄膜二极管和前述薄膜晶体管形成在具有透光性的基板上，前述散热层也可以配置在前述薄膜二极管的前述半导体层的本征区域与前述基板之间，并且由具有遮光性的材料形成。
前述薄膜晶体管也可以是包含n沟道型薄膜晶体管和p沟道型薄膜晶体管的多个薄膜晶体管。
本发明的半导体装置的制造方法包含如下工序：(a)在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；(b)在前述基板和前述散热层上形成非晶质半导体膜的工序；(c)向前述非晶质半导体膜照射激光而使其晶化来得到晶质半导体膜的工序，该晶质半导体膜包含使前述非晶质半导体膜中没有位于前述散热层上的部分晶化而成的第一区域和使前述非晶质半导体膜中位于前述散热层上的部分晶化而成的第二区域；以及(d)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
本发明的半导体装置的其它制造方法包含如下工序：(a)在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；(b)在前述基板和前述散热层上形成非晶质半导体膜的工序；(c1)向前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；(c2)向前述至少一部分被晶化的半导体膜照射激光来进一步促进晶化或者使其再晶化，从而得到晶质半导体膜的工序，该晶质半导体膜包含使前述至少一部分被晶化的半导体膜中没有位于前述散热层上的部分晶化或者再晶化而成的第一区域和前述非晶质半导体膜中位于前述散热层上的部分晶化或者再晶化而成的第二区域；以及(d)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
前述工序(d)也可以是如下工序：用前述晶质半导体膜的前述第一区域至少在前述第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，用前述晶质半导体膜的第二区域至少在前述第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。
优选前述工序(c)或者前述工序(c2)包含用使前述第一区域成为比前述第二区域高的结晶状态的范围的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光的工序。
前述工序(c)或者前述工序(c2)也可以包含用使前述第一区域成为最高结晶状态时的照射能量密度以下的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光的工序。
前述基板也可以是具有透光性的基板，前述散热层也可以是用具有遮光性的材料而形成的。
上述方法也可以包含如下工序：(e)准备在表面形成有非晶质半导体膜的基板的工序；(f)在前述非晶质半导体膜的一部分上形成对激光的反射防止膜的工序；(g)向前述非晶质半导体膜照射激光而使其晶化来得到晶质半导体膜的工序，该晶质半导体膜包含使前述非晶质半导体膜中被前述反射防止膜覆盖的部分晶化而成的第一区域和使前述非晶质半导体膜中没有被前述反射防止膜覆盖的部分晶化而成的第二区域；以及(h)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
上述方法也可以包含如下工序：(e)准备在表面形成有非晶质半导体膜的基板的工序；(f1)向前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；(f2)在前述至少一部分被晶化的半导体膜的一部分上形成对激光的反射防止膜的工序；(g1)向前述至少一部分被晶化的半导体膜照射激光来进一步促进晶化或者使其再晶化，从而得到晶质半导体膜的工序，该晶质半导体膜包含使前述至少一部分被晶化的半导体膜中被前述反射防止膜覆盖的部分晶化或者再晶化而成的第一区域和使前述非晶质半导体膜中没有被前述反射防止膜覆盖的部分晶化或者再晶化而成的第二区域；以及(h)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
前述工序(h)也可以是如下工序：用前述晶质半导体膜的前述第一区域至少在前述第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，用前述晶质半导体膜的第二区域至少在前述第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。
优选前述工序(g)或者前述工序(g1)包含用使前述第一区域成为比前述第二区域高的结晶状态的范围的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光的工序。
前述工序(g)或者前述工序(g1)也可以包含用使前述第一区域成为最高结晶状态时的照射能量密度以下的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光的工序。
上述方法也可以包含如下工序：(i)准备在表面形成有非晶质半导体膜的基板的工序；(j)进行前述非晶质半导体膜的图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；(k)在前述第一岛状半导体层上形成对激光的反射防止膜的工序；以及(l)向前述第一岛状半导体层和前述第二岛状半导体层照射激光而使其晶化的工序。
上述方法也可以包含如下工序：(i)准备在表面形成有非晶质半导体膜的基板的工序；(j1)向前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；(j2)进行前述至少一部分被晶化的半导体膜的图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；(k)在前述第一岛状半导体层上形成对前述激光的反射防止膜的工序；以及(l1)向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光来进一步促进晶化或者使其再晶化的工序。
前述工序(k)也可以是在前述第一岛状半导体层中至少在后来成为薄膜晶体管的沟道区域的区域上形成对激光的反射防止膜的工序。
优选前述工序(l)或者前述工序(l1)包含用使被前述反射防止膜覆盖的前述第一岛状半导体层成为比前述第二岛状半导体层高的结晶状态的范围的照射能量密度向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光的工序。
前述工序(l)或者前述工序(l1)也可以包含用使被前述反射防止膜覆盖的前述第一岛状半导体层成为最高结晶状态时的照射能量密度以下的照射能量密度向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光的工序。
前述反射防止膜也可以被用作前述薄膜晶体管的栅极绝缘膜。
上述方法也可以包含如下工序：(m)准备在表面形成有非晶质半导体膜的基板的工序；(n)向前述非晶质半导体膜的一部分选择性地添加促进晶化的催化剂元素的工序；(o)通过对选择性地添加了前述催化剂元素的非晶质半导体膜进行加热处理，使前述非晶质半导体膜中添加了前述催化剂元素的部分晶化并形成晶化区域，使未添加前述催化剂元素的部分原样保持为非晶质区域的工序；(p)向前述晶化区域和前述非晶质区域照射激光，得到包含使前述晶化区域进一步晶化或者再晶化而形成的第一区域和使前述非晶质区域晶化而形成的第二区域的晶质半导体膜；以及(q)用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
前述工序(e)、前述工序(i)或者前述工序(m)也可以包含：在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；以及在前述基板和前述散热层上形成非晶质半导体膜的工序，前述基板也可以是具有透光性的基板，前述散热层也可以是用具有遮光性的材料而形成的。
前述工序(c1)、前述工序(f1)、前述工序(j1)或者工序(n)也可以包含：在前述非晶质半导体膜上形成具有开口部的掩模的工序；以及通过前述开口部向前述非晶质半导体膜的被选择的区域添加前述催化剂元素的工序。
上述方法也可以包含如下工序：(r)至少在前述第一岛状半导体层上形成栅极绝缘膜的工序；(s)在前述第一岛状半导体层上的前述栅极绝缘膜上形成栅极电极的工序；(t)向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂杂质元素的工序；(u)向前述第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序；以及(v)向前述第二岛状半导体层的后来成为p型区域的区域掺杂p型杂质元素的工序。
在一个优选实施方式中，优选前述工序(t)包含向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂n型杂质元素的工序，前述工序(t)和前述工序(u)是同时进行的。
在一个优选实施方式中，前述工序(t)包含向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂p型杂质元素的工序，前述工序(t)和前述工序(v)是同时进行的。
在一个优选实施方式中，前述第一岛状半导体层是包含后来成为n沟道型薄膜晶体管的活性区域的岛状半导体层和后来成为p沟道型薄膜晶体管的活性区域的岛状半导体层的多个岛状半导体层，前述工序(t)包含向前述第一岛状半导体层中后来成为n沟道型薄膜晶体管的岛状半导体层进行n型杂质元素掺杂的工序(t1)和向后来成为p沟道型薄膜晶体管的岛状半导体层进行p型杂质元素掺杂的工序(t2)，前述工序(t1)是与前述工序(u)同时进行的，前述工序(t2)是与前述工序(v)同时进行的。
优选进行前述工序(u)和(v)使得在前述第二岛状半导体层中成为n型区域的区域和成为p型区域的区域之间形成不掺杂杂质元素的区域，前述不掺杂杂质元素的区域发挥薄膜二极管中的本征区域的功能。
本发明的半导体装置是通过上述任意一项所述的制造方法制造的半导体装置。
本发明的电子设备是通过上述任意一项所述的制造方法形成的电子设备，其具有上述任意一项所述的半导体装置，具备显示部。
本发明的其它电子设备具有上述任意一项所述的半导体装置，具备光传感器部。
也可以具有上述任意一项所述的半导体装置，具备显示部和光传感器部。
前述显示部也可以包含前述薄膜晶体管，前述光传感器部也可以包含前述薄膜二极管。
前述光传感器部也可以是用于调整前述显示部的亮度的环境传感器。或者，前述光传感器部也可以是前述显示部的触摸面板传感器。
本发明的显示装置具备具有多个显示部的显示区域和位于前述显示区域的外围的边框区域，该显示装置还具备包含薄膜二极管的光传感器部，各显示部具有电极和连接到前述电极的薄膜晶体管，前述薄膜晶体管和前述薄膜二极管形成在同一个具有透光性的基板上，前述薄膜晶体管包含：半导体层，其包含沟道区域、源极区域以及漏极区域；栅极电极，其控制前述沟道区域的导电性；以及栅极绝缘膜，其设置在前述半导体层和前述栅极电极之间，前述薄膜二极管具有包含n型区域、p型区域以及设置在n型区域和p型区域之间的本征区域的半导体层，前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过向同一非晶质半导体膜照射激光来使其晶化或者再晶化了的晶质半导体膜，前述薄膜晶体管的半导体层中沟道区域的结晶状态与前述薄膜二极管的半导体层中的本征区域的结晶状态不同，前述薄膜晶体管的半导体层中的沟道区域的平均表面粗糙度Ra比前述薄膜二极管的半导体层中的本征区域的平均表面粗糙度Ra大，前述薄膜二极管还具备配置在前述薄膜二极管的半导体层和前述基板之间的散热层，前述散热层由具有遮光性的材料形成，并且从前述基板的反面看时与前述薄膜二极管的半导体层中的至少本征区域重叠。
也可以还具备背光装置。
在一个优选实施方式中，具有多个前述光传感器部，前述多个光传感器部分别与各显示部或者由2个以上显示部构成的组对应地配置在前述显示区域中。
在一个优选实施方式中，前述背光装置具有调整从前述背光装置射出的光的亮度的背光装置控制电路，前述光传感器部配置在前述边框区域中，生成基于外光的照度的照度信号并输出到前述背光装置控制电路。
发明的效果
根据本发明，在具备形成在同一基板上的TFT和TFD的半导体装置中，单独地控制TFT和TFD的半导体层的结晶状态，根据各自所要求的器件特性使其最佳化，因此能够提供具有良好特性的TFT和TFD的半导体装置。
本发明能够优选应用于带传感器功能的液晶显示装置。当将本发明应用于例如具备用于驱动电路的TFT和用于使像素电极开关的TFT和利用作为光传感器的TFD的液晶显示装置中时，能够使用同一非晶质半导体膜来形成具有高的场效应迁移率和ON/OFF比(开关比)的TFT和对外光的灵敏度、对光的SN比(明暗下的电流值比)高的TFD，因此是有利的。特别是通过分别使对TFT的场效应迁移率影响较大的沟道区域和对TFD的光灵敏度影响较大的本征区域中的结晶状态最佳化，能够得到最适于各个半导体元件的元件特性。
并且，根据本发明，不增加制造工序、制造成本就能够制造具备形成在同一基板上的TFT和TFD的高性能半导体装置，能够实现产品的小型化、高性能化、低成本化。
附图说明
图1是表示本发明的第一实施方式的半导体装置的示意性截面图。
图2的(A)至(I)是表示本发明的第一实施方式的半导体装置的制造工序的示意性截面图。
图3的(A)至(E)是表示本发明的第二实施方式的半导体装置的制造工序的示意性截面图。
图4的(F)至(H)是表示本发明的第二实施方式的半导体装置的制造工序的示意性截面图。
图5的(I)至(J)是表示本发明的第二实施方式的半导体装置的制造工序的示意性截面图。
图6的(A)至(E)是表示本发明的第三实施方式的半导体装置的制造工序的示意性截面图。
图7的(A)至(I)是表示本发明的第四实施方式的半导体装置的制造工序的示意性截面图。
图8的(A)至(I)是表示本发明的第五实施方式的半导体装置的制造工序的示意性截面图。
图9的(A)至(I)是表示本发明的第六实施方式的半导体装置的制造工序的示意性截面图。
图10的(A)至(F)是表示本发明的第七实施方式的半导体装置的制造工序的示意性截面图。
图11是表示激光照射的晶化工序中结晶状态与能量密度的相关性的图。
图12是光传感器TFD的电路图。
图13是光传感器方式的触摸面板的结构图。
图14是例示出本发明的第八实施方式的触摸面板方式的液晶显示装置中的背面基板的示意性平面图。
图15是例示出本发明的第八实施方式的带环境光(ambientlight)传感器的液晶显示装置的立体图。
附图标记说明
100：半导体装置；S1、S2：半导体层；101：基板；102：散热层；103、104：基底膜；105：非晶质硅膜；105a、105b：结晶性硅区域；107t、107d：岛状半导体层；108：栅极绝缘膜；109：栅极电极；110、115：掩模；111：磷；112：源极/漏极区域；113：n+型区域；114：沟道区域；116：硼；117：p+型区域；118：本征区域；119：氮化硅膜；120：氧化硅膜；121：薄膜晶体管的电极、配线；122：薄膜二极管的电极、配线；123：薄膜晶体管；124：薄膜二极管。
具体实施方式
下面说明本发明的实施方式的半导体装置及其制造方法。
本实施方式的半导体装置具备薄膜晶体管和薄膜二极管。薄膜晶体管具有：半导体层，其包含沟道区域、源极区域以及漏极区域；栅极绝缘膜，其被设置在半导体层上；以及栅极电极，其控制沟道区域的导电性。另外，薄膜二极管具有至少包含n型区域和p型区域的半导体层。薄膜晶体管的半导体层和薄膜二极管的半导体层是使同一非晶质半导体膜晶化而得到的晶质半导体层，薄膜晶体管半导体层的结晶状态和薄膜二极管半导体层的结晶状态不同。优选薄膜晶体管的半导体层具有比薄膜二极管的半导体层高的结晶性。
本发明的其它实施方式的半导体装置具备薄膜晶体管和薄膜二极管。薄膜晶体管具有：半导体层，其包含沟道区域、源极区域以及漏极区域；栅极绝缘膜，其被设置在半导体层上；以及栅极电极，其控制沟道区域的导电性。另外，薄膜二极管具有半导体层，该半导体层包含n型区域和p型区域以及位于这些区域之间的本征(i型)区域。薄膜晶体管的半导体层的沟道区域和薄膜二极管的半导体层的本征区域是使同一非晶质半导体膜晶化而得到的晶质半导体层，薄膜晶体管半导体层的沟道区域的结晶状态和薄膜二极管半导体层的本征区域的结晶状态不同。优选薄膜晶体管的半导体层的沟道区域具有比薄膜二极管的半导体层的本征区域高的结晶性。
在上述实施方式的半导体装置中，TFT和TFD能分别具有适合于其元件的结晶状态，因此能够实现良好的元件特性。另外，使用了用同一非晶质半导体膜形成的晶质半导体层，因此能够得到在同一基板上具备如上所述的TFT和TFD的半导体装置。因此，作为用于驱动电路的TFT和用于对像素电极进行开关的TFT能够形成具有高的场效应迁移率和开关比的TFT，并且，作为用作光传感器的TFD能够形成对外光的灵敏度、对光的SN比(明暗下的电流值之比)高的TFD。也可以控制TFT和TFD的半导体层整体的结晶状态，但是分别使这些半导体层中特别是对TFT的场效应迁移率影响较大的沟道区域和对TFD的光灵敏度影响较大的本征区域的结晶状态最佳化，由此能够得到适于各自的半导体元件的元件特性。
在此，“结晶状态不同”是指平均晶体粒径、平均晶体缺陷密度、表面凹凸程度(例如平均表面粗糙度Ra)等表示结晶状态的性质中任何一个不同即可。此外，本说明书中的“平均表面粗糙度Ra”是由在JISB0601-1994中规定的算术平均粗糙度Ra来定义的。
例如，可以使薄膜晶体管的半导体层与薄膜二极管的半导体层之间或者薄膜晶体管半导体层的沟道区域与薄膜二极管半导体层的本征区域之间的平均晶体粒径不同。即，能够通过平均晶体粒径的不同来分别制作TFT和TFD的半导体层或者TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。优选薄膜晶体管的半导体层的平均晶体粒径大于薄膜二极管半导体层的平均晶体粒径，或者薄膜晶体管半导体层的沟道区域的平均晶体粒径大于薄膜二极管半导体层的本征区域的平均晶体粒径。由此，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能够使用同一非晶质半导体膜同时实现TFT和TFD各自所要求的最佳元件特性。
另外，也可以使薄膜晶体管的半导体层与薄膜二极管的半导体层之间或者薄膜晶体管半导体层的沟道区域与薄膜二极管半导体层的本征区域之间的平均晶体缺陷密度不同。即，能够通过平均晶体缺陷密度的不同来分别制作TFT和TFD的半导体层或者TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。优选薄膜晶体管半导体层的平均晶体缺陷密度小于薄膜二极管半导体层的平均晶体缺陷密度，或者薄膜晶体管半导体层的沟道区域的平均晶体缺陷密度小于薄膜二极管半导体层的本征区域的平均晶体缺陷密度。由此，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能使用同一非晶质半导体膜同时实现TFT和TFD各自所要求的最佳元件特性。
另外，也可以使薄膜晶体管的半导体层与薄膜二极管的半导体层之间或者薄膜晶体管半导体层的沟道区域与薄膜二极管半导体层的本征区域之间的表面凹凸不同。
通过激光照射而晶化或者再晶化了的半导体膜通过熔融固化过程进行晶体生长，因此，由于从液体变化为固体时的体积膨胀，晶体晶粒边界部隆起形成凸部。该凸部如山脉一样沿着晶体晶粒边界相连。在本说明书中，将这种凸部称作为“脊(ridge)”。脊的大小是通过激光照射进行了熔融固化的结晶水平的参数。具体地说，在半导体层中规定区域中形成的脊越大，即微观地说表面凹凸的大小越大，该区域的结晶性越高。
因此，能够根据表面凹凸的不同而分别制作TFT和TFD的半导体层或者TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。优选薄膜晶体管半导体层的表面凹凸(例如平均表面粗糙度Ra)大于薄膜二极管半导体层的表面凹凸，或者薄膜晶体管半导体层的沟道区域的表面凹凸大于薄膜二极管半导体层的本征区域的表面凹凸。由此，在TFT中得到较高的场效应迁移率和较高的开关特性，在TFD中得到较高的光灵敏度。其结果是，能使用同一非晶质半导体膜同时实现TFT和TFD各自所要求的最佳元件特性。
并且，也可以使薄膜晶体管的半导体层与薄膜二极管的半导体层之间或者薄膜晶体管半导体层的沟道区域与薄膜二极管半导体层的本征区域之间的构成其晶体的主面取向不同。即，能够通过构成晶体的主面取向的不同而分别制作TFT和TFD的半导体层或者TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。优选薄膜晶体管的半导体层是以晶体的<111>晶带面所取向的区域为主构成的，薄膜二极管的半导体层主要由除此之外的面取向构成。或者，优选薄膜晶体管的半导体层的沟道区域是以晶体的<111>晶带面所取向的区域为主构成的，薄膜二极管的半导体层的本征区域主要由除此之外的面取向构成。
另外，也可以使薄膜晶体管的半导体层与薄膜二极管的半导体层之间或者薄膜晶体管半导体层的沟道区域与薄膜二极管半导体层的本征区域之间的具有促进非晶质半导体膜晶化的作用的催化剂元素(以下简称为“催化剂元素”)的浓度不同。
当向非晶质半导体膜添加具有促进晶化的作用的金属元素后实施加热处理使其晶化时，与仅通过一般的激光照射来使其晶化的晶质半导体膜相比，能得到晶体取向性一致的良好的晶质半导体膜。此时，向非晶质半导体膜局部添加催化剂元素，或者局部提高催化剂元素的浓度，由此能够分别制作晶体取向性一致的晶质区域和除此之外的晶质区域。在这种情况下，用于晶化的催化剂元素中至少一部分残留在晶质半导体膜中添加该催化剂元素的区域中，因此催化剂元素的浓度越高的区域具有更均匀的取向性。
这样，根据向非晶质半导体膜添加的催化剂元素浓度的不同，能够得到TFT和TFD各自的半导体层或者TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。
优选在薄膜晶体管的半导体层中催化剂元素浓度比薄膜二极管的半导体层大，或者在薄膜晶体管半导体层的沟道区域中催化剂元素浓度比薄膜二极管半导体层的本征区域大。由此，在TFT中得到较高的场效应迁移率和较高的开关特性，在TFD中得到较高的光灵敏度。其结果是，能够用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。进一步优选薄膜晶体管的半导体层包含催化剂元素，薄膜二极管的半导体层实质上不包含催化剂元素，或者薄膜晶体管半导体层的沟道区域包含催化剂元素，薄膜二极管半导体层的本征区域实质上不包含催化剂元素。由此，能够仅使TFT的半导体层由添加催化剂元素并通过加热处理而晶化了的半导体膜构成，而使TFD的半导体层由通过未添加催化剂元素的以往的晶化法而晶化了的半导体膜构成。或者，至少TFT的半导体层的沟道区域由添加催化剂元素并通过加热处理而晶化了的半导体膜构成，至少TFD的半导体层的本征区域由通过未添加催化剂元素的以往的晶化法而晶化了的半导体膜构成，能够使TFT和TFD的元件特性更加合适。
作为用于晶化的催化剂元素，能够使用从Ni、Co、Sn、Pb、Pd、Fe、Cu中选择的一种或者多种元素。只要是从其中选择的一种或者多种元素，用微量就有促进非晶质半导体膜晶化的效果。其中，特别是使用Ni的情况下能够得到最显著的效果。
另外，在向非晶质半导体膜添加具有促进晶化的作用的金属元素后实施加热处理而晶化了的晶质半导体膜中，晶体的面取向主要由<111>晶带面构成。更具体地说，在<111>晶带面中，晶质半导体膜的晶体的面取向比例特别是(110)面取向和(211)面取向占全体的50％以上的区域。在通常不使用催化剂元素的晶化中，由于半导体膜基底的绝缘体(特别是非晶质二氧化硅的情况下)的影响，晶质半导体膜的面取向容易朝向(111)。在<111>晶带面中，特别是(110)面、(211)面两个晶体面与其它面相比空穴迁移率非常高，特别能提高性能比n沟道型TFT差的p沟道型TFT的性能，具有在使用TFT的半导体电路中容易取得平衡的优点。
这样，通过使构成晶体的主要的面取向不同，能够分别制作出TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。主要用晶体的<111>晶带面所取向的区域来构成TFT的半导体层，主要用除此之外的面取向来构成TFD的半导体层，并且主要用晶体的<111>晶带面所取向的区域来构成TFT的半导体层的沟道区域，主要用除此之外的面取向来构成TFD的半导体层的本征区域，由此能在TFT中得到较高的场效应迁移率和较高的开关特性，能在TFD中得到较高的光灵敏度。其结果是，能够用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，作为其结晶状态，希望薄膜晶体管的半导体层和薄膜二极管的半导体层由Si形成，与薄膜二极管的半导体层相比，薄膜晶体管的半导体层的显微拉曼散射光谱中的晶体Si的TO声子峰(phonon peak)强度相对较大。或者，希望薄膜晶体管的半导体层的沟道区域和薄膜二极管的半导体层的本征区域由Si形成，与薄膜二极管的半导体层的本征区域相比，薄膜晶体管的半导体层的沟道区域显微拉曼散射光谱中的晶体Si的TO声子峰强度相对较大。
即，作为结晶状态的评价手段，能够使用以Ar激光等为光源的激光显微拉曼散射光谱并据此来判断结晶状态。此时，空间分辨率能够小到1μmφ的程度，能对实际得到的TFT的沟道区域、TFD的本征区域进行比较评价。评价指标最好是晶体Si的TO声子峰的峰强度比，但是也可以使用其半值宽度、其拉曼频移(Raman Shift)波数。这样，分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，由此在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，希望薄膜晶体管的半导体层和薄膜二极管的半导体层是由激光照射而晶化或者再晶化了的晶质半导体层，至少在薄膜晶体管的半导体层上方具有对激光的反射防止膜。此时，设置在薄膜晶体管的半导体层上方的反射防止膜还可以发挥薄膜晶体管的栅极绝缘膜的功能。或者，希望薄膜晶体管的半导体层的沟道区域和薄膜二极管的半导体层的本征区域是由激光照射而晶化或者再晶化了的晶质半导体层，至少在薄膜晶体管的半导体层的沟道区域上方具有对激光的反射防止膜。此时，设置在薄膜晶体管的半导体层的沟道区域上方的反射防止膜还可以发挥薄膜晶体管的栅极绝缘膜的功能。
在对半导体膜照射激光而进行晶化或者再晶化的情况下，设置对所使用的激光发挥反射防止膜的功能的膜，由此与没有反射防止膜的区域相比，照射半导体膜的有效激光能量变高。即，对想提高结晶性的区域选择性地配置反射防止膜并通过激光照射而进行晶化或者再晶化，由此能够在使同一非晶质半导体膜晶化而形成的半导体膜内分别制作出结晶性高的区域和结晶性低的区域。此时的反射防止膜可以利用氧化硅膜、氮化硅膜。在利用氧化硅膜的情况下，例如只要是20～80nm左右的膜厚，反射防止膜就能得到较高的效果。另外，通过将该反射防止膜直接用作TFT的栅极绝缘膜，能够实现工序简化、沟道与栅极绝缘膜的界面特性的提高。因此，通过这种结构分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD本征区域所要求的最佳结晶状态，从而能在TFT中得到较高的场效应迁移率和较高的开关特性，能在TFD中得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，希望薄膜晶体管的半导体层和薄膜二极管的半导体层是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在薄膜二极管的半导体层的下方具有激光照射时的散热层。此时，优选设置在薄膜二极管的半导体层下方的散热层由具有遮光性的材料形成、并且从基板的反面侧看时覆盖TFD的半导体层的至少一部分。更优选覆盖整个TFD的半导体层。由此，能够使散热层发挥用于遮挡从基板反面侧照射的光的遮光层的功能。或者，希望薄膜晶体管的半导体层的沟道区域和薄膜二极管的半导体层的本征区域是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在薄膜二极管的半导体层的本征区域下方具有激光照射时的散热层。在这种情况下，优选设置在薄膜二极管的半导体层的本征区域下方的散热层由具有遮光性的材料形成，并且从基板反面侧看时覆盖TFD的半导体层的至少本征区域。由此，发挥用于遮挡从基板反面侧照射的光的遮光层的功能。
在对半导体膜照射激光来进行晶化或者再晶化的情况下，在其过程中，半导体膜被激光全部或者部分地熔融，此时的潜热向基板方向逸散，由此从晶体的下面侧开始固化，进行晶化。此时的潜热逸散方向根据半导体层的下层构造的不同而大不相同，由此得到的结晶状态也大不相同。潜热的逸散越小，固化越慢，能够得到具有较高结晶性的晶质半导体膜。相反，如果潜热逸散较大，则固化速度较快，各个晶体粒小，会成为包含较多晶体缺陷的低结晶性的晶质半导体膜。即，通过控制激光照射时热从半导体膜向下方的逸散，能够分别形成不同的结晶状态。在半导体膜下方选择性地设置热容量和热传导率较高的散热层并照射激光，由此与不存在散热层的区域的半导体膜相比，存在散热层的区域上的半导体膜的结晶状态更低。因此，通过这种结构分别制作出TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，从而能在TFT中得到较高的场效应迁移率和较高的开关特性，能在TFD中得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，在将TFD用作光传感器的情况下，成为活性层的半导体层需要仅对外光反应，但是与此相对，在透射型液晶显示装置中需要背光装置，因此需要在背光装置侧设置遮光层使其不检测来自背光装置的光。通常在有源矩阵基板反面侧设有背光装置，因此需要在成为TFD的活性区域的半导体层的下侧设置遮光层。在本发明中，可以直接利用散热层作为该遮光层。由此，在制造这两种半导体元件时能够简化其制造工序，能够以更低廉的成本来实现半导体装置。遮光膜需要对光进行遮挡，因此希望使用金属系材料。特别是希望使用能耐受后面的制造工序中的热处理工序的高熔点金属材料。
另外，薄膜晶体管可以是n沟道型薄膜晶体管，也可以是p沟道型薄膜晶体管。或者，本实施方式的半导体装置也可以具有包含n沟道型和p沟道型薄膜晶体管的多个薄膜晶体管。另外，作为本发明的TFT和TFD的半导体层或者TFT的沟道区域和TFD的本征区域的结晶状态的差异，不仅可以是前述各个状态的单独组合，还可以组合2个以上。
本实施方式能够适用于例如带传感器功能的液晶显示装置、有机EL显示装置。当本实施方式应用于带传感器功能的显示装置中时，具有如下优点。
在液晶显示装置、有机EL显示装置中，在同一基板上设置包含像素部的显示区域和驱动电路，由此开发更大型更高分辨率的显示装置。并且，通过在该基板上内置存储器电路、时钟产生电路等逻辑电路的结构(系统面板(system on panel))，不仅能实现显示装置的小型化、轻量化，还能够削减制造成本，还能够提高产品的可靠性。在这种显示装置的像素部中，通常利用TFT作为开关元件，另外，在驱动电路、逻辑电路中也使用TFT。作为在这种显示装置中附加与以往的显示元件不同的功能来进行高功能化的搭配的一例，可以考虑如下带传感器功能的显示装置：将TFD与TFT一起制作在同一基板上，利用无法由TFT得到的TFD的器件特性，由此在显示区域内外装入光传感器。
当要制作带传感器功能的显示装置时，希望将在像素部中用作开关元件的TFT、构成驱动电路等的TFT以及用作光传感器的TFD形成在同一基板上。在用公知的晶化方法对非晶质半导体膜进行晶化来形成晶质半导体膜，并用该晶质半导体膜来形成TFT和TFD的半导体层时，能够一体地形成这些元件。然而，通过公知的晶化方法难以使晶质半导体膜的结晶状态部分地不同，因此无法根据各个元件所要求的特性分别使TFT和TFD的半导体层中的结晶状态最佳化。
具体进行说明，在用作开关元件的TFT中要求较高的开关比，在用作驱动电路、逻辑电路的TFT中要求高速动作。为了进行高分辨率的图像显示，向像素写入的信息量增加，如果该信息不能在短时间内写入，则不能动态显示具有用于进行高精细显示的庞大信息量的图像。为了制作具有能实现高速动作的较高的场效应迁移率和较高的开关比的TFT，形成TFT的活性区域的半导体层要求具有较高的结晶性的晶质半导体层。与此相对，在将TFT用作光传感器的情况下，成为其活性区域的半导体层要求对外光的灵敏度较高、即对光的S/N比(明暗的电流值比)较高。在这种情况下，优选使用与TFT的活性区域所要求的高结晶性相比结晶性较低的晶质半导体层。这样，为了满足TFT和TFD各自所要求的特性，例如需要进行控制使得TFT的半导体层的结晶性比TFD的半导体层的结晶性高，但是当使用同一半导体膜来一体形成这些元件时，无法单独地控制各个半导体层的结晶性。
与此相对，根据本实施方式，通过使同一非晶质半导体膜晶化，能够在同一基板上形成结晶性较高的TFT的活性区域和结晶性比TFT的活性区域低的TFD的活性区域，因此能够一体地形成具有较高的场效应迁移率的像素开关用TFT、外围驱动电路用TFT和对外光的灵敏度较高的光传感器用TFD。因而，能够实现维持较高的显示特性并且附加高性能的传感器功能的小型显示装置。
另外，在前述专利文献2中记载了使用同一非晶质半导体膜来形成晶质半导体层和非晶质半导体层的方法，但是根据该方法存在如下问题：通过使非晶质半导体膜部分晶化的工序，非晶质半导体层中的不饱和键增加，无法形成良好的器件(例如TFD)。与此相对，根据本实施方式，能够根据器件的用途单独地使半导体层的结晶性最佳化，因此能够得到具有高器件特性的TFT和TFD。另外，如前所述，在实时影象感测等中，在对图像进行一次扫描期间，需要在光学感测之后，为给下一个扫描作准备而使TFD的电位暂时复位，但是在使用了迁移率较低的非晶质半导体层的TFD中，会产生该复位扫描跟不上的情况。与此相对，在本实施方式中，使用迁移率较高的晶质半导体层来形成TFD，因此能够实现比使用非晶质半导体层的TFD更良好的器件特性。
另外，本发明的半导体装置的制造方法包含以下工序：在基板上的一部分区域上设置对激光照射的散热层的工序；在基板和散热层的上方形成非晶质半导体膜的工序；向非晶质半导体膜照射激光使其晶化的工序；以及对在该工序中所得到的晶质半导体膜进行图案化，用在下方不存在散热层的区域上的晶质半导体膜来形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，使用在下方存在散热层的区域上的晶质半导体膜来形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。或者，包含以下工序：在基板上的一部分区域上设置对激光照射的散热层的工序；在基板和散热层的上方形成非晶质半导体膜的工序；通过对非晶质半导体膜添加促进其晶化的催化剂元素并进行加热处理至少使一部分晶化的工序；对在该工序中所得到的晶质半导体膜照射激光使其进一步晶化或者再晶化的工序；以及对在该工序中所得到的晶质半导体膜进行图案化，用在下方不存在散热层的区域上的晶质半导体膜来形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，使用在下方存在散热层的区域上的晶质半导体膜来形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
并且，在这些制造方法中，优选使用在下方不存在散热层的区域上的晶质半导体膜至少在第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，使用在下方存在散热层的区域上的晶质半导体膜来至少在第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。另外，照射激光来进行晶化或者再晶化的工序优选以如下范围的照射能量密度来进行，即在非晶质半导体膜或者晶质半导体膜中，在下方存在散热层的区域相比，在下方不存在散热层的区域成为更高的结晶状态。此时，更高的结晶状态是指平均晶体粒径更大、缺陷密度更低、显微拉曼散射光谱中的晶体Si的TO声子峰强度相对大等。并且，优选散热层被用作对从基板反面照射来的光进行遮光的遮光层。
通过这种制造方法能够分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。另外，在将TFD用作光传感器的情况下，在透射型液晶显示装置中需要背光装置，但是能够直接利用散热层作为用于不检测来自该背光装置的光的遮光层。由此，在同一基板上制造出这两种半导体元件时，能不增加其制造工序，以更低的制造成本来制造本发明的半导体装置。
另外，作为本发明的半导体装置的制造方法，包含如下工序：准备非晶质半导体膜的工序；在非晶质半导体膜上的一部分区域形成对激光的反射防止膜的工序；向非晶质半导体膜照射激光使其晶化的工序；使在该工序中所得到的晶质半导体膜图案化，使用形成反射防止膜的区域的晶质半导体膜形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，使用没有反射防止膜的区域的晶质半导体膜形成后来成为薄膜二极管的活性区域的第二岛状半导体层。或者，包含如下工序：准备非晶质半导体膜的工序；通过向非晶质半导体膜添加促进其晶化的催化剂元素并进行加热处理从而使至少一部分晶化的工序；在该工序中所得到的晶质半导体膜上的一部分区域中形成对激光的反射防止膜的工序；向晶质半导体膜照射激光使其进一步晶化或者再晶化的工序；使在该工序中所得到的晶质半导体膜图案化，用形成反射防止膜的区域的晶质半导体膜形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用没有反射防止膜的区域的晶质半导体膜形成后来成为薄膜二极管的活性区域的第二岛状半导体层。并且，优选使用形成有反射防止膜的区域的晶质半导体膜至少在第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，使用没有反射防止膜的区域的晶质半导体膜至少在第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。
通过这种制造方法能够分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，作为本发明的半导体装置的制造方法，包含如下工序：准备非晶质半导体膜的工序；使非晶质半导体膜图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；至少在第一岛状半导体层上形成对激光的反射防止膜的工序；以及向第一岛状半导体层和第二岛状半导体层照射激光而使其晶化的工序。或者，包含如下工序：准备非晶质半导体膜的工序；通过向非晶质半导体膜添加促进其晶化的催化剂元素并进行加热处理，从而使其至少一部分晶化的工序；使在该工序中所得到的晶质半导体膜图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；至少在第一岛状半导体层上形成对激光的反射防止膜的工序；以及向第一岛状半导体层和第二岛状半导体层照射激光而使其晶化的工序。并且，在第一岛状半导体层上形成对激光的反射防止膜的工序中，优选形成在第一岛状半导体层中至少后来成为薄膜晶体管的沟道区域的区域上。此时，优选反射防止膜被用作薄膜晶体管的栅极绝缘膜。
通过这种制造方法，能够分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。另外，能够直接利用反射防止膜作为TFT的栅极绝缘膜，因此能够实现工序简化。由此，当在同一基板上制造出这两种半导体元件时，能不增加其制造工序，以更低的制造成本来制造本发明的半导体装置。
另外，作为本发明的半导体装置的制造方法，包含如下工序：准备非晶质半导体膜的工序；向非晶质半导体膜选择性地添加促进其晶化的催化剂元素并进行加热处理，从而形成使非晶质半导体膜的一部分选择性地晶化的第一晶化区域的工序；向在该工序中所得到的第一晶化区域以及除此之外未晶化的非晶质区域照射激光，促使第一晶化区域进一步晶化或者使其再晶化，并且形成使除此之外的非晶质区域也晶化的第二晶化区域的工序；以及使在该工序中所得到的第一晶化区域和第二晶化区域图案化，用第一晶化区域来形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用第一晶化区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
通过这种制造方法，能够分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
并且，在这些制造方法中，优选在准备非晶质半导体膜的工序之前，至少在第二岛状半导体层的下方设置散热层，该散热层在激光照射时发挥散热层的作用，另外在后来的薄膜二极管中发挥对从基板的反面侧照射的光进行遮光的遮光层的功能。
由此，将激光晶化时的反射防止膜的作用、催化剂元素的选择添加的作用结合，能够分别使TFT和TFD各自的半导体层以及在TFT的沟道区域和TFD的本征区域中的结晶状态的差别更大，在TFT中能得到较高的场效应迁移率和较高的开关特性，在TFD中能得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。另外，在将TFD用作光传感器的情况下，在透射型液晶显示装置中需要背光装置，但是能够直接将散热层用作用于不检测来自该背光装置的光的遮光层。由此，在同一基板上制造这两种半导体元件时，能不增加其制造工序，以更低的制造成本来制造本发明的半导体装置。
另外，在这些制造方法中，在向非晶质半导体膜添加促进其晶化的催化剂元素并进行加热处理从而使至少一部分晶化的工序中，优选包含将具有开口部的掩模形成在非晶质半导体膜上的工序；以及通过开口部将催化剂元素添加到非晶质半导体膜的所选择的区域中的工序。
这样，向非晶质半导体膜选择性地掺杂催化剂元素，在加热处理中从选择性地添加催化剂元素的区域向其外围部进行横向晶体生长来形成晶质半导体膜，由此能够得到晶体生长方向大致统一为一个方向的良好的晶质半导体膜，能够进一步提高TFT的电流驱动能力。另外，在该横向晶体生长的区域中，晶体生长后的催化剂元素的膜中浓度比直接添加催化剂元素的区域能够降低1～2位，因此能够减小后面工序的负荷和对器件的影响。
并且，在本发明的制造方法中，包含如下工序：通过前述方法形成后来成为薄膜晶体管的活性区域的第一半导体层和后来成为薄膜二极管的活性区域的第二半导体层后，至少在各个第一岛状半导体层上形成栅极绝缘膜的工序；在第一岛状半导体层上的栅极绝缘膜上形成栅极电极的工序；向第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂杂质元素的工序；向第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序；以及向第二岛状半导体层的后来成为p型区域的区域掺杂p型杂质元素的工序。
由此，在TFT的半导体层中，形成成为源极区域和漏极区域的n型或者p型杂质，在TFD的半导体层中形成n型杂质区域和p型杂质区域，在同一基板上完成各个器件，但是在此，在向第一岛状半导体层的成为后来的源极区域和漏极区域的区域掺杂杂质元素的工序中，优选掺杂到第一岛状半导体层的后来成为源极区域和漏极区域的区域上的杂质元素是n型杂质元素，该工序与向第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序同时进行。即，能够将用于形成n沟道型TFT的源极区域和漏极区域的掺杂工序和用于形成TFD的n型杂质区域的掺杂工序作为同一工序来进行，从而实现制造工序的简化。
另外，在向第一岛状半导体层的成为后来的源极区域和漏极区域的区域掺杂杂质元素的工序中，优选掺杂到第一岛状半导体层的后来成为源极区域和漏极区域的区域的杂质元素是p型杂质元素，该工序与向第二岛状半导体层的后来成为p型区域的区域掺杂p型杂质元素的工序同时进行。由此，能够将用于形成p沟道型TFT的源极区域和漏极区域的掺杂工序和用于形成TFD的p型杂质区域的掺杂工序作为同一工序来进行，从而实现制造工序的简化。
并且，优选第一岛状半导体层是后来成为n沟道型薄膜晶体管的活性区域和p沟道型薄膜晶体管的活性区域的至少多个岛状半导体层，向多个第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂杂质元素的工序，是对后来成为n沟道型薄膜晶体管的第一岛状半导体层掺杂n型杂质元素、对后来成为p沟道型薄膜晶体管的第一岛状半导体层掺杂p型杂质元素的工序，在该工序中，向后来成为n沟道型薄膜晶体管的第一岛状半导体层的源极区域和漏极区域掺杂n型杂质元素的工序与向第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序同时进行，在该工序中，向后来成为p沟道型薄膜晶体管的第一岛状半导体层的源极区域和漏极区域掺杂p型杂质元素的工序与向第二岛状半导体层的后来成为n型区域的区域掺杂p型杂质元素的工序同时进行。
由此，在形成CMOS结构的TFT电路的情况下，不仅能够将用于形成该n沟道型TFT的源极区域和漏极区域的掺杂工序和用于形成TFD的n型杂质区域的掺杂工序作为同一工序来进行，还能将用于形成p沟道型TFT的源极区域和漏极区域的掺杂工序和用于形成TFD的p型杂质区域的掺杂工序作为同一工序来进行，能够大为简化制造工序。而且，能够不增加其制造工序而以更低的制造成本提供作为本发明的目的的半导体装置，该半导体装置具备具有良好特性的TFT和TFD，在形成在同一基板上的TFT和TFD中都具有适合于各个半导体元件的结晶状态的晶质半导体膜。
另外，在这些制造方法中，优选进行向第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序和向第二岛状半导体层的后来成为p型区域的区域掺杂p型杂质元素的工序，使得在第二岛状半导体层中成为n型区域的区域和成为p型区域的区域之间，在两个掺杂工序中形成未被掺杂的区域(本征区域)。
第一实施方式
说明本发明中的第一实施方式的半导体装置。本实施方式的半导体装置具备形成在同一基板上的n沟道型TFT和TFD，例如被用作具备传感器部的有源矩阵型显示装置。
图1是表示本实施方式的半导体装置的一例的示意性截面图。本实施方式的半导体装置，典型地具有设置在同一基板上的多个TFT和多个TFD，但是在此图示出仅有单一TFT和单一TFD的结构。
本实施方式的半导体装置100具备在基板101上隔着基底膜103、104而形成的薄膜晶体管123和薄膜二极管124。薄膜晶体管123具有：包含沟道区域114、源极区域以及漏极区域112的半导体层S1、设置在半导体层S1上的栅极绝缘膜108、控制沟道区域114导电性的栅极电极109以及分别连接到源极区域和漏极区域112的电极、配线121。另外，薄膜二极管124具有：至少包含n型区域113和p型区域117的半导体层S2和分别连接到n型区域113和p型区域117的电极、配线122。在图示的例子中，在半导体层S2中的n型区域113和p型区域117之间设置有本征区域118。
在薄膜晶体管123和薄膜二极管124上形成有氮化硅膜119和氧化硅膜120作为层间绝缘膜。另外，在薄膜二极管124的半导体层S2与基板101之间配置有后述的制造工艺中激光照射时发挥散热功能的散热层102。
薄膜晶体管123的半导体层S1和薄膜二极管124的半导体层S2是使同一非晶质半导体膜晶化而得到的晶质半导体层，薄膜晶体管123的半导体层S1的结晶状态和薄膜二极管124的半导体层S2的结晶状态不同。优选薄膜晶体管123的半导体层S1具有比薄膜二极管124的半导体层S2高的结晶性。
图1所示的n沟道型薄膜晶体管123和薄膜二极管124例如如下那样制作。
图2的(A)～(I)是表示本实施方式中的薄膜晶体管123和薄膜二极管124的制作工序的工序截面图，按照(A)→(I)的顺序依次进行制作工序。
在图2的(A)中，基板101可以采用低碱玻璃基板、石英基板。在本实施方式中采用低碱玻璃基板。在这种情况下，也可以用比玻璃的变形点低10～20℃左右的温度预先进行热处理。在该基板101的形成TFT和TFD的表面设置有在后来的激光照射工序中发挥散热功能的散热层102。此时，当利用具有遮光性的膜作为散热层102时，在最终产品中能够发挥用于对来自基板反面方向的照射TFD的光进行遮光的遮光层的功能。散热层102能够使用金属膜或者硅膜等。在使用金属膜的情况下，考虑之后的制造工序中的热处理，优选作为高熔点金属的钽(Ta)、钨(W)、钼(Mo)等。
在本实施方式中，通过溅射来形成Mo膜，进行图案化，形成图2的(A)所示的散热层102。在此，为了使其充分发挥散热层的功能，此时的膜厚是一个参数，厚度是20～200nm，优选30～150nm，在本实施方式中例如设为100nm。
然后，如图2的(B)所示，为了防止来自基板101的杂质扩散，形成氧化硅膜、氮化硅膜或者氮氧化硅膜等基底膜。在本实施方式中，例如用通过等离子CVD法由SiH4、NH3、N2O材料气体制作的氮氧化硅膜形成下层的第一基底膜103，在其上同样地通过等离子CVD法以SiH4、N2O作为材料气体层叠形成第二基底膜104。此时的第一基底膜103和第二基底膜104的膜厚也是用于使下层的散热层102充分发挥功能的参数之一，希望基底膜的总膜厚是100～600nm，优选150～450nm。在本实施方式中，第一基底膜103的氮氧化硅膜的膜厚是50～400nm，例如设为200nm，第二基底膜104的氧化硅膜的膜厚是30～300nm，例如设为150nm。在本实施方式中使用了2层基底膜，但是例如单层的氧化硅膜也没问题。
然后，通过等离子CVD法、溅射法等公知方法，以20～150nm(优选30～80nm)的厚度形成具有非晶质构造的硅膜(a-Si膜)105。在本实施方式中，通过等离子CVD法形成50nm厚度的非晶质硅膜。另外，能够用相同成膜法形成基底膜103、104和非晶质硅膜105，因此也可以连续形成两者。能够在形成基底膜后不暴露在大气环境下，从而防止其表面的污染，能够减少所制作的TFT的特性偏差、阈值电压的变动。
然后，如图2的(C)所示，通过向非晶质硅膜105照射激光106来使该非晶质硅膜105晶化。此时的激光可以应用XeCl准分子激光(波长308nm、脉宽40nsec)、KrF准分子激光(波长248nm)。此时的激光的光束尺寸成型为在基板101的表面成为长尺形状，沿相对于长尺方向垂直的方向依次进行扫描，由此进行基板整个面的晶化。此时，使光束的一部分重合地进行扫描，由此在非晶质硅膜105的任意一点中进行多次激光照射，实现均匀性的提高。由此，非晶质硅膜105在瞬间熔融固化的过程中被晶化，但是此时在非晶质硅膜105中，与没有散热层的区域相比，散热层102上的区域热逸散更快，固化速度更快。因此，在散热层102上结晶的结晶性硅区域105b和在没有散热层的区域上晶化的结晶性硅区域105a中产生结晶性差异。
此时的结晶状态利用激光的照射能量来控制。图11示出平均晶体粒径相对于激光照射能量的相关性。在图11中采用平均晶体粒径作为表示结晶性水平的指标，但是显微激光拉曼分光的TO声子峰强度、缺陷密度也表现出相同的倾向。但是，在缺陷密度的情况下，缺陷密度越低，结晶性越高，因此成为上下翻转的倾向的曲线。从图11可知，存在如下倾向：随着激光照射能量密度提高到某一能量值为止，平均晶体粒径一直变大，但是在某处取极大值，以此为边界转为减少。本实施方式中使用的散热层具有使相对于该照射能量的倾向向高能量侧偏移的作用。即，没有散热层的区域的能量趋势由图11的曲线901来表现，与此相对，散热层上的区域的能量趋势如曲线902所示。因此，对没有散热层的区域的硅膜设定平均晶体粒径(结晶性)为大致极大值的值以下的照射能量密度，由此，散热层102上的区域的结晶性硅区域105b的平均晶体粒径比没有散热层102的区域的结晶性硅区域105a小，包括其它结晶参数也变差，结晶状态变差。在本实施方式中，作为激光的照射能量密度，以不存在散热层102的区域的硅膜为基础设定能量密度。即，希望是比取图11的曲线901(在本实施方式中与没有散热层的区域相当)的极大值的能量密度小0～50mJ/cm2的值，例如取极大值的能量密度是380mJ/cm2，因此以比其低10mJ/cm2的370mJ/cm2的能量密度来进行照射。
在如上那样所得到的结晶性硅膜中，晶质硅区域105a的平均晶体粒径是200～300nm，晶质硅区域105b的平均晶体粒径是50～150nm。另外，在晶质硅膜的表面产生脊，晶质硅区域105a中其平均表面粗糙度Ra为4～9nm。晶质硅区域105b中的Ra是2～4nm。另外，在显微激光拉曼分光中，关于在520cm-1附近看到的晶体Si的TO声子峰强度，晶质硅区域105a的值相对于晶质硅区域105b中的值为约2～3倍。
之后，除去晶质硅区域105a、105b中不需要的区域来进行元件间分离。此时如图2的(D)所示，用晶质硅区域105a来形成后来成为TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层107t，用晶质硅区域105b来形成后来成为TFD的活性区域(n+型/p+型区域、本征区域)的岛状半导体层107d。
然后，如图2的(E)所示，形成覆盖这些岛状半导体层107t和107d的栅极绝缘膜108。作为栅极绝缘膜108，优选厚度为20～150nm的氧化硅膜，在此使用100nm的氧化硅膜。
然后，在栅极绝缘膜108上利用溅射法或者CVD法等来堆积导电膜，使其形成后来的TFT的栅极电极109的图案。此时，在后来的TFD的岛状半导体层107d上不形成导电膜。作为此时的导电膜，希望是高熔点金属的W、Ta、Ti、Mo或者其合金材料中的任何一个。另外，此时的膜厚希望是300～600nm，在本实施方式中例如使用了膜厚450nm的添加了微量氮的钽(Ta)。
然后，如图2的(F)所示，在栅极绝缘膜108上形成由抗蚀剂构成的掩模110，使其覆盖后来成为TFD的活性区域的岛状半导体层107d的一部分。并且，在该状态下，从基板101上方全面地离子掺杂n型杂质(磷)111。此时的磷111的离子掺杂是穿过栅极绝缘膜108向半导体层107t、107d进行注入的。通过该工序，对TFD的岛状半导体层107d中从抗蚀剂掩模110露出的区域和TFT的半导体层107t中从栅极电极109露出的区域注入磷111。不对被抗蚀剂掩模110和栅极电极109覆盖的区域掺杂磷111。由此，TFT的半导体层107t中注入了磷111的区域成为后来的TFT的源极区域和漏极区域112，被栅极电极109遮掩而没有注入磷111的区域后来成为TFT的沟道区域114。另外，TFD的岛状半导体层107d中注入了磷111的区域成为后来的TFD的n+型区域113。
然后，除去在前一工序中使用的抗蚀剂掩模110后，如图2的(G)所示，在栅极绝缘膜108上形成由抗蚀剂构成的掩模115，使其覆盖后来成为TFD的活性区域的岛状半导体层107d的一部分和后来成为TFT的活性区域的岛状半导体层107t的整个面。并且，在该状态下，从基板101上方全面地离子掺杂p型杂质(硼)116。此时的硼116的离子掺杂是穿过栅极绝缘膜108向岛状半导体层107d进行注入的。通过该工序，对TFD的岛状半导体层107d中从抗蚀剂掩模115露出的区域注入硼116。被掩模116覆盖的区域中，未掺杂硼116。由此，TFD的岛状半导体层107d中注入了硼116的区域成为后来的TFD的p+型区域117，在前一工序中也没注入磷的区域成为后来的本征区域118。
然后，除去在前一工序中使用的抗蚀剂掩模115后，在惰性环境下例如氮气环境下对其进行热处理。此时的状态与图2的(H)相当。通过该热处理，在TFT的源极/漏极区域112、TFD的n+型区域113和p+型区域117中，恢复在掺杂时产生的晶体缺陷等掺杂破坏，使分别掺杂的磷和硼活性化。由此，能够实现TFT的源极/漏极区域112、TFD的n+型区域113和p+型区域117的低电阻化。此时的加热处理也可以使用普通的加热炉，但是更希望是RTA(Rapid ThermalAnnealing：快速热退火)。特别适合采用向基板表面吹高温惰性气体从而瞬时地进行升降温的方式。
然后，如图2的(I)所示，用氧化硅膜或者氮化硅膜形成层间绝缘膜。在本实施方式中，采用氧化硅膜119和氮化硅膜120的2层构造。之后形成连接孔，通过金属材料来形成TFT的电极、配线121和TFD的电极、配线122。
最后，在一个大气压的氮气环境或者氢气混合环境下进行350～450℃的退火，完成图2的(I)所示的薄膜晶体管123和薄膜二极管124。并且根据需要，为了保护它们，也可以在薄膜晶体管123和薄膜二极管124上设置由氮化硅膜等构成的保护膜。
第二实施方式
使用图3说明本发明的第二实施方式。在此，更具体地说明用与第一实施方式不同的方法在玻璃基板上同时制作显示用的像素TFT、驱动用的CMOS结构TFT电路以及光传感器TFD的方法。本实施方式的半导体装置能够用于光传感器内置型有源矩阵型液晶显示装置、有机EL显示装置等中。图3至图5是表示在此说明的驱动电路用n沟道型薄膜晶体管227和p沟道型薄膜晶体管228、像素电极驱动用n沟道型薄膜晶体管229、光传感器用薄膜二极管230的制作工序的截面图，按照图3的(A)→图5的(J)的顺序依次完成制作工序。
首先，如图3的(A)所示，在玻璃基板201的形成TFT和TFD的表面，形成在后来的激光照射工序中发挥散热功能、且在后来的TFD中发挥用于遮挡来自基板反面方向的光的遮光层的功能的金属膜或者硅膜等。在本实施方式中，通过溅射来形成钼(Mo)膜，进行图案化，形成图3的(A)所示的散热层202。作为此时的膜厚，厚度是20～200nm，优选30～150nm，在本实施方式中例如设为100nm。
然后，如图3的(B)所示，在玻璃基板201和散热层202上，例如通过等离子CVD法形成氧化硅膜、氮化硅膜或者氮氧化硅膜等基底膜。这些基底膜是为了防止来自玻璃基板的杂质扩散而设置的。在本实施方式中，用厚度250nm左右的氮化硅膜形成下层的第一基底膜203，在其上用厚度100nm左右的氧化硅膜层叠形成第二基底膜204。然后，通过等离子CVD法等形成厚度20～80mm左右、例如40nm的本征(I型)非晶质硅膜(a-Si膜)205。
然后，向a-Si膜205的表面添加催化剂元素。以旋涂法对a-Si膜涂布包含以重量换算例如是5ppm的催化剂元素(在本实施方式中是镍)的水溶液(乙酸镍溶液)，形成催化剂元素含有层206。除了镍(Ni)以外，在此能使用的催化剂元素是从铁(Fe)、钴(Co)、锡(Sn)、铅(Pb)、钯(Pd)、铜(Cu)中选择的一种或者多种元素。虽然比这些元素的催化剂效果小，但是钌(Ru)、铑(Rh)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)等也发挥催化剂元素的功能。此时，掺杂的催化剂元素的量是极微量，a-Si膜205的表面上的催化剂元素浓度通过全反射荧光X线分析(TRXRF)法进行管理。在本实施方式中是5×1012atoms/cm2左右。此外，在本工序之前，也可以为了提高旋涂时a-Si膜205表面的润湿性而用臭氧水等略微氧化a-Si膜205表面。
此外，在本实施方式中采用了用旋涂法掺杂镍的方法，但是也可以采用通过蒸镀法、溅射法等将作为催化剂元素的薄膜(本实施方式的情况下是镍膜)形成在a-Si膜205上的方案。
然后，在惰性环境下、例如氮气环境下对其进行加热处理。优选该加热处理以550～620℃进行30分钟～4小时的退火处理。在本实施方式中，作为一个例子在590℃中进行1小时的加热处理。在该加热处理中，添加到a-Si膜表面的镍扩散到a-Si膜205中，并且引起硅化，以其为核进行a-Si膜205的晶化。其结果是a-Si膜205被晶化，成为晶质硅膜205a。此外，在此通过使用了炉的加热处理来进行晶化，但是也可以用以灯等为热源的RTA(Rapid Thermal Annealing：快速热退火)装置来进行晶化。该状态与图3的(C)的状态相当。
然后，如图3的(D)所示，通过向经加热处理所得到的晶质硅膜205a照射激光207使该晶质硅膜205a进一步再晶化，形成提高了结晶性的晶质硅膜。此时的激光能够应用XeCl准分子激光(波长308nm)、KrF准分子激光(波长248nm)。此时激光的光束尺寸成型为在基板201表面形成长尺形状，沿与长尺方向垂直的方向依次进行扫描，进行整个基板面的晶化。此时，使光束的一部分重合进行扫描，由此在晶质硅膜205a的任意一点进行多次激光照射来提高均匀性。在本实施方式中，光束尺寸成型为在基板201表面形成300mm×0.4mm的长尺形状，沿与长尺方向垂直的方向以0.02mm的步宽进行依次扫描。即，在晶质硅膜205a的任意一点中都进行共20次激光照射。作为此时能够使用的激光，除了前述脉冲振荡型或者连续发光型KrF准分子激光、XeCl准分子激光之外还能够使用YAG激光或者YVO4激光等。
由此，晶质硅膜205a在瞬间熔融固化的过程中被再晶化，但是此时在晶质硅膜205a中，与没有散热层的区域相比，散热层202上的区域热逸散更快，固化速度更快。因此，在散热层202上再晶化了的晶质硅区域205c和在没有散热层的区域上再晶化了的晶质硅区域205b之间，产生结晶性差异。
此时的结晶状态由激光的照射能量来控制。即，与第一实施方式相同，将对没有散热层的区域的晶质硅膜照射的能量密度设定为结晶性为大致极大值的值以下的能量密度，由此散热层202上的区域的晶质硅区域205c的结晶性比没有散热层202的区域的晶质硅区域205b的结晶性低。在本实施方式中，激光照射能量密度以不存在散热层202的区域的晶质硅膜为基础设定能量密度。但是，在本实施方式的情况下，对添加催化剂元素并经加热处理而晶化的晶质硅膜205a进行激光照射，因此与直接向非晶质硅膜照射激光使其晶化的第一实施方式相比，评价参数有若干不同。在本实施方式的情况下，平均晶体粒径(晶畴直径)由前一工序大致决定，在图11中，纵轴取表面凹凸(脊)大小，由此来决定照射能量密度。
即，图11中的纵轴替换为晶质硅膜的平均表面粗糙度，是比曲线901(在本实施方式中与没有散热层的区域相当)取极大值的能量密度小0～50mJ/cm2的值，例如取极大值的能量密度是400mJ/cm2，因此以比其低20mJ/cm2的380mJ/cm2的能量密度来进行照射。另外，当此时的激光能量密度过高时，会导致在前一工序中得到的晶质硅膜205a的结晶状态被复位，增加了第一实施方式中所没有的限制。
由此，由固相晶化得到的晶质硅膜205a通过激光照射的熔融固化过程来降低晶体缺陷，成为质量更高的晶质硅区域205b、205c。在此，区域205b中其平均表面粗糙度Ra是4～7nm，晶质硅区域205c中的Ra是2～3nm。另外，在显微激光拉曼分光中，关于在520cm-1附近看到的晶体Si的TO声子峰强度，晶质硅区域205b的值相对于区域205c中的值为约2～3倍。平均晶体粒径是由最初的加热处理的晶化工序来决定的，晶质硅205b、205c大致都是2～5μm。
之后，除去晶质硅区域205b、205c中不需要的区域，进行元件间分离。此时，如图3的(E)所示，用晶质硅膜区域205b来形成后来构成驱动电路部的n沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层208n、成为p沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层208p以及成为像素电极驱动用n沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层208g。另外，使用晶质硅区域205c来形成后来成为光传感器TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层208d。
在此，为了控制阈值电压，也可以对这些全部半导体层或者一部分半导体层以1×1016～5×1017/cm3左右的浓度掺杂硼(B)作为赋予p型的杂质元素。硼(B)的添加可以用离子掺杂法来实施，也能够在形成非晶质硅膜时同时掺杂。
然后，形成厚度为20～150nm、在此是100nm的氧化硅膜作为栅极绝缘膜209，使其覆盖成为上述活性区域的半导体层208n、208p、208g、208d。在氧化硅膜的形成中，在此是以TEOS(TetraEthoxy Ortho Silicate：原硅酸四乙酯)为原料，与氧气一起在基板温度为150～600℃、优选300～450℃下通过RF等离子CVD法来分解、堆积而成的。或者也可以用TEOS为原料，与臭氧气体一起通过减压CVD法或者常压CVD法，使基板温度为350～600℃、优选400～550℃来形成。另外，成膜后，为了提高栅极绝缘膜自身的体(bulk)特性和晶质硅膜/栅极绝缘膜的界面特性，也可以在惰性气体环境下以500～600℃进行1～4小时的退火。另外，栅极绝缘膜209也可以采用包含其它硅的绝缘膜的单层或者层叠构造。
然后，如图4的(F)所示，通过溅射法来堆积高熔点金属，将其图案化，形成栅极电极210n、210p、210g。在此，为了降低像素TFT截止动作时的泄漏电流，后来的像素TFT的栅极电极210g分为两个来构成。是所谓的串联的双栅极构造。另外，此时的高熔点金属只要是由从钽(Ta)或者钨(W)、钼(Mo)钛(Ti)中选择的元素、或者以前述元素为主要成份的合金、或组合了前述元素的合金膜(代表是Mo-W合金膜、Mo-ta合金膜)即可。另外，作为其它代替材料，也可以应用钨硅化物、钛硅化物、钼硅化物。在本实施方式中使用钨(W)，厚度设为300～600nm例如450nm。此时，为了实现低电阻化最好降低所含有的杂质浓度，将氧气浓度设为30ppm以下，由此能够实现20μΩcm以下的比电阻值。
然后，设置通过光蚀刻形成的掺杂掩模211使其比后来的光传感器TFD的半导体层208d大一圈地覆盖该半导体层208d，以栅极电极210n和210p和210g为掩模，通过离子掺杂法向各个TFT的活性区域注入低浓度的杂质(磷)212。用磷化氢(PH3)作为掺杂气体，将加速电压设为60～90kV、例如70kV，将剂量设为1×1012～1×1014cm-2、例如2×1013cm-2。通过该工序，在岛状半导体层208n、208p、208g中，没有被栅极电极210n、210p、210g覆盖的区域被注入低浓度的磷212，分别成为低浓度的n型杂质区域213n、213p、213g。栅极电极210n、210p、210g和被抗蚀剂掩模211遮掩的区域没有被注入杂质212。该状态与图4的(F)相当。
除去抗蚀剂掩模211后，然后如图4的(G)所示，设置通过光蚀刻形成的掺杂掩模214n，使其比后来的n沟道型TFT的栅极电极210n大一圈地覆盖栅极电极210n，在后来的p沟道型TFT中设置通过光蚀刻形成的掺杂掩模214p，使其比栅极电极210p进一步大一圈地覆盖该栅极电极210p，使半导体层208p的外缘部露出。另外，对后来的像素TFT也设置通过光蚀刻形成的掺杂掩模214g，使其分别大一圈地覆盖其栅极电极210g，在后来的光传感器TFD中设置通过光蚀刻形成的掺杂掩模214d，使其露出半导体层208d的一部分。之后，以抗蚀剂掩模214n、214p、214g、214d为掩模，通过离子掺杂法向各个半导体层注入高浓度的杂质(磷)215。使用磷化氢(PH3)作为掺杂气体，将加速电压设为60～90kV、例如70kV，将剂量设为1×1015～1×1016cm-2、例如5×1015cm-2。
通过该工序，在n沟道型TFT的半导体层208n中，对从抗蚀剂掩模214n露出的区域高浓度地注入杂质(磷)215，形成后来的n沟道型TFT的源极/漏极区域216n。并且，在半导体层208n中，被抗蚀剂掩模214n覆盖而未掺杂高浓度磷215的区域中、在前一工序被低浓度地注入了磷的区域成为LDD(Lightly Doped Drain：轻掺杂漏区)区域217n，也没注入低浓度磷的栅极电极210n下的区域成为沟道区域222n。像素TFT也同样，在半导体层208g中，向从抗蚀剂掩模214g露出的区域高浓度地注入杂质(磷)215，形成后来的像素TFT(n沟道型)的源极/漏极区域216g。并且，被抗蚀剂掩模214g覆盖而未掺杂高浓度磷215的区域中、在前一工序中被低浓度地注入了磷的区域成为LDD区域217g，也没注入低浓度磷的栅极电极210g下的区域成为沟道区域222g。在p沟道型TFT的半导体层208p中，向从抗蚀剂掩模214p露出的区域高浓度地注入杂质(磷)215，形成高浓度n型区域216p。栅极电极210p下的区域成为沟道区域222p。另外，在光传感器TFD的半导体层208d中，向从抗蚀剂掩模214d露出的区域高浓度地注入杂质(磷)215，形成高浓度n型区域216d和216d’，但是其中区域216d成为TFD的n型区域。此时的区域216n、216p、216g、216d中的n型杂质元素(磷)215的膜中浓度为1×1019～1×1021/cm3。另外，n沟道型TFT、像素TFT的LDD区域217n、217g中的n型杂质元素(磷)215的膜中浓度为1×1017～1×1019/cm3，在这种范围时发挥LDD区域的功能。LDD区域缓和沟道区域和源极/漏极区域之间的接合部的电场集中，能够降低TFT截止动作时的泄漏电流，并且是为了抑制由热载流子导致的劣化而设置的。
除去抗蚀剂掩模214n、214p、214g、214d后，然后如图4的(H)所示，另外新设置通过光蚀刻形成的掺杂掩模218n、218g、218d，使其全面覆盖n沟道型TFT的半导体层208n和像素TFT的半导体层208g、并且覆盖TFD的半导体层208d的一部分。在该状态下，通过离子掺杂法，以抗蚀剂掩模218n、218g、218d和p沟道型TFT的栅极电极210p为掩模，向p沟道型TFT的半导体层208p和TFD的半导体层208d注入赋予p型的杂质(硼)219。使用乙硼烷(B2H6)作为掺杂气体，将加速电压设为40kV～90kV、例如75kV，将剂量设为1×1015～1×1016cm-2、例如3×1015cm-2。通过该工序，在p沟道型TFT的半导体层208p中，除了栅极电极210p下部的沟道区域222p以外高浓度地注入硼219。通过该工序，在区域217p中，使在先前工序中低浓度注入的n型杂质的磷212反转成为p型，成为后来的TFT的源极/漏极区域220p。另外，区域216p除了在先前工序中注入的高浓度磷215之外，还注入高浓度的硼219，发挥吸气(gettering)区域221p的功能。另外，在光传感器TFD的半导体层208d中，向从抗蚀剂掩模218d露出的区域高浓度地注入硼219，形成后来的TFD的p型区域220d。另外，区域216d’除了在先前工序中注入的高浓度磷215之外，还注入高浓度的硼219，从而发挥吸气(gettering)区域221d的功能。被抗蚀剂掩模218d和前一工序中的抗蚀剂掩模214d一起遮掩而没有注入高浓度磷或硼的区域成为后来的TFD的本征区域222d。此时的区域220p、220d、221p、221d中的p型杂质元素(硼)219的膜中浓度为1.5×1019～3×1021/cm3。在上述工序中，n沟道型TFT和像素TFT的活性区域208n、208g被掩模218n、218g全面覆盖，因此没有掺杂硼219。
然后，除去抗蚀剂掩模218n、218g、218d后，在惰性环境下、例如氮气环境下对其进行加热处理。在本实施方式中，采用了将每一张基板移动到高温环境下、通过吹高温氮气来进行高速升降温的方式的RTA处理。作为处理条件，以超过200℃/分钟的升降温速度来进行升降温，例如以650℃进行10分钟的加热处理。此时的加热处理还能够使用其它方式，条件由实施者适当设定即可。当然，也可以使用普通扩散炉(加热炉)、灯加热方式的RTA。在该热处理工序中，如图5的(I)所示，在后来的n沟道型TFT的半导体层208n、像素开关用薄膜晶体管208g中，向源极/漏极区域216n、216g掺杂的磷提高了该区域中镍的固溶度，使存在于沟道区域222n、222g、LDD区域217n、217g中的镍从沟道区域沿箭头223所示的方向向LDD区域以及源极/漏极区域移动。另外，在后来的p沟道型TFT的半导体层208p中，对形成在源极/漏极区域外侧的吸杂区域221p高浓度地掺杂的磷和硼以及掺杂硼时所产生的晶格缺陷等使存在于沟道区域222p、源极/漏极区域220p中的镍也同样地沿箭头223所示的方向从沟道区域向源极/漏极区域以及吸杂区域移动。另外，在后来的光传感器TFD的半导体层208d中，掺杂到n型区域216d中的磷和掺杂到形成在p沟道220d外侧的吸杂区域221d中的磷和硼使存在于本征区域222d、p型区域220d中的镍也同样地沿箭头223所示的方向移动。通过该加热处理工序，镍向n沟道型TFT和像素TFT的源极/漏极区域216n、216g以及p沟道型TFT和TFD的吸杂区域221p、221d移动，因此，这些区域中的镍浓度成为1×1018/cm3以上。
另外，在该加热处理工序中，掺杂到n沟道型TFT和像素TFT的源极/漏极区域216n、216g、LDD区域217n、217g以及TFD的n型区域216d中的n型杂质(磷)和掺杂到p沟道型TFT的源极/漏极区域220p和TFD的p型区域220d中的p型杂质(硼)的活性化也同时进行。其结果是n沟道型TFT、像素TFT的源极/漏极区域以及TFD的n型区域的片电阻值成为0.5～1kΩ/□左右，LDD区域的片电阻值是30～60kΩ/□。另外，p沟道型TFT的源极/漏极区域和TFD的p型区域的片电阻值是1～1.5kΩ/□左右。在吸杂区域中，被掺杂的n型杂质元素的磷和p型杂质元素的硼与载流子(电子和空穴)相互抵消，其片电阻值为数十kΩ/□，是不发挥源极/漏极区域的功能的值，但是在p沟道型TFT、TFD的半导体层中，吸杂区域配置成不妨碍载流子移动，动作上没有问题。
然后，如图5的(J)所示，形成层间绝缘膜。以400～1500nm(代表性的是600～1000nm)的厚度形成氮化硅膜、氧化硅膜或者氮氧化硅膜。在本实施方式中，层叠形成膜厚200nm的氮化硅膜224和膜厚700nm的氧化硅膜225，使其成为2层构造。作为此时的成膜方法，氮化硅膜以SiH4、NH3为原料气体，氧化硅膜以TEOS和O2为原料，使用等离子CVD法连续形成。当然，层间绝缘膜不限定于此，可以将包含其它硅的绝缘膜设为单层或者层叠构造，也可以在上层设置丙烯酸等有机绝缘膜。
并且，以300～500℃进行30分钟～4小时左右的热处理，进行使半导体层氢化的工序。该工序是向活性区域/栅极绝缘膜的界面提供氢原子，使令TFT特性劣化的悬空键(不饱和键)终端化而成为惰性的工序。在本实施方式中，在包含约3％的氢气的氮气环境下以410℃进行1小时的热处理。在层间绝缘膜(特别是氮化硅膜224)中包含的氢含量充足的情况下，在氮气环境下进行热处理也能够得到效果。作为氢化作用的其它手段，也可以进行等离子氢化作用(使用通过等离子激励的氢气)。
然后，在层间绝缘膜上形成连接孔，通过金属材料例如氮化钛和铝的二层膜来形成TFT的电极、配线226n、226p、226g、226d。氮化钛膜被设置为以防止铝向半导体层扩散为目的的阻挡膜。最后，进行350℃、1小时的退火，从而完成图5的(J)所示的驱动器用的n沟道型薄膜晶体管227、p沟道型薄膜晶体管228、像素开关用薄膜晶体管229、以及光传感器用薄膜二极管230。在像素TFT中，在电极、配线226g的一侧连接ITO等透明电极膜来形成像素电极。并且根据需要，在栅极电极210n和210p中也设置连接孔，通过配线226来连接必要的电极。另外，为了保护TFT，也可以在各个TFT上设置由氮化硅膜等构成的保护膜。
按照以上实施方式制作的各个TFT表现出如下非常良好的特性：各个TFT的场效应迁移率在n沟道型TFT中高达250～300cm2/Vs、在p沟道型TFT中高达120～150cm2/Vs，阈值电压在N型TFT中是1V左右、在P型TFT中是-1.5V左右。另外，在用将通过本实施方式制作的n沟道型TFT和p沟道型TFT互补地构成的CMOS构造电路来形成反相器链(inverter chain)、环形振荡器(ring oscillator)等电路的情况下，与以往相比可靠性更高，表现出稳定的电路特性。另外，在像素TFT中，TFT截止动作时的泄漏电流稳定地表现出每一单位W例如0.03pA以下的非常低的值，表示出良好的开关特性。并且，TFT的光灵敏度也与使用以往的方法与TFT同时形成在同一基板上的情况相比提高1.2倍左右，通过对各个元件单独地控制结晶状态，能够实现对各个器件的特性最佳化。
第三实施方式
说明使用本发明的第三实施方式。在此，说明用与第二实施方式不同的方法在玻璃基板上同时制作显示用像素TFT、驱动用CMOS结构TFT电路以及光传感器TFD的方法。图6是表示本实施方式所说明的TFT和TFD的制作工序的截面图，按照图6的(A)至(E)的顺序依次完成工序。
首先，在图6的(A)中，在玻璃基板301的形成TFT和TFD的表面，形成用于在后来的TFD中遮挡来自基板反面方向的光的遮光层302。在本实施方式中，例如使用50nm的Mo膜。
然后，如图6的(B)所示，在玻璃基板301和遮光层302上，用与第二实施方式相同的方法，用氮化硅膜形成下层的第一基底膜303，在其上用氧化硅膜层叠形成第二基底膜304。然后，通过等离子CVD法等形成厚度50nm的本征(I型)非晶质硅膜305。
然后，用与第二实施方式相同的方法，向a-Si膜305的表面添加催化剂元素。作为催化剂元素，使用镍来形成催化剂元素含有层306。
而且，在惰性环境下、例如氮气环境下对其进行加热处理。在该加热处理中，添加到a-Si膜表面的镍向a-Si膜305中扩散并且引起硅化，以其为核进行a-Si膜305的晶化。其结果是a-Si膜305被晶化，成为晶质硅膜305a。该状态与图6的(C)的状态相当。
然后，如图6的(D)所示，在上述晶质硅膜305a上形成对激光的反射防止膜307。反射防止膜被图案化，仅选择性地配置在一部分区域上。此时的反射防止膜可以采用氧化硅膜、氮化硅膜，但是根据各个膜相对于对所使用的激光波长的折射率的差异，最佳膜厚也不同。在激光使用308nm的XeCl准分子激光、且反射防止膜使用氧化硅膜的情况下，反射防止膜例如为20～80nm、更优选30～70nm，就能够得到较高的效果。在氮化硅膜的情况下，优选20～50nm左右。在本实施方式中，使用了例如45nm厚度的氧化硅膜。氧化硅膜的形成可以是用TEOS和氧为材料通过等离子CVD法来形成，同样地也可以通过等离子CVD法以SiH4、N2O为材料气体来形成。
然后，如图6的(D)所示，通过向经加热处理所得到的晶质硅膜305a照射激光308来使该晶质硅膜305a进一步再晶化，形成提高结晶性的晶质硅膜。此时的激光使用XeCl准分子激光(波长308nm)。此时激光的光束尺寸成型为在基板301表面形成长尺形状，沿与长尺方向垂直的方向依次进行扫描，进行整个基板面的晶化。此时，使光束的一部分重合地进行扫描，在晶质硅膜305a的任意一点中进行多次激光照射，提高均匀性。
此时，在反射防止膜307下的晶质硅膜的区域中，与没有反射防止膜的区域相比，照射的实际激光能量提高。其结果是在反射防止膜307下再晶化了的晶质硅区域305b和没有反射防止膜307的区域中再晶化的晶质硅区域305c之间产生结晶性差异。
此时的结晶状态由激光的照射能量控制。即，将对存在反射防止膜307的区域的晶质硅膜照射的能量密度设定为使结晶性为大致极大值的值以下的能量密度，由此没有反射防止膜307的区域的晶质硅区域305c的结晶性比有反射防止膜307的区域的晶质硅区域305b低。在本实施方式中，作为激光的照射能量密度，以存在反射防止膜307的区域的晶质硅膜为基础设定能量密度。但是，在本实施方式的情况下，也与第二实施方式相同，对添加催化剂元素进行加热处理而晶化的晶质硅膜305a进行激光照射，因此平均晶体粒径(晶畴直径)由前一工序大致决定，在图11中纵轴取表面凹凸(脊)大小，由此来决定照射能量密度。此外，在图11中，即使纵轴取表面凹凸，也能够得到与纵轴为平均晶体粒径的情况相同的能量密度相关性的曲线。
即，在将图11中的纵轴替换为晶质硅膜的平均表面粗糙度Ra的情况下，曲线901与存在反射防止膜307的区域的晶质硅膜相当，曲线902与没有反射防止膜307的区域的晶质硅膜相当。在本实施方式中，以比与存在反射防止膜307的区域的晶质硅膜相当的曲线901取极大值的能量密度小0～50mJ/cm2的值来进行照射，例如取极大值的能量密度是300mJ/cm2，因此以比其低10mJ/cm2的290mJ/cm2的能量密度进行照射。另外，此时的激光能量密度过高时，在前一工序中得到的晶质硅膜305a的结晶状态会复位。
由此，通过固相晶化得到的晶质硅膜305a通过激光照射的熔融固化过程来降低晶体缺陷，成为更高质量的晶质硅区域305b、305c。在此，晶质硅区域305b中的平均表面粗糙度Ra是7～10nm，区域305c中的Ra是1～3nm。另外，在显微激光拉曼分光中，关于在520cm-1附近看到的晶体Si的TO声子峰强度，晶质硅区域205b中的值相对于区域205a中的值是约5～10倍。平均晶体粒径是由基于最初加热处理的晶化工序来决定的，晶质硅区域305b、305c大致都是2～5μm。
之后，除去晶质硅区域305b、305c中不需要的区域，进行元件间分离。此时，如图6的(E)所示，使用晶质硅膜区域305b来形成后来构成驱动电路部的n沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层309n、成为p沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层309p以及成为像素电极驱动用的n沟道型TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层309g。另外，用305c的晶质硅区域来形成后来成为光传感器TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层309d。
然后，用与第二实施方式相同的方法，将这些岛状半导体层作为TFT和TFD的活性区域，完成各个TFT和TFD。在本实施方式中，与第二实施方式相比，通过使用反射防止膜能够进一步明确地分别制作结晶状态的差异，另外利用此时的反射防止膜的膜厚值，在TFT的半导体层和TFD的半导体层中，容易控制结晶性的差异。由此，能够分别制作TFT和TFD各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能够得到较高的场效应迁移率和较高的开关特性，在TFD中能够得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
第四实施方式
使用图7说明本发明的第四实施方式。在此，说明在玻璃基板上制作n沟道型TFT和TFD的方法。图7是表示在此说明的n沟道型薄膜晶体管427和薄膜二极管428的制作工序的截面图，按照(A)→(I)的顺序依次进行制作工序。
在图7的(A)中，以与其它实施方式相同的方法在基板401上形成遮光层402。遮光层402在最终产品中发挥用于遮挡从基板反面方向照射TFD的光的功能。在本实施方式中，通过溅射来形成Mo膜，进行图案化，形成图7的(A)所示的遮光层402。
然后，如图7的(B)所示，为了防止来自基板401的杂质扩散而形成氧化硅膜、氮化硅膜或者氮氧化硅膜等基底膜。在本实施方式中，形成氮化硅膜作为下层的第一基底膜403，在其上层叠形成有氧化硅膜作为第二基底膜404。然后，以等离子CVD法、溅射法等公知方法来形成例如50nm厚度的非晶质硅膜(a-Si膜)405。
然后，除去非晶质硅膜405中不需要的区域，进行元件间分离，形成后来成为TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层406t和后来成为TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层406d。该状态与图7的(C)相当。
然后，设置栅极绝缘膜407使其覆盖这些岛状半导体层中后来成为TFT的活性区域的406t的中央部。在此，栅极绝缘膜407在后来的激光照射晶化工序中发挥对激光的反射防止膜的功能。如下那样形成栅极绝缘膜407：采用氧化硅膜，将其堆积在整个基板面上后进行图案化，如图7的(D)那样形成栅极绝缘膜407。为了使其发挥反射防止膜的功能，与第三实施方式同样，其膜厚很重要。在本实施方式中，作为激光假定使用308nm的XeCl准分子激光，厚度设为70nm。氧化硅膜的形成可以用TEOS和氧为材料通过等离子CVD法来形成，同样也可以通过等离子CVD法以SiH4、N2O为材料气体而形成。在本实施方式中，以TEOS和氧为材料通过等离子CVD法来形成70nm的氧化硅膜。
然后，如图7的(D)所示，对仍是非晶质硅膜的岛状半导体层406t和406d照射激光408来使其晶化。此时的激光采用XeCl准分子激光(波长308nm)，用成型为在基板401表面成为长尺形状的光束沿与长尺方向垂直的方向依次进行扫描，进行整个基板面的晶化。此时，通过扫描使得光束的一部分重合，在任意一点中进行多次激光照射，从而提高均匀性。
此时，在岛状半导体层406t、406d中，在存在栅极绝缘膜407的区域中，栅极绝缘膜发挥反射防止膜的作用，与没有栅极绝缘膜的区域相比，照射的实际激光能量提高。其结果是，在栅极绝缘膜407下结晶的晶质硅区域409和在没有栅极绝缘膜407的区域中晶化的晶质硅区域410、411之间产生结晶性差异。
此时的结晶状态由激光的照射能量控制。即，将对存在栅极绝缘膜407的区域的晶质硅膜照射的能量密度设定为结晶性为大致极大值的值以下的能量密度，由此，没有栅极绝缘膜407的区域的晶质硅区域410、411的结晶性比有栅极绝缘膜407的区域的晶质硅区域409的结晶性低。在本实施方式中，作为激光的照射能量密度，以存在栅极绝缘膜407的区域的晶质硅膜为基础设定能量密度。
在本实施方式中，作为此时的结晶状态的参数，使用了图11所示的平均晶体粒径。具有如下倾向：随着激光照射能量密度提高直到某一能量值为止，平均晶体粒径变大，而在某处取极大值，以此为边界存在转而减少。在本实施方式中采用的利用栅极绝缘膜的反射防止膜具有使对该照射能量的倾向向低能量侧偏移的作用。即，没有反射防止膜(栅极绝缘膜)的区域的能量趋势由图11的曲线902来表现，与此相对，存在反射防止膜(栅极绝缘膜)的区域的能量趋势如曲线901那样。因而，将向没有反射防止膜(栅极绝缘膜)的区域的硅膜照射的能量密度设定为平均晶体粒径(结晶性)为大致极大值的值以下的能量密度，由此，没有被反射防止膜(栅极绝缘膜)407覆盖的晶质硅区域410、411的平均晶体粒径比被反射防止膜(栅极绝缘膜)407覆盖的晶质硅区域409的平均晶体粒径小，包括其它结晶参数也变差，结晶状态变差。在本实施方式中，作为激光的照射能量密度，对存在反射防止膜(栅极绝缘膜)407的区域(与图11的曲线901相当)设定比其平均晶体粒径取极大值的能量密度小0～50mJ/cm2的值。例如取极大值的能量密度是340mJ/cm2，因此以比其低10mJ/cm2的330mJ/cm2的能量密度来进行照射。
在如上那样得到的晶质硅膜中，晶质硅区域409的平均晶体粒径是200～300nm，晶质硅区域410、411的平均晶体粒径是20～100nm。另外，在晶质硅膜的表面产生脊，晶质硅区域409中其平均表面粗糙度Ra为6～10nm，晶质硅区域410、411中的Ra是1～3nm。另外，在显微激光拉曼分光中，关于在520cm-1附近看到的晶体Si的TO声子峰强度，晶质硅区域409中的值相对于晶质硅区域410、411的值为约4～8倍。
然后，如图7的(E)所示，用溅射法或者CVD法等将导电膜堆积在栅极绝缘膜407上，使其图案化，形成后来的TFT的栅极电极412。此时，在后来TFD的半导体层411上不形成导电膜。此时的导电膜使用高熔点金属的钨(W)，例如膜厚设为450nm。
然后，如图7的(F)所示，形成由抗蚀剂构成的掩模413，使其覆盖后来成为TFD的活性区域的岛状半导体层411的一部分。并且，在该状态下，从基板401上方全面地离子掺杂n型杂质(磷)414。通过该工序，在TFD的半导体层411中，向从抗蚀剂掩模413露出的区域注入磷414，成为后来的TFD的n+型区域416。在构成TFT的半导体层的晶质硅区域409、410中，向从栅极绝缘膜407露出的区域高浓度地注入磷414，成为后来的TFT的源极区域和漏极区域415。在此，对不存在栅极电极412而仅存在栅极绝缘膜407的区域，磷414穿过栅极绝缘膜407，一部分磷被低浓度地注入。该区域发挥LDD(Lightly Doped Drain：轻掺杂漏区)区域417的功能，缓和沟道区域和源极/漏极区域之间的接合部的电场集中，具有能够减少TFT截止动作时的泄漏电流，并且抑制由热载流子引起的劣化的效果。在本实施方式中，通过一次掺杂处理，利用栅极绝缘膜407的有无来同时形成高浓度区域415和低浓度区域417，但是也可以分别对其使掺杂时的加速电压和剂量最佳化，分两次来进行。另外，在此，被栅极电极412遮掩而未注入磷414的区域后来成为TFT的沟道区域421。
即，使用具有高结晶性的晶质硅区域409来形成TFT的活性区域中的沟道区域421和LDD区域417，使用结晶性较低的晶质硅区域410来形成TFT的活性区域中的源极/漏极区域415。TFT的场效应迁移率等的导通特性和截止动作时的泄漏电流为代表的截止特性，都是被沟道区域和LDD区域支配的，因此通过用高质量晶质硅膜来构成这些区域，能够实现例如即使源极/漏极区域的结晶性较低也具有较高电气特性的TFT。
然后，除去在前一工序中使用的抗蚀剂掩模413后，如图7的(G)所示，形成由抗蚀剂构成的掩模418，使其全面覆盖后来成为TFD的活性区域的岛状半导体层411的一部分和构成后来成为TFT的活性区域的岛状半导体层的晶质硅区域409、410。并且，在该状态下，从基板401上方全面地离子掺杂p型杂质(硼)420。通过该工序，对TFD的半导体层411中从抗蚀剂掩模418露出的区域注入硼420。被掩模418覆盖的区域不掺杂硼420。由此，在TFD的半导体层411中，注入了硼420的区域成为后来的TFD的p+型区域419，在前一工序中也没注入磷的区域成为后来的本征区域422。
然后，除去了抗蚀剂掩模418的状态与图7的(H)相当。然后，在惰性环境下例如氮气环境下对其进行热处理。通过该热处理，在TFT的源极/漏极区域415、LDD区域417、TFD的n+型区域416和p+型区域419中，恢复掺杂时产生的晶体缺陷等掺杂破坏，使分别掺杂的磷和硼活化。
然后，如图7的(I)所示，将氧化硅膜或者氮化硅膜形成为层间绝缘膜。在本实施方式中，采用氧化硅膜423和氮化硅膜424的2层构造。之后形成连接孔，利用金属材料形成TFT的电极、配线425和TFD的电极、配线426。
最后，在一个大气压的氮气环境或者氢气混合环境下进行350～450℃的退火，完成图7的(I)所示的薄膜晶体管427和薄膜二极管428。并且根据需要，以保护它们为目的，也可以在薄膜晶体管427和薄膜二极管428上设置由氮化硅膜等构成的保护膜。
按照以上实施方式，能够分别制作TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能够得到较高的场效应迁移率和较高的开关特性，在TFD中能够得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，在本实施方式中，将形成在TFT沟道区域上的反射防止膜直接作为栅极绝缘膜用于半导体元件，因此与第三实施方式相比，不产生用于形成反射防止膜的附加工序。其结果是能够简化制造工序，能够降低半导体装置的制造成本。
第五实施方式
使用图8说明本发明的第五实施方式。在此，说明用与前述第一至第四实施方式不同的方法在玻璃基板上制作n沟道型TFT和TFD的方法。图8是表示在此说明的n沟道型薄膜晶体管526和薄膜二极管527的制造工序的截面图，按照(A)→(I)的顺序依次进行制作工序。
在图8的(A)中，用与其它实施方式相同的方法在基板501上形成遮光层502。遮光层502在最终产品中发挥用于遮挡从基板反面方向照射TFD的光的功能。在本实施方式中，通过溅射来形成Mo膜，进行图案化，形成遮光层502。然后，用与前述第一至第四实施方式相同的方法层叠形成由氮氧化硅膜构成的下层的第一基底膜503和由氧化硅膜构成的第二基底膜504，使其覆盖玻璃基板501和遮光层502，然后形成厚度为例如40nm的非晶质硅膜505。该工序也可以不将基底绝缘膜和非晶质半导体膜放在大气中而连续形成。
然后，使作为氧化硅膜的掩模绝缘膜506形成为200nm左右的厚度。如图8的(A)所示，对该掩模绝缘膜506进行图案化，部分开口，由此在该开口部中露出非晶质硅膜505。
然后，用旋涂法涂布包含用重量换算为1～10ppm左右、例如是6ppm的催化剂元素(在本实施方式中是镍)的水溶液(乙酸镍溶液)来形成催化剂元素层507。此时，催化剂元素在掩模绝缘膜506的开口部中选择性地与非晶质硅膜505接触，形成催化剂元素添加区域。该状态与图8的(A)相当。
然后，以500～650℃(优选550～600℃)进行30分钟～10小时的加热处理。在本实施方式中，以590℃来进行1小时的加热处理。其结果是，如图8的(B)所示，仅在催化剂元素添加区域上产生结晶核，该区域的非晶质硅膜被晶化，成为晶质硅区域505a。此时，存在于掩模绝缘膜506上的镍507被掩模绝缘膜506阻挡，不会到达下层的非晶质硅膜，保留为非晶质状态。
在除去掩模绝缘膜(氧化硅膜)506之后，如8(C)所示那样向晶质硅区域505a和非晶质硅区域混合的硅膜照射激光508。与第一至第四实施方式相同，此时的激光采用XeCl准分子激光(波长308nm)，使光束的一部分重合地进行扫描，从而在硅膜的任意一点进行多次激光照射，提高均匀性。
由此，导入催化剂元素而被选择性地晶化的晶质硅区域505a通过照射激光508的熔融固化过程来降低晶体缺陷，将其一部分作为生长核进行再晶化，由此成为更高质量的晶质硅区域505b。另外，在非晶质区域中，在照射激光508的熔融固化过程中进行晶化，形成晶质硅区域505c。此时的激光照射能量密度是250～450mJ/cm2、例如以350mJ/cm2的能量密度来进行照射。另外，当此时的激光照射能量密度过高时，在前一工序中得到的晶质硅区域505a的结晶状态会被复位。
在此，这样得到的晶质硅区域505b的晶体面取向在催化剂元素的固相晶化工序中大致决定，主要由<111>晶带面构成，其中特别是(110)面取向和(211)面取向占全部的50％以上的区域。另外，其平均晶体粒径、晶畴(面方向大致相同的区域)的晶畴直径成为2～5μm。与此相对，通过激光照射从非晶质状态晶化的晶质硅区域505c的晶体面取向是随机的，特别是经常发现(100)面取向和(111)面取向。(100)面取向和(111)面取向都不在<111>晶带面的组内。另外，平均晶体粒径为100～300nm，是比晶质硅区域505b小一位以上的值。
之后，除去晶质硅区域505b、505c中不需要的区域，进行元件间分离。此时，如图8的(D)所示，用晶质硅膜的高质量晶质硅区域505b形成后来成为TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层509t，用晶质硅区域505c形成后来成为TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层509d。
然后，如图8的(E)所示，形成覆盖这些岛状半导体层509t和509d的栅极绝缘膜510。栅极绝缘膜510优选厚度为20～150nm的氧化硅膜，在此采用了100nm的氧化硅膜。
然后，使用溅射法或者CVD法等将导电膜堆积在栅极绝缘膜510上，对其进行图案化，形成后来的TFT的栅极电极511。此时，在后来的TFD的半导体层509d上不形成导电膜。作为此时的导电膜，在本实施方式中采用高熔点金属W。
然后，如图8的(F)所示，在栅极绝缘510上形成由抗蚀剂构成的掩模512，使其覆盖后来成为TFD的活性区域的岛状半导体层509d的一部分。并且，在该状态下，从基板501上方对整个面离子掺杂n型杂质(磷)513。在该工序中，磷513穿过栅极绝缘膜510注入半导体层509t、509d。通过该工序，在TFD的半导体层509d中，从抗蚀剂掩模512露出的区域注入磷513，在TFT的半导体层509t中，从栅极电极511露出的区域注入磷513。在被抗蚀剂掩模512和栅极电极511覆盖的区域中不掺杂磷513。由此，在TFT的半导体层509t中注入了磷513的区域成为后来的TFT的源极区域和漏极区域514，被栅极电极511遮掩而没有注入磷513的区域后来成为TFT的沟道区域516。另外，在TFD的半导体层509d中注入了磷513的区域成为后来的TFD的n+型区域515。
然后，除去在前一工序中使用的抗蚀剂掩模512后，如图8的(G)所示，在栅极绝缘膜510上形成由抗蚀剂构成的掩模517，使其覆盖后来成为TFD的活性区域的岛状半导体层509d的一部分和后来成为TFT的活性区域的整个岛状半导体层509t。而且，在该状态下，从基板上方对整个面离子掺杂p型杂质(硼)518。通过该工序，在TFD的半导体层509d中从抗蚀剂掩模517露出的区域注入硼518。在被掩模517覆盖的区域中不掺杂硼518。由此，在TFD的半导体层509d中注入了硼518的区域成为后来的TFD的p+型区域519，在前一工序中也没注入磷的区域成为后来的本征区域520。
并且，除去在前一工序中用作掩模的抗蚀剂517后，在惰性环境下例如氮气环境下对其进行热处理。在该热处理工序中，如图8的(H)所示，在后来的TFT的半导体层509t中，掺杂到源极/漏极区域514中的磷提高该领域中的镍的固溶度，使存在于沟道区域516中的镍从沟道区域向源极/漏极区域沿箭头521所示方向移动。通过该加热处理工序，镍移动到TFT的源极/漏极区域514中，因此这些区域中的镍浓度变得比其它区域高。另外，此时，同时在TFT源极/漏极区域514、TFD的n+型区域515和p+型区域519中恢复掺杂时产生的晶体缺陷等掺杂破坏，使分别掺杂的磷和硼活化。由此，能够实现TFT的源极/漏极区域514、TFD的n+型区域515和p+型区域519的低电阻化。作为此时的加热处理，可以使用普通的加热炉，更希望使用RTA(Rapid Thermal Annealing：快速热退火)。在本实施方式中，使用了将每一张基板移动到高温环境并吹高温氮气来进行高速升降温的方式的RTA处理。作为处理条件，以超过200℃/分钟的升降温速度来进行升降温，例如以680℃进行7分钟的加热处理。此时的加热处理也可以使用其它方式，实施者适当设定条件即可。
然后，如图8的(I)所示，将氧化硅膜或者氮化硅膜形成为层间绝缘膜。在本实施方式中，采用氮化硅膜522和氧化硅膜523的2层构造。之后形成连接孔，通过金属材料来形成TFT的电极、配线524和TFD的电极、配线525。
最后，在一个大气压的氮气环境或者氢气混合环境下进行350～450℃的退火，完成图8的(I)所示的薄膜晶体管526和薄膜二极管527。并且根据需要，以保护它们为目的，也可以在薄膜晶体管526和薄膜二极管527上设置由氮化硅膜等构成的保护膜。
按照以上实施方式，能够分别制作出TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能够得到较高的场效应迁移率和较高的开关特性，在TFD中能够得到较高的光灵敏度。在本实施方式中，使用催化剂元素进行固相晶化并通过激光照射来实现高质量的晶质硅膜，形成TFT的半导体层，用从非晶质状态通过激光晶化得到的晶质硅膜形成TFD的半导体层，如上那样积极地改变晶化方法来分别制作TFT和TFD各自的半导体层所要求的结晶状态，从而能够用使同一非晶质半导体膜晶化而形成的半导体层同时实现最适合于要求较高的电流驱动能力的TFT和光传感器TFD的元件特性。
第六实施方式
用图9说明本发明的第六实施方式。在此，用与第五实施方式相同的方法在玻璃基板上制作n沟道型TFT和TFD，但是在TFD和基板之间不设置散热层，这一点与第五实施方式不同。本实施方式适用于不需在TFD的背面侧设置遮光膜的半导体装置、例如有机EL装置等中。
如图9的(A)所示，为了防止来自基板401的杂质扩散，在基板401上形成氧化硅膜、氮化硅膜或者氮氧化硅膜等基底膜。在本实施方式中，形成氮化硅膜作为下层的第一基底膜403，在其上层叠形成有氧化硅膜作为第二基底膜404。然后，以等离子CVD法、溅射法等公知方法来形成例如厚度为50nm的非晶质硅膜(a-Si膜)405。
然后，如图9的(B)所示，除去非晶质硅膜405中不需要的区域，进行元件间分离，形成后来成为TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层406t和后来成为TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层406d。
然后，如图9的(C)所示，设置栅极绝缘膜407使其覆盖岛状半导体层406t、406d中后来成为TFT的活性区域的406t的中央部。在此，栅极绝缘膜407发挥在后来的激光照射晶化工序中对激光的反射防止膜的功能。栅极绝缘膜407能够在用氧化硅膜堆积在整个基板面上后进行图案化来形成。为了使栅极绝缘膜407发挥反射防止膜的功能，与第三实施方式同样，其膜厚很重要。在本实施方式中，作为激光假定使用308nm的XeCl准分子激光，厚度设为70nm。关于氧化硅膜的形成，可以用TEOS和氧为材料通过等离子CVD法来形成，也可以同样通过等离子CVD法以SiH4、N2O为材料气体来形成。在本实施方式中，以TEOS和氧为材料通过等离子CVD法来形成70nm的氧化硅膜。
然后，如图9的(D)所示，对仍是非晶质硅膜的岛状半导体层406t和406d照射激光408来使其晶化。作为此时的激光，使用XeCl准分子激光(波长308nm)，用成型为在基板401表面上形成长尺形状的光束沿与长尺方向垂直的方向依次进行扫描，进行整个基板面的晶化。此时，通过扫描使得光束的一部分重合，在任意一点中进行多次激光照射，提高均匀性。
此时，在岛状半导体层406t、406d中，在存在栅极绝缘膜407的区域中，栅极绝缘膜发挥反射防止膜的作用，与没有栅极绝缘膜的区域相比，照射的实际激光能量提高。其结果是，在以被栅极绝缘膜407覆盖的状态下被晶化的晶质硅区域409和以没有被栅极绝缘膜407覆盖的状态下被晶化的晶质硅区域410、411之间产生结晶性差异。
各个晶质硅区域409、410、411的结晶状态由激光的照射能量控制。即，将对存在栅极绝缘膜407的区域的晶质硅膜照射的能量密度设定为结晶性为大致极大值的值以下的能量密度，由此，没有被栅极绝缘膜407覆盖的晶质硅区域410、411的结晶性比被栅极绝缘膜407覆盖的晶质硅区域409低。在本实施方式中，作为激光的照射能量密度，以存在栅极绝缘膜407的区域的晶质硅膜为基础设定能量密度。
在本实施方式中，使用了图11所示的平均晶体粒径作为此时的结晶状态的参数。存在如下倾向：随着激光照射能量密度提高直到某一能量值为止，平均晶体粒径变大，但是在某处取极大值，以此为边界存在转向减少。本实施方式中所采用的利用栅极绝缘膜的反射防止膜具有使对该照射能量的倾向向低能量侧偏移的作用。即，没有反射防止膜(栅极绝缘膜)的区域的能量趋势在图11中成为曲线902，与此相对，存在反射防止膜(栅极绝缘膜)的区域的能量趋势如曲线901。因此，将向存在反射防止膜(栅极绝缘膜)的区域的硅膜照射的能量密度设定为平均晶体粒径(结晶性)为大致极大值的值以下的能量密度，由此，没有被反射防止膜(栅极绝缘膜)407覆盖的晶质硅区域410、411的平均晶体粒径比被反射防止膜(栅极绝缘膜)407覆盖的晶质硅区域409小，包括其它结晶参数也变差，结晶状态变差。在本实施方式中，作为激光的照射能量密度，对存在反射防止膜(栅极绝缘膜)407的区域(与图11的曲线901相当)设定比其平均晶体粒径取极大值的能量密度小0～50mJ/cm2的值。例如取极大值的能量密度是340mJ/cm2，因此以比其低10mJ/cm2的330mJ/cm2的能量密度来进行照射。
在如上那样得到的晶质硅膜中，晶质硅区域409的平均晶体粒径是200～300nm，晶质硅区域410、411的平均晶体粒径是20～100nm。另外，在晶质硅膜的表面产生脊，晶质硅区域409中其平均表面粗糙度Ra成为6～10nm，晶质硅区域410、411中的Ra是1～3nm。另外，在显微激光拉曼分光中，关于在520cm-1附近看到的晶体Si的TO声子峰强度，晶质硅区域409中的值相对于晶质硅区域410、411的值为约4～8倍。
然后，如图9的(E)所示，使用溅射法或者CVD法等将导电膜堆积在栅极绝缘膜407上，对其进行图案化，形成后来的TFT的栅极电极412。此时，在后来的TFD的半导体层411上不形成导电膜。此时的导电膜使用高熔点金属的钨(W)，例如膜厚设为450nm。
然后，如图9的(F)所示，形成由抗蚀剂构成的掩模413，使其覆盖后来成为TFD的活性区域的岛状半导体层411的一部分。并且，在该状态下，从基板401上方对整个面离子掺杂n型杂质(磷)414。通过该工序，在TFD的半导体层411中，对从抗蚀剂掩模413中露出的区域注入磷414，成为后来的TFD的n+型区域416。在构成TFT的半导体层的晶质硅区域409、410中，对从栅极绝缘膜407露出的区域高浓度地注入磷414，成为后来的TFT的源极区域和漏极区域415。在此，在不存在栅极电极412而仅存在栅极绝缘膜407的区域中，磷414穿过栅极绝缘膜407，一部分磷被低浓度注入。该区域发挥LDD(Lightly Doped Drain：轻掺杂漏区)区域417的功能，缓和沟道区域和源极/漏极区域之间的接合部的电场集中，具有能够减低TFT截止动作时的泄漏电流，并且抑制由热载流子引起的劣化的效果。在本实施方式中，通过一次掺杂处理，利用栅极绝缘膜407的有无来同时形成高浓度区域415和低浓度区域417，但是也可以分别对其使掺杂时的加速电压和剂量最佳化，分两次来进行。另外，在此，被栅极电极412遮掩而没有注入磷414的区域后来成为TFT的沟道区域421。
即，使用具有较高结晶性的晶质硅区域409来形成TFT的活性区域中的沟道区域421和LDD区域417，使用结晶性较低的晶质硅区域410来形成TFT的活性区域中的源极/漏极区域415。TFT的场效应迁移率等的导通特性和以截止动作时的泄漏电流为代表的截止特性都是被沟道区域和LDD区域支配的，因此由高质量的晶质硅膜来构成这些区域，由此能够实现例如即使源极/漏极区域的结晶性较低也具有较高电气特性的TFT。
然后，除去在前一工序中使用的抗蚀剂掩模413后，如图9的(G)所示，形成由抗蚀剂构成的掩模418，使其覆盖后来成为TFD的活性区域的岛状半导体层411的一部分和构成后来成为TFT的活性区域的岛状半导体层的整个晶质硅区域409、410。并且，在该状态下，从基板401上方对整个面离子掺杂p型杂质(硼)420。通过该工序，对TFD的半导体层411中从抗蚀剂掩模418露出的区域注入硼420。被掩模418覆盖的区域没有掺杂硼420。由此，在TFD的半导体层411中，注入了硼420的区域成为后来的TFD的p+型区域419，在前一工序中也没注入磷的区域成为后来的本征区域422。
并且，除去了抗蚀剂掩模418的状态与图9的(H)相当。然后，在惰性环境下例如氮气环境下对其进行热处理。通过该热处理，在TFT的源极/漏极区域415、LDD区域417、TFD的n+型区域416和p+型区域419中，恢复掺杂时产生的晶体缺陷等掺杂破坏恢复，使分别掺杂的磷和硼活化。
然后，如图9的(I)所示，用氧化硅膜或者氮化硅膜形成层间绝缘膜。在本实施方式中，采用氧化硅膜423和氮化硅膜424的2层构造。之后形成连接孔，通过金属材料来形成TFT的电极、配线425和TFD的电极、配线426。
最后，在一个大气压的氮气环境或者氢气混合环境下进行350～450℃的退火，完成图9的(I)所示的薄膜晶体管427和薄膜二极管428’。并且根据需要，以保护它们为目的，也可以在薄膜晶体管427和薄膜二极管428’上设置由氮化硅膜等构成的保护膜。
按照以上实施方式，能够分别制作TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态，在TFT中能够得到较高的场效应迁移率和较高的开关特性，在TFD中能够得到较高的光灵敏度。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
另外，在本实施方式中将形成在TFT沟道区域上的反射防止膜直接作为栅极绝缘膜利用于半导体元件中，因此与第三实施方式相比，不产生用于形成反射防止膜的附加工序。其结果是能够简化制造工序，能够降低半导体装置的制造成本。
此外，在本实施方式中用与第五实施方式中说明的方法相同的方法来进行非晶质半导体膜的晶化，但是也可以用与第二实施方式中说明的方法相同的方法来代替，通过利用催化剂元素的加热处理仅使非晶质半导体膜的一部分晶化后，进行激光照射工序来形成晶质半导体膜。
如前所述，本实施方式适用于有机EL显示装置中。例如，在用上述方法设置有薄膜晶体管427和薄膜二极管428’的基板上，按顺序形成透明电极层、发光层以及上部电极层，由此能够制造出底部发光型有机EL显示装置。或者，也可以形成透明电极作为上部电极层，制造出顶部发光型有机EL显示装置。在这种情况下，基板401无需是透光性的。
第七实施方式
在本实施方式中，说明与第一～第六实施方式都不同的晶化方法、在玻璃基板上制作n沟道型TFT和TFD的方法。采用图10进行说明。图10是表示本实施方式中的制作工序的截面图，按照(A)至(F)来依次进行制作工序。
首先，与第一～第六实施方式同样，在基板(在本实施方式中是玻璃基板)601上设置由Mo等构成的遮光层602，并且为了防止来自基板的杂质扩散，在其上层叠形成例如氮化硅膜作为下层的第一基底膜603，并且在其上层叠形成氧化硅膜作为第二基底膜604。然后，用与第一～第六实施方式相同的方法形成厚度为30～80nm的非晶质硅膜605。该工序也可以不将基底绝缘膜和非晶质半导体膜放在大气中而连续形成。
然后，形成厚度为200nm左右的由氧化硅膜构成的掩模绝缘膜606。如图10的(A)所示，掩模绝缘膜具有用于向半导体膜掺杂催化剂元素的开口部。
然后，用旋涂法涂布包含用重量换算为100ppm左右的催化剂元素(在本实施方式中是镍)的水溶液(乙酸镍溶液)，形成催化剂元素层607。此时，催化剂元素层607的催化剂元素，在掩模绝缘膜606的开口部中选择性地与非晶质硅膜605接触，形成催化剂元素添加区域。该状态与图10的(A)相当。
另外，在本实施方式中使用了用旋涂法掺杂镍的方法，但是也可以采用通过蒸镀法、溅射法等将作为催化剂元素的薄膜(在本实施方式的情况下是镍膜)形成在非晶质硅膜上。
然后，以500～650℃(优选550～600℃)进行6～20小时(优选8～15小时)的加热处理。在本实施方式中是以590℃来进行6小时的加热处理。其结果是，如图10的(B)所示，在催化剂元素添加区域中产生结晶核，该区域的非晶质硅膜首先被晶化，成为晶质硅区域605a。并且，如图10的(C)所示，以作为晶化区域的晶质硅膜区域605a为起点向大致与基板平行的方向(箭头608所示的方向)进行晶化，形成宏观上晶体生长方向一致的晶质硅区域605b。此时，存在于掩模绝缘膜606上的镍被掩模绝缘膜606阻挡，不会到达下层的非晶质硅膜，仅通过在开口区域中导入的镍来进行非晶质硅膜605的晶化。另外，横方向上的晶体生长未到达的区域保留为非晶质硅区域605c。之后，除去掩模绝缘膜(氧化硅膜)606，得到图10的(D)所示的状态。
然后，如图10的(E)所示，向晶质硅区域605a、605b和非晶质硅区域605c混合的硅膜照射激光609。作为此时的激光，与第一至第六实施方式相同，使用XeCl准分子激光(波长308nm)，使光束的一部分重合地进行扫描，由此在硅膜的任意一点进行多次激光照射，提高均匀性。
由此，在导入催化剂元素而被选择性地晶化的晶质硅区域605a和605b中，通过照射激光609的熔融固化过程来降低晶体缺陷，将其一部分作为生长核进行再晶化，分别成为更高质量的晶质硅区域605d、605e。特别是，横向晶体生长的晶质硅区域605e成为更高质量，成为具有更高的结晶性的晶质硅膜。
另外，在非晶质硅区域605c中，经过照射激光609的熔融固化过程来进行晶化，形成晶质硅区域605f。此时的激光照射能量密度是250～450mJ/cm2、例如以350mJ/cm2的能量密度来进行照射。另外，此时当激光照射能量密度过高时，在前一工序中得到的晶质硅区域605b的结晶状态被复位。
在此，这样得到的晶质硅区域605e的晶体面取向大致由催化剂元素的固相晶化工序决定，主要由<111>晶带面构成，其中特别是由(110)面取向和(211)面取向占全部的50％以上的区域。另外，其结晶状态，由沿一个方向的晶畴(面方向大致相同的区域)构成，不需要晶体粒这样的概念。与此相对，通过激光照射从非晶质状态晶化的晶质硅区域605f的晶体面取向是随机的，特别是经常发现(100)面取向和(111)面取向。(100)面取向和(111)面取向都不在<111>晶带面的组内。另外，平均晶体粒径为100～300nm。
之后，除去晶质硅区域605e、605f中不需要的区域，进行元件间分离。此时，如图10的(F)所示，使用横向晶体生长的高质量的晶质硅区域605e形成后来成为TFT的活性区域(源极/漏极区域、沟道区域)的岛状半导体层610t，使用晶质硅区域605f来形成后来成为TFD的活性区域(n+/p+型区域、本征区域)的岛状半导体层610d。
之后，以与第五实施方式相同的方法，将这些岛状半导体层作为TFT和TFD的活性区域来完成各自的TFT和TFD。在本实施方式中，能够使用横向晶体生长的更高质量的晶质硅膜作为TFT的半导体层，能够实现具有更高电流驱动能力的TFT。并且，能够分别制作出TFT和TFD的各自的半导体层以及TFT的沟道区域和TFD的本征区域所要求的最佳结晶状态。其结果是能用使同一非晶质半导体膜晶化而形成的半导体层同时实现TFT和TFD各自所要求的最佳元件特性。
第八实施方式
在本实施方式中，说明具备传感器功能的显示装置。这些显示装置是用通过上述任意一个实施方式来形成TFT和TFD的基板而构成的。
具备本实施方式的传感器功能的显示装置，例如是带触摸传感器的液晶显示装置，其具有显示区域和位于显示区域的外围的边框区域。显示区域具有多个显示部(像素)和多个光传感器部。各显示部包含像素电极和像素开关用TFT，各光传感器部包含TFD。在边框区域中设置有用于驱动各显示部的显示用驱动电路，在驱动电路中利用驱动电路用TFT。像素开关用TFT和驱动电路用TFT以及光传感器部的TFD通过如第一～第七实施方式中所说明的方法而形成在同一基板上。此外，在本发明的显示装置中，只要显示装置中使用的TFT中至少像素开关用TFT是通过上述方法与光传感器部的TFD形成在同一基板上即可，例如驱动电路可以另外设置在其它基板上。
在本实施方式中，光传感器部与对应的显示部(例如原色的像素)相邻配置。对一个显示部可以配置一个光传感器部，也可以配置多个光传感器部。或者，也可以对多个显示部的组合分别配置一个光传感器部。例如，能够对由三个原色(RGB)的像素构成的彩色显示像素设置一个光传感器部。这样，能够根据分辨率来适当选择光传感器部相对于显示部数量的数量(密度)。
当在光传感器部的观察者侧设置滤色器时，构成光传感器部的TFD的灵敏度有可能下降，因此优选不在光传感器部的观察者侧设置滤色器。
此外，本实施方式的显示装置的结构不限定于上述情况。例如，还能够构成将光传感器的TFD配置在边框区域，附加有根据外光的照度来控制显示亮度的环境传感器的显示装置。另外，还能够在光传感器部的观察者侧配置滤色器，由光传感器部来接收经过滤色器的光，从而使光传感器部发挥彩色影象传感器的功能。
下面，参照附图，以具备触摸面板传感器的触摸面板液晶显示装置为例，说明本实施方式的显示装置的结构。
图12是表示配置在显示区域中的光传感器部的结构的一例的电路图。光传感器部具有光传感器用薄膜二极管701、信号蓄积用电容器702以及用于取出蓄积在电容器702中的信号的薄膜晶体管703。在输入RST信号，向节点704写入RST电位后，当节点704的电位由于光的泄漏而下降时，薄膜晶体管703的栅极电位变动，TFT栅极进行开闭。由此，能够取出信号VDD。
图13是表示有源矩阵方式的触摸面板液晶显示装置的一例的示意性截面图。在本例子中，对各像素逐个配置有一个光传感器部。
图示的液晶显示装置具备液晶模块802和配置在液晶模块802背面侧的背光装置801。在此没有图示，但是液晶模块802例如由具有透光性的背面基板、与背面基板相对配置的前面基板以及设置在这些基板之间的液晶层构成。液晶模块802具有多个显示部(原色像素)，各显示部具有像素电极(未图示)和连接到像素电极的像素开关用薄膜晶体管805。另外，与各显示部相邻配置有包含薄膜二极管806的光传感器部。虽然没有图示，但是在各显示部的观察者侧配置有滤色器，而在光传感器部的观察者侧没有设置滤色器。在薄膜二极管806和背光装置801之间配置有遮光层807，来自背光装置801的光被遮光层807遮光而不进入薄膜二极管806，仅有外光804射入薄膜二极管806。由薄膜二极管806感测该外光804的射入，实现光学感测方式的触摸面板。
此外，遮光层807只要配置成至少背光装置801的光不进入薄膜二极管806中的本征区域即可。本实施方式的遮光层807也可以是在制造工艺中使非晶质半导体膜进行激光晶化时设置的散热层。
图14是表示有源矩阵方式的触摸面板液晶显示装置中的背面基板的一例的示意性平面图。本实施方式的液晶显示装置由多个像素(R、G、B像素)构成，但是在此为了简化而仅示出2个像素。
背面基板1000具备：分别具有像素电极22和像素开关用薄膜晶体管24的多个显示部(像素)；以及与各显示部相邻配置并包含光传感器光学二极管26、信号蓄积用电容器28和光传感器用跟随器(follower)薄膜晶体管29的光传感器部。
薄膜晶体管24具有例如与第二实施方式中说明的TFT相同的结构，即具有双栅极LDD构造，该双栅极LDD构造具有两个栅极电极和LDD区域。薄膜晶体管24的源极区域连接到像素用源极总线34，漏极区域连接到像素电极22。薄膜晶体管24通过来自像素用栅极总线32的信号而进行导通截止。由此，通过像素电极22和形成在与背面基板1000相对配置的前面基板上的对置电极向液晶层施加电压，改变液晶层的取向状态从而进行显示。
另一方面，光传感器光学二极管26具有例如与第二实施方式中说明的TFD相同的结构，具备p+型区域26p、n+型区域26n以及位于这些区域26p、26n之间的本征区域26i。信号蓄积用电容器28将栅极电极层和Si层作为电极，用栅极绝缘膜形成电容。光传感器光学二极管26中的p+型区域26p连接到光传感器用RST信号线36，n+型区域26n连接到信号蓄积用电容器28中的下部电极(Si层)，经过该电容器28连接到光传感器用RWS信号线38。并且，n+型区域26n连接到光传感器用跟随器薄膜晶体管29中的栅极电极层。光传感器用跟随器薄膜晶体管29的源极区域和漏极区域分别连接到光传感器用VDD信号线40、光传感器用COL信号线42。
由此，光传感器光学二极管26、信号蓄积用电容器28以及光传感器用跟随器薄膜晶体管29分别与图12所示的驱动电路的薄膜二极管701、电容器702、薄膜晶体管703相对应，构成光传感器的驱动电路。下面说明该驱动电路的光学感测时的动作。
(1)首先，通过RWS信号线38向信号蓄积用电容器28写入RWS信号。由此，在光传感器光学二极管26中的n+型区域26n一侧产生正电场，关于光传感器光学二极管26成为反偏置状态。(2)在存在于基板表面中被光照射的区域中的光传感器光学二极管26中，产生光泄漏，在RST信号线36一侧流失电荷。(3)由此，n+型区域26n一侧电位下降，根据其电位变化，施加到光传感器用跟随器薄膜晶体管29的栅极电位发生变化。(4)通过VDD信号线40对光传感器用跟随器薄膜晶体管29的源极侧施加VDD信号。当如上那样栅极电极发生变动时，流向连接到漏极侧的COL信号线42的电流值发生变化，因此能够从COL信号线42取出该电信号。(5)将RST信号从COL信号线42写入光传感器光学二极管26，使信号蓄积用电容器28的电位复位。通过在扫描的同时重复上述(1)～(5)的动作，能够实现光学感测。
本实施方式的触摸面板液晶显示装置中的背面基板的结构不限定于图14所示的结构。例如，也可以在各像素开关用TFT中设置辅助电容(Cs)。另外，在图示的例子中，与RGB各个像素相邻设置有光传感器部，但是如上所述，也可以对构成RGB像素的三个像素的组(颜色显示像素)配置一个光传感器部。
在此，再次参照图13。在上述的例子中，从图13示出的截面图可知，将薄膜二极管806配置在显示区域上用作触摸传感器，但是也可以在显示区域以外形成薄膜二极管806，将其用作根据外光804的照度对背光装置801的亮度进行控制的环境传感器。
图15是例示出带环境传感器的液晶显示装置的立体图。液晶显示装置2000具备：具有显示区域52、栅极驱动器56、源极驱动器58以及光传感器部54的LCD基板50和配置在LCD基板50的背面侧的背光装置60。有时也将位于LCD基板50中的显示区域52外围并设有驱动器56、58、光传感器部54的区域称作“边框区域”。
背光装置60的亮度由背光装置控制电路(未图示)控制。另外，虽然没有图示，但是在显示区域52和驱动器56、58中利用TFT，在光传感器部54中利用TFD。光传感器部54生成基于外光的照度的照度信号，利用使用了柔性基板的连接来输入到背光装置控制电路中。在背光装置控制电路中，根据该照度信号生成背光装置控制信号，并输出到背光装置60。
此外，当应用本发明时，还能够构成带环境传感器的有机EL显示装置。这种有机EL显示装置，与图15所示的液晶显示装置同样，能够具有在同一基板上配置有显示部和光传感器部的结构，不需要在基板背面侧设置背光装置60。在这种情况下，通过设置在基板50上的配线将光传感器部54连接到源极驱动器58，将来自光传感器部54的照度信号输入源极驱动器58。源极驱动器58根据照度信号来改变显示部52的亮度。
以上，说明了本发明的具体实施方式，但是本发明不限于上述实施方式，能够进行基于本发明的技术思想的各种变形。使用本发明的TFT还能在玻璃基板上同时构成用于进行模拟驱动的电路、进行数字驱动的电路。例如在进行模拟驱动的电路的情况下，具有源极侧驱动电路、像素部以及栅极侧驱动电路，源极侧驱动电路设置有移位寄存器、缓冲器、采样电路(传输门)，另外，栅极侧驱动电路设置有移位寄存器、电平位移器、缓冲器。另外，如果需要，也可以在采样电路和移位寄存器之间设置电平位移电路。另外，按照本发明的制造工序，还能够形成存储器、微处理器。
根据本发明，在形成在同一基板上的TFT和TFD中，都具有适合于各自的半导体元件的结晶状态的晶质半导体膜，能得到具备具有良好特性的TFT和TFD的半导体装置。由此，能够将使同一非晶质半导体膜晶化而形成的半导体层作为各自的活性区域，用同一制造工序制作：作为用于驱动电路的TFT和用于使像素电极进行开关的TFT而具有较高的场效应迁移率和开关比的TFT；以及在用作光传感器的情况下对外光的灵敏度、对光的SN比(明暗下的电流值比)较高的TFD。特别是，使各自的结晶状态适合于在这些半导体层中对TFT的场效应迁移率影响较大的沟道区域和对TFD的光灵敏度影响较大的本征区域，由此能够得到适合于各个半导体元件的元件特性。并且，能够以简便的制造方法实现前述高性能半导体元件，能够实现产品的小型化、高性能化、低成本化。
工业上的实用性
本发明的应用范围极为广阔，能够应用于具备TFT和TFD的半导体装置、或者具有这种半导体装置的所有领域的电子设备。例如，实施本发明而形成的CMOS电路、像素部能够用于有源矩阵型液晶显示装置、有机EL显示装置。这种显示装置能够被利用于例如便携式电话、便携式游戏机的显示画面、数字照相机的监视器等中。因此，本发明能够应用于装有液晶显示装置、有机EL显示装置的所有电子设备中。
特别是，本发明能够适用于有源矩阵型的液晶显示装置、有机EL显示装置、影象传感器、光传感器等、组合它们而形成的电子设备中。特别是，在利用了TFD的带光传感器功能的显示装置、具备它的电子设备中应用本发明是有利的。另外，也可以应用于具备使用TFD的光传感器和使用TFT的驱动电路的影象传感器中。
Claims (74)
1.一种半导体装置，具备薄膜晶体管和薄膜二极管，所述薄膜晶体管具有包含沟道区域、源极区域以及漏极区域的半导体层、控制前述沟道区域导电性的栅极电极以及设置在前述半导体层和前述栅极电极之间的栅极绝缘膜，所述薄膜二极管具有至少包含n型区域和p型区域的半导体层，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过使同一非晶质半导体膜晶化而形成的晶质半导体层，前述薄膜晶体管的半导体层的结晶状态与前述薄膜二极管的半导体层的结晶状态不同，前述薄膜晶体管的半导体层的结晶性比前述薄膜二极管的结晶性高。
2.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均表面粗糙度Ra与前述薄膜二极管的半导体层的平均表面粗糙度Ra不同。
3.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均晶体缺陷密度与前述薄膜二极管的半导体层的平均晶体缺陷密度不同。
4.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均晶体粒径与前述薄膜二极管的半导体层的平均晶体粒径不同。
5.根据权利要求1所述的半导体装置，
构成前述薄膜晶体管的半导体层的晶体的主要面取向与构成前述薄膜二极管的半导体层的晶体的主要面取向不同。
6.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层的至少一部分包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层中的前述催化剂元素的浓度与前述薄膜二极管的半导体层中的前述催化剂元素的浓度不同。
7.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层包含硅。
8.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均晶体粒径比前述薄膜二极管的半导体层的平均晶体粒径大。
9.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均晶体缺陷密度比前述薄膜二极管的半导体层的平均晶体缺陷密度小。
10.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层的平均表面粗糙度Ra比前述薄膜二极管的半导体层的平均表面粗糙度Ra大。
11.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层主要是由晶体的<111>晶带面所取向的区域构成，前述薄膜二极管的半导体层主要是由除此之外的面取向构成。
12.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层中的催化剂元素的浓度比前述薄膜二极管的半导体层中的前述催化剂元素的浓度高。
13.根据权利要求12所述的半导体装置，
前述薄膜二极管的半导体层实质上不包含前述催化剂元素。
14.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层由Si形成，
与前述薄膜二极管的半导体层相比，在前述薄膜晶体管的半导体层中，显微拉曼散射光谱中的晶体Si的TO声子峰强度相对较大。
15.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜晶体管的半导体层的上方设置有对前述激光的反射防止膜。
16.根据权利要求15所述的半导体装置，
设置在前述薄膜晶体管的半导体层上方的前述反射防止膜发挥前述薄膜晶体管的栅极绝缘膜的功能。
17.根据权利要求1所述的半导体装置，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜二极管的半导体层下方设置有散热层。
18.根据权利要求17所述的半导体装置，
前述薄膜二极管和前述薄膜晶体管形成在具有透光性的基板上，
前述散热层配置在前述薄膜二极管的前述半导体层的至少一部分和前述基板之间，并且由具有遮光性的材料形成。
19.一种半导体装置，具备薄膜晶体管和薄膜二极管，所述薄膜晶体管具有包含沟道区域、源极区域以及漏极区域的半导体层、控制前述沟道区域导电性的栅极电极以及设置在前述半导体层和前述栅极电极之间的栅极绝缘膜，所述薄膜二极管具有至少包含n型区域和p型区域以及位于它们之间的本征区域的半导体层，
前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过使同一非晶质半导体膜晶化而形成的晶质半导体层，
前述薄膜晶体管的半导体层的沟道区域的结晶状态与前述薄膜二极管的半导体层的本征区域的结晶状态不同。
20.根据权利要求19所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均表面粗糙度Ra与前述薄膜二极管的半导体层的本征区域的平均表面粗糙度Ra不同。
21.根据权利要求19所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均晶体缺陷密度与前述薄膜二极管的半导体层的本征区域的平均晶体缺陷密度不同。
22.根据权利要求19所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均晶体粒径与前述薄膜二极管的半导体层的本征区域的平均晶体粒径不同。
23.根据权利要求19所述的半导体装置，
构成前述薄膜晶体管的半导体层的沟道区域的晶体的主要面取向与构成前述薄膜二极管的半导体层的本征区域的晶体的主要面取向不同。
24.根据权利要求19所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域中的至少一部分包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层的沟道区域中的前述催化剂元素的浓度与前述薄膜二极管的半导体层的本征区域中的前述催化剂元素的浓度不同。
25.根据权利要求19所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的结晶性比前述薄膜二极管的半导体层的本征区域的结晶性高。
26.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均晶体粒径比前述薄膜二极管的半导体层的本征区域的平均晶体粒径大。
27.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均晶体缺陷密度比前述薄膜二极管的半导体层的本征区域的平均晶体缺陷密度小。
28.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域的平均表面粗糙度Ra比前述薄膜二极管的半导体层的本征区域的平均表面粗糙度Ra大。
29.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域主要是由晶体的<111>晶带面所取向的区域构成，前述薄膜二极管的半导体层的本征区域主要是由除此之外的面取向构成。
30.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层包含具有促进非晶质半导体膜晶化的作用的催化剂元素，前述薄膜晶体管的半导体层的沟道区域中的催化剂元素的浓度比前述薄膜二极管的半导体层的本征区域中的前述催化剂元素的浓度高。
31.根据权利要求30所述的半导体装置，
前述薄膜二极管的半导体层的本征区域实质上不包含前述催化剂元素。
32.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域包含Si，
与前述薄膜二极管的半导体层的本征区域相比，在前述薄膜晶体管的半导体层的沟道区域中，显微拉曼散射光谱中的晶体Si的TO声子峰强度相对较大。
33.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜晶体管的半导体层的沟道区域上方设置有对前述激光的反射防止膜。
34.根据权利要求33所述的半导体装置，
设置在前述薄膜晶体管的半导体层的沟道区域上方的前述反射防止膜发挥前述薄膜晶体管的栅极绝缘膜的功能。
35.根据权利要求25所述的半导体装置，
前述薄膜晶体管的半导体层的沟道区域和前述薄膜二极管的半导体层的本征区域是通过激光照射而被晶化或者再晶化了的晶质半导体层，至少在前述薄膜二极管的半导体层的本征区域下方设置有散热层。
36.根据权利要求35所述的半导体装置，
前述薄膜二极管和前述薄膜晶体管形成在具有透光性的基板上，
前述散热层配置在前述薄膜二极管的半导体层的本征区域和前述基板之间，并且由具有遮光性的材料形成。
37.根据权利要求1所述的半导体装置，
前述薄膜晶体管是包含n沟道型薄膜晶体管和p沟道型薄膜晶体管的多个薄膜晶体管。
38.一种半导体装置的制造方法，包含如下工序：
(a)在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；
(b)在前述基板和前述散热层上形成非晶质半导体膜的工序；
(c)通过向前述非晶质半导体膜照射激光而使其晶化来得到晶质半导体膜的工序，其中，所述晶质半导体膜包含使前述非晶质半导体膜中没有位于前述散热层上的部分晶化而成的第一区域和使前述非晶质半导体膜中位于前述散热层上的部分晶化而成的第二区域；以及
(d)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
39.一种半导体装置的制造方法，包含如下工序：
(a)在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；
(b)在前述基板和前述散热层上形成非晶质半导体膜的工序；
(c1)对前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；
(c2)对前述至少一部分被晶化的半导体膜照射激光来进一步促进晶化或者使其再晶化，从而得到晶质半导体膜的工序，其中，所述晶质半导体膜包含使前述至少一部分被晶化的半导体膜中没有位于前述散热层上的部分晶化或者再晶化而成的第一区域和使前述非晶质半导体膜中位于前述散热层上的部分晶化或者再晶化而成的第二区域；以及
(d)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
40.根据权利要求38所述的半导体装置的制造方法，
前述工序(d)是如下工序：用前述晶质半导体膜的前述第一区域至少在前述第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，用前述晶质半导体膜的第二区域至少在前述第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。
41.根据权利要求38所述的半导体装置的制造方法，
前述工序(c)包含如下工序：用使前述第一区域成为比前述第二区域高的结晶状态的范围的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光。
42.根据权利要求41所述的半导体装置的制造方法，
前述工序(c)包含如下工序：用使前述第一区域成为最高结晶状态时的照射能量密度以下的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光。
43.根据权利要求38所述的半导体装置的制造方法，
前述基板是具有透光性的基板，
前述散热层是使用具有遮光性的材料而形成的。
44.一种半导体装置的制造方法，包含如下工序：
(e)准备在表面形成有非晶质半导体膜的基板的工序；
(f)在前述非晶质半导体膜的一部分上形成对激光的反射防止膜的工序；
(g)通过向前述非晶质半导体膜照射激光而使其晶化来得到晶质半导体膜的工序，其中，所述晶质半导体膜包含使前述非晶质半导体膜中被前述反射防止膜覆盖的部分晶化而成的第一区域和使前述非晶质半导体膜中没有被前述反射防止膜覆盖的部分晶化而成的第二区域；以及
(h)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
45.一种半导体装置的制造方法，包含如下工序：
(e)准备在表面形成有非晶质半导体膜的基板的工序；
(f1)向前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；
(f2)在前述至少一部分被晶化的半导体膜的一部分上形成对激光的反射防止膜的工序；
(g1)向前述至少一部分被晶化的半导体膜照射激光来进一步促进晶化或者使其再晶化，从而得到晶质半导体膜的工序，其中，所述晶质半导体膜包含使前述至少一部分被晶化的半导体膜中被前述反射防止膜覆盖的部分晶化或者再晶化而成的第一区域和使前述非晶质半导体膜中没有被前述反射防止膜覆盖的部分晶化或者再晶化而成的第二区域；以及
(h)对前述晶质半导体膜进行图案化，用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
46.根据权利要求44所述的半导体装置的制造方法，
前述工序(h)是如下工序：用前述晶质半导体膜的前述第一区域至少在前述第一岛状半导体层中形成后来成为薄膜晶体管的沟道区域的区域，用前述晶质半导体膜的第二区域至少在前述第二岛状半导体层中形成后来成为薄膜二极管的本征区域的区域。
47.根据权利要求44所述的半导体装置的制造方法，
前述工序(g)包含如下工序：用使前述第一区域成为比前述第二区域高的结晶状态的范围的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光。
48.根据权利要求47所述的半导体装置的制造方法，
前述工序(g)包含如下工序：用使前述第一区域成为最高结晶状态时的照射能量密度以下的照射能量密度向前述非晶质半导体膜或者前述至少一部分被晶化的半导体膜照射激光。
49.一种半导体装置的制造方法，包含如下工序：
(i)准备在表面形成有非晶质半导体膜的基板的工序；
(j)进行前述非晶质半导体膜的图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；
(k)在前述第一岛状半导体层上形成对激光的反射防止膜的工序；以及
(l)向前述第一岛状半导体层和前述第二岛状半导体层照射激光来使其晶化的工序。
50.一种半导体装置的制造方法，包含如下工序：
(i)准备在表面形成有非晶质半导体膜的基板的工序；
(j1)向前述非晶质半导体膜添加促进前述非晶质半导体膜晶化的催化剂元素后进行加热处理，由此得到至少一部分被晶化的半导体膜的工序；
(j2)进行前述至少一部分被晶化的半导体膜的图案化，形成后来成为薄膜晶体管的活性区域的第一岛状半导体层和后来成为薄膜二极管的活性区域的第二岛状半导体层的工序；
(k)在前述第一岛状半导体层上形成对激光的反射防止膜的工序；以及
(l1)向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光来进一步促进晶化或者再晶化的工序。
51.根据权利要求49所述的半导体装置的制造方法，
前述工序(k)是如下工序：在前述第一岛状半导体层中，至少在后来成为薄膜晶体管的沟道区域的区域上形成对激光的反射防止膜。
52.根据权利要求49所述的半导体装置的制造方法，
前述工序(l)包含如下工序：用使被前述反射防止膜覆盖的前述第一岛状半导体层成为比前述第二岛状半导体层高的结晶状态的范围的照射能量密度向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光。
53.根据权利要求52所述的半导体装置的制造方法，
前述工序(l)包含如下工序：用使被前述反射防止膜覆盖的前述第一岛状半导体层成为最高结晶状态时的照射能量密度以下的照射能量密度向前述第一岛状半导体层和前述第二岛状半导体层照射前述激光。
54.根据权利要求49所述的半导体装置的制造方法，
前述反射防止膜被用作前述薄膜晶体管的栅极绝缘膜。
55.一种半导体装置的制造方法，包含如下工序：
(m)准备在表面形成有非晶质半导体膜的基板的工序；
(n)向前述非晶质半导体膜的一部分选择性地添加促进晶化的催化剂元素的工序；
(o)对选择性地添加了前述催化剂元素的非晶质半导体膜进行加热处理，使前述非晶质半导体膜中添加了前述催化剂元素的部分晶化而形成晶化区域，使未添加前述催化剂元素的部分原样保持为非晶质区域的工序；
(p)向前述晶化区域和前述非晶质区域照射激光，得到包含通过使前述晶化区域进一步晶化或者再晶化而形成的第一区域和通过使前述非晶质区域晶化而形成的第二区域的晶质半导体膜；以及
(q)用前述晶质半导体膜的前述第一区域形成后来成为薄膜晶体管的活性区域的第一岛状半导体层，用前述晶质半导体膜的前述第二区域形成后来成为薄膜二极管的活性区域的第二岛状半导体层的工序。
56.根据权利要求44所述的半导体装置的制造方法，
前述工序(e)包含：
在基板的一部分上设置用于放出由激光照射而产生的热的散热层的工序；以及
在前述基板和前述散热层上形成非晶质半导体膜的工序，
前述基板是具有透光性的基板，
前述散热层是采用具有遮光性的材料而形成的。
57.根据权利要求39所述的半导体装置的制造方法，
前述工序(c1)包含：
在前述非晶质半导体膜上形成具有开口部的掩模的工序；以及
通过前述开口部向前述非晶质半导体膜的所选择的区域添加前述催化剂元素的工序。
58.根据权利要求38所述的半导体装置的制造方法，包含如下工序：
(r)至少在前述第一岛状半导体层上形成栅极绝缘膜的工序；
(s)在前述第一岛状半导体层上的前述栅极绝缘膜上形成栅极电极的工序；
(t)向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂杂质元素的工序；
(u)向前述第二岛状半导体层的后来成为n型区域的区域掺杂n型杂质元素的工序；以及
(v)向前述第二岛状半导体层的后来成为p型区域的区域掺杂p型杂质元素的工序。
59.根据权利要求58所述的半导体装置的制造方法，
前述工序(t)包含向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂n型杂质元素的工序，
前述工序(t)和前述工序(u)是同时进行的。
60.根据权利要求58所述的半导体装置的制造方法，
前述工序(t)包含向前述第一岛状半导体层的后来成为源极区域和漏极区域的区域掺杂p型杂质元素的工序，
前述工序(t)和前述工序(v)是同时进行的。
61.根据权利要求58所述的半导体装置的制造方法，
前述第一岛状半导体层是包含后来成为n沟道型薄膜晶体管的活性区域的岛状半导体层和后来成为p沟道型薄膜晶体管的活性区域的岛状半导体层的多个岛状半导体层，
前述工序(t)包含如下工序：
向前述第一岛状半导体层中后来成为n沟道型薄膜晶体管的岛状半导体层进行n型杂质元素掺杂的工序(t1)和向后来成为p沟道型薄膜晶体管的岛状半导体层进行p型杂质元素掺杂的工序(t2)，
前述工序(t1)是与前述工序(u)同时进行的，
前述工序(t2)是与前述工序(v)同时进行的。
62.根据权利要求58所述的半导体装置的制造方法，
进行前述工序(u)和(v)，使得在前述第二岛状半导体层中成为n型区域的区域和成为p型区域的区域之间形成不掺杂杂质元素的区域，前述不掺杂杂质元素的区域发挥薄膜二极管中的本征区域的功能。
63.一种半导体装置，
是通过权利要求38所述的制造方法制造的。
64.一种电子设备，
具备权利要求1所述的半导体装置。
65.一种电子设备，
具备权利要求1所述的半导体装置，
具备显示部。
66.一种电子设备，
具备权利要求1所述的半导体装置，
具备光传感器部。
67.一种电子设备，
具备权利要求1所述的半导体装置，
具备显示部和光传感器部。
68.根据权利要求67所述的电子设备，
前述显示部包含前述薄膜晶体管，前述光传感器部包含前述薄膜二极管。
69.根据权利要求67所述的电子设备，
前述光传感器部是用于调整前述显示部的亮度的环境传感器。
70.根据权利要求67所述的电子设备，
前述光传感器部是前述显示部的触摸面板传感器。
71.一种显示装置，具备具有多个显示部的显示区域和位于前述显示区域的外围的边框区域，
该显示装置还具备包含薄膜二极管的光传感器部，
各显示部具有电极和连接到前述电极的薄膜二极管，
前述薄膜晶体管和前述薄膜二极管形成在同一个具有透光性的基板上，
前述薄膜晶体管包含：半导体层，其包含沟道区域、源极区域以及漏极区域；栅极电极，其控制前述沟道区域的导电性；以及栅极绝缘膜，其被设置在前述半导体层和前述栅极电极之间，
前述薄膜二极管具有包含n型区域、p型区域以及设置在n型区域和p型区域之间的本征区域的半导体层，
前述薄膜晶体管的半导体层和前述薄膜二极管的半导体层是通过向同一非晶质半导体膜照射激光而被晶化或者再晶化了的晶质半导体膜，
前述薄膜晶体管的半导体层中的沟道区域的结晶状态和前述薄膜二极管的半导体层中的本征区域的结晶状态不同，
前述薄膜晶体管的半导体层中的沟道区域的平均表面粗糙度Ra比前述薄膜二极管的半导体层中的本征区域的平均表面粗糙度Ra大，
前述薄膜二极管还具备配置在前述薄膜二极管的半导体层和前述基板之间的散热层，前述散热层由具有遮光性的材料形成，且形成为从前述基板的反面看时与前述薄膜二极管的半导体层中的至少本征区域重叠。
72.根据权利要求71所述的显示装置，
还具备背光装置。
73.根据权利要求72所述的显示装置，
具有多个前述光传感器部，前述多个光传感器部分别与各显示部或者由2个以上显示部构成的组相对应地配置在前述显示区域上。
74.根据权利要求72所述的显示装置，
前述背光装置具有调整从前述背光装置射出的光的亮度的背光装置控制电路，
前述光传感器部配置在前述边框区域中，生成基于外光的照度的照度信号并输出到前述背光装置控制电路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116098/2007 | 2007-04-25 | ||
| JP2007116098 | 2007-04-25 | ||
| PCT/JP2008/052671 WO2008132862A1 (ja) | 2007-04-25 | 2008-02-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101663758A true CN101663758A (zh) | 2010-03-03 |
| CN101663758B CN101663758B (zh) | 2011-12-14 |
Family
ID=39925331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800127452A Expired - Fee Related CN101663758B (zh) | 2007-04-25 | 2008-02-18 | 半导体装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8575614B2 (zh) |
| EP (1) | EP2141742A1 (zh) |
| JP (1) | JPWO2008132862A1 (zh) |
| CN (1) | CN101663758B (zh) |
| WO (1) | WO2008132862A1 (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102379041A (zh) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法 |
| CN103109314A (zh) * | 2010-04-28 | 2013-05-15 | 株式会社半导体能源研究所 | 半导体显示装置及其驱动方法 |
| CN103207490A (zh) * | 2013-03-28 | 2013-07-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| CN104078474A (zh) * | 2013-03-27 | 2014-10-01 | 索尼公司 | 摄像装置和摄像显示系统 |
| CN105097940A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列衬底结构及其制造方法 |
| CN105093738A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN105633095A (zh) * | 2016-01-04 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
| US9935127B2 (en) | 2015-07-29 | 2018-04-03 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Control circuit of thin film transistor |
| CN113711376A (zh) * | 2019-04-17 | 2021-11-26 | 株式会社日本显示器 | 检测装置 |
| WO2022165913A1 (zh) * | 2021-02-03 | 2022-08-11 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2290693A4 (en) * | 2008-05-29 | 2013-02-27 | Sharp Kk | SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME |
| WO2010038419A1 (ja) * | 2008-09-30 | 2010-04-08 | シャープ株式会社 | 半導体装置およびその製造方法ならびに表示装置 |
| US8999823B2 (en) * | 2008-10-23 | 2015-04-07 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device |
| US8460954B2 (en) * | 2008-10-27 | 2013-06-11 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device |
| WO2010058532A1 (ja) * | 2008-11-20 | 2010-05-27 | シャープ株式会社 | 半導体装置およびその製造方法、ならびに半導体装置を用いた表示装置 |
| US8829526B2 (en) | 2009-01-23 | 2014-09-09 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device |
| WO2010095401A1 (ja) * | 2009-02-19 | 2010-08-26 | シャープ株式会社 | 半導体装置および表示装置 |
| US20110267562A1 (en) * | 2009-04-17 | 2011-11-03 | Yuji Yashiro | Liquid crystal panel |
| US8415678B2 (en) | 2009-05-21 | 2013-04-09 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| US20120154704A1 (en) * | 2009-08-25 | 2012-06-21 | Sharp Kabushiki Kaisha | Photosensor, semiconductor device, and liquid crystal panel |
| KR20180031077A (ko) * | 2009-09-24 | 2018-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101740692B1 (ko) * | 2009-09-30 | 2017-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법 |
| KR20120084751A (ko) | 2009-10-05 | 2012-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR20120102653A (ko) | 2009-10-30 | 2012-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| WO2011059038A1 (ja) | 2009-11-13 | 2011-05-19 | シャープ株式会社 | 半導体装置およびその製造方法 |
| EP2506303A4 (en) | 2009-11-27 | 2017-11-22 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| US20120256185A1 (en) * | 2009-12-21 | 2012-10-11 | Sharp Kabushiki Kaisha | Semiconductor device and process for production thereof, and display device |
| KR101893129B1 (ko) * | 2010-03-26 | 2018-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 이차 전지와 이차 전지 전극의 제조 방법 |
| EP2560207A4 (en) | 2010-04-16 | 2014-10-08 | Sharp Kk | SEMICONDUCTOR COMPONENT |
| US8242503B2 (en) * | 2010-05-21 | 2012-08-14 | Chimei Innolux Corporation | Multi-gate thin film transistor device |
| WO2011158816A1 (ja) * | 2010-06-15 | 2011-12-22 | シャープ株式会社 | 半導体装置およびそれを備えた表示装置 |
| KR101735587B1 (ko) * | 2010-09-06 | 2017-05-25 | 삼성디스플레이 주식회사 | 포토 센서, 포토 센서 제조 방법 및 표시 장치 |
| JP6081694B2 (ja) * | 2010-10-07 | 2017-02-15 | 株式会社半導体エネルギー研究所 | 光検出装置 |
| US20130207190A1 (en) * | 2010-11-04 | 2013-08-15 | Sharp Kabushiki Kaisha | Semiconductor device, and method for producing same |
| US9876487B2 (en) | 2013-09-27 | 2018-01-23 | International Business Machines Corporation | Contactless readable programmable transponder to monitor chip join |
| US9472570B2 (en) * | 2014-02-18 | 2016-10-18 | Globalfoundries Inc. | Diode biased body contacted transistor |
| KR20150114639A (ko) | 2014-04-01 | 2015-10-13 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP6364891B2 (ja) * | 2014-04-01 | 2018-08-01 | セイコーエプソン株式会社 | 電気光学装置、電子機器および半導体装置 |
| CN104867964B (zh) * | 2015-05-18 | 2019-02-22 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法以及有机发光二极管显示装置 |
| CN104900713B (zh) * | 2015-06-15 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板、显示装置 |
| CN105514035B (zh) * | 2016-01-21 | 2018-11-20 | 武汉华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| TWI576817B (zh) * | 2016-01-22 | 2017-04-01 | 明基電通股份有限公司 | 具有影像自動最佳化功能的顯示器及其影像調整方法 |
| US10714552B2 (en) * | 2016-09-05 | 2020-07-14 | Sharp Kabushiki Kaisha | Active matrix substrate having plurality of circuit thin film transistors and pixel thin film transistors |
| CN107863353A (zh) * | 2017-09-25 | 2018-03-30 | 惠科股份有限公司 | 一种阵列基板和阵列基板的制造方法 |
| JP2020004861A (ja) * | 2018-06-28 | 2020-01-09 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
| KR20200116576A (ko) | 2019-04-01 | 2020-10-13 | 삼성디스플레이 주식회사 | 디스플레이 패널 및 이를 포함한 디스플레이 장치 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59205712A (ja) * | 1983-04-30 | 1984-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH02224253A (ja) | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 薄膜半導体装置の製造方法 |
| JP3433966B2 (ja) | 1993-03-12 | 2003-08-04 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
| JP3329512B2 (ja) | 1993-03-22 | 2002-09-30 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| US5501989A (en) | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| JP3402380B2 (ja) | 1993-03-22 | 2003-05-06 | 株式会社半導体エネルギー研究所 | 半導体回路およびその作製方法 |
| TW264575B (zh) * | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| JP3435561B2 (ja) * | 1993-12-22 | 2003-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100319332B1 (ko) * | 1993-12-22 | 2002-04-22 | 야마자끼 순페이 | 반도체장치및전자광학장치 |
| JP2762218B2 (ja) | 1993-12-22 | 1998-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH0864836A (ja) | 1994-08-24 | 1996-03-08 | Sony Corp | 薄膜半導体装置の製造方法 |
| JPH08148430A (ja) | 1994-11-24 | 1996-06-07 | Sony Corp | 多結晶半導体薄膜の作成方法 |
| US6423585B1 (en) * | 1997-03-11 | 2002-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Heating treatment device, heating treatment method and fabrication method of semiconductor device |
| US6590229B1 (en) * | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6410368B1 (en) * | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
| KR100378259B1 (ko) * | 2001-01-20 | 2003-03-29 | 주승기 | 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치 |
| SG143975A1 (en) * | 2001-02-28 | 2008-07-29 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| GB0219771D0 (en) * | 2002-08-24 | 2002-10-02 | Koninkl Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
| JP4437523B2 (ja) | 2002-11-26 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP4115283B2 (ja) * | 2003-01-07 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| TWI294648B (en) * | 2003-07-24 | 2008-03-11 | Au Optronics Corp | Method for manufacturing polysilicon film |
| US7358165B2 (en) * | 2003-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing semiconductor device |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| JP4737956B2 (ja) | 2003-08-25 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 表示装置および光電変換素子 |
| GB0329002D0 (en) * | 2003-12-15 | 2004-01-14 | Koninkl Philips Electronics Nv | Photo sensor |
| JP4545449B2 (ja) | 2004-01-28 | 2010-09-15 | シャープ株式会社 | 半導体装置の製造方法 |
| JP2005259780A (ja) | 2004-03-09 | 2005-09-22 | Sharp Corp | 半導体装置及びその製造方法、並びに、それを備えた電子機器 |
| US7696031B2 (en) * | 2004-06-14 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing semiconductor device |
| TWI312545B (en) * | 2004-10-22 | 2009-07-21 | Ind Tech Res Inst | Method of enhancing laser crystallization for poly-silicon fabrication |
| KR100721956B1 (ko) * | 2005-12-13 | 2007-05-25 | 삼성에스디아이 주식회사 | 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법 |
| WO2007072837A1 (en) * | 2005-12-20 | 2007-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus and method for manufacturing semiconductor device |
| JP4179393B2 (ja) * | 2006-09-14 | 2008-11-12 | エプソンイメージングデバイス株式会社 | 表示装置及びその製造方法 |
| US8334536B2 (en) * | 2007-03-16 | 2012-12-18 | Samsung Display Co., Ltd. | Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same |
| US8248395B2 (en) * | 2007-11-29 | 2012-08-21 | Sharp Kabushiki Kaisha | Image display device |
| US20110267562A1 (en) * | 2009-04-17 | 2011-11-03 | Yuji Yashiro | Liquid crystal panel |
| US8415678B2 (en) * | 2009-05-21 | 2013-04-09 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| CN102473792A (zh) * | 2009-08-19 | 2012-05-23 | 夏普株式会社 | 光传感器、半导体器件和液晶面板 |
| WO2011021477A1 (ja) * | 2009-08-20 | 2011-02-24 | シャープ株式会社 | 光センサ、半導体装置、及び液晶パネル |
-
2008
- 2008-02-18 US US12/530,612 patent/US8575614B2/en not_active Expired - Fee Related
- 2008-02-18 EP EP08711495A patent/EP2141742A1/en not_active Withdrawn
- 2008-02-18 JP JP2009511701A patent/JPWO2008132862A1/ja active Pending
- 2008-02-18 WO PCT/JP2008/052671 patent/WO2008132862A1/ja active Application Filing
- 2008-02-18 CN CN2008800127452A patent/CN101663758B/zh not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10013087B2 (en) | 2010-04-28 | 2018-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| CN103109314A (zh) * | 2010-04-28 | 2013-05-15 | 株式会社半导体能源研究所 | 半导体显示装置及其驱动方法 |
| US11983342B2 (en) | 2010-04-28 | 2024-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| US9218081B2 (en) | 2010-04-28 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| CN103109314B (zh) * | 2010-04-28 | 2016-05-04 | 株式会社半导体能源研究所 | 半导体显示装置及其驱动方法 |
| US11392232B2 (en) | 2010-04-28 | 2022-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| US10871841B2 (en) | 2010-04-28 | 2020-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving method the same |
| CN102379041A (zh) * | 2010-06-21 | 2012-03-14 | 松下电器产业株式会社 | 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法 |
| CN104078474A (zh) * | 2013-03-27 | 2014-10-01 | 索尼公司 | 摄像装置和摄像显示系统 |
| CN103207490A (zh) * | 2013-03-28 | 2013-07-17 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| CN103207490B (zh) * | 2013-03-28 | 2015-10-14 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
| US9825070B2 (en) | 2013-03-28 | 2017-11-21 | Boe Technology Group Co., Ltd. | LCD display with light sensor having a light blocking layer |
| CN105097940A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列衬底结构及其制造方法 |
| US9935127B2 (en) | 2015-07-29 | 2018-04-03 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Control circuit of thin film transistor |
| CN105093738B (zh) * | 2015-07-29 | 2018-09-04 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| WO2017016009A1 (zh) * | 2015-07-29 | 2017-02-02 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN105093738A (zh) * | 2015-07-29 | 2015-11-25 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的控制电路 |
| CN105633095A (zh) * | 2016-01-04 | 2016-06-01 | 京东方科技集团股份有限公司 | 一种阵列基板及显示面板 |
| CN113711376A (zh) * | 2019-04-17 | 2021-11-26 | 株式会社日本显示器 | 检测装置 |
| CN113711376B (zh) * | 2019-04-17 | 2024-07-12 | 株式会社日本显示器 | 检测装置 |
| WO2022165913A1 (zh) * | 2021-02-03 | 2022-08-11 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
| US12027543B2 (en) | 2021-02-03 | 2024-07-02 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101663758B (zh) | 2011-12-14 |
| JPWO2008132862A1 (ja) | 2010-07-22 |
| EP2141742A1 (en) | 2010-01-06 |
| US20100065851A1 (en) | 2010-03-18 |
| US8575614B2 (en) | 2013-11-05 |
| WO2008132862A1 (ja) | 2008-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101663758B (zh) | 半导体装置及其制造方法 | |
| US8999823B2 (en) | Semiconductor device, method for manufacturing same, and display device | |
| JP5096572B2 (ja) | 半導体装置およびその製造方法 | |
| US5619044A (en) | Semiconductor device formed with seed crystals on a layer thereof | |
| US9082677B2 (en) | Area sensor and display apparatus provided with an area sensor | |
| US8829526B2 (en) | Semiconductor device, method for manufacturing same, and display device | |
| US20110227878A1 (en) | Semiconductor device, method for manufacturing same, and display device using semiconductor device | |
| KR100515279B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8415678B2 (en) | Semiconductor device and display device | |
| JP2009010125A (ja) | 半導体装置およびその製造方法 | |
| WO2010035544A1 (ja) | フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置 | |
| JP2008300630A (ja) | 半導体装置およびその製造方法 | |
| WO2010050161A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| US20110175535A1 (en) | Semiconductor device, method for manufacturing same and display device | |
| US7157321B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7952098B2 (en) | Active matrix electronic array device | |
| JP2010177362A (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JP2005072264A (ja) | トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器 | |
| JP2004214546A (ja) | トランジスタの製造方法、トランジスタ、半導体集積回路、表示装置 | |
| JP2003177420A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111214 Termination date: 20210218 |