Nothing Special   »   [go: up one dir, main page]

WO2011021477A1 - 光センサ、半導体装置、及び液晶パネル - Google Patents

光センサ、半導体装置、及び液晶パネル Download PDF

Info

Publication number
WO2011021477A1
WO2011021477A1 PCT/JP2010/062552 JP2010062552W WO2011021477A1 WO 2011021477 A1 WO2011021477 A1 WO 2011021477A1 JP 2010062552 W JP2010062552 W JP 2010062552W WO 2011021477 A1 WO2011021477 A1 WO 2011021477A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
thin film
layer
metal oxide
substrate
Prior art date
Application number
PCT/JP2010/062552
Other languages
English (en)
French (fr)
Inventor
明博 織田
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/391,211 priority Critical patent/US20120146028A1/en
Priority to CN2010800369410A priority patent/CN102473716A/zh
Publication of WO2011021477A1 publication Critical patent/WO2011021477A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof

Definitions

  • the present invention relates to an optical sensor provided with a thin film diode (TFD) having a semiconductor layer including at least an n-type region and a p-type region.
  • the present invention also relates to a semiconductor device including a thin film diode and a thin film transistor (TFT). Furthermore, the present invention relates to a liquid crystal panel provided with this semiconductor device.
  • a touch sensor function can be realized by incorporating an optical sensor including a thin film diode into a display device.
  • an input of information is performed by detecting a change in light incident from the display surface side by touching the observer side surface (that is, the display surface) of the display device with a finger or a touch pen, using an optical sensor. Is possible.
  • Japanese Unexamined Patent Application Publication No. 2008-287061 discloses a technique for improving the light detection sensitivity of a photosensor in a semiconductor device used for a liquid crystal display device. This will be described with reference to FIG.
  • This semiconductor device includes insulating layers 941, 942, 943, 944, a thin film diode 920, and a thin film transistor 930, which are sequentially formed on a substrate (active matrix substrate) 910.
  • the thin film diode 920 is a PIN diode having a semiconductor layer 921 including an n-type region 921n, a p-type region 921p, and a low-resistance region 921i. Electrodes 923a and 923b penetrating the insulating layers 943 and 944 are connected to the n-type region 921n and the p-type region 921p, respectively.
  • the thin film transistor 930 includes a semiconductor layer 931 including a channel region 931c, an n-type region 931a as a source region, and an n-type region 931b as a drain region.
  • a gate electrode 932 is provided at a position facing the channel region 931c with the insulating layer 943 interposed therebetween.
  • Electrodes 933a and 933b penetrating the insulating layers 943 and 944 are connected to the source region 931a and the drain region 931b, respectively.
  • the drain region 931b is connected to a pixel electrode (not shown) through the electrode 933b.
  • the thin film diode 920 receives light incident from the display surface side (upper side of the drawing in FIG. 7).
  • the thin film diode 920 and the substrate are arranged so that light from a backlight (not shown) arranged on the opposite side of the display surface (the lower side of the paper in FIG. 7) with respect to the substrate 910 does not enter the thin film diode 920.
  • a light shielding layer 990 is provided between the light shielding layer 910 and the light shielding layer 910.
  • the light shielding layer 990 is formed to extend along the surface of a recess 992 formed by partially removing the insulating layer 941.
  • the light shielding layer 990 is formed with an inclined surface 991 extending along the inclined surface of the concave portion 992 by forming the concave portion 992 in a tapered shape that becomes wider upward.
  • the light shielding layer 990 also has a function as a reflective layer. Therefore, the light incident between the thin film diode 920 and the light shielding layer 990 is incident on the thin film diode 920 without being incident on the thin film diode 920 but incident on the light shielding layer 990.
  • the inclined surface 991 formed on the light shielding layer 990 reflects light incident on the inclined surface 991 toward the thin film diode 920.
  • the light shielding layer 990 as described above, more light incident from the display surface side can be incident on the thin film diode 920. Therefore, the light detection sensitivity can be improved.
  • the semiconductor device shown in FIG. 7 has the following problems.
  • the thin film diode 920 cannot provide sufficient photodetection sensitivity. The reason is as follows.
  • the semiconductor layer 921 of the thin film diode 920 is formed at the same time as the semiconductor layer 931 of the thin film transistor 930. Therefore, the thickness of the semiconductor layer 921 is extremely thin. For this reason, part of the light incident on the semiconductor layer 921 passes through the semiconductor layer 921 without being absorbed. Therefore, when the light incident between the thin film diode 920 and the light shielding layer 990 is reflected toward the semiconductor layer 921 by the inclined surface 991, part of the light reflected toward the semiconductor layer 921 is part of the semiconductor layer 921. There is a possibility that the semiconductor layer 921 is not absorbed.
  • the inclined surface 991 is formed only in the vicinity of the edge portion of the light shielding layer 990. Therefore, most of the light reflected by the inclined surface 991 enters the peripheral portion of the thin film diode 920. As a result, little light is incident on the low resistance region 921i, which is the light receiving region.
  • the electrode 923a and the electrode 923b of the thin film diode 920 may be short-circuited. The reason is as follows.
  • the electrodes 923a and 923b are formed by forming contact holes in the insulating layers 944 and 943 and then depositing a metal material in the contact holes.
  • the contact hole is formed from the surface of the insulating layer 944 to reach the insulating layer 943 by dry etching (for example, reactive ion etching (RIE) method), and then wet etching (for example, It is formed by performing Buffer Hydrogen Fluoride (BHF).
  • dry etching for example, reactive ion etching (RIE) method
  • wet etching for example, It is formed by performing Buffer Hydrogen Fluoride (BHF).
  • wet etching is performed because silicon dioxide constituting the insulating layer 943 is etched by either dry etching or wet etching, whereas silicon constituting the semiconductor layer 921 is dry etched, but almost wet etching is performed. It is because it is not etched.
  • a hole penetrating the semiconductor layer 921 may be formed by dry etching.
  • the insulating layer 942 is etched by the subsequent wet etching, and as a result, a contact hole that reaches the light shielding layer 990 is formed. Thereafter, when a metal material is deposited in the contact hole, the electrodes 923a and 923b are short-circuited through the light shielding layer 990 as shown in FIG.
  • the optical sensor of the present invention includes a substrate, a thin film diode provided on one side of the substrate, the first semiconductor layer including at least an n-type region and a p-type region, the substrate, and the first semiconductor layer. And a light shielding layer provided between the two.
  • a metal oxide layer is formed on the surface of the light shielding layer on the side facing the first semiconductor layer. Irregularities are formed on the surface of the metal oxide layer facing the first semiconductor layer.
  • the first semiconductor layer has an uneven shape along the unevenness of the metal oxide layer.
  • irregularities are formed in the metal oxide layer.
  • the light incident on the metal oxide layer is irregularly reflected by the unevenness of the metal oxide layer and is incident on the first semiconductor layer.
  • the first semiconductor layer has an uneven shape along the unevenness of the metal oxide layer. As a result, the distance that the irregularly reflected light travels in the first semiconductor layer becomes longer. As a result, the light absorbed by the first semiconductor layer increases. Therefore, even if the thickness of the first semiconductor layer is thin, the light use efficiency is improved and the light detection sensitivity is improved.
  • a metal oxide layer is provided to face the first semiconductor layer.
  • the metal oxide layer functions as an etching stopper when a contact hole is formed by etching to form an electrode of a thin film diode.
  • formation of a deep contact hole reaching the light shielding layer is prevented.
  • the metal oxide layer has an insulating property. Therefore, even if a contact hole reaching the metal oxide layer is formed and the electrode and the metal oxide layer come into contact with each other, the pair of electrodes are not short-circuited through the metal oxide layer.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of part II of FIG. 1, and is a diagram for explaining the reason why the light detection sensitivity of the thin film diode is improved in the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3B is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3C is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of part II of FIG. 1, and is a
  • FIG. 3D is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3E is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3F is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3G is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3H is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 3I is a cross-sectional view showing one manufacturing process of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 3J is a cross-sectional view showing one manufacturing process of the semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 4 is a cross-sectional view showing a schematic configuration of a liquid crystal display device including a liquid crystal panel according to Embodiment 2 of the present invention.
  • FIG. 5 is an equivalent circuit diagram of one pixel of the liquid crystal panel according to Embodiment 2 of the present invention.
  • FIG. 6 is a perspective view showing the main part of another liquid crystal display device according to Embodiment 2 of the present invention.
  • FIG. 7 is a cross-sectional view showing a conventional semiconductor device including a thin film diode and a thin film transistor.
  • FIG. 8 is a cross-sectional view for explaining the reason why a pair of electrodes of a thin film diode is short-circuited in a conventional semiconductor device including a thin film diode and a thin film transistor.
  • An optical sensor includes a substrate, a thin film diode provided on one side of the substrate, the first semiconductor layer including at least an n-type region and a p-type region, the substrate, and the substrate
  • a light-shielding layer provided between the first semiconductor layer, a metal oxide layer is formed on a surface of the light-shielding layer facing the first semiconductor layer, and the first metal oxide layer includes the first oxide layer. Irregularities are formed on the surface facing the semiconductor layer, and the first semiconductor layer has an irregular shape along the irregularities of the metal oxide layer (first configuration) ).
  • irregularities are formed on the surface of the metal oxide layer facing the first semiconductor layer.
  • the irregularities are preferably random irregularities having no regularity. This is because the reflected light can be reflected in various directions, so that the incident angle dependency of the light detection sensitivity of the thin film diode can be reduced.
  • the first semiconductor layer has a concavo-convex shape along the concavo-convex formed in the metal oxide layer. Whether or not the first semiconductor layer has an uneven shape along the unevenness of the metal oxide layer is easily determined by, for example, observing a cross section in the thickness direction with an SEM (hereinafter referred to as “cross-sectional SEM observation”). can do.
  • the fact that the first semiconductor layer has an uneven shape along the unevenness of the metal oxide layer means that, for example, in cross-sectional SEM observation, on the surface of the metal oxide layer facing the first semiconductor layer, the convex portion is upward.
  • the first semiconductor layer is displaced upward in the formed portion, and the first semiconductor layer is displaced downward in the portion where the concave portion is formed downward.
  • the side of the metal oxide layer facing the first semiconductor layer on the lower surface (surface facing the metal oxide layer) and upper surface (surface opposite to the metal oxide layer) of the first semiconductor layer having a substantially constant thickness. Concavities and convexities are formed along the concavities and convexities formed on the surface.
  • the distance that the reflected light irregularly reflected by the metal oxide layer travels in the first semiconductor layer can be increased.
  • the thickness of the first semiconductor layer is thinner than a difference in height between the top and bottom of the unevenness formed on the surface of the first semiconductor layer facing the metal oxide layer. (Second configuration). Moreover, it is preferable that the thickness of the first semiconductor layer is smaller than the difference in height between the top and bottom of the unevenness formed on the surface of the metal oxide layer on the side facing the first semiconductor layer.
  • the thickness of the first semiconductor layer and the height difference between the top and bottom of the irregularities of the first semiconductor layer and the metal oxide layer can all be measured by cross-sectional SEM observation.
  • the lower limit of the thickness of the first semiconductor layer is not particularly limited.
  • the height difference of the unevenness formed on the surface of the first semiconductor layer facing the metal oxide layer and the first thickness of the metal oxide layer are not limited. It is preferable that it is more than half of the height difference of the unevenness
  • the height difference between the top and bottom of the unevenness formed on the surface of the metal oxide layer facing the first semiconductor layer is preferably 50 to 100 nm (first 3 configuration). If the height difference of the unevenness of the metal oxide layer is smaller than this numerical range, the light incident on the metal oxide layer is difficult to be irregularly reflected. Further, when the height difference of the unevenness of the metal oxide layer is smaller than this numerical range, the unevenness of the upper surface and the lower surface of the first semiconductor layer becomes small, and the first semiconductor layer approaches flat. Therefore, the distance that the reflected light reflected by the metal oxide layer travels in the first semiconductor layer is shortened. As a result, it becomes difficult to improve the light detection sensitivity. On the contrary, if the level difference of the unevenness of the metal oxide layer is larger than the above numerical range, it is difficult to form the thin first semiconductor layer as a continuous film without pinholes.
  • the unevenness is formed on the entire surface of the metal oxide layer on the side facing the first semiconductor layer (fourth configuration). Thereby, the incident light to the metal oxide layer is irregularly reflected regardless of the incident position. As a result, the photodetection sensitivity of the photosensor (thin film diode) is further improved. Further, the unevenness forming process can be simplified as compared with the case where unevenness is formed only in a limited region.
  • a pair of connected electrodes may be provided.
  • at least one of the pair of electrodes may reach the metal oxide layer (fifth configuration).
  • the contact hole for forming the electrode can be formed deeper as the electrode reaches the metal oxide layer. As a result, it becomes unnecessary to strictly manage the etching depth for forming the contact hole.
  • a semiconductor device includes the above-described optical sensor according to an embodiment of the present invention, and a thin film transistor provided on the same side of the substrate as the thin film diode, and the thin film transistor includes a channel region.
  • a second semiconductor layer including a source region and a drain region, a gate electrode for controlling conductivity of the channel region, and a gate insulating film provided between the second semiconductor layer and the gate electrode. (Sixth configuration). Since the thin film diode and the thin film transistor are provided over a common substrate, the semiconductor device according to an embodiment of the present invention can be used for a wide range of applications that require a light detection function.
  • the first semiconductor layer and the second semiconductor layer are formed on the same insulating layer (seventh configuration). Thereby, the first semiconductor layer and the second semiconductor layer can be formed in parallel in the same process. As a result, the manufacturing process can be simplified.
  • the surface of the second semiconductor layer facing the substrate is preferably flat (eighth configuration).
  • the photodetection sensitivity of the thin film diode can be improved without adversely affecting the gate breakdown voltage characteristics of the thin film transistor.
  • the surface of the second semiconductor layer facing the substrate does not need to be completely flat, and may be substantially flat.
  • the thickness of the first semiconductor layer and the thickness of the second semiconductor layer are the same (9th configuration). Thereby, the first semiconductor layer and the second semiconductor layer can be formed in parallel in the same process. As a result, the manufacturing process can be simplified. Note that the thickness of the first semiconductor layer and the thickness of the second semiconductor layer do not have to be completely the same, and may be substantially the same.
  • a liquid crystal panel includes the semiconductor device, a counter substrate disposed to face a surface of the substrate on which the thin film diode and the thin film transistor are provided, the substrate, and the counter substrate. And a liquid crystal layer sealed between them (tenth configuration). As a result, a liquid crystal panel having a touch sensor function and an ambient sensor function for detecting ambient brightness can be realized.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device 100 according to the first embodiment of the present invention.
  • the semiconductor device 100 includes a substrate 101, a thin film diode 130 formed on the substrate 101 via a base layer 103 as an insulating layer, and a light shielding layer 160 provided between the substrate 101 and the thin film diode 130.
  • An optical sensor 132 and a thin film transistor 150 are provided.
  • the substrate 101 preferably has translucency.
  • FIG. 1 only a single photosensor 132 and a single thin film transistor 150 are shown for simplicity of illustration, but a plurality of photosensors 132 and a plurality of thin film transistors 150 are formed on a common substrate 101. May be.
  • FIG. 1 for easy understanding, a cross-sectional view of the optical sensor 132 and a cross-sectional view of the thin film transistor 150 are shown in the same drawing. It need not be a cross-sectional view along.
  • the thin film diode 130 has a semiconductor layer (first semiconductor layer) 131 including at least an n-type region 131n and a p-type region 131p.
  • intrinsic region 131 i is provided between n-type region 131 n and p-type region 131 p in semiconductor layer 131.
  • Electrodes 133a and 133b are connected to the n-type region 131n and the p-type region 131p, respectively.
  • the thin film transistor 150 includes a semiconductor layer (second semiconductor layer) 151 including a channel region 151c, a source region 151a, and a drain region 151b, a gate electrode 152 that controls conductivity of the channel region 151c, a semiconductor layer 151, and a gate electrode 152. And a gate insulating film 105 provided between the two. Electrodes 153a and 153b are connected to the source region 151a and the drain region 151b, respectively. The gate insulating film 105 extends over the semiconductor layer 131.
  • the crystallinity of the semiconductor layer 131 of the thin film diode 130 and the semiconductor layer 151 of the thin film transistor 150 may be different from each other or the same. If the crystallinity of both is the same, there is no need to control the crystal states of the semiconductor layers 131 and 151 separately. As a result, the semiconductor device 100 with high reliability and high performance can be obtained without complicating the manufacturing process.
  • An interlayer insulating film 107 is formed on the thin film diode 130 and the thin film transistor 150.
  • a light shielding layer 160 is provided between the substrate 101 and the thin film diode 130 at a position facing the thin film diode 130. This prevents light from entering the semiconductor layer 131 through the substrate 101 from the side opposite to the side where the thin film diode 130 is provided with respect to the substrate 101. More specifically, the light shielding layer 160 is formed at a position including a region facing the semiconductor layer 131 on the substrate 101.
  • a metal oxide layer 180 is provided on the surface of the light shielding layer 160 facing the semiconductor layer 131. Fine and random irregularities are formed on the surface (upper surface) of the metal oxide layer 180 facing the thin film diode 130.
  • the semiconductor layer 131 of the thin film diode 130 has an uneven shape that follows the unevenness of the metal oxide layer 180. That is, in the cross section along the thickness direction as shown in FIG. 1, the first semiconductor layer 131 having a substantially constant thickness has a substantially constant interval with respect to the irregularities on the upper surface of the metal oxide layer 180. Is displaced (bent).
  • FIG. 2 is an enlarged cross-sectional view of a portion II of FIG. 1 including the light shielding layer 160, the metal oxide layer 180, and the semiconductor layer 131.
  • Incident light L ⁇ b> 1 directed from above to the thin film diode 130 enters the semiconductor layer 131 of the thin film diode 130 and is absorbed by the semiconductor layer 131.
  • the semiconductor layer 131 is thin, a part of the incident light L1 passes through the semiconductor layer 131.
  • Incident light L 1 that has passed through the semiconductor layer 131 passes through the base layer 103 and enters the upper surface of the metal oxide layer 180.
  • Incident light L ⁇ b> 1 cannot pass through the metal oxide layer 180.
  • random irregularities are formed on the upper surface of the metal oxide layer 180. Therefore, the metal oxide layer 180 irregularly reflects the incident light L1.
  • the reflected light L2 irregularly reflected on the upper surface of the metal oxide layer 180 travels in various directions, passes through the base layer 103, and enters the semiconductor layer 131.
  • the reflected light reflected at a relatively large reflection angle generally enters the semiconductor layer 131 at a large incident angle.
  • the semiconductor layer 131 is formed substantially along the unevenness of the metal oxide layer 180.
  • the distance traveled in the semiconductor layer 131 is longer than in the case where the semiconductor layer 131 is flat.
  • Cheap the distance that the incident light L1 and the reflected light L2 travel through the semiconductor layer 131 can be increased.
  • the light absorbed by the semiconductor layer 131 increases.
  • the light utilization efficiency is improved, and the light detection sensitivity of the thin film diode 130 is improved.
  • the unevenness on the upper surface of the metal oxide layer 180 and the shape of the semiconductor layer 131 are random, the incident angle dependency is less and a stable light detection sensitivity improvement effect is obtained.
  • Random irregularities on the upper surface of the metal oxide layer 180 are preferably formed on the entire upper surface of the metal oxide layer 180. Thereby, the light detection sensitivity of the thin film diode 130 can be improved regardless of the incident position of the incident light L1 with respect to the metal oxide layer 180. Moreover, since it is not necessary to limit the area
  • the semiconductor layer 131 of the thin film diode 130 only needs to have a concavo-convex shape along the concavo-convex shape of the upper surface of the metal oxide layer 180 in at least the intrinsic region 131i, but in the entire region including the n-type region 131n and the p-type region 131p. It is preferable to have. This is because the manufacturing process can be simplified.
  • the present invention can improve the photodetection sensitivity even when the semiconductor layer 131 is thin such that much of the incident light L1 passes through the semiconductor layer 131.
  • the semiconductor layer 131 is thinner than the height difference between the top and bottom of the unevenness formed on the lower surface of the semiconductor layer 131, the distance that the reflected light L2 travels in the semiconductor layer 131 as shown in FIG. Can be lengthened.
  • the light detection sensitivity of the thin film diode 130 is improved. Therefore, it is not necessary to increase the thickness of the semiconductor layer 131 in order to reduce light that passes through the semiconductor layer 131.
  • the semiconductor layer 131 can be formed by the same process as the semiconductor layer 151 of the thin film transistor 150 as described later.
  • a first thin film 161 that later becomes a light shielding layer 160 and a second thin film 181 that later becomes a metal oxide layer 180 are sequentially formed on the substrate 101.
  • the substrate 101 is not particularly limited and may be appropriately selected in consideration of the application of the semiconductor device 100.
  • a light-transmitting glass substrate for example, a low alkali glass substrate
  • a quartz substrate is used. it can.
  • the substrate 101 may be heat-treated in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point.
  • the material of the first thin film 161 for example, a metal material can be used.
  • a metal material can be used.
  • tantalum (Ta), tungsten (W), molybdenum (Mo), and the like, which are high melting point metals, are preferable in consideration of heat treatment in a later manufacturing process.
  • This metal material is formed over the entire surface of the substrate 101 by sputtering.
  • the thickness of the first thin film 161 is preferably about 100 to 200 nm.
  • the second thin film 181 is preferably made of metal oxide and has high electrical resistance.
  • the tantalum (Ta), tungsten (W), molybdenum (Mo), or the like exemplified as the material of the first thin film 161 can be used as a target by sputtering in an oxygen atmosphere.
  • tantalum oxide (Ta 2 O 5 ) is particularly preferable.
  • the second thin film 181 is formed on the entire surface of the substrate 101.
  • the thickness of the second thin film 181 is preferably about 50 to 200 nm.
  • the formed second thin film 181 are formed in the formed second thin film 181.
  • random irregularities are formed on the surface of the second thin film 181.
  • anisotropic etching such as reactive ion etching may be performed on the surface of the second thin film 181 in the thickness direction.
  • the etching depth is preferably about 20 to 100 nm. Since columnar crystals are formed in the second thin film 181, the surface of the second thin film 181 is selectively etched, and the unevenness of the surface of the second thin film 181 becomes larger.
  • the degree of unevenness on the surface of the second thin film 181 is preferably about 50 to 100 nm in terms of the difference in height (that is, the distance in the thickness direction) between the top and bottom of the unevenness.
  • a desired light shielding layer 160 pattern is formed on the upper surface of the second thin film 181 using a resist. Then, the first thin film 161 and the second thin film 181 in the unnecessary region are removed by a wet etching method. The first thin film 161 and the second thin film 181 in the region where the thin film diode 130 will be formed later are left. The first thin film 161 and the second thin film 181 outside the formation region of the thin film diode 130 including the region where the thin film transistor 150 is to be formed later are removed. As a result, as shown in FIG. 3B, a patterned light shielding layer 160 and metal oxide layer 180 are obtained.
  • a base layer 103 is formed so as to cover the substrate 101, the light shielding layer 160, and the metal oxide layer 180, and an amorphous semiconductor film 110 is further formed.
  • the underlayer 103 is provided to prevent impurity diffusion from the substrate 101.
  • the underlayer 103 may be, for example, a single layer made of a silicon oxide film, a multiple layer made of a silicon nitride film and a silicon oxide film from the substrate 101 side, or a known structure other than these.
  • Such an underlayer 103 can be formed using, for example, a plasma CVD method.
  • the thickness of the underlayer 103 is preferably 100 to 600 nm, more preferably 150 to 450 nm.
  • the semiconductor constituting the amorphous semiconductor film 110 silicon can be preferably used, but other semiconductors such as Ge, SiGe, compound semiconductors, and chalcogenides can also be used. The case where silicon is used will be described below.
  • the amorphous silicon film 110 is formed by a known method such as a plasma CVD method or a sputtering method.
  • the thickness of the amorphous silicon film 110 is preferably 25 to 100 nm as a film thickness from which high-quality polycrystalline silicon can be obtained by crystallization by subsequent laser irradiation.
  • the amorphous silicon film 110 having a thickness of 50 nm can be formed by a plasma CVD method.
  • the base layer 103 and the amorphous silicon film 110 may be formed continuously. After the base layer 103 is formed, contamination of the surface of the base layer 103 can be prevented by not exposing the base layer 103 to the air atmosphere. As a result, variation in characteristics and variation in threshold voltage of the thin film transistor 150 and the thin film diode 130 to be manufactured can be reduced.
  • the unevenness along the unevenness formed on the upper surface of the metal oxide layer 180 is formed on the upper surface of the base layer 103 and the amorphous silicon film 110. Formed on the upper surface of the substrate.
  • the amorphous silicon film 110 is crystallized by irradiating the amorphous silicon film 110 with laser light 121 from above.
  • a XeCl excimer laser (wavelength 308 nm, pulse width 10 to 150 nsec, for example 40 nsec) or a KrF excimer laser (wavelength 248 nm, pulse width 10 to 150 nsec) can be applied.
  • the laser beam 121 is adjusted so that the irradiation range on the surface of the substrate 101 has a long shape.
  • the entire surface of the amorphous silicon film 110 is crystallized by sequentially scanning the laser beam 121 in a direction perpendicular to the longitudinal direction of the irradiation range of the laser beam 121 on the surface of the substrate 101. At this time, it is preferable to scan the laser beam 121 so that a part of the irradiation range overlaps. Thereby, laser irradiation is performed a plurality of times at an arbitrary point on the amorphous silicon film 110. As a result, the uniformity of the crystalline state of the polycrystalline silicon film 111 can be improved.
  • the amorphous silicon film 110 is crystallized in the process of instantaneously melting and solidifying to become the polycrystalline silicon film 111.
  • an unnecessary region of the polycrystalline silicon film 111 is removed and element isolation is performed.
  • the element isolation can be performed by photolithography, that is, by forming a resist having a predetermined pattern and then removing the polycrystalline silicon film 111 in an unnecessary region by dry etching.
  • the semiconductor layer 131 that becomes the active region (n + type region, p + type region, intrinsic region) of the subsequent thin film diode 130 and the active region (source region, drain region, channel region) of the subsequent thin film transistor 150 are obtained.
  • the semiconductor layer 151 is formed so as to be separated from each other. That is, these semiconductor layers 131 and 151 are formed in an island shape.
  • the gate electrode 152 of the thin film transistor 150 is formed on the gate insulating film 105.
  • the gate insulating film 105 a silicon oxide film is preferable.
  • the thickness of the gate insulating film 105 is preferably 20 to 150 nm (for example, 100 nm).
  • unevenness along the unevenness formed on the upper surface of the metal oxide layer 180 is formed on the upper surface of the gate insulating film 105.
  • the gate electrode 152 is formed by depositing a conductive film on the entire surface of the gate insulating film 105 using a sputtering method or a CVD method and patterning the conductive film.
  • a sputtering method or a CVD method As a material for the conductive film, any of refractory metals W, Ta, Ti, Mo or alloy materials thereof is desirable.
  • the thickness of the conductive film is preferably 300 to 600 nm.
  • a mask 122 made of resist is formed on the gate insulating film 105 so as to cover a part of the semiconductor layer 131 that will later become an active region of the thin film diode 130.
  • an n-type impurity (for example, phosphorus) 123 is ion-doped on the entire surface of the substrate 101 from above the substrate 101.
  • the n-type impurity 123 is implanted into the semiconductor layers 151 and 131 through the gate insulating film 105.
  • the n-type impurity 123 is implanted into a region not covered with the mask 122 in the semiconductor layer 131 of the thin film diode 130 and a region not covered with the gate electrode 152 in the semiconductor layer 151 of the thin film transistor 150.
  • the region covered with the mask 122 and the gate electrode 152 is not doped with the n-type impurity 123.
  • the region into which the n-type impurity 123 is implanted in the semiconductor layer 151 of the thin film transistor 150 later becomes a source region 151a and a drain region 151b of the thin film transistor.
  • a region of the semiconductor layer 151 that is masked by the gate electrode 152 and is not implanted with the n-type impurity 123 later becomes a channel region 151c of the thin film transistor 150.
  • a part of the semiconductor layer 131 that will later become an active region of the thin film diode 130 and the entire semiconductor layer 151 that later becomes an active region of the thin film transistor 150 are covered.
  • a resist mask 124 is formed on the gate insulating film 105.
  • a p-type impurity (for example, boron) 125 is ion-doped on the entire surface of the substrate 101 from above the substrate 101.
  • the p-type impurity 125 passes through the gate insulating film 105 and is injected into the semiconductor layer 131.
  • the p-type impurity 125 is implanted into a region not covered with the mask 124 in the semiconductor layer 131 of the thin film diode 130.
  • the region covered with the mask 124 is not doped with the p-type impurity 125.
  • the region where the p-type impurity 125 is implanted in the semiconductor layer 131 of the thin film diode 130 later becomes the p-type region 131 p of the thin film diode 130.
  • a region of the semiconductor layer 131 in which neither the p-type impurity nor the n-type impurity is implanted becomes an intrinsic region 131i later.
  • heat treatment is performed in an inert atmosphere, for example, in a nitrogen atmosphere.
  • an inert atmosphere for example, in a nitrogen atmosphere.
  • the doping damage such as crystal defects generated at the time of doping is recovered.
  • boron are activated.
  • This heat treatment may be performed using a general heating furnace, but is preferably performed using RTA (Rapid Thermal Annealing).
  • RTA Rapid Thermal Annealing
  • an interlayer insulating film 107 is formed.
  • the structure of the interlayer insulating film 107 is not particularly limited, and a known one can be used. For example, a two-layer structure in which a silicon nitride film and a silicon oxide film are formed in this order can be used. If necessary, a heat treatment for hydrogenating the semiconductor layers 151 and 131, for example, annealing at 350 to 450 ° C. in a nitrogen atmosphere or a hydrogen mixed atmosphere at 1 atm may be performed.
  • a contact hole is formed in the interlayer insulating film 107.
  • a film made of a metal material for example, a two-layer film of titanium nitride and aluminum
  • this film is patterned.
  • the electrodes 133a and 133b of the thin film diode 130 and the electrodes 153a and 153b of the thin film transistor 150 are formed.
  • the method of forming the contact hole is not particularly limited, and can be performed as follows, for example, as in the conventional case.
  • a contact hole pattern is formed on the surface of the interlayer insulating film 107 using a resist.
  • a hole is formed to the extent that it reaches the gate insulating film 105 by dry etching (for example, reactive ion etching).
  • a contact hole reaching the semiconductor layer 131 is formed by wet etching using BHF or the like.
  • the base layer 103 is etched by wet etching performed after dry etching.
  • the metal oxide layer 180 exists under the base layer 103, and this metal oxide layer 180 functions as an etching stopper to prevent further etching.
  • the metal material and the metal oxide layer 180 come into contact if the contact hole reaches the metal oxide layer 180.
  • the metal oxide layer 180 has an insulating property, the electrode 133a and the electrode 133b are not short-circuited.
  • the metal oxide layer 180 on the surface of the light shielding layer 160 on the semiconductor layer 131 side, the conventional problem that the electrode 133a and the electrode 133b are short-circuited can be solved. Furthermore, it becomes unnecessary to strictly control the etching depth for forming the contact hole.
  • the metal oxide layer 180 functions as an etching stopper.
  • a deep contact hole reaching at least the semiconductor layer 131 can be formed only by dry etching, and wet etching can be omitted.
  • dry etching damages the semiconductor layer 131 and increases the contact resistance with the electrode. Therefore, dry etching is performed up to the vicinity of the semiconductor layer 131 (for example, to the middle of the gate insulating film 105), and then etching is performed by switching to wet etching to suppress an increase in contact resistance and obtain good ohmic characteristics. This is preferable.
  • the thin film diode 130 connected to the electrodes 133a and 133b and the thin film transistor 150 connected to the electrodes 153a and 153b are obtained.
  • a protective film (not shown) made of a silicon nitride film or the like is formed on the interlayer insulating film 107. It may be provided.
  • the semiconductor layer 131 of the thin film diode 130 and the semiconductor layer 151 of the thin film transistor 150 can be formed in parallel. As a result, the thin film diode 130 and the thin film transistor 150 can be efficiently manufactured on the common substrate 101.
  • the thickness of the semiconductor layer 131 of the thin film diode 130 inevitably becomes the same as the thickness of the semiconductor layer 151 of the thin film transistor 150. Therefore, in order to improve the photodetection sensitivity, it is impossible to take a method of increasing the thickness of the semiconductor layer 131 of the thin film diode 130.
  • the light detection sensitivity of the thin film diode 130 can be improved even when the semiconductor layer 131 cannot be thickened.
  • the semiconductor layer 131 of the thin film diode 130 to be laminated thereafter is formed on the upper surface of the metal oxide layer 180. It is formed in the uneven
  • the semiconductor device can be manufactured easily and at low cost without significantly changing the manufacturing process of the conventional semiconductor device.
  • the first thin film 161 and the second thin film 181 in the region where the thin film transistor 150 is formed are removed. Therefore, the upper and lower surfaces of the semiconductor layer 151 constituting the thin film transistor 150 are substantially flat. Therefore, the light detection sensitivity of the thin film diode 130 can be improved without adversely affecting the characteristics of the thin film transistor 150 (for example, lowering of the gate breakdown voltage characteristic).
  • the structure of the thin film transistor is not limited to the above.
  • any of a thin film transistor having a dual gate structure, a thin film transistor having an LDD structure or a GOLD structure, a p-channel thin film transistor, or the like may be used.
  • a plurality of types of thin film transistors having different structures may be formed.
  • the semiconductor device 100 including the optical sensor 132 and the thin film transistor 150 is illustrated.
  • the present invention is not limited to this.
  • only the optical sensor 132 may be used.
  • the semiconductor layers 131 and 151 may be formed of amorphous silicon.
  • FIG. 4 is a cross-sectional view showing a schematic configuration of a liquid crystal display device 500 including the liquid crystal panel 501 according to the second embodiment.
  • the liquid crystal display device 500 includes a liquid crystal panel 501, an illumination device 502 that illuminates the back surface of the liquid crystal panel 501, and a translucent protective panel 504 that is disposed with respect to the liquid crystal panel 501 through an air gap 503.
  • the liquid crystal panel 501 includes a TFT array substrate 510 and a counter substrate 520, both of which are translucent plates, and a liquid crystal layer 519 sealed between the TFT array substrate 510 and the counter substrate 520.
  • the formation material of the TFT array substrate 510 and the counter substrate 520 is not particularly limited.
  • the same material as used for a conventional liquid crystal panel, such as glass and acrylic resin, can be used.
  • a deflection plate 511 that transmits or absorbs a specific polarization component is provided on the surface of the TFT array substrate 510 on the side of the illumination device 502.
  • An insulating layer 512 and an alignment film 513 are sequentially stacked on the surface of the TFT array substrate 510 opposite to the deflecting plate 511.
  • the alignment film 513 is a layer for aligning liquid crystals, and is formed of an organic thin film such as polyimide.
  • a pixel electrode 515 made of a transparent conductive thin film made of ITO or the like, a thin film transistor (TFT) 550 as a switching element for driving a liquid crystal connected to the pixel electrode 515, and a light detection function are provided in the insulating layer 512.
  • a pixel electrode 515 made of a transparent conductive thin film made of ITO or the like a thin film transistor (TFT) 550 as a switching element for driving a liquid crystal connected to the pixel electrode 515, and a light detection function are provided.
  • a polarizing plate 521 that transmits or absorbs a specific polarization component is provided on the surface of the counter substrate 520 opposite to the liquid crystal layer 519.
  • an alignment film 523, a common electrode 524, and a color filter layer 525 are formed in this order from the liquid crystal layer 519 side.
  • the alignment film 523 is a layer for aligning liquid crystals, and is formed of an organic thin film such as polyimide.
  • the common electrode 524 is made of a transparent conductive thin film made of ITO or the like.
  • the color filter layer 525 includes three types of resin films (color filters) that selectively transmit light in the wavelength bands of the primary colors of red (R), green (G), and blue (B), and adjacent color filters. And a black matrix serving as a light shielding film. It is preferable that a color filter and a black matrix are not provided in a region corresponding to the thin film diode 530.
  • one pixel electrode 515 and one thin film transistor 550 are arranged for any one of the primary color filters of red, green, and blue, and these are the primary color pixels ( Picture element).
  • the three picture elements of red, green, and blue constitute a color pixel (pixel).
  • Such color pixels are regularly arranged in the vertical and horizontal directions.
  • the translucent protective panel 504 is made of a flat plate such as glass or acrylic resin.
  • the surface of the translucent protective panel 504 opposite to the liquid crystal panel 501 is a touch sensor surface 504 a that can be touched with a human finger 509.
  • the lighting device 502 is not particularly limited, and a known lighting device can be used as a lighting device for a liquid crystal panel.
  • a direct illumination type or an edge light type illumination device can be used.
  • An edge light type illumination device is preferable because it is advantageous in reducing the thickness of the liquid crystal display device.
  • the type of the light source is not limited, and may be, for example, a cold / hot cathode tube or an LED.
  • a color image can be displayed by allowing light from the lighting device 502 to pass through the liquid crystal panel 501 and the light-transmitting protective panel 504.
  • the thin film diode 130, the thin film transistor 150, the light shielding layer 160, and the substrate 101 described in Embodiment 1 can be applied as the thin film diode 530, the thin film transistor 550, the light shielding layer 560, and the TFT array substrate 510.
  • the insulating layer 512 includes the base layer 103, the gate insulating film 105, the interlayer insulating film 107, and the planarization film described in Embodiment 1.
  • FIG. 4 shows a transmissive liquid crystal display device as the liquid crystal display device
  • the present invention is not limited to this, and can be applied to a transflective or reflective liquid crystal display device.
  • the illumination device 502 is not necessary.
  • FIG. 5 is an equivalent circuit diagram of one pixel of the liquid crystal panel 501 shown in FIG.
  • the pixel 570 of the liquid crystal panel 501 includes a display unit 570a and a photosensor unit 570b that form color pixels.
  • a large number of pixels 570 are arranged in a matrix in the vertical and horizontal directions within the pixel region of the liquid crystal panel 501.
  • the display unit 570a includes thin film transistors 550R, 550G, and 550B, liquid crystal elements 551R, 551G, and 551B, and capacitances 552R, 552G, and 552B (here, the subscripts R, G, and B are red, green, and It means to correspond to each blue picture element.
  • the source regions of the thin film transistors 550R, 550G, and 550B are connected to source electrode lines (signal lines) SLR, SLG, and SLB.
  • the gate electrode is connected to a gate electrode line (scanning line) GL.
  • the drain region is connected to the pixel electrodes of the liquid crystal elements 551R, 551G, and 551B (see the pixel electrode 515 in FIG. 4) and one of the capacitances 552R, 552G, and 552B.
  • the other electrodes of the capacitances 552R, 552G, and 552B are connected to the common electrode line TCOM.
  • the thin film transistors 550R, 550G, and 550B are turned on. Accordingly, the signal voltage applied to the source electrode lines SLR, SLG, and SLB is sent from the source electrode of the thin film transistors 550R, 550G, and 550B to the liquid crystal elements 551R, 551G, and 551B and the capacitances 552R, 552G and 552B. It is done. As a result, a voltage is applied to the liquid crystal layer 519 (see FIG. 4) by the pixel electrode 515 (see FIG. 4) and the common electrode 524 (see FIG. 4) of the liquid crystal elements 551R, 551G, and 551B. A desired color display is performed by changing the molecular orientation.
  • the optical sensor unit 570 b includes a thin film diode 530, a storage capacitor 531, and a thin film transistor 532.
  • the p + type region of the thin film diode 530 is connected to the reset signal line RST.
  • the n + type region of the thin film diode 530 is connected to one electrode of the storage capacitor 531 and the gate electrode of the thin film transistor 532.
  • the other electrode of the storage capacitor 531 is connected to the read signal line RWS.
  • the drain electrode of the thin film transistor 532 is connected to the source electrode line SLG.
  • the source electrode of the thin film transistor 532 is connected to the source electrode line SLB.
  • a rated voltage VDD is connected to the source electrode line SLG.
  • the drain electrode of the bias transistor 533 is connected to the source electrode line SLB.
  • the rated voltage VSS is connected to the source electrode of the bias transistor 533.
  • an output voltage VPIX corresponding to the amount of light received by the thin film diode 530 is obtained as follows.
  • a high level reset signal is supplied to the reset signal line RST. Thereby, the forward bias is applied to the thin film diode 530. At this time, since the potential of the gate electrode of the thin film transistor 532 is lower than the threshold voltage of the thin film transistor 532, the thin film transistor 532 is non-conductive.
  • the potential of the reset signal line RST is set to a low level. This starts the photocurrent integration period.
  • a photocurrent proportional to the amount of light incident on the thin film diode 530 flows out of the storage capacitor 531 and the storage capacitor 531 is discharged.
  • the thin film transistor 532 remains non-conductive.
  • a high level read signal is supplied to the read signal line RWS.
  • the integration period ends and the readout period starts.
  • Charge is injected into the storage capacitor 531 by the supply of the read signal, so that the potential of the gate electrode of the thin film transistor 532 becomes higher than the threshold voltage of the thin film transistor 532.
  • the thin film transistor 532 becomes conductive, and functions as a source follower amplifier together with the bias transistor 533.
  • the output voltage VPIX obtained from the thin film transistor 532 is proportional to the integral value of the photocurrent of the thin film diode 530 during the integration period.
  • the potential of the read signal line RWS is lowered to a low level, and the read period ends.
  • the touch sensor function in the pixel area of the liquid crystal panel 501 can be realized by sequentially repeating the above operation in all the pixels 570 arranged in the pixel area of the liquid crystal panel 501.
  • the liquid crystal display device 500 having a touch sensor function with excellent light detection sensitivity can be realized.
  • one optical sensor unit 570b is provided for one display unit 570a constituting a color pixel, but the present invention is not limited to this.
  • one optical sensor unit 570b may be provided for the plurality of display units 570a.
  • one optical sensor unit 570b may be provided for each of the red, blue, and green picture elements in one display unit 570a.
  • FIG. 5 shows an example in which the present invention is applied to a liquid crystal panel that performs color display.
  • the present invention can also be applied to a liquid crystal panel that performs monochrome display.
  • the thin film transistor 150 of Embodiment 1 is the thin film transistor 550 (550R, 550G, 550B) provided in each pixel has been described, but the present invention is not limited to this.
  • the thin film transistor shown in FIG. 5 other than the thin film transistor 550 (550R, 550G, 550B) provided in each picture element may be used.
  • a thin film transistor for a driver circuit (a gate driver 510g and a source driver 510s described later) may be used.
  • the optical sensor of the present invention having a light detection function is provided in a pixel area of a TFT array substrate 510 where a large number of thin film transistors 550 for driving liquid crystals are arranged in a matrix.
  • the optical sensor may be provided outside the pixel region of the TFT array substrate 510. An example of this will be described with reference to FIG. FIG. 6 illustrates only the TFT array substrate 510 and the illumination device 502 that illuminates the back surface of the TFT array substrate 510 among the members constituting the liquid crystal display device.
  • the TFT array substrate 510 includes a pixel region 510a in which a large number of thin film transistors for driving liquid crystal are arranged in a matrix.
  • a gate driver 510g, a source driver 510s, and a light detection unit are provided in a frame region around the pixel region 510a.
  • 510b is provided.
  • the light sensor 132 the thin film diode 130, the light shielding layer 160, and the metal oxide layer 180 described in Embodiment 1 is formed.
  • the thin film diode 130 of the light detection unit 510b generates an illuminance signal corresponding to the ambient brightness.
  • This illuminance signal is input to a control circuit (not shown) of the lighting device 502 via a wiring 509 such as a flexible substrate.
  • the control circuit controls the illuminance of the lighting device 502 according to the illuminance signal.
  • the optical sensor 132 (the thin film diode 130, the light shielding layer 160, and the metal oxide layer 180) of the present invention is arranged in the frame region of the TFT array substrate 510 and used as an ambient sensor for detecting ambient brightness. You can also. Since the thin film diode 130 constituting the optical sensor 132 according to an embodiment of the present invention has excellent light detection sensitivity, a liquid crystal display device in which the brightness of the display screen is optimally set according to the ambient brightness is realized. Can do. Furthermore, the thin film diode 130 can be made larger than when the thin film diode 130 is formed in the pixel region. Therefore, it is easy to further increase the light detection sensitivity by expanding the light receiving area.
  • the semiconductor device of the present invention described in the first embodiment is used for a liquid crystal panel
  • the application of the semiconductor device of the present invention is not limited to this. It can also be used for display elements such as EL panels and plasma panels. Further, it can be used for various devices having a light detection function other than the display element.
  • the field of use of the present invention is not particularly limited, but can be widely used for various devices that require a photosensor with improved photodetection sensitivity.
  • it can be preferably used for various display elements as a touch sensor or an ambient sensor for detecting ambient brightness.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

　薄膜ダイオードの半導体層の厚みが薄くても、光利用効率を向上させて薄膜ダイオードの光検出感度を向上させる。また、遮光層を介して薄膜ダイオードの電極が短絡するのを防止する。基板（１０１）の一方の側に、少なくともｎ型領域（１３１ｎ）及びｐ型領域（１３１ｐ）を含む第１半導体層（１３１）を有する薄膜ダイオード（１３０）が設けられ、基板と第１半導体層との間に遮光層（１６０）が設けられている。遮光層の第１半導体層に対向する側の面に酸化金属層（１８０）が形成されている。酸化金属層の第１半導体層に対向する側の面に凹凸が形成されており、第１半導体層は酸化金属層の凹凸に沿った凹凸形状を有している。

Description

光センサ、半導体装置、及び液晶パネル
　本発明は、少なくともｎ型領域及びｐ型領域を含む半導体層を有する薄膜ダイオード（Thin Film Diode：ＴＦＤ）を備えた光センサに関する。また、本発明は、薄膜ダイオードと薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）とを備えた半導体装置に関する。更に、本発明はこの半導体装置を備えた液晶パネルに関する。
　薄膜ダイオードを備えた光センサを表示装置に組み込むことで、タッチセンサ機能を実現することができる。このような表示装置では、表示装置の観察者側表面（即ち、表示面）に指やタッチペンで触れることによる、表示面側から入射する光の変化を光センサで検出することで、情報の入力が可能となる。
　このような表示装置では、周囲の明るさ等の環境によっては、表示面に対する指等の接触による光の変化が少ない。それ故、当該光の変化を光センサで検出できないという問題がある。
　特開２００８－２８７０６１号公報には、液晶表示装置に使用される半導体装置において、光センサの光検出感度を向上させる技術が開示されている。これを図７を用いて説明する。
　この半導体装置は、基板（アクティブマトリックス基板）９１０上に、順次形成された絶縁層９４１，９４２，９４３，９４４と、薄膜ダイオード９２０と、薄膜トランジスタ９３０とを備えている。薄膜ダイオード９２０は、ｎ型領域９２１ｎ、ｐ型領域９２１ｐ、低抵抗領域９２１ｉからなる半導体層９２１を有するＰＩＮ型ダイオードである。ｎ型領域９２１ｎ、ｐ型領域９２１ｐには、絶縁層９４３，９４４を貫通する電極９２３ａ，９２３ｂがそれぞれ接続されている。薄膜トランジスタ９３０は、チャネル領域９３１ｃ、ソース領域としてのｎ型領域９３１ａ、ドレイン領域としてのｎ型領域９３１ｂからなる半導体層９３１を有する。チャネル領域９３１ｃに対して絶縁層９４３を介して対向する位置にゲート電極９３２が設けられている。ソース領域９３１ａ、ドレイン領域９３１ｂには、絶縁層９４３，９４４を貫通する電極９３３ａ，９３３ｂがそれぞれ接続されている。ドレイン領域９３１ｂは、電極９３３ｂを介して画素電極（図示せず）に接続されている。
　薄膜ダイオード９２０は、表示面側（図７の紙面上側）から入射した光を受光する。一方、基板９１０に対して表示面とは反対側（図７の紙面下側）に配されるバックライト（図示せず）からの光が薄膜ダイオード９２０に入射しないように、薄膜ダイオード９２０と基板９１０との間に遮光層９９０が設けられている。遮光層９９０は、絶縁層９４１を部分的に除去して形成された凹部９９２の表面に沿って延びるように形成されている。凹部９９２を上方に向かって幅広となるテーパ状に形成することにより、遮光層９９０には凹部９９２の傾斜面に沿って延びる傾斜面９９１が形成されている。
　遮光層９９０は反射層としての機能も有している。従って、表示面側から入射し薄膜ダイオード９２０に入射せずに、薄膜ダイオード９２０と遮光層９９０との間に入射した光は遮光層９９０で反射されて薄膜ダイオード９２０に入射する。遮光層９９０に形成された傾斜面９９１は、傾斜面９９１に入射した光を薄膜ダイオード９２０に向かって反射する。
　図７に示した半導体装置では、上記のような遮光層９９０を設けることにより、表示面側から入射した光をより多く薄膜ダイオード９２０に入射させることができる。それ故、光検出感度を向上させることができる。
　しかしながら、図７に示した半導体装置は以下の問題を有している。
　第１に、薄膜ダイオード９２０では十分な光検出感度は得られない。その理由は以下の通りである。
　薄膜ダイオード９２０の半導体層９２１は、薄膜トランジスタ９３０の半導体層９３１と同時に形成される。それ故、半導体層９２１の膜厚は極めて薄い。このため、半導体層９２１に入射した光の一部は半導体層９２１に吸収されずに通過してしまう。従って、傾斜面９９１により、薄膜ダイオード９２０と遮光層９９０との間に入射した光を半導体層９２１に向かって反射させたところで、半導体層９２１に向けて反射させた光の一部は半導体層９２１に吸収されず、半導体層９２１を通過してしまう可能性がある。しかも、傾斜面９９１は、遮光層９９０の端縁部付近のみに形成されている。それ故、傾斜面９９１で反射した光の多くは薄膜ダイオード９２０の周辺部分に入射する。その結果、受光領域である低抵抗領域９２１ｉに入射する光は僅かである。
　第２に、薄膜ダイオード９２０の電極９２３ａと電極９２３ｂとが短絡してしまうことがある。その理由は以下の通りである。
　一般に、電極９２３ａ，９２３ｂは、絶縁層９４４，９４３にコンタクトホールを形成し、次いで、このコンタクトホール内に金属材料を堆積することにより形成される。ここで、コンタクトホールは、絶縁層９４４の表面から、ドライエッチング（例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法）により絶縁層９４３に達する程度まで孔を形成し、その後、ウエットエッチング（例えばBuffer Hydrogen Fluoride：ＢＨＦ）を行うことで形成される。最後にウエットエッチングを行うのは、絶縁層９４３を構成する二酸化シリコンはドライエッチング及びウエットエッチングのいずれでもエッチングされるのに対して、半導体層９２１を構成するシリコンはドライエッチングされるが、ほとんどウエットエッチングされないからである。ところが、ドライエッチングのエッチング深さの制御が難しく、ドライエッチングによって半導体層９２１を貫通する孔が形成されてしまうことがある。このような場合、これに続くウエットエッチングによって絶縁層９４２がエッチングされてしまい、結局、遮光層９９０にまで達するコンタクトホールが形成されてしまう。その後、コンタクトホール内に金属材料を堆積すると、図８に示すように遮光層９９０を介して電極９２３ａと電極９２３ｂとが短絡してしまうのである。
　本発明は、上記の従来の問題を解決し、薄膜ダイオードの半導体層の厚みが薄くても、光利用効率を向上させて薄膜ダイオードの光検出感度を向上させることを目的とする。また、本発明は、遮光層を介して薄膜ダイオードの一対の電極が短絡するのを防止することを目的とする。
　本発明の光センサは、基板と、前記基板の一方の側に設けられた、少なくともｎ型領域及びｐ型領域を含む第１半導体層を有する薄膜ダイオードと、前記基板と前記第１半導体層との間に設けられた遮光層とを備える。前記遮光層の前記第１半導体層に対向する側の面に酸化金属層が形成されている。前記酸化金属層の前記第１半導体層に対向する側の面に凹凸が形成されている。前記第１半導体層は前記酸化金属層の前記凹凸に沿った凹凸形状を有している。
　本発明によれば、酸化金属層に凹凸が形成されている。これにより、酸化金属層に入射した光は、酸化金属層の凹凸で乱反射され、第１半導体層に入射する。第１半導体層は、酸化金属層の凹凸に沿った凹凸形状を有している。これにより、乱反射された反射光が第１半導体層内を進む距離は長くなる。その結果、第１半導体層で吸収される光が増える。従って、第１半導体層の厚みが薄くても、光利用効率が向上し、光検出感度が向上する。
　また、第１半導体層に対向して酸化金属層が設けられている。これにより、薄膜ダイオードの電極を形成するためにエッチングでコンタクトホールを形成する際に、酸化金属層はエッチングストッパとして機能する。その結果、遮光層に達する深いコンタクトホールが形成されるのを防止する。また、酸化金属層は絶縁性を有する。それ故、仮に酸化金属層に達するコンタクトホールが形成されて、電極と酸化金属層とが接触してしまったとしても、酸化金属層を介して一対の電極が短絡することはない。
図１は、本発明の実施の形態１に係る半導体装置の概略構成を示した断面図である。 図２は、図１の部分IIの拡大断面図であり、本発明の実施の形態１に係る半導体装置において薄膜ダイオードの光検出感度が向上する理由を説明するための図である。 図３Ａは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｂは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｃは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｄは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｅは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｆは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｇは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｈは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｉは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図３Ｊは、本発明の実施の形態１に係る半導体装置の一製造工程を示した断面図である。 図４は、本発明の実施の形態２に係る液晶パネルを含む液晶表示装置の概略構成を示した断面図である。 図５は、本発明の実施の形態２に係る液晶パネルの一画素の等価回路図である。 図６は、本発明の実施の形態２に係る別の液晶表示装置の主要部を示した斜視図である。 図７は、薄膜ダイオード及び薄膜トランジスタを備えた従来の半導体装置を示した断面図である。 図８は、薄膜ダイオード及び薄膜トランジスタを備えた従来の半導体装置において、薄膜ダイオードの一対の電極が短絡する理由を説明する断面図である。
　本発明の一実施形態に係る光センサは、基板と、前記基板の一方の側に設けられた、少なくともｎ型領域及びｐ型領域を含む第１半導体層を有する薄膜ダイオードと、前記基板と前記第１半導体層との間に設けられた遮光層とを備え、前記遮光層の前記第１半導体層に対向する側の面に酸化金属層が形成されており、前記酸化金属層の前記第１半導体層に対向する側の面に凹凸が形成されており、前記第１半導体層は前記酸化金属層の前記凹凸に沿った凹凸形状を有していることを、特徴とする（第１の構成）。
　第１の構成においては、酸化金属層の第１半導体層に対向する側の面に凹凸が形成されている。これにより、酸化金属層の第１半導体層に対向する側の面に入射する光を乱反射させることができる。凹凸は、規則性を有しないランダムな凹凸であることが好ましい。反射光を様々な方向に反射させることができるので、薄膜ダイオードの光検出感度の入射角依存性を低減することができるからである。
　第１半導体層は、酸化金属層に形成された上記凹凸に沿った凹凸形状を有している。第１半導体層が酸化金属層の凹凸に沿った凹凸形状を有しているか否かは、例えば厚さ方向の断面をＳＥＭで観察する（以下、「断面ＳＥＭ観察」という）ことにより容易に判断することができる。第１半導体層が酸化金属層の凹凸に沿った凹凸形状を有しているとは、例えば断面ＳＥＭ観察において、酸化金属層の第１半導体層に対向する側の面において、上向きに凸部が形成された箇所では、第１半導体層は上向きに変位し、下向きに凹部が形成された箇所では、第１半導体層は下向きに変位していることをいう。この結果、ほぼ一定厚さの第１半導体層の下面（酸化金属層に対向する面）及び上面（酸化金属層とは反対側の面）に、酸化金属層の第１半導体層に対向する側の面に形成された凹凸に沿った凹凸が形成されることとなる。
　第１半導体層が酸化金属層の凹凸に沿った凹凸形状を有していることにより、酸化金属層で乱反射された反射光が第１半導体層内を進む距離を長くすることができる。
　第１の構成において、前記第１半導体層の厚さが、前記第１半導体層の前記酸化金属層に対向する側の面に形成された凹凸の頂部と底部との高低差より薄いことが好ましい（第２の構成）。また、第１半導体層の厚さが、酸化金属層の第１半導体層に対向する側の面に形成された凹凸の頂部と底部との高低差より薄いことが好ましい。第１半導体層をこのように薄くすることにより、薄膜トランジスタを構成する第２半導体層と同一プロセスで第１半導体層を形成することが可能となる。その結果、製造プロセスを簡単にすることができる。なお、第１半導体層の厚さ、第１半導体層及び酸化金属層の凹凸の頂部と底部との高低差は、いずれも断面ＳＥＭ観察により測定することができる。なお、第１半導体層の厚さの下限は、特に制限はないが、例えば第１半導体層の酸化金属層に対向する側の面に形成された凹凸の高低差、及び、酸化金属層の第１半導体層に対向する側の面に形成された凹凸の高低差の半分以上であることが好ましい。第１半導体層が薄すぎると、薄い第１半導体層をピンホールのない連続膜として形成することが困難となる。
　第１又は第２の構成において、前記酸化金属層の前記第１半導体層に対向する側の面に形成された前記凹凸の頂部と底部との高低差が５０～１００ｎｍであることが好ましい（第３の構成）。酸化金属層の凹凸の高低差がこの数値範囲よりも小さいと、酸化金属層に入射した光が乱反射されにくくなる。また、酸化金属層の凹凸の高低差がこの数値範囲よりも小さいと、第１半導体層の上面及び下面の凹凸が小さくなり、第１半導体層が平坦に近づく。従って、酸化金属層で反射された反射光が第１半導体層内を進む距離が短くなる。その結果、光検出感度を向上させることが困難となる。逆に、酸化金属層の凹凸の高低差が上記の数値範囲よりも大きいと、薄い第１半導体層をピンホールのない連続膜として形成することが困難となる。
　第１～第３の構成の何れか一つにおいて、前記酸化金属層の前記第１半導体層に対向する側の面の全面に前記凹凸が形成されていることが好ましい（第４の構成）。これにより、酸化金属層への入射光は、その入射位置にかかわらず、乱反射される。その結果、光センサ（薄膜ダイオード）の光検出感度が更に向上する。また、限られた領域のみに凹凸を形成する場合に比べて、凹凸の形成プロセスを簡単にすることができる。
　第１～第４の構成の何れか一つにおいて、更に、前記第１半導体層を覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記ｎ型領域及び前記ｐ型領域にそれぞれ電気的に接続された一対の電極とを備えていてもよい。この場合、前記一対の電極の少なくとも一方は、前記酸化金属層に達していてもよい（第５の構成）。このように、本発明の一実施形態に係る光センサでは、電極が酸化金属層にまで達するほどに電極形成のためのコンタクトホールを深く形成することができる。その結果、コンタクトホールを形成するためのエッチング深さを厳密に管理する必要がなくなる。
　本発明の一実施形態に係る半導体装置は、上記の本発明の一実施形態に係る光センサと、前記基板の前記薄膜ダイオードと同じ側に設けられた薄膜トランジスタとを備え、前記薄膜トランジスタは、チャネル領域、ソース領域、及びドレイン領域を含む第２半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記第２半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有している（第６の構成）。共通する基板上に薄膜ダイオードと薄膜トランジスタとが設けられているので、本発明の一実施形態に係る半導体装置は、光検出機能が要求される広範囲の用途に利用することができる。
　第６の構成において、前記第１半導体層と前記第２半導体層とは同一の絶縁層上に形成されていることが好ましい（第７の構成）。これにより、第１半導体層と第２半導体層とを同一プロセスで並行して形成することができる。その結果、製造プロセスを簡単にすることができる。
　第６又は第７の構成において、前記第２半導体層の前記基板に対向する側の面は平坦であることが好ましい（第８の構成）。これにより、薄膜トランジスタのゲート耐圧特性等に悪影響を及ぼすことなく、薄膜ダイオードの光検出感度を向上させることができる。なお、第２半導体層の基板に対向する側の面は完全に平坦である必要はなく、実質的に平坦であれば良い。
　第６～第８の構成の何れか一つにおいて、前記第１半導体層の厚さと前記第２半導体層の厚さとは同一であることが好ましい（第９の構成）。これにより、第１半導体層と第２半導体層とを同一プロセスで並行して形成することができる。その結果、製造プロセスを簡単にすることができる。なお、第１半導体層の厚さと第２半導体層の厚さは完全に同一である必要はなく、実質的に同一であればよい。
　本発明の一実施形態に係る液晶パネルは、前記半導体装置と、前記基板の前記薄膜ダイオード及び前記薄膜トランジスタが設けられた側の面と対向して配置された対向基板と、前記基板と前記対向基板との間に封入された液晶層とを備える（第１０の構成）。これにより、タッチセンサ機能や周囲の明るさを検知するアンビエントセンサ機能を備えた液晶パネルを実現することができる。
　以下、本発明を好適な実施形態を示しながら詳細に説明する。但し、本発明は以下の実施の形態に限定されないことはいうまでもない。以下の説明において参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明は以下の各図に示されていない任意の構成部材を備え得る。また、以下の各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　（実施の形態１）
　図１は、本発明の実施の形態１に係る半導体装置１００の概略構成を示した断面図である。この半導体装置１００は、基板１０１と、基板１０１上に、絶縁層としての下地層１０３を介して形成された薄膜ダイオード１３０と、基板１０１と薄膜ダイオード１３０の間に設けられた遮光層１６０を有する光センサ１３２及び薄膜トランジスタ１５０とを備えている。基板１０１は、好ましくは透光性を有している。図１では、図面を簡単にするために単一の光センサ１３２及び単一の薄膜トランジスタ１５０のみが図示されているが、共通する基板１０１上に複数の光センサ１３２及び複数の薄膜トランジスタ１５０が形成されていても良い。また、図１では、理解を容易にするために、同じ図面内に光センサ１３２の断面図と薄膜トランジスタ１５０の断面図とを図示しているが、これらの断面図が共通する単一の平面に沿った断面図である必要はない。
　薄膜ダイオード１３０は、少なくともｎ型領域１３１ｎとｐ型領域１３１ｐとを含む半導体層（第１半導体層）１３１を有する。本実施の形態では、半導体層１３１におけるｎ型領域１３１ｎとｐ型領域１３１ｐとの間に真性領域１３１ｉが設けられている。ｎ型領域１３１ｎ及びｐ型領域１３１ｐにはそれぞれ電極１３３ａ，１３３ｂが接続されている。
　薄膜トランジスタ１５０は、チャネル領域１５１ｃ、ソース領域１５１ａ、及びドレイン領域１５１ｂを含む半導体層（第２半導体層）１５１と、チャネル領域１５１ｃの導電性を制御するゲート電極１５２と、半導体層１５１とゲート電極１５２との間に設けられたゲート絶縁膜１０５とを有する。ソース領域１５１ａ及びドレイン領域１５１ｂにはそれぞれ電極１５３ａ，１５３ｂが接続されている。ゲート絶縁膜１０５は、半導体層１３１の上にまで広がっている。
　薄膜ダイオード１３０の半導体層１３１と薄膜トランジスタ１５０の半導体層１５１との結晶性は互いに異なっていてもよいし、同じであってもよい。両者の結晶性が同じであれば、半導体層１３１，１５１の結晶状態を別個に制御する必要がない。その結果、製造工程を複雑にしなくても、信頼性が高くて高性能の半導体装置１００が得られる。
　薄膜ダイオード１３０及び薄膜トランジスタ１５０の上には、層間絶縁膜１０７が形成されている。
　基板１０１と薄膜ダイオード１３０との間には薄膜ダイオード１３０と対向する位置に遮光層１６０が設けられている。これにより、基板１０１に対して薄膜ダイオード１３０の設けられた側とは反対側から、基板１０１を通過して、半導体層１３１に光が入射するのを防止している。より詳細には、遮光層１６０は、基板１０１上の半導体層１３１と対向する領域を含む位置に形成されている。
　遮光層１６０の半導体層１３１に対向する側の面には酸化金属層１８０が設けられている。酸化金属層１８０の薄膜ダイオード１３０に対向する面（上面）には微細であって且つランダムな凹凸が形成されている。薄膜ダイオード１３０の半導体層１３１は、酸化金属層１８０の凹凸に沿った凹凸形状を有している。即ち、図１に示すような厚さ方向に沿った断面において、ほぼ一定の厚さを有する第１半導体層１３１は、酸化金属層１８０の上面の凹凸に対してほぼ一定間隔を保って上下方向に変位（屈曲）している。
　酸化金属層１８０の上面の凹凸及び薄膜ダイオード１３０を構成する半導体層１３１の凹凸形状の作用を説明する。図２は、遮光層１６０、酸化金属層１８０及び半導体層１３１を含む図１の部分IIの拡大断面図である。上方から薄膜ダイオード１３０に向かう入射光Ｌ１は、薄膜ダイオード１３０の半導体層１３１に入射し半導体層１３１に吸収される。しかし、半導体層１３１は薄いので、入射光Ｌ１のうちの一部は半導体層１３１を通過してしまう。半導体層１３１を通過した入射光Ｌ１は下地層１０３を通過し、酸化金属層１８０の上面に入射する。入射光Ｌ１は酸化金属層１８０を通過することはできない。また、酸化金属層１８０の上面にはランダムな凹凸が形成されている。それ故、酸化金属層１８０は入射光Ｌ１を乱反射する。酸化金属層１８０の上面で乱反射された反射光Ｌ２は様々な方向に向かい、下地層１０３を通過し、半導体層１３１に入射する。反射光Ｌ２のうち、比較的大きな反射角度で反射された反射光は、概して半導体層１３１に大きな入射角度で入射する。その結果、比較的大きな反射角度で反射された反射光が半導体層１３１内を進む距離は長くなりやすい。また、半導体層１３１は、酸化金属層１８０の凹凸にほぼ沿って形成されている。それ故、基板１０１の法線に対して比較的小さな角度をなす入射光Ｌ１及び反射光Ｌ２であっても、半導体層１３１が平坦である場合に比べて半導体層１３１内を進む距離は長くなりやすい。このように、本発明では入射光Ｌ１及び反射光Ｌ２が半導体層１３１内を進む距離を長くすることができる。これにより、半導体層１３１で吸収される光が増える。その結果、光利用効率が向上し、薄膜ダイオード１３０の光検出感度が向上するのである。また、酸化金属層１８０の上面の凹凸及び半導体層１３１の形状がランダムであるほど、入射角依存性が少なく、安定した光検出感度向上効果が得られる。
　酸化金属層１８０の上面のランダムな凹凸は、酸化金属層１８０の上面の全面に形成されていることが好ましい。これにより、入射光Ｌ１の酸化金属層１８０に対する入射位置にかかわらず、薄膜ダイオード１３０の光検出感度を向上させることができる。また、凹凸を形成する領域を限定する必要がないので、凹凸の形成工程を簡単にすることができる。
　薄膜ダイオード１３０の半導体層１３１は、少なくとも真性領域１３１ｉにおいて酸化金属層１８０の上面の凹凸に沿った凹凸形状を有していればよいが、ｎ型領域１３１ｎ及びｐ型領域１３１ｐを含む全領域において有していることが好ましい。製造プロセスを簡単にできるからである。
　本発明は、入射光Ｌ１の多くが半導体層１３１を通過してしまうような、半導体層１３１が薄い場合にも、光検出感度を向上させることができる。例えば、半導体層１３１が、半導体層１３１の下面に形成された凹凸の頂部と底部との高低差より薄い場合でも、図２に示されているように反射光Ｌ２が半導体層１３１内を進む距離を長くすることができる。その結果、薄膜ダイオード１３０の光検出感度が向上する。従って、半導体層１３１を通過してしまう光を少なくするために半導体層１３１を厚くする必要がなくなる。その結果、後述するように薄膜トランジスタ１５０の半導体層１５１と同一プロセスで半導体層１３１を形成することができる。
　以上のように構成された本実施の形態に係る半導体装置１００の製造方法の一例を説明する。但し、半導体装置１００の製造方法は以下の例に限定されない。
　まず、図３Ａに示すように、基板１０１上に、後に遮光層１６０となる第１薄膜１６１、後に酸化金属層１８０となる第２薄膜１８１を順に形成する。
　基板１０１としては、特に限定はなく、半導体装置１００の用途などを考慮して適宜選択することができるが、例えば透光性を有するガラス基板（例えば低アルカリガラス基板）や石英基板を用いることができる。基板１０１として低アルカリガラス基板を用いる場合、基板１０１をガラス歪み点よりも１０～２０℃程度低い温度であらかじめ熱処理しておいても良い。
　第１薄膜１６１の材料としては、例えば金属材料を用いることができる。中でも、後の製造工程における熱処理を考慮し、高融点金属であるタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等が好ましい。この金属材料をスパッタリング法により基板１０１の全面に成膜する。第１薄膜１６１の厚さは１００～２００ｎｍ程度が好ましい。
　第２薄膜１８１は、酸化金属からなり、高電気抵抗であることが好ましい。例えば、第１薄膜１６１の材料として例示した上記のタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等をターゲットとして酸素雰囲気下でスパッタリング法により形成することができる。第２薄膜１８１の材料としては、中でも酸化タンタル（Ｔａ2Ｏ5）が好ましい。第２薄膜１８１は、基板１０１の全面に成膜される。第２薄膜１８１の厚さは５０～２００ｎｍ程度が好ましい。スパッタリング法で成膜することにより、形成された第２薄膜１８１内に、厚さ方向（図３Ａの紙面上下方向）に延びた金属材料の柱状結晶が形成される。その結果、第２薄膜１８１の表面にランダムな凹凸が形成される。更に、第２薄膜１８１の表面に、厚さ方向に、反応性イオンエッチングなどの異方性エッチングを施しても良い。エッチング深さは２０～１００ｎｍ程度が好ましい。第２薄膜１８１中に柱状結晶が形成されているために第２薄膜１８１の表面は選択的にエッチングされ、第２薄膜１８１の表面の凹凸がより大きくなる。第２薄膜１８１の表面の凹凸の程度は、凹凸の頂部と底部との高低差（即ち、厚さ方向の距離）で５０～１００ｎｍ程度が好ましい。
　次いで、第２薄膜１８１の上面に、所望する遮光層１６０のパターンを、レジストを用いて形成する。そして、ウエットエッチング法により、不要領域の第１薄膜１６１及び第２薄膜１８１を除去する。後に薄膜ダイオード１３０が形成される領域内の第１薄膜１６１及び第２薄膜１８１は残される。後に薄膜トランジスタ１５０が形成される領域を含む、薄膜ダイオード１３０の形成領域外の第１薄膜１６１及び第２薄膜１８１は除去される。その結果、図３Ｂに示すように、パターニングされた遮光層１６０及び酸化金属層１８０を得る。
　次いで、図３Ｃに示すように、基板１０１、遮光層１６０及び酸化金属層１８０を覆うように下地層１０３を形成し、更に非晶質半導体膜１１０を形成する。
　下地層１０３は、基板１０１からの不純物拡散を防ぐために設けられる。下地層１０３としては、例えば酸化シリコン膜からなる単層、基板１０１側から窒化シリコン膜及び酸化シリコン膜からなる複層、あるいはこれら以外の公知の構成であってもよい。このような下地層１０３は、例えばプラズマＣＶＤ法を用いて形成することができる。下地層１０３の厚さは１００～６００ｎｍ、更には１５０～４５０ｎｍであることが好ましい。
　非晶質半導体膜１１０を構成する半導体としては、好ましくはシリコンを用いることができるが、シリコン以外の例えばＧｅ、ＳｉＧｅ、化合物半導体、カルコゲナイドなどの半導体を用いることもできる。シリコンを用いる場合を以下に説明する。非晶質シリコン膜１１０は、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成される。非晶質シリコン膜１１０の厚さは、次のレーザー照射による結晶化によって高品質な多結晶シリコンが得られる膜厚として、２５～１００ｎｍが好ましい。例えば、プラズマＣＶＤ法で厚さが５０ｎｍの非晶質シリコン膜１１０を形成することができる。下地層１０３と非晶質シリコン膜１１０とを同じ成膜法で形成する場合には、これら下地層１０３と非晶質シリコン膜１１０を連続して形成しても良い。下地層１０３を形成した後、一旦大気雰囲気に晒さないことで下地層１０３の表面の汚染を防ぐことが可能となる。その結果、作製する薄膜トランジスタ１５０及び薄膜ダイオード１３０の特性バラツキやしきい値電圧の変動を低減させることができる。
　図３Ｃに示されているように、酸化金属層１８０が形成された領域では、酸化金属層１８０の上面に形成された凹凸に沿った凹凸が、下地層１０３の上面及び非晶質シリコン膜１１０の上面に形成される。
　次いで、図３Ｄに示すように、上方から非晶質シリコン膜１１０にレーザー光１２１を照射することにより、非晶質シリコン膜１１０を結晶化させる。このときのレーザー光１２１としては、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅１０～１５０ｎｓｅｃ、例えば４０ｎｓｅｃ）やＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅１０～１５０ｎｓｅｃ）を適用できる。レーザー光１２１は、基板１０１表面での照射範囲が長尺形状となるように調整されている。そして、レーザー光１２１の基板１０１表面での照射範囲の長尺方向に対して垂直な方向にレーザー光１２１を順次走査することで、非晶質シリコン膜１１０全面の結晶化を行う。このとき、照射範囲の一部が重なるようにして、レーザー光１２１を走査することが好ましい。これにより、非晶質シリコン膜１１０の任意の一点において、複数回のレーザー照射が行われる。その結果、多結晶シリコン膜１１１の結晶状態の均一性を向上できる。レーザー光１２１の照射により、非晶質シリコン膜１１０は瞬間的に溶融し固化する過程で結晶化されて多結晶シリコン膜１１１となる。
　次いで、図３Ｅに示すように、多結晶シリコン膜１１１の不要な領域を除去して素子間分離を行う。素子間分離は、フォトリソグラフィ法によって、即ち、所定パターンのレジストを形成した後、ドライエッチング法により不要領域の多結晶シリコン膜１１１を除去することで行うことができる。これにより、後の薄膜ダイオード１３０の活性領域（ｎ+型領域、ｐ+型領域、真性領域）となる半導体層１３１と、後の薄膜トランジスタ１５０の活性領域（ソース領域、ドレイン領域、チャネル領域）となる半導体層１５１とを相互に離隔して形成する。即ち、これら半導体層１３１，１５１は、島状に形成される。
　次いで、図３Ｆに示すように、これらの島状半導体層１３１，１５１を覆うゲート絶縁膜１０５を形成した後、ゲート絶縁膜１０５の上に薄膜トランジスタ１５０のゲート電極１５２を形成する。
　ゲート絶縁膜１０５としては、酸化シリコン膜が好ましい。ゲート絶縁膜１０５の厚さは２０～１５０ｎｍ（例えば１００ｎｍ）が好ましい。図３Ｆに示されているように、酸化金属層１８０が形成された領域では、酸化金属層１８０の上面に形成された凹凸に沿った凹凸が、ゲート絶縁膜１０５の上面に形成される。
　ゲート電極１５２は、スパッタ法またはＣＶＤ法などを用いてゲート絶縁膜１０５の全面に導電膜を堆積し、この導電膜をパターニングすることによって形成される。導電膜の材料としては、高融点金属のＷ、Ｔａ、Ｔｉ、Ｍｏまたはその合金材料のいずれかが望ましい。また、導電膜の厚さは３００～６００ｎｍであることが好ましい。
　次いで、図３Ｇに示すように、後に薄膜ダイオード１３０の活性領域となる半導体層１３１の一部を覆うように、ゲート絶縁膜１０５上にレジストからなるマスク１２２を形成する。そして、この状態で、基板１０１上方よりｎ型不純物（例えばリン）１２３を基板１０１の全面にイオンドーピングする。ｎ型不純物１２３は、ゲート絶縁膜１０５を通過して、半導体層１５１，１３１に注入される。この工程により、薄膜ダイオード１３０の半導体層１３１においてマスク１２２で覆われていない領域、及び薄膜トランジスタ１５０の半導体層１５１においてゲート電極１５２で覆われていない領域にｎ型不純物１２３が注入される。マスク１２２及びゲート電極１５２によって覆われている領域には、ｎ型不純物１２３はドーピングされない。これにより、薄膜ダイオード１３０の半導体層１３１のうちｎ型不純物１２３が注入された領域は、後に薄膜ダイオード１３０のｎ型領域１３１ｎとなる。また、薄膜トランジスタ１５０の半導体層１５１のうちｎ型不純物１２３が注入された領域は、後に薄膜トランジスタのソース領域１５１ａ及びドレイン領域１５１ｂとなる。半導体層１５１のうちゲート電極１５２にマスクされてｎ型不純物１２３が注入されない領域は、後に薄膜トランジスタ１５０のチャネル領域１５１ｃとなる。
　次いで、マスク１２２を除去した後、図３Ｈに示すように、後に薄膜ダイオード１３０の活性領域となる半導体層１３１の一部と、後に薄膜トランジスタ１５０の活性領域となる半導体層１５１の全体とを覆うように、ゲート絶縁膜１０５上にレジストからなるマスク１２４を形成する。この状態で、基板１０１上方よりｐ型不純物（例えばボロン）１２５を基板１０１の全面にイオンドーピングする。ｐ型不純物１２５は、ゲート絶縁膜１０５を通過し、半導体層１３１に注入される。この工程により、薄膜ダイオード１３０の半導体層１３１において、マスク１２４で覆われていない領域にｐ型不純物１２５が注入される。マスク１２４によって覆われている領域には、ｐ型不純物１２５はドーピングされない。これにより、薄膜ダイオード１３０の半導体層１３１のうちｐ型不純物１２５が注入された領域は、後に薄膜ダイオード１３０のｐ型領域１３１ｐとなる。また、半導体層１３１のうちｐ型不純物もｎ型不純物も注入されなかった領域は、後に真性領域１３１ｉとなる。
　次いで、図３Ｉに示すように、マスク１２４を除去した後、不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理により、薄膜ダイオード１３０のｎ型領域１３１ｎ及びｐ型領域１３１ｐや薄膜トランジスタ１５０のソース領域１５１ａ及びドレイン領域１５１ｂでは、ドーピング時に生じた結晶欠陥等のドーピングダメージが回復し、それぞれにドーピングされたリン及びボロンが活性化される。この熱処理は、一般的な加熱炉を用いてもよいが、ＲＴＡ（Rapid Thermal Annealing）を用いて行うことが好ましい。特に、基板１０１の表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のものが適している。
　次いで、図３Ｊに示すように、層間絶縁膜１０７を形成する。層間絶縁膜１０７の構成は特に限定されず、公知のものを用いることができる。例えば窒化シリコン膜及び酸化シリコン膜をこの順で形成した２層構造を用いることができる。必要に応じて、半導体層１５１，１３１を水素化するための熱処理、例えば１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０～４５０℃のアニールを行ってもよい。
　この後、層間絶縁膜１０７にコンタクトホールを形成する。次いで、層間絶縁膜１０７上およびコンタクトホール内部に金属材料からなる膜（例えば窒化チタンとアルミニウムとの二層膜）を形成し、この膜をパターニングする。これにより、薄膜ダイオード１３０の電極１３３ａ，１３３ｂと薄膜トランジスタ１５０の電極１５３ａ，１５３ｂとを形成する。
　コンタクトホールの形成方法は特に限定はなく、例えば従来と同様に以下のように行うことができる。
　最初に、層間絶縁膜１０７の表面に、レジストを用いてコンタクトホールのパターンを形成する。次いで、ドライエッチング（例えば反応性イオンエッチング）によりゲート絶縁膜１０５に達する程度まで孔を形成する。そして、最後に、ＢＨＦ等を用いたウエットエッチングにより半導体層１３１にまで達するコンタクトホールを形成する。
　上述したように、一般にドライエッチングのエッチング深さを制御することは難しく、ドライエッチングにより半導体層１３１を貫通する孔が形成されてしまう可能性がある。この場合、ドライエッチングの後に行われるウエットエッチングでは下地層１０３がエッチングされてしまう。ところが、下地層１０３の下には酸化金属層１８０が存在し、この酸化金属層１８０がエッチングストッパとして機能して、更なるエッチングを防止する。
　その後、コンタクトホール内部に電極１３３ａ，１３３ｂの材料である金属材料からなる膜を形成したとき、コンタクトホールが酸化金属層１８０にまで達していれば、金属材料と酸化金属層１８０とが接触する。しかしながら、酸化金属層１８０は絶縁性を有するので、電極１３３ａと電極１３３ｂとが短絡することはない。
　以上のように、遮光層１６０の半導体層１３１側の面に酸化金属層１８０を設けておくことにより、電極１３３ａと電極１３３ｂとが短絡するという従来の問題を解決することができる。更に、コンタクトホールを形成するためのエッチング深さを厳密に管理する必要がなくなる。
　なお、本発明では、酸化金属層１８０がエッチングストッパとして機能する。その結果、例えば、ドライエッチングのみによって少なくとも半導体層１３１にまで達する深いコンタクトホールを形成し、ウエットエッチングを省略することができる。
　しかしながら、ドライエッチングは半導体層１３１にダメージを与え、電極とのコンタクト抵抗が大きくなることが懸念される。従って、半導体層１３１の近傍まで（例えばゲート絶縁膜１０５の中程まで）はドライエッチングを行い、その後、ウエットエッチングに切り替えてエッチングすることが、コンタクト抵抗の上昇を抑え、良好なオーミック特性が得られるので好ましい。
　このようにして電極１３３ａ，１３３ｂ，１５３ａ，１５３ｂを形成することにより、図３Ｊに示すように、電極１３３ａ，１３３ｂに接続された薄膜ダイオード１３０及び電極１５３ａ，１５３ｂに接続された薄膜トランジスタ１５０が得られる。なお、薄膜ダイオード１３０に接続された電極１３３ａ，１３３ｂ及び薄膜トランジスタ１５０に接続された電極１５３ａ，１５３ｂを保護する目的で、層間絶縁膜１０７上に窒化シリコン膜などからなる保護膜（図示せず）を設けてもよい。
　上記の製造方法によれば、薄膜ダイオード１３０の半導体層１３１と薄膜トランジスタ１５０の半導体層１５１とを並行して形成することができる。その結果、共通する基板１０１上に薄膜ダイオード１３０及び薄膜トランジスタ１５０を効率良く製造することができる。
　このような製造方法では、薄膜ダイオード１３０の半導体層１３１の厚さは、必然的に薄膜トランジスタ１５０の半導体層１５１の厚さと同じになってしまう。従って、光検出感度を向上させるために、薄膜ダイオード１３０の半導体層１３１を厚くするという手法をとることができない。しかしながら、上述したように、本発明の一実施形態に係る半導体装置１００では、半導体層１３１を厚くすることができない場合であっても、薄膜ダイオード１３０の光検出感度を向上させることができる。
　また、上記の製造方法によれば、酸化金属層１８０の上面に凹凸を形成しておけば、その後に積層される薄膜ダイオード１３０の半導体層１３１は、酸化金属層１８０の上面に形成された凹凸に沿った凹凸形状に形成される。
　従って、上記の製造方法によれば、従来の半導体装置の製造工程を大幅に変更することなく、簡便且つ低コストに半導体装置を製造することができる。
　一方、図３Ｂに示したように、薄膜トランジスタ１５０が形成される領域の第１薄膜１６１及び第２薄膜１８１は除去される。それ故、薄膜トランジスタ１５０を構成する半導体層１５１の上面及び下面は実質的に平坦である。従って、薄膜トランジスタ１５０の特性に悪影響（例えばゲート耐圧特性の低下）を及ぼすことなく、薄膜ダイオード１３０の光検出感度を向上させることができる。
　薄膜トランジスタの構造は上記に限定されない。例えば、デュアルゲート構造の薄膜トランジスタや、ＬＤＤ構造またはＧＯＬＤ構造を有する薄膜トランジスタ、ｐチャネル型薄膜トランジスタなどのいずれであってもよい。更に、構造が異なる複数種類の薄膜トランジスタが形成されていてもよい。
　上記の実施の形態では、光センサ１３２と薄膜トランジスタ１５０を備えた半導体装置１００を例示した。しかしながら、本発明はこれに限定されない。例えば、光センサ１３２だけであっても良い。また、半導体層１３１，１５１は非晶質シリコンによって形成されていても良い。
　（実施の形態２）
　本実施の形態２では、実施の形態１で説明した光検出機能を有する半導体装置を備えた液晶パネルを説明する。
　図４は、本実施の形態２に係る液晶パネル５０１を含む液晶表示装置５００の概略構成を示した断面図である。
　液晶表示装置５００は、液晶パネル５０１と、液晶パネル５０１の背面を照明する照明装置５０２と、液晶パネル５０１に対して、エアギャップ５０３を介して配された透光性保護パネル５０４とを備える。
　液晶パネル５０１は、いずれも透光性を有する板状部材であるＴＦＴアレイ基板５１０及び対向基板５２０と、これらＴＦＴアレイ基板５１０と対向基板５２０の間に封入された液晶層５１９を備える。ＴＦＴアレイ基板５１０及び対向基板５２０の形成材料は、特に制限はない。例えばガラス、アクリル樹脂など、従来の液晶パネルに用いられているのと同じ材料を用いることができる。
　ＴＦＴアレイ基板５１０の照明装置５０２側の面には、特定の偏光成分を透過又は吸収する偏向板５１１が設けられている。ＴＦＴアレイ基板５１０の偏向板５１１とは反対側の面には、絶縁層５１２及び配向膜５１３が順に積層されている。配向膜５１３は液晶を配向させるための層であって例えばポリイミドなどの有機薄膜で構成される。絶縁層５１２内には、ＩＴＯなどからなる透明導電性薄膜によって構成された画素電極５１５、画素電極５１５に接続された、液晶駆動用のスイッチング素子としての薄膜トランジスタ（ＴＦＴ）５５０、光検出機能を有する薄膜ダイオード５３０が形成されている。薄膜ダイオード５３０に対して照明装置５０２側には遮光層５６０が形成されている。
　対向基板５２０の液晶層５１９とは反対側の面には、特定の偏光成分を透過又は吸収する偏光板５２１が設けられている。対向基板５２０の液晶層５１９側の面には、液晶層５１９側から順に、配向膜５２３、共通電極５２４、カラーフィルタ層５２５が形成されている。配向膜５２３は、ＴＦＴアレイ基板５１０に設けられた配向膜５１３と同様に、液晶を配向させるための層であって例えばポリイミドなどの有機薄膜で構成される。共通電極５２４は、ＩＴＯなどからなる透明導電性薄膜からなる。カラーフィルタ層５２５は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各原色の波長帯域の光を選択的に透過させる３種類の樹脂膜（カラーフィルタ）と、隣り合うカラーフィルタ間に配置された遮光膜としてのブラックマトリックスとを備えている。薄膜ダイオード５３０に対応する領域には、カラーフィルタ及びブラックマトリックスは設けられていないことが好ましい。
　本実施の形態の液晶パネル５０１では、赤、緑、青のうちのいずれか１つの原色のカラーフィルタに対して、１つの画素電極５１５及び１つの薄膜トランジスタ５５０が配置され、これらが原色の画素（絵素）を構成する。そして、赤、緑、青の３つの絵素がカラー画素（画素）を構成する。このようなカラー画素が、縦横方向に規則正しく配置されている。
　透光性保護パネル５０４は、例えばガラスやアクリル樹脂などの平板からなる。透光性保護パネル５０４の液晶パネル５０１とは反対側の面は、人の指５０９で触れることが可能なタッチセンサ面５０４ａである。透光性保護パネル５０４を液晶パネル５０１に対してエアギャップ５０３を介して設けることにより、透光性保護パネル５０４に対する人の指５０９による押力が液晶パネル５０１に伝達されるのを防止している。これにより、指５０９の押力によって表示画面に波打ち状の、所望しない模様が発生するのを防いでいる。
　照明装置５０２は、特に制限はなく、液晶パネルの照明装置として公知の照明装置を用いることができる。例えば、直下型やエッジライト型の照明装置を用いることができる。エッジライト型の照明装置は液晶表示装置の薄型化に有利であるため好ましい。また、光源の種類も問わず、例えば冷／熱陰極管やＬＥＤなどであってもよい。
　本実施の形態の液晶表示装置５００では、照明装置５０２からの光を液晶パネル５０１及び透光性保護パネル５０４を通過させることでカラー画像を表示することができる。
　一方、薄膜ダイオード５３０には、タッチセンサ面５０４ａに入射した外光Ｌが入射する。指５０９がタッチセンサ面５０５ａに接触すると外光Ｌが遮られる。各薄膜ダイオード５３０に入射する外光Ｌの変化を検出することで、タッチセンサ面５０４ａに対する指５０９の接触の有無や接触位置を検出することができる。遮光層５６０は、照明装置５０２からの光が薄膜ダイオード５３０に入射するのを遮る。
　上記の構成において、薄膜ダイオード５３０、薄膜トランジスタ５５０、遮光層５６０、ＴＦＴアレイ基板５１０として、実施の形態１で説明した薄膜ダイオード１３０、薄膜トランジスタ１５０、遮光層１６０、基板１０１を適用することができる。絶縁層５１２は、実施の形態１で説明した下地層１０３、ゲート絶縁膜１０５、層間絶縁膜１０７、平坦化膜を含んで構成されている。
　図４では液晶表示装置として透過型液晶表示装置を示したが、本発明はこれに限定されず、半透過型または反射型の液晶表示装置に適用することができる。反射型液晶表示装置では照明装置５０２は不要である。
　図５は、図４に示した液晶パネル５０１の一画素の等価回路図である。この液晶パネル５０１の画素５７０はカラー画素を構成する表示部５７０ａと光センサ部５７０ｂとを含む。この画素５７０が、液晶パネル５０１の画素領域内に縦横方向にマトリクス状に多数配置されている。
　表示部５７０ａは、薄膜トランジスタ５５０Ｒ，５５０Ｇ，５５０Ｂ、液晶素子５５１Ｒ，５５１Ｇ，５５１Ｂ、静電容量５５２Ｒ，５５２Ｇ，５５２Ｂを備える（ここで、添字Ｒ，Ｇ，Ｂは、画素を構成する赤、緑、青の各絵素に対応することを意味する。以下、同様。）。薄膜トランジスタ５５０Ｒ，５５０Ｇ，５５０Ｂのソース領域はソース電極線（信号線）ＳＬＲ，ＳＬＧ，ＳＬＢに接続されている。ゲート電極はゲート電極線（走査線）ＧＬに接続されている。ドレイン領域は液晶素子５５１Ｒ，５５１Ｇ，５５１Ｂの画素電極（図４の画素電極５１５を参照）及び静電容量５５２Ｒ，５５２Ｇ，５５２Ｂの一方の電極に接続されている。静電容量５５２Ｒ，５５２Ｇ，５５２Ｂの他方の電極は、共通電極線ＴＣＯＭに接続されている。
　ゲート電極線ＧＬに正のパルスが印加されると、薄膜トランジスタ５５０Ｒ，５５０Ｇ，５５０Ｂがオン状態となる。これにより、ソース電極線ＳＬＲ，ＳＬＧ，ＳＬＢに印加された信号電圧が薄膜トランジスタ５５０Ｒ，５５０Ｇ，５５０Ｂのソース電極からドレイン電極を経て液晶素子５５１Ｒ，５５１Ｇ，５５１Ｂ及び静電容量５５２Ｒ，５５２Ｇ，５５２Ｂへ送られる。その結果、液晶素子５５１Ｒ，５５１Ｇ，５５１Ｂの画素電極５１５（図４参照）と共通電極５２４（図４参照）とによって液晶層５１９（図４参照）に電圧を印加して、液晶層５１９の液晶分子の配向状態を変化させることで所望のカラー表示を行う。
　一方、光センサ部５７０ｂは、薄膜ダイオード５３０、蓄積容量５３１、薄膜トランジスタ５３２を備える。薄膜ダイオード５３０のｐ+型領域はリセット信号線ＲＳＴに接続されている。薄膜ダイオード５３０のｎ+型領域は蓄積容量５３１の一方の電極及び薄膜トランジスタ５３２のゲート電極に接続されている。蓄積容量５３１の他方の電極は、読み出し信号線ＲＷＳに接続されている。薄膜トランジスタ５３２のドレイン電極はソース電極線ＳＬＧに接続されている。薄膜トランジスタ５３２のソース電極はソース電極線ＳＬＢに接続されている。ソース電極線ＳＬＧには定格電圧ＶＤＤが接続されている。ソース電極線ＳＬＢにはバイアストランジスタ５３３のドレイン電極が接続されている。バイアストランジスタ５３３のソース電極には定格電圧ＶＳＳが接続されている。
　このように構成された光センサ部５７０ｂでは、以下のようにして、薄膜ダイオード５３０が受光した光の量に応じた出力電圧ＶＰＩＸを得る。
　まず、リセット信号線ＲＳＴにハイレベルのリセット信号を供給する。これにより、薄膜ダイオード５３０には順方向のバイアスがかかる。このときに薄膜トランジスタ５３２のゲート電極の電位は薄膜トランジスタ５３２の閾値電圧より低いので、薄膜トランジスタ５３２は非導通状態である。
　次いで、リセット信号線ＲＳＴの電位をローレベルにする。これにより，光電流の積分期間が開始する。この積分期間では、薄膜ダイオード５３０への入射光量に比例した光電流が蓄積容量５３１から流れ出し、蓄積容量５３１が放電される。この積分期間においても、薄膜トランジスタ５３２のゲート電極の電位は薄膜トランジスタ５３２の閾値電圧より低いので、薄膜トランジスタ５３２は非導通状態のままである。
　次いで、読み出し信号線ＲＷＳにハイレベルの読み出し信号を供給する。これにより、積分期間が終了し、読み出し期間が開始する。読み出し信号の供給により蓄積容量５３１に電荷が注入され、薄膜トランジスタ５３２のゲート電極の電位が薄膜トランジスタ５３２の閾値電圧よりも高くなる。その結果、薄膜トランジスタ５３２は導通状態となり、バイアストランジスタ５３３とともにソースフォロアアンプとして機能する。薄膜トランジスタ５３２から得られる出力電圧ＶＰＩＸは、積分期間における薄膜ダイオード５３０の光電流の積分値に比例する。
　次いで、読み出し信号線ＲＷＳの電位をローレベルに低下させて読み出し期間が終了する。
　上記の動作を、液晶パネル５０１の画素領域内に配置された全ての画素５７０において順次繰り返し行うことにより、液晶パネル５０１の画素領域内でのタッチセンサ機能を実現できる。
　薄膜ダイオード５３０として実施の形態１で説明した薄膜ダイオード１３０を用いることにより、光検出感度に優れたタッチセンサ機能を有する液晶表示装置５００を実現することができる。
　図５では、カラー画素を構成する１つの表示部５７０ａに対して１つの光センサ部５７０ｂが設けられていたが、本発明はこれに限定されない。例えば、複数の表示部５７０ａに対して１つの光センサ部５７０ｂを設けても良い。あるいは、１つの表示部５７０ａ内の赤、青、緑の各絵素に対して１つの光センサ部５７０ｂを設けても良い。また、図５ではカラー表示を行う液晶パネルに本発明を適用した例を示したが、モノクロ表示を行う液晶パネルに本発明を適用することもできる。
　図４、図５では、実施の形態１の薄膜トランジスタ１５０が、各絵素に設けられた薄膜トランジスタ５５０（５５０Ｒ，５５０Ｇ，５５０Ｂ）である場合を説明したが、本発明はこれに限定されない。各絵素に設けられた薄膜トランジスタ５５０（５５０Ｒ，５５０Ｇ，５５０Ｂ）以外の図５に示された薄膜トランジスタであっても良い。あるいは、例えばドライバ回路（後述するゲートドライバ５１０ｇ、ソースドライバ５１０ｓ）用の薄膜トランジスタであってもよい。
　図４、図５では、光検出機能を有する本発明の光センサが、ＴＦＴアレイ基板５１０の、液晶駆動用の多数の薄膜トランジスタ５５０がマトリクス状に配置された画素領域内に設けられていた。しかしながら、本発明はこれに限定されない。例えば光センサをＴＦＴアレイ基板５１０の画素領域外に設けても良い。その一例を図６を用いて説明する。図６では、液晶表示装置を構成する部材のうち、ＴＦＴアレイ基板５１０と、ＴＦＴアレイ基板５１０の背面を照明する照明装置５０２のみを図示している。ＴＦＴアレイ基板５１０は、液晶を駆動するための多数の薄膜トランジスタがマトリクス状に配置された画素領域５１０ａを備え、画素領域５１０ａの周囲の額縁領域内に、ゲートドライバ５１０ｇ、ソースドライバ５１０ｓ、光検出部５１０ｂが設けられている。光検出部５１０ｂには、実施の形態１で説明した光センサ１３２（薄膜ダイオード１３０、遮光層１６０及び酸化金属層１８０）が形成されている。光検出部５１０ｂの薄膜ダイオード１３０は、周囲の明るさに応じた照度信号を生成する。この照度信号は、フレキシブル基板等の配線５０９を介して照明装置５０２の制御回路（図示せず）に入力される。制御回路は、照度信号に応じて照明装置５０２の照度を制御する。その結果、表示画面の明るさが周囲の明るさに応じて自動的に適切に設定される液晶表示装置を実現できる。このように、本発明の光センサ１３２（薄膜ダイオード１３０、遮光層１６０及び酸化金属層１８０）をＴＦＴアレイ基板５１０の額縁領域内に配置して、周囲の明るさを検出するアンビエントセンサとして利用することもできる。本発明の一実施形態に係る光センサ１３２を構成する薄膜ダイオード１３０は光検出感度に優れるので、周囲の明るさに応じて表示画面の明るさが最適に設定される液晶表示装置を実現することができる。更に、薄膜ダイオード１３０を画素領域内に形成した場合に比べて、薄膜ダイオード１３０を大きくすることができる。それ故、受光領域を拡大して光検出感度を更に向上させることが容易に行える。
　本実施の形態２では、実施の形態１で説明した本発明の半導体装置を液晶パネルに利用する例を示したが、本発明の半導体装置の用途はこれに限定されない。ＥＬパネル、プラズマパネル等の表示素子に利用することもできる。また、表示素子以外の、光検出機能を備えた各種機器に利用することも可能である。
　本発明の利用分野は、特に制限はないが、光検出感度が向上した光センサが必要とされる各種機器に広範囲に利用することができる。特に、タッチセンサや、周囲の明るさを検出するアンビエントセンサとして、各種表示素子に好ましく利用することができる。

Claims (10)

  1. 　基板と、
    　前記基板の一方の側に設けられた、少なくともｎ型領域及びｐ型領域を含む第１半導体層を有する薄膜ダイオードと、
    　前記基板と前記第１半導体層との間に設けられた遮光層とを備え、
    　前記遮光層の前記第１半導体層に対向する側の面に酸化金属層が形成されており、
    　前記酸化金属層の前記第１半導体層に対向する側の面に凹凸が形成されており、
    　前記第１半導体層は前記酸化金属層の前記凹凸に沿った凹凸形状を有していることを特徴とする光センサ。
  2. 　前記第１半導体層の厚さが、前記第１半導体層の前記酸化金属層に対向する側の面に形成された凹凸の頂部と底部との高低差より薄い請求項１に記載の光センサ。
  3. 　前記酸化金属層の前記第１半導体層に対向する側の面に形成された前記凹凸の頂部と底部との高低差が５０～１００ｎｍである請求項１又は２に記載の光センサ。
  4. 　前記酸化金属層の前記第１半導体層に対向する側の面の全面に前記凹凸が形成されている請求項１～３のいずれかに記載の光センサ。
  5. 　更に、前記第１半導体層を覆う層間絶縁膜と、前記層間絶縁膜を貫通して前記ｎ型領域及び前記ｐ型領域にそれぞれ電気的に接続された一対の電極とを備え、
    　前記一対の電極の少なくとも一方は、前記酸化金属層に達している請求項１～４のいずれかに記載の光センサ。
  6. 　請求項１～５のいずれかに記載の光センサと、
    　前記基板の前記薄膜ダイオードと同じ側に設けられた薄膜トランジスタとを備え、
    　前記薄膜トランジスタは、チャネル領域、ソース領域、及びドレイン領域を含む第２半導体層と、前記チャネル領域の導電性を制御するゲート電極と、前記第２半導体層と前記ゲート電極との間に設けられたゲート絶縁膜とを有している半導体装置。
  7. 　前記第１半導体層と前記第２半導体層とは同一の絶縁層上に形成されている請求項６に記載の半導体装置。
  8. 　前記第２半導体層の前記基板に対向する側の面は平坦である請求項６又は７に記載の半導体装置。
  9. 　前記第１半導体層の厚さと前記第２半導体層の厚さとは同一である請求項６～８のいずれかに記載の半導体装置。
  10. 　請求項６～９のいずれかに記載の半導体装置と、前記基板の前記薄膜ダイオード及び前記薄膜トランジスタが設けられた側の面と対向して配置された対向基板と、前記基板と前記対向基板との間に封入された液晶層とを備えた液晶パネル。
PCT/JP2010/062552 2009-08-20 2010-07-26 光センサ、半導体装置、及び液晶パネル WO2011021477A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/391,211 US20120146028A1 (en) 2009-08-20 2010-07-26 Photosensor, semiconductor device, and liquid crystal panel
CN2010800369410A CN102473716A (zh) 2009-08-20 2010-07-26 光传感器、半导体器件和液晶面板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009190982 2009-08-20
JP2009-190982 2009-08-20

Publications (1)

Publication Number Publication Date
WO2011021477A1 true WO2011021477A1 (ja) 2011-02-24

Family

ID=43606932

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062552 WO2011021477A1 (ja) 2009-08-20 2010-07-26 光センサ、半導体装置、及び液晶パネル

Country Status (3)

Country Link
US (1) US20120146028A1 (ja)
CN (1) CN102473716A (ja)
WO (1) WO2011021477A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129228A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 表示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575614B2 (en) * 2007-04-25 2013-11-05 Sharp Kabushiki Kaisha Display device
KR101761580B1 (ko) 2010-09-08 2017-07-27 엘지디스플레이 주식회사 터치 센서를 갖는 표시 장치
JP6364891B2 (ja) * 2014-04-01 2018-08-01 セイコーエプソン株式会社 電気光学装置、電子機器および半導体装置
KR102205856B1 (ko) * 2014-06-11 2021-01-21 삼성디스플레이 주식회사 센서를 포함하는 유기 발광 표시 장치
WO2016005893A1 (en) 2014-07-08 2016-01-14 Basf Se Detector for determining a position of at least one object
EP3230841B1 (en) 2014-12-09 2019-07-03 Basf Se Optical detector
KR102591364B1 (ko) * 2015-09-23 2023-10-19 삼성디스플레이 주식회사 광 센서 및 이를 포함하는 표시 장치
KR102492134B1 (ko) 2016-07-29 2023-01-27 트리나미엑스 게엠베하 광학 센서 및 광학적 검출용 검출기
WO2018077870A1 (en) 2016-10-25 2018-05-03 Trinamix Gmbh Nfrared optical detector with integrated filter
EP3532864B1 (en) 2016-10-25 2024-08-28 trinamiX GmbH Detector for an optical detection of at least one object
JP7204667B2 (ja) * 2017-04-20 2023-01-16 トリナミクス ゲゼルシャフト ミット ベシュレンクテル ハフツング 光検出器
CN107425074B (zh) * 2017-05-15 2021-10-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
WO2019002199A1 (en) 2017-06-26 2019-01-03 Trinamix Gmbh DETECTOR FOR DETERMINING A POSITION OF AT LEAST ONE OBJECT
CN107894671B (zh) * 2017-11-03 2021-01-08 惠科股份有限公司 一种阵列基板和阵列基板的制造方法
KR102428557B1 (ko) * 2017-11-20 2022-08-02 엘지디스플레이 주식회사 가시광 흡수율이 향상된 산화물 반도체 포토 트랜지스터 및 그 제조 방법
CN109308470B (zh) * 2018-09-28 2021-01-01 武汉华星光电技术有限公司 指纹感测装置及其制造方法
CN113396320A (zh) 2019-01-29 2021-09-14 特里纳米克斯股份有限公司 光学检测器
CN110010698B (zh) * 2019-04-09 2022-07-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134781A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Photoelectric converter
JP2004071817A (ja) * 2002-08-06 2004-03-04 Canon Inc 撮像センサ
JP2008287061A (ja) * 2007-05-18 2008-11-27 Seiko Epson Corp 液晶装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
DE69708463T2 (de) * 1996-02-27 2002-05-16 Canon K.K., Tokio/Tokyo Photovoltaische Vorrichtung, die ein undurchsichtiges Substrat mit einer spezifischen unregelmässigen Oberflächenstruktur aufweist
WO2006016505A1 (en) * 2004-08-10 2006-02-16 Canon Kabushiki Kaisha Radiation detecting apparatus, scintillator panel, their manufacturing method and radiation detecting system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56134781A (en) * 1980-03-25 1981-10-21 Mitsubishi Electric Corp Photoelectric converter
JP2004071817A (ja) * 2002-08-06 2004-03-04 Canon Inc 撮像センサ
JP2008287061A (ja) * 2007-05-18 2008-11-27 Seiko Epson Corp 液晶装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011129228A1 (ja) * 2010-04-16 2011-10-20 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
US20120146028A1 (en) 2012-06-14
CN102473716A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
WO2011021477A1 (ja) 光センサ、半導体装置、及び液晶パネル
WO2011021472A1 (ja) 光センサ、半導体装置、及び液晶パネル
JP5351282B2 (ja) 半導体装置およびその製造方法
KR101471221B1 (ko) 표시 장치 및 표시 장치의 제조 방법
WO2011024577A1 (ja) 光センサ、半導体装置、及び液晶パネル
US7682883B2 (en) Manufacturing method of thin film transistor array substrate and liquid crystal display panel
JP5154365B2 (ja) 表示装置
KR101309174B1 (ko) 표시 장치와 그 제조 방법
WO2010084725A1 (ja) 半導体装置およびその製造方法ならびに表示装置
KR101790161B1 (ko) 광 센서, 광 센서의 제조 방법, 및 광 센서를 포함하는 액정 표시 장치
WO2008044368A1 (fr) Affichage à cristaux liquides
JP2006003857A (ja) 表示装置および光電変換素子
WO2010035544A1 (ja) フォトダイオードおよびその製造方法ならびにフォトダイオードを備えた表示装置
WO2011052271A1 (ja) 光センサ、半導体装置、及び液晶パネル
WO2011102250A1 (ja) 表示装置
WO2010146736A1 (ja) 表示パネル用基板および表示装置
WO2011152307A1 (ja) タッチセンサ付き表示装置
WO2010146737A1 (ja) 表示パネル用基板および表示装置
JP2009237286A (ja) 液晶表示素子および液晶表示装置
JP5856826B2 (ja) 表示装置
JP4251622B2 (ja) 液晶表示装置
US20110267562A1 (en) Liquid crystal panel
JP5183173B2 (ja) 光センサーおよび表示装置
JP2005107383A (ja) 液晶表示装置
JP5136112B2 (ja) 光電変換装置及び電気光学装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080036941.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10809822

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13391211

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10809822

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP