Nothing Special   »   [go: up one dir, main page]

JP4437523B2 - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP4437523B2
JP4437523B2 JP2002342851A JP2002342851A JP4437523B2 JP 4437523 B2 JP4437523 B2 JP 4437523B2 JP 2002342851 A JP2002342851 A JP 2002342851A JP 2002342851 A JP2002342851 A JP 2002342851A JP 4437523 B2 JP4437523 B2 JP 4437523B2
Authority
JP
Japan
Prior art keywords
metal element
film
catalytic metal
semiconductor film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002342851A
Other languages
English (en)
Other versions
JP2004179330A (ja
JP2004179330A5 (ja
Inventor
直樹 牧田
美佐子 仲沢
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002342851A priority Critical patent/JP4437523B2/ja
Publication of JP2004179330A publication Critical patent/JP2004179330A/ja
Publication of JP2004179330A5 publication Critical patent/JP2004179330A5/ja
Application granted granted Critical
Publication of JP4437523B2 publication Critical patent/JP4437523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその作製方法に関し、特に結晶質半導体膜に含有されている触媒金属元素を除去し、高純度の結晶質半導体膜を作製する技術に関する。
【0002】
【従来の技術】
半導体特性を利用したデバイスは日々、小型化、高性能化のための研究開発が続けられている。デバイスの小型化、軽量化が進むにつれ少量の重金属不純物元素でもその影響は大となり、デバイス特性の悪化や、デバイスのライフタイムの短縮等の問題が顕著化している。このような特性悪化や歩留まりに関する問題を解決するために、半導体中の不純物金属元素濃度を低減するためのゲッタリング技術に関する研究がさかんに進められている(例えば、非特許文献1参照)。
【0003】
【非特許文献1】
津屋英樹著「超LSIプロセス工学」丸善株式会社出版、1995年3月30日、pp.191−250
これまでに、非晶質半導体膜に、Ni、Cu、Pdといった金属元素を添加して加熱処理を行うことで良好な結晶性を有する半導体膜を得る方法が開示されている(例えば、特許文献1参照)。ここで、非晶質珪素膜膜の結晶化を促進するための触媒として用いられている触媒金属元素のひとつであるNiは、触媒金属元素であると同時に、上記した半導体膜において特性を悪化させる原因となる重金属不純物元素でもある。そこで、上記のような結晶化方法を適用する際は、結晶化工程後に得られた結晶質半導体膜(結晶質珪素膜)から速やかに触媒金属元素を除去する(もしくは、結晶質珪素膜に含まれる触媒金属元素の濃度を低減する)ことが望ましく、このための処理として様々なゲッタリング技術が開発されている。
【0004】
【特許文献1】
特開平7−161634号公報(第4−5、第1図)
これまでに考案されたゲッタリング技術としては以下のようなものが挙げられる。(1)加熱により触媒金属元素のチャネル形成領域となる領域からゲッタリング作用を有する元素(例えば、周期表の15族に属する元素)を高濃度に含むソース領域またはドレイン領域に拡散させる方法(例えば、特許文献2参照)、(2)加熱により触媒金属元素を後の活性層(特にチャネル形成領域となる領域)領域からゲッタリング作用を有する元素(例えば、周期表の15族に属する元素)を高濃度に含み、かつ活性層となる領域の外側に形成されたゲッタリング領域に拡散させる方法(例えば、特許文献3参照)、(3)第1の珪素膜(活性層を形成するための半導体膜)上に、極薄い(膜厚1〜5nm程度)酸化膜を介してゲッタリング領域となる第2の半導体膜(例えば、珪素膜)を形成し、加熱処理することにより第1の半導体膜から第2の半導体膜に触媒金属元素を拡散させる方法(例えば、特許文献4参照)である。
【0005】
【特許文献2】
特開平8−213317号公報(第3−4頁、第2図)
【0006】
【特許文献3】
特開平10−247735号公報(第2−5頁、第1図)
【0007】
【特許文献4】
特開平10−22289号公報(第3−5頁、第1図)
【0008】
【発明が解決しようとする課題】
一般に、TFT作製用の基板には、石英などと比較して低価格であることから、ガラス基板を用いることが多い。しかしながら、高温の熱処理によりガラス基板のシュリンクや反りが発生することが懸念されている。このため、TFTを作製する一連の作製工程に於いては、ひとつでも多くの熱処理工程の削減、或いは熱処理工程時間の短縮または熱処理温度の低温化が求められている。
【0009】
結晶化後不要になった触媒金属元素のゲッタリング工程も、例外ではなく、処理時間の短縮、低温化が求められている。
【0010】
しかしながら、従来技術のような触媒金属元素のゲッタリング方法では前述のようにいずれも必ず熱処理工程を伴う。また、この熱処理に必要な温度は概ね500℃以上であり、加熱温度が低いほど多くの処理時間を要し、また温度が高いほど要する時間も短いことがわかっている。このように、ゲッタリング方法において、熱処理温度と熱処理時間はトレードオフの関係にあった。
【0011】
従って、処理時間の短縮と処理温度の低温化を同時に満たせるような新たなゲッタリング方法の開発が求められていた。
【0012】
本発明では、短時間、かつ低温での処理により、結晶化後不要になった触媒金属元素を低減させる工程を含む半導体装置の作製方法を用いて作製された半導体装置、およびその作製方法を提供することを課題とする。
【0013】
【課題を解決するための手段】
本発明の課題を解決するための手段について、以下に説明する。なお、本明細書中では、基板上に膜を成膜したときに、成膜された膜の膜厚方向の中心部を基準とし、膜が成膜された側を「上方」とし、基板のある側を「下方」とする。
【0014】
本発明の半導体装置の作製方法は、結晶質半導体膜中の上方側における触媒金属元素濃度が、下方側における前記触媒金属元素濃度よりも高い濃度勾配をもつ第1の結晶質半導体膜を形成する第1の工程と、前記第1の結晶質半導体膜表面の前記触媒金属元素若しくは前記触媒金属元素の半導体化合物を選択的に除去した第2の結晶質半導体膜を形成する第2の工程と、を有することを特徴としている。
【0015】
図1は、触媒金属元素を用いて非晶質珪素膜を結晶化させ形成した第1の結晶質珪素膜の任意の1点につき、0、1、13回のショット回数(発振回数)でパルスレーザー光を連続的に照射し、形成した第2の結晶質珪素膜中におけるNi濃度分布の測定結果である。なおパルスレーザー光は第1の結晶質珪素膜の上方から照射しており、照射強度は480mJ/cm2、発振周波数は30Hz、パルス幅30nsecのXeClエキシマレーザーを用いている。また測定には二次イオン質量分析法(SIMS)を用いている。SIMS測定では、測定開始後、測定感度が安定するまでに時間を要するので、予めNiを含有していない珪素膜(非晶質珪素膜。Cap膜と称する。)を、対象物であるNi含有結晶質珪素膜の上に成膜したものをサンプルとして用い、測定している。なお、SIMS測定条件は、一次イオン種はO2+、 一次加速電圧は8kV,スパッタレートは約0.2nm/sec、測定領域は30μmφ、真空度は3×10-7Pa以下である。
【0016】
図1より、第2の結晶質珪素膜中においてNi濃度分布状態はパルスレーザー光のショット回数に依存していることが分かる。ショット回数が0回および1回のとき、Niは膜の深さ方向に均一な分布をしているが、ショット回数が13回の場合は、膜の上方側の方が膜中Ni濃度が高く、下方側の方が膜中Ni濃度が低くなるような濃度分布を示している。つまり発振されたパルスレーザー光が、第1の結晶質珪素膜の任意の一点につき、複数回、連続的に照射されることでNiは膜の上方側に移動する現象を示す。結晶質珪素膜の上方側からパルスレーザー光を照射すると、溶融した結晶質珪素体膜は結晶質半導体膜の下方側から凝固する。溶融状態にある領域と、凝固状態にある領域とでNiの溶解度(凝固状態においては固溶度ともいう)が異なり、溶融状態にある領域のほうがNiの溶解度が高い。このため、凝固するのが遅い結晶質珪素膜の上方側にNiは移動していく。パルスレーザー光の照射において、一回の照射における照射時間は30nsec(パルス幅に相当)であり、非常に短い。このため、一回目の照射後、二回目の照射をしたとき、一回目の照射後によって結晶質珪素膜中の上方側に移動したNiが、二回目の照射により溶融した結晶質珪素膜中で拡散する間がなく、凝固し、さらに結晶質珪素膜の上方側に移動する。このように、照射を繰り返す毎に結晶質珪素膜中のNiは、結晶質珪素膜のより上方側へと移動していくため、上記に示したような現象が起こるのだと考えられる。
【0017】
本発明は、上記のような現象を利用して、結晶質半導体膜中のNi濃度を低減するものである。
【0018】
まず基板上に非晶質半導体膜を形成し、非晶質半導体膜の表面に触媒金属元素を添加する。つぎに熱処理を施して固相成長法により第1の結晶質半導体膜を形成する。さらに、第1の結晶質半導体膜の上方側からパルスレーザー光を照射して、パルスレーザー光の照射面側、即ち膜の上方側に触媒金属元素を移動させた第2の結晶質半導体膜を形成する。パルスレーザー光が、第1の結晶質半導体膜の任意の一点につき、複数回、連続的に照射されるようにする。第2の結晶質半導体膜中では、触媒金属元素が膜上方に移動するとともに、パルスレーザー光照射によって得た熱エネルギーにより触媒金属元素の半導体化合物を形成する。このようにして、膜上方側に移動させた触媒金属元素や半導体化合物を選択的にエッチングすることで、膜に含有されている触媒金属元素濃度を低減した第3の結晶質半導体膜が形成できる。
【0019】
例えば、触媒金属元素としてNiを用いた場合化合物半導体としてニッケルシリサイド(NiSix)が形成される。ニッケルシリサイドをフッ酸含有溶液を用いて選択的にエッチングすることで、含有されているのNi濃度を低減できる。フッ酸含有溶液によるエッチングは、常温下で可能であるため、従来のゲッタリング方法と比較して極めて低温下での処理となる。
【0020】
なお、パルスレーザー光は特に上方側から照射する方法に限らず、上方側および下方側からの照射を組み合わせた方法等を用いてもよい。
【0021】
第2の結晶質半導体膜の形成方法は、パルスレーザー光照射に限らず、他の方法を用いてもよい。例えば、RTA(Rapid Thermal Anneal)装置などを用いて、第1の結晶質半導体膜を加熱し、半溶融状態にした後、Niを上方へ偏析させる等の方法でもよい。
【0022】
ゲート絶縁膜の形成前は、自然酸化膜を除去するために通常フッ酸含有溶液による酸化膜除去(湿式洗浄)を行うことが一般的である。従って、第3の工程においてフッ酸含有溶液による処理を行った後、即時にゲート絶縁膜を形成することによって、湿式洗浄をゲート絶縁膜成膜前の洗浄と兼ねることが可能である。
【0023】
本発明の半導体装置の作製方法は、前述したような結晶質珪素膜中の触媒金属元素を除去する工程に於いて、触媒金属元素を結晶質半導体膜の表面に移動させる第2の工程と触媒金属元素、或いは触媒金属元素の半導体化合物を常温下で湿式方法により除去する第3の工程を繰り返し行うことを特徴としている。
【0024】
第2の工程と第3の工程を繰り返し行う毎に、結晶質珪素膜に含有される触媒金属元素は、より低濃度になる。
【0025】
本発明の半導体装置は、前述したような触媒金属元素の除去工程を含む半導体装置の作製方法により作製された半導体装置において、前記第3の結晶質半導体膜を素子分離することにより形成された半導体膜表面における平均面粗さ(Ra)が、5.0〜40.0nmであることを特徴としている。
【0026】
図2は触媒金属元素を用いて非晶質珪素膜を結晶化させ形成した第1の結晶質珪素膜の任意の1点につき、照射したパルスレーザー光のショット回数と平均面粗さを測定した結果である。ショット回数は、それぞれ、0、2、3.9、7.9、12.6、25.2、42、63、126回である。測定はAFM(Atomic Force Microscope)を用いて行っている。図2より、ショット回数が増えると平均面粗さも増加することが分かる。これは平均面粗さが大きい程、結晶質珪素膜表面の凹凸が大きくなることを示している。
【0027】
結晶質珪素膜表面の凹凸が大きい程、表面積は大きくなる。従って、触媒金属元素或いは触媒金属元素の半導体化合物と、これらを選択的に除去する溶液(例えば、フッ酸含有溶液)とが接触する接触面積が大きくなり、触媒金属元素の除去効率が上がる。従って、触媒金属元素の除去効率からみれば、結晶質珪素膜表面の凹凸は大きい方がよい。しかしながら、結晶質珪素膜表面の凹凸が大きい程、特に凸部(リッジ)に電界が集中し、電気的特性においてゲート絶縁膜のリーク電流(ゲートリーク電流)が増加する。ゲートリーク電流の大きさは、ゲート絶縁膜の膜質等、凹凸の大きさ以外の要因によっても変わるが、結晶質珪素膜表面の凹凸が40nm以下であれば、TFTの動作上問題ない程度に押さえられる。従って、パルスレーザー光が結晶質半導体膜の任意の1点につき、複数回照射されたときに、パルスレーザー光照射後の結晶質半導体膜の表面(即ち、半導体装置のチャネル領域表面)における平均面粗さ(Ra)が、5.0〜40.0nmであれば、触媒金属元素を効率よく除去でき、またゲートリーク電流も低く抑えられる。
【0028】
【発明の実施の形態】
本発明の実施の形態について、図3を用いて説明する。ここでは、本発明を適用して、半導体膜の結晶化に用いた触媒金属元素を半導体膜中から低減する方法について説明する。
【0029】
ガラス基板101上に膜厚40〜110nmの窒化珪素膜からなる下地絶縁膜102aおよび膜厚40〜110nmの酸化珪素膜からなる下地絶縁膜102bを形成する。
【0030】
次に下地絶縁膜102bの上に非晶質珪素膜103を形成する。非晶質珪素膜103表面に触媒金属元素を添加し、加熱処理を行う。本発明では、添加する触媒金属元素としてはNiを用いている。重量換算で10ppmに希釈した酢酸ニッケル水溶液をスピンコート法により塗布して、触媒金属元素含有層104を形成する。つぎに400〜500℃で約1時間の加熱処理を行い、非晶質珪素膜103中に含有されている水素を膜中から脱離させた後、500〜650℃(好ましくは550℃〜570℃)で4〜12時間のファーネスによる加熱処理を行い、結晶質珪素膜105を形成する。本発明では添加する触媒金属元素としてはニッケルのみを用いているが、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、スズ(Sn)、鉛(Pb)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一種または複数種の元素を用いても構わない。また、加熱処理にはファーネスを用いる方法以外にランプやガスによるRTA(Rapid Thermal Annel)装置などを用いても構わない。
【0031】
結晶質珪素膜105にパルスレーザー照射し、溶融・再結晶化を行うことにより、さらに結晶性が向上した結晶質珪素膜106を形成する。パルスレーザー照射にはパルス発振のエキシマレーザー(XeCl、308nm)を用いる。パルスレーザー光が、結晶質珪素膜105の任意の一点に約2〜100回(ショット数)、連続的に照射される。またパルスレーザー光照射強度は480mJ/cm2、発振周波数は30Hzであり、パルス幅は30nsecである。これにより、結晶質珪素膜106中では、図1に示すように、膜の上方側におけるNi濃度が高くなるように濃度勾配をもつ。 また、Niが含有された結晶質珪素膜105をレーザー照射により再結晶化する過程において、結晶質珪素膜105中の一部の珪素とNiが反応して、半導体化合物であるニッケルシリサイドが結晶質結晶膜106に形成される。
【0032】
つぎに、結晶質珪素膜106をフッ酸含有溶液に浸し、結晶質珪素膜106に形成されたニッケルシリサイドをエッチングにより除去し、結晶質珪素膜に含有されているのNi濃度が低減した結晶質珪素膜107を形成する。この処理は常温下にて、約120sec行えばよい。結晶質珪素はフッ酸含有溶液には溶解しないので、結晶質珪素膜106そのものはエッチングされない。本発明では、フッ酸含有溶液として7.13%のフッ化水素アンモニウム(NH4HF2)と15.4%のフッ化アンモニウム(NH4F)の混合水溶液を用いている。ニッケルシリサイドをフッ酸含有溶液に浸す方法としては、スピン系装置を用いても良いし、あるいはバッチ式装置を用いてもよい。
【0033】
上記のような方法を用いることにより、常温、且つ短時間の処理により、Ni濃度を低減することが出来る。
【0034】
【実施例】
[実施例1]
本発明を適用して、液晶表示装置を作成するのに必要な画素TFTと駆動回路用のTFTを同一基板上に作製する方法について図4〜8を用いて説明する。
【0035】
基板301上に膜厚50〜100nmの下地絶縁膜302aおよび膜厚50〜100nmの膜厚の下地絶縁膜302bを積層成膜して形成する。下地絶縁膜302は、基板301から半導体層への不純物拡散を防ぐために形成される。基板301にはガラスや石英などの透過性をもつものを使用する。本実施例では、低アルカリガラスを用い、下地絶縁膜302aには膜厚100nmの窒化珪素膜を下地絶縁膜302bには膜厚100nmの酸化珪素膜をそれぞれプラズマCVD法により成膜した。また本実施例では、下地絶縁膜を二層の積層成膜しているが、不純物拡散の防止効果を得られるなら、一層あるいは三層以上の積層としてもよい。
【0036】
つぎに、下地絶縁膜302b上に30〜60nmの非晶質珪素膜303を形成する。本実施例では、55nmの膜厚の非晶質珪素膜303をプラズマCVD法により形成した。
【0037】
さらに、非晶質珪素膜303の表面に結晶性化を促進するための触媒金属元素を添加した後、加熱処理を施し、結晶質珪素膜304を形成する。本実施例では、触媒金属元素としてニッケル(Ni)を含んだ溶液を非晶質珪素膜303の表面に塗布する方法を用いて触媒金属元素の添加を行った。触媒金属元素としては、Niを用いる。加熱処理は、最初に400〜500℃で約1時間の加熱処理を行い、非晶質珪素膜303中に含有されている水素を膜中から脱離させた後、500〜650℃(好ましくは550℃〜570℃)で4〜12時間(好ましくは4〜6時間)のファーネスによる加熱処理を行う。この他、RTA(RapidThermal Annealing)等を用いた加熱処理を行ってもよい。本実施例では、500℃で1時間の加熱処理を行った後、続けて550℃で4時間の加熱処理をファーネスにより行い、結晶質珪素膜304を形成した。
【0038】
上記のようにして形成した結晶質珪素膜304の上方側からパルスレーザー照射し、再結晶化した結晶質珪素膜305を形成する。パルスレーザー光照射は、パルスレーザー光が結晶質珪素膜304の任意の一点に約13回(ショット数)、連続的に照射されるように照射した。これにより、結晶質珪素膜305中では、膜の上方側におけるニッケル濃度が高くなるように濃度勾配をもつ。本実施例では、パルスレーザー光として光学系で線状に集光したXeClエキシマレーザー(308nm)を用いた。また照射強度480mJ/cm2、発振周波数30Hz、パルス幅30nsecである。XeClエキシマレーザー以外にもKrFエキシマレーザー等を用いても構わない。パルスレーザー照射条件は、照射するレーザー光や結晶質珪素膜の性質によって変わるので、パルスレーザー照射後に形成される結晶質珪素膜305において、膜の上方側におけるニッケル濃度が膜の下方側におけるニッケル濃度よりも高くなる濃度勾配をもつような条件を実施者が適宜選択すればよい。
【0039】
図10は、以上のようにして作製された結晶質珪素膜305の結晶面方位を示す図である。EBSP(Electron Backscatter Diffraction Pattern)により、30μm×30μmの範囲を0.2μmステップで測定した結果である。図10より、結晶質珪素膜305の結晶面方位は主に<111>晶帯面で構成されていることが分かる。また、<111>晶帯面のうち、結晶面配向は主に(110)面配向および/あるいは(211)面配向で構成されている。
【0040】
つぎに、結晶質珪素膜305表面に形成されたニッケルシリサイドを、フッ酸含有溶液で溶解し、除去する。結晶質珪素膜305には、ニッケルが含有された結晶質珪素膜304をパルスレーザー照射により再結晶化する過程において、結晶質珪素膜304中の一部のシリコンとニッケルが反応して半導体化合物であるニッケルシリサイドが多く形成されている。結晶質珪素はフッ酸含有溶液には溶解しないので、結晶質珪素膜305そのものはエッチングされない。本実施例では、7.13%のフッ化水素アンモニウム(NH4HF2)と15.4%のフッ化アンモニウム(NH4F)の混合水溶液中に約120sec浸した。ニッケルシリサイドをエッチング溶液に浸す方法としては、スピン系装置を用いても良いし、あるいはバッチ式装置を用いてもよい。使用する薬液はフッ酸を含有するものであれば特に限定されない。また、使用するエッチング溶液によって最適なエッチング時間が異なるので、エッチング時間については、実施者が適宜決定すればよい。
【0041】
以上の様にして、結晶質珪素膜305中にニッケルシリサイドとして含有されているNiを除去することで、結晶質珪素膜に含有されているNi含有量が低減した結晶質珪素膜306を形成する。
【0042】
次いで、TFTの閾値を制御する為に、結晶質珪素膜306に5×1016〜5×1017/cm3程度のp型不純物であるボロンを添加するチャネルドープ行う。TFTの閾値は形成する結晶質珪素膜306や後の工程で形成するゲート絶縁膜の特性、あるいはこれら以外の様々な要因によって変動する。従って、必ずしもボロンを添加する必要はなく、何も不純物を添加しない、或いは必要に応じて燐などのn型不純物を添加するなどの方法をとってもよい。またボロンを添加する際にも、添加量は上記に示した濃度範囲に限らず、適宜決定すればよい。
【0043】
さらに、結晶質珪素膜306をフォトリソおよびエッチングにより素子分離する。なお、結晶質珪素膜306における結晶面配向は、結晶質珪素膜305における構成を維持したものとなっている。
【0044】
所望の形状に加工した結晶質珪素膜306の上に膜厚40〜130nmのゲート絶縁膜307をプラズマCVD法により形成する。ゲート絶縁膜307の成膜直前には、結晶質珪素膜306とゲート絶縁膜307との界面に存在する不純物を低減、あるいは結晶質珪素膜306表面に形成された自然酸化膜を除去するため結晶質珪素膜306表面を洗浄する。本実施例では、この洗浄を、フッ酸を含む溶液で結晶質珪素膜306表面を処理することにより、結晶質珪素膜306表面の洗浄を行った。
【0045】
ここで、膜中にNiを多く含んだ結晶質珪素膜305に、チャネルドープし、さらに所望の形状に加工した後、上記に示したようなフッ酸を含有している溶液でおこなうNiの除去とゲート絶縁膜307成膜前の洗浄とを兼ねて行うことも可能である。
【0046】
ゲート絶縁膜307の上に膜厚20〜40nmのゲート電極308aおよび膜厚200〜400nmのゲート電極308bを形成する。本実施例では、ゲート電極308aに窒化タンタル(TaN)、導電性膜308bにタングステン(W)を用いている。ゲート電極308(308a、308b)を形成するのに用いる材料は前記窒化タンタルやタングステンに限定されず、Ta、W、Ti、Mo、Al、Cu、Cr、Ndから選ばれた元素、または前記元素を組み合わせた合金膜もしくは化合物材料、若しくは燐などの不純物元素を添加した多結晶珪素膜に代表される半導体膜を用いてもよい。
【0047】
つぎに、ゲート電極308をフォトリソおよびエッチングにより加工し、所望の形状にする。レジスト309をマスクとして、ドライエッチングによりゲート電極308(308a、308b)を側壁に傾斜(テーパー)のある形状に形成し、ゲート電極308aと308bとの間に高選択比のある異方性エッチングにより、ゲート電極308bを加工する。これにより、断面形状が帽子のような形をしたハットシェイプ型のゲート電極308が形成される。ゲート電極308の形状は、ハットシェイプ型以外の形状のゲート電極を用いてもよい。また本実施例では、二層積層膜となっているが、単層膜や二層以上の積層構造としてもよい。
【0048】
ゲート電極形成後、ゲート電極308をマスクとしてn型不純靴元素である燐を半導体層に添加する。これは画素TFTのオフリーク電流を低減する為、低濃度のn型不純物元素を添加したn型領域310を形成する為であり、本実施例では、n型領域310中の燐濃度が1×1017〜1×1018/cm3となるように添加した。
【0049】
つぎに、nチャネル型TFTのソース(あるいはドレイン)領域311を形成する為のn型不純物元素の添加を行う。高濃度のn型不純物元素が添加されないように、pチャネル型TFTとなる領域とn型領域311とをレジスト313で保護し、ソース(あるいはドレイン)領域311における濃度が1×1019〜1×1021/cm3になるようにn型不純物元素である燐を添加する。このとき同時に、添加したn型不純物元素がゲート電極308aを突き抜けてゲート電極308aの下部の半導体層にも添加され、ソース(あるいはドレイン)領域311よりも低濃度のn型領域312が形成される。本実施例では、n型領域312の燐濃度はおよそ1×1018〜1×1019/cm3である。n型領域312は、主にホットキャリアによるTFTの特性劣化を防止する為に形成される。これは本実施例のように、ソース(あるいはドレイン)領域311の形成と同時に形成しても良いし、或いはn型領域312形成に適切な添加条件でn型不純物元素を別途添加し別々に形成してもよい。また、n型領域312がなくてもホットキャリアに対する信頼性を十分確保できるのであれば、n型領域312は特に形成しなくてもよい。
【0050】
さらに、pチャネル型TFTのソース(あるいはドレイン)領域314を形成する為のp型不純物元素の添加を行う。p型不純物元素の添加が不要であるnチャネル型TFTをレジスト316で保護し、ソース(あるいはドレイン)領域314における濃度が1×1019〜1×1021/cm3になるようにp型不純物元素であるボロンを添加する。このとき同時に、添加したp型不純物元素はゲート電極308aを突き抜けてゲート電極308aの下部の半導体層にも添加され、ソース(あるいはドレイン)領域314よりも低濃度のp型領域315が形成される。本実施例では、p型領域315のボロン濃度はおよそ1×1018〜1×1019/cm3である。
【0051】
以上のような工程により、n型不純物元素およびp型不純物元素の添加を行う。不純物元素の添加はドーピングによって行ってもよいし、或いはイオンインプランテーションなどの方法を用いてもよい。n型不純物元素とp型不純物元素の添加の順番は、どちらを先にしても構わない。
【0052】
不純物元素を添加した後、層間絶縁膜317(317a、317b、317c)の形成を行う。ゲート電極308の上に層間絶縁膜317aとなる膜厚40〜120nmの酸化珪素膜を成膜する。つぎに、層間絶縁膜317aの上に膜厚40〜120nmの窒化酸化珪素膜を成膜して層間絶縁膜317bを形成する。層間絶縁膜317aおよび317bには、上記に述べた膜以外の材料を用いても良いが、各々の層間絶縁膜形成以降の熱処理温度に耐えうるよう、無機材料の膜を用いることが好ましい。層間絶縁膜317aを形成後、添加した不純物元素を活性化するため、500〜600℃で3〜6時間の熱処理をファーネスにより行う。なお、ファーネスによる熱処理以外にも、RTA(Rapid Thermal Annel)やレーザー光などを用いた方法で活性化を行ってもよい。また、層間絶縁膜317a形成後に活性化を行うのは、ゲート電極308の酸化を防止するためであり、低酸素雰囲気中などゲート電極が酸化されないような条件下であれば、層間絶縁膜317aは特に形成しなくてもよい。さらに、層間絶縁膜317bの形成後、3〜100%の水素を含む雰囲気中で300〜420℃の熱処理をして水素化を行う。これ以外にも、プラズマ水素化などの方法により水素化処理をおこなってもよい。
【0053】
つぎに層間絶縁膜317bの上に膜厚0.7〜1.8μmのアクリル樹脂膜を塗布し、層間絶縁膜317cを形成する。層間絶縁膜317bにアクリル樹脂膜を用いるのは、これ以前のTFT形成工程においてできた凹凸を平坦化する為であり、アクリル樹脂膜と同様に平坦化が可能であるポリイミドなどの有機材料を用いてもよい。
【0054】
層間絶縁膜317を形成後、フォトリソおよびエッチングにより、コンタクトホールを形成する。本実施例では、層間絶縁膜317a、317b、317cのいずれもドライエッチングしている。
【0055】
コンタクトホール開孔後、液晶表示装置の画素電極318となる膜厚80〜120nmの透明導電膜を成膜し、フォトリソおよびエッチングにより所望の形状に加工する。透明導電膜にはITO(Indium Tin Oxide)や酸化亜鉛(ZnO)等を用いればよい。またエッチングには塩化第二鉄などを用いる。
【0056】
画素電極318を形成後、配線319を形成する。配線319は厚さが約60nmの第一のTi膜を成膜後、厚さが約40nmのTiN膜を積層成膜し、さらに厚さが350nmのAl−Si(2wt%のSiを含有したAl)膜を積層成膜して、最後に第二のTi膜を成膜した積層膜を形成し、にフォトリソおよびエッチングにより所望の形状にする。第一のTi膜によりAl−Si膜中のAlが半導体層に拡散するのを防ぎ、第二のTi膜により、Al−Si膜のヒロックを防止している。本実施例ではTiN膜を成膜しているが、前記Alの拡散防止効果を高めるためであり、成膜しなくてもよい。またAl−Si以外にAl−Ti(Tiを含有したAl)など、他の低抵抗性導電性膜を用いても構わない。
【0057】
ここで、画素電極318と配線319とには直接接する部分が設けられており、電気的に接続されている。
【0058】
以上の工程を経て、液晶表示装置を作成するのに必要な画素TFTと駆動回路用のTFTとを備えたTFTアレイ基板320を作製した。本実施例に記載した半導体装置の作製方法を用いることにより、低温かつ短時間で触媒金属元素を除去でき、その結果、触媒金属元素起因のオフリーク電流が低減された良好な特性を示すTFTを作製出来る。また本実施例では述べていないが必要に応じて洗浄及び熱処理の工程を加える。
【0059】
[実施例2]
本実施例では、実施例1で作製した基板を用いることにより、触媒金属元素起因のオフリーク電流が原因となって発生する点欠陥が低減された液晶表示装置を作製する方法について図9、10を用いて説明する。
【0060】
実施例1の方法に従いTFTアレイ基板401を作製した後、基板401のTFTが形成された側に配向膜402を形成し、ラビング処理を施す。配向膜402の形成にはポリイミド樹脂やポリアミック系樹脂を用いる。
【0061】
つぎに、対向基板403を形成する。まず基板404上に金属クロムを材料とした遮光層405を形成する。さらに透明導電膜であるITOを成膜・加工して画素電極406を形成する。遮光膜405と画素電極406の間には、必要に応じて赤、青、緑の三色のカラーフィルター407a〜407c(ここでは図示しない)を設ける。またカラーフィルター407を形成した場合、カラーフィルター407と遮光層405の段差を埋めて平坦化するために、アクリル樹脂などの材料を用いて保護膜408を形成する。
【0062】
以上のようにして作製した対向基板403の電極を設けている側に配向膜409を形成し、ラビング処理を施す。さらに対向基板403とTFTアレイ基板401を接着する為に、対向基板側にシール剤(図示しない)を塗布し、加熱してシール剤を仮硬化させる。仮硬化後、対向基板403の配向膜409を形成した側にプラスチック球のスペーサー410を散布する。
【0063】
つぎに、TFTアレイ基板401と対向基板403の各々の配向膜402、409を形成している側が向き合うようにして両基板を精度良く張り合わせる。張り合わせた基板のうち不要な部分をせん断して、所望のサイズの液晶パネル411にする。液晶パネル411の内部に液晶材料412を注入しパネル内部全体に満たした後、封止剤を用いて完全に封止する。
【0064】
図10は液晶パネル411の上面図である。画素501の周辺に走査信号駆動回路502aと画像信号駆動回路502bが設けられている。駆動回路は接続配線群503によって外部入力端子群504と接続されている。画素部501では走査信号駆動回路502aと画像信号駆動回路502bから延在するデータ配線群がマトリクス状に交差して画素を形成し、各々の画祖には画素TFTと保持容量、画素電極が設けられている。液晶パネル411の外側では、フレキシブルプリント配線板(FPC:Flexible Printed Circuit)506が外部入室力端子504に接続しており、接続配線群503により、それぞれの駆動回路に接続している。外部入出力端子504はデータ配線群と同じ導電性膜から形成される。フレキシブルプリント配線板506はポリイミドなどの有機樹脂フィルムに銅配線が形成されており、異方性導電性接着剤で外部入出力端子504と接続している。
【0065】
液晶パネル411のTFTアレイ基板と対向基板に、偏光板と位相差板を取り付け、液晶表示装置を完成する。
【0066】
以上のような方法で、本発明を適用した液晶表示装置を作成した。
【0067】
【発明の効果】
本発明の半導体装置の作製方法を用いることにより、低温、かつ短時間の処理で、結晶化後、不要になった触媒金属元素を除去した結晶質半導体膜を作製出来る。また、このような結晶質半導体膜を用いることで、触媒金属元素起因のオフリーク電流が低減された良好なTFT、或いはそのTFTを用いて作製した液晶表示パネルを作製出来る。
【図面の簡単な説明】
【図1】結晶質珪素膜中に含有されているNi濃度の深さ方向分析結果(SIMS)
【図2】パルスレーザーのショット回数と結晶質珪素膜表面の面平均粗さ(AFM)
【図3】本発明におけるNi除去工程の断面図
【図4】TFT作製工程断面図
【図5】TFT作製工程断面図
【図6】TFT作製工程断面図
【図7】TFT作製工程断面図
【図8】液晶表示装置の一部の断面図
【図9】液晶表示装置全体の上面図
【図10】結晶質珪素膜の結晶面方位を表す図

Claims (11)

  1. 非晶質半導体膜触媒金属元素を添加した後加熱処理を行い、結晶質半導体膜を形成する第1の工程と、
    前記結晶質半導体膜を溶融させた後、下方側から固化させることによって、前記結晶質半導体膜の上方側における触媒金属元素濃度が、下方側における触媒金属元素濃度よりも高い濃度勾配を有するようにする第2の工程と、
    前記結晶質半導体膜の上方側に含まれる前記触媒金属元素及び/又は前記触媒金属元素の半導体化合物を除去する第3の工程とを有することを特徴とする半導体装置の作製方法。
  2. 非晶質半導体膜に触媒金属元素を添加した後加熱処理を行い、結晶質半導体膜を形成する第1の工程と、
    前記結晶質半導体膜を溶融させた後、下方側から固化させることによって、前記結晶質半導体膜に含有されている前記触媒金属元素を前記結晶質半導体膜の上方側へと移動させ、上方側における触媒金属元素濃度が下方側における触媒金属元素濃度よりも高い濃度勾配を有するようにする第2の工程と、
    前記結晶質半導体膜の上方側に含まれる前記触媒金属元素及び/又は前記触媒金属元素の半導体化合物を除去する第3の工程とを有することを特徴とする半導体装置の作製方法。
  3. 非晶質半導体膜に触媒金属元素を添加した後加熱処理を行い、結晶質半導体膜を形成する第1の工程と、
    前記結晶質半導体膜を溶融させた後、下方側から固化させることによって、前記結晶質半導体膜に含有されている前記触媒金属元素を前記結晶質半導体膜の上方側へ偏析させ、上方側における触媒金属元素濃度が下方側における触媒金属元素濃度よりも高い濃度勾配を有するようにする第2の工程と、
    前記結晶質半導体膜の上方側に含まれる前記触媒金属元素及び/又は前記触媒金属元素の半導体化合物を除去する第3の工程とを有することを特徴とする半導体装置の作製方法。
  4. 前記第3の工程後、前記結晶質半導体膜の上にゲート絶縁膜を形成する第4の工程を有することを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体装置の作製方法。
  5. 前記溶融はパルスレーザー光を前記結晶質半導体膜に照射して行うことを特徴とする請求項1乃至請求項4のいずれか一項に記載の半導体装置の作製方法。
  6. 前記パルスレーザー光は前記結晶質半導体膜の任意の一点につき、複数回、連続的に照射されることを特徴とする請求項に記載の半導体装置の作製方法。
  7. 前記除去は、常温下で湿式方法により行うことを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体装置の作製方法。
  8. 前記湿式方法においてフッ酸含有溶液を用いることを特徴とする請求項に記載の半導体装置の作製方法。
  9. 前記第2の工程と前記第3の工程とを交互に繰り返し行うことを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体装置の作製方法。
  10. 前記第1の工程は、前記触媒金属元素を前記非晶質半導体膜の一部に選択的に添加し、添加された前記触媒金属元素を、添加された領域からその周辺部へと結晶成長させることにより行うことを特徴とする請求項1乃至請求項のいずれか一項に記載の半導体装置の作製方法。
  11. 前記触媒金属元素は、ニッケル(Ni)、鉄(Fe)、コバルト(Co)、スズ(Sn)、鉛(Pb)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、銅(Cu)、金(Au)から選ばれた一種または複数種の元素を用いることを特徴とする請求項1乃至請求項10のいずれか一項に記載の半導体装置の作製方法。
JP2002342851A 2002-11-26 2002-11-26 半導体装置およびその作製方法 Expired - Fee Related JP4437523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002342851A JP4437523B2 (ja) 2002-11-26 2002-11-26 半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002342851A JP4437523B2 (ja) 2002-11-26 2002-11-26 半導体装置およびその作製方法

Publications (3)

Publication Number Publication Date
JP2004179330A JP2004179330A (ja) 2004-06-24
JP2004179330A5 JP2004179330A5 (ja) 2005-11-17
JP4437523B2 true JP4437523B2 (ja) 2010-03-24

Family

ID=32704788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002342851A Expired - Fee Related JP4437523B2 (ja) 2002-11-26 2002-11-26 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP4437523B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382455B (zh) 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8575614B2 (en) 2007-04-25 2013-11-05 Sharp Kabushiki Kaisha Display device
KR102186944B1 (ko) 2018-11-23 2020-12-04 주식회사 콘타벨로 변속기 내장형 크랭크 조립체

Also Published As

Publication number Publication date
JP2004179330A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
JP3032801B2 (ja) 半導体装置の作製方法
JP3974229B2 (ja) 半導体装置の作製方法
US5663077A (en) Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2860869B2 (ja) 半導体装置およびその作製方法
KR100515279B1 (ko) 반도체 장치 및 그 제조방법
KR19980080057A (ko) 반도체 디바이스 제조 방법
JPH07221017A (ja) 半導体装置およびその作製方法
JP3389022B2 (ja) 半導体装置
JPH0794757A (ja) 半導体装置の作製方法
JP3059337B2 (ja) 半導体装置およびその製造方法
JP4437523B2 (ja) 半導体装置およびその作製方法
JP3319963B2 (ja) 半導体装置の製造方法
JP3202687B2 (ja) 半導体装置の作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP3460962B2 (ja) 半導体装置の製造方法
JP3197431B2 (ja) 半導体装置作製方法、半導体装置、電気光学装置の作製方法、電気光学装置および液晶表示装置
JP2000252212A (ja) 半導体装置の作製方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JPH088181A (ja) 半導体装置及びその製造方法
JP2000036601A (ja) 薄膜トランジスタの製造方法
JP2003007716A (ja) 半導体装置およびその製造方法
JPH0831737A (ja) 半導体装置およびその製造方法
JP3454467B2 (ja) 半導体装置およびその製造方法
JP3181817B2 (ja) 薄膜トランジスタ
JP3680256B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees