CN101646300A - 印刷布线板和印刷电路板 - Google Patents
印刷布线板和印刷电路板 Download PDFInfo
- Publication number
- CN101646300A CN101646300A CN200910160333A CN200910160333A CN101646300A CN 101646300 A CN101646300 A CN 101646300A CN 200910160333 A CN200910160333 A CN 200910160333A CN 200910160333 A CN200910160333 A CN 200910160333A CN 101646300 A CN101646300 A CN 101646300A
- Authority
- CN
- China
- Prior art keywords
- wiring
- power
- via hole
- supply wiring
- end regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims 1
- 230000000052 comparative effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种印刷布线板和印刷电路板。在多层印刷布线板中,连接第一电源布线和第二电源布线的多个通路孔平行于电流沿其流动的方向而排成行。为了防止电流集中在通路孔之中的与电源布线的最端部连接的通路孔上,通路孔和通路孔之间的狭窄部分被窄化以增大电阻。在第二导体层的电源布线的最端部处类似地设置被窄化的狭窄部分。
Description
技术领域
本发明涉及安装在电子器件等上的印刷布线板。
背景技术
以可归因于器件尺寸的有限面积来设计安装在电子器件上的印刷布线板。为了在具有有限面积的印刷布线板上安装大量布线的目的,一般已采用具有多层结构的多层印刷布线板。在多层印刷布线板中,各在不同层上形成的布线通过沿与印刷布线板的表面垂直的方向形成的通路孔(或通孔)彼此连接。
近年来,安装在印刷布线板上的半导体器件的功耗已增大,这导致在印刷布线板的电源布线中流动的电流增大的趋势。结果,常规上仅在用于电源的印刷布线板(在其上安装有电源电路)中流动的大电流也在允许高速信号在其中流动并且被密集地组装(densely packed)的多层印刷布线板(诸如用于CPU的印刷布线板或用于图像处理的印刷布线板)中流动。
一般地,与用于电源的印刷布线板(在其上安装有电源电路)相比,处理速度高并且密度高的多层印刷布线板包含具有较小直径的通路孔,并且较小量的电流在每个通路孔中流动。为此原因,当大电流在其中流动时,通路孔被相对容易地切断。换句话说,当电流高时,小的通路孔较容易被烧坏(burn out)或者被阻止导电。
作为针对上述问题的对策,如图5A所示,“Design WaveMagazine”(2007年2月)公开了通路孔在不同布线层的电源布线的连接部分上与布线方向垂直地排成行(align in a line)的连接方法。图5A示出仅示出两个布线层的多层印刷布线板201。第一电源布线202被设置在第一布线层上,第二电源布线203被设置在第二布线层上。第一电源布线202和第二电源布线203通过排成行的多个通路孔210、211、212和213彼此连接。多个通路孔的提供使得能够减少每单位时间在一个通路孔中流动的电流的量,并由此可改善通路孔的可靠性。
但是,当如上所述布置多个通路孔时,与常规技术相比,需要通过通路孔彼此连接的第一电源布线和第二电源布线的较大的重叠面积。此外,当在多层印刷布线板中使用贯通通路孔(through via hole)时,所有的布线层被穿透,并且,第一电源布线和第二电源布线以外的布线层的布线面积被窄化。这导致对印刷布线板的较高密度的主要障碍。
就可靠性而言,希望每单位时间在一个通路孔中流动的电流的量较小,并且通路孔的数量较多。相反,就较高密度布线而言,希望通路孔的数量较少。因此,通路孔的最佳数量是等于或大于通过将需要至少在电源布线中流动的电流值除以允许在一个通路孔中流动的电流值而获得的值的最小自然数。
对于电源布线202和203,通路孔210、211、212和213在承载负载能力方面是相当的。但是,根据由本发明的发明人实施的实验,在图5A所示的印刷布线板的情况下,通路孔210或213事实上总是破裂(fractured)并且不能携载电流负载。在实际的印刷布线板的情况下,与理论上的(notional)电路图不同,电源布线202a~202c和电源布线203a~203c被设置在各自的相邻通路孔之间。因此,由于被设置在各自的相邻通路孔之间的电源布线202a~202c和203a~203c的影响,各自的通路孔在电气上不是彼此相当的,结果是改变了流动的电流值。
参照作为与图5A的示意图等效的电路图的图5B,描述在图5A所示的印刷布线板中的各自通路孔之间流动的电流的电流值。假定流入电源布线202中的电流的电流值为I,通路孔210、211、212和213的电阻值为rv,并且各自的相邻通路孔之间的电源布线202a~202c的电阻值分别为rx、ry和rz。同样地,假定电源布线203a~203c的电阻值也分别为rx、ry和rz。假定在电源布线202a~202c中流动的电流的电流值分别为ia、ib和ic。假定在通路孔210~212中流动的电流的电流值分别为id、ie和if。在通路孔213中流动的电流的电流值等于在电源布线202c中流动的电流的电流值ic(因为布线的这两个部分202c和213是串联的,没有路径进入布线中或离开它以增大或减小电流值)。由于与上面相同的原因,在电源布线203a中流动的电流的电流值等于在通路孔210中流动的电流的电流值id。假定在电源布线203b和203c中流动的电流的电流值分别为ig和ih。
在图5B的等效电路的情况下,可通过下式(1)获得在通路孔210中流动的电流的电流值。
可分别通过下式(2)~(4)获得在电源布线202a~202c中流动的电流的电流值ia、ib和ic。
ia=I-id (式2)
可分别通过下式(5)和(6)获得在通路孔211和212中流动的电流的电流值ie和if。
可分别通过下式(7)和(8)获得在电源布线203b和203c中流动的电流的电流值ig和ih。
描述以上的具体例子。如图5C所示,假定流入电源布线202中的电流的电流值为I=4A,通路孔210、211、212和213的内直径为Φ=0.3mm,并且,通路孔210、211、212和213的电阻值为rv=0.36mΩ。假定电源布线202a和203a的电阻值为rx=0.6mΩ,电源布线202b和203b的电阻值为ry=0.6mΩ,并且电源布线202c和203c的电阻值为rz=0.6mΩ。假定各自的相邻通路孔之间的第一和第二电源布线202和203的电阻值为2.0mΩ。
当使用式(1)~(8)进行计算时,在通路孔210~213中流动的电流的电流值分别为id=1.58A,ie=0.42A,if=0.42A,ic=1.58A。
当假定允许在一个通路孔中流动的电流的量为1A时,等于或大于允许量的电流量在通路孔210和213中流动,使得通路孔断开(即,它们被烧坏或者破裂)。
发明内容
本发明的目的是,当借助于多个通路孔使不同布线层上的电源布线彼此连接时,通过在不增加通路孔的数量的情况下使大量的电流流动,来提高印刷布线板的可靠性并使得能够密集地组装印刷布线板。
根据本发明,一种层叠的印刷布线板包括:其中形成第一电源布线的第一导体层;其中形成第二电源布线的第二导体层;以及沿第一电源布线和第二电源布线的纵向布置并且将第一电源布线的端部区域连接到第二电源布线的端部区域的一系列的至少三个通路孔,其中,第一电源布线的端部区域包含:在一系列的通路孔中的最接近第一电源布线的端部的第一通路孔和第一通路孔的邻近(next)通路孔之间限定的第一部分;以及在最接近第二电源布线的端部的最后的通路孔和最后的通路孔的邻近通路孔之间限定的第二部分,第二电源布线的端部区域被布置为使得它包含:在一系列的通路孔中的所述最后的通路孔和所述最后的通路孔的邻近通路孔之间限定的第一部分;以及在第一通路孔和所述第一通路孔的所述邻近通路孔之间限定的第二部分,并且,第一电源布线的端部区域的第一部分具有比第一电源布线的端部区域的第二部分大的电阻值,并且,第二电源布线的端部区域的第一部分具有比第二电源布线的端部区域的第二部分大的电阻值。
根据本发明,当不同布线层的电源布线通过多个通路孔彼此连接时,在各自的通路孔中流动的电流的量被平均化,由此使得能够最小化要被使用的通路孔等的数量。结果,可以减小电源布线中的通路孔面积,并且,印刷布线板可被密集地组装。并且,防止了特定通路孔上的电流的集中,由此使得能够改善其中安装有印刷布线板的产品的可靠性。
从参照附图对示例性实施例的以下描述,本发明的进一步的特征变得明显。
附图说明
图1A和图1B分别是示出根据例子1的印刷布线板的截面图和平面图。
图2A和图2B分别是示出根据例子2的印刷布线板的截面图和平面图。
图3A和图3B分别是示出根据例子3的印刷布线板的截面图和平面图。
图4A和图4B分别是示出根据例子4的印刷布线板的截面图和平面图。
图5A、图5B和图5C分别是示出印刷布线板的视图和印刷布线板的电路图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
图1A是示出根据本发明的实施例的多层印刷布线板1的截面图。在图1A中,仅取样和示出两个布线层。第一电源布线2被设置在第一布线层中,并且第二电源布线3被设置在第二布线层中。第一电源布线2和第二电源布线3通过排成行的多个通路孔4、5、6和7彼此连接。电源布线2a被设置在电源布线2的通路孔7和6之间,电源布线2b被设置在其通路孔6和5之间,并且电源布线2c被设置在其通路孔5和4之间。电源布线3a被设置在电源布线3的通路孔7和6之间,电源布线3b被设置在其通路孔6和5之间,并且电源布线3c被设置在其通路孔5和4之间。
图1B是沿图1A的线1B-1B获取的平面图。图1B是根据本发明的实施例的多层印刷布线板1的顶视图。参照图1B,第一电源布线2的端部和第二电源布线3的端部相互重叠。
电源布线2的通路孔5和4之间的电源布线2c被设置有狭窄部分8,该狭窄部分8的布线宽度与电源布线2的其它区域相比被窄化。同样地,电源布线3的通路孔7和6之间的电源布线3a被设置有狭窄部分9,该狭窄部分9的布线宽度与电源布线3的其它区域相比被窄化。
狭窄部分8和9是增大电源布线2c和3a的电阻值的高电阻布线区域,并且可防止电流集中在第一电源布线2的最端部(farthest end)处的通路孔4和第二电源布线3的最端部处的通路孔7上。电源布线2c和3a的电阻值可被调整为使每单位时间在通路孔4~7中流动的电流的量平均化。电流量的平均化可改善各自的通路孔的可靠性,并增大允许在电源布线2和3中流动的电流的量。
就成本、稳定性等而言,用于印刷布线板的绝缘体最好由FR4(耐热玻璃布基环氧树脂)制成。作为替代方案,绝缘体可由FR-1(耐热纸基酚醛树脂)或陶瓷制成。具有电源布线的导体层可以为印刷布线板的内层或外层。可通过钻取通孔并电镀通孔的内周表面来形成通路孔。
并且,除了上述的多层印刷布线板以外,本发明还可应用于通过焊球等连接半导体封装的电源布线和印刷布线板的电源布线的情况。已日益开发了较小直径的焊球,因此本发明的配置在这种情况下是非常有效的。
并且,本发明可应用于大量的电流在信号布线(代替上述的第一电源布线和第二电源布线)中流动的情况。
本发明中的电源布线不仅包含线形(linear)布线,而且包含面积大的被构图的电源布线。
(例子1)
通过使用图1A和图1B所示的印刷布线板获得在各自的通路孔4、5、6和7中流动的电流的量。在本例子中,作为允许流动而不切断通路孔的电流的限制值的可允许的电流量被设为1A。
电源布线2和3的布线宽度被设为0.5mm,并且狭窄部分8和9的布线宽度被设为0.15mm以提供高电阻布线区域。流入电源布线2中的电流的电流值被设为I=3A,并且,通路孔4、5、6和7的电阻值被设为rv=0.36mΩ。电源布线2a和3a的电阻值被设为rx=0.6mΩ,电源布线2b和3b的电阻值被设为ry=0.6mΩ,电源布线2c和3c的电阻值被设为rz=0.6mΩ。各自的相邻通路孔之间的第一和第二电源布线202和203的电阻值被设为2.0mΩ。
(比较例1)
比较例1具有不设置例子1的狭窄部分8和9并且电源布线2c和3a的布线宽度为0.5mm的配置。
在表1中示出在例子1和比较例1中的通路孔4、5、6和7中流动的电流的量。
表1
通路孔4 | 通路孔5 | 通路孔6 | 通路孔7 | |
比较例1 | 1.20A | 0.30A | 0.30A | 1.20A |
例子1 | 0.77A | 0.73A | 0.73A | 0.77A |
从表1清楚可见,在比较例1的情况下,1.20A的电流在通路孔4和7中流动,并且,通路孔4和7被切断的可能性非常高(如果它们具有1A的最大电流负载容量)。相反,根据例子1,通过设置狭窄部分8和9,在通路孔4、5、6和7中流动的电流的量可被平均化为0.73~0.77A,该值为等于或小于1A的值并防止通路孔的切断。
在理想情况下,当使3A的电流流动时,如果相同量的电流在四个通路孔中流动,那么0.75A的电流在各个通路孔中流动。从例子1清楚可见,通过狭窄部分8和9调整了电源布线2c和3a的电阻值,由此使得能够实现基本上理想的电流平均化。
(例子2)
图2A是示出根据本发明的例子2的印刷布线板的截面图。图2B是沿图2A的线2B-2B获取的平面图。在图2A和图2B中,用同样的符号表示与例子1相同的部件,并且省略它们的描述。
多层印刷布线板1被设置有电源布线2和电源布线3。在电源布线2中,形成与电源布线3连接的多个通路孔。与例子1不同,本例子中的通路孔被配置为使得沿电源布线2和3的布线方向在四列(line)中设置各包含三个通路孔的通路孔组。通路孔组14、15、16和17被从电源布线2的最端部依次设置。对于“最端部”,所理解的是电源布线2的最远离其进入印刷布线板1的入口点的端部。
在电源布线2中的通路孔组14和与其相邻的通路孔组15之间设置狭缝18,并且,在电源布线3中的通路孔组17和与其相邻的通路孔组16之间设置狭缝19。狭缝18和19使得通路孔组14和通路孔组15之间的电阻值以及通路孔组17和通路孔组16之间的电阻值比电源布线2和3的其它部分的布线电阻值大。结果,在通路孔组14和通路孔组17中流动的电流被减小。能够以与上面的例子1的通路孔的一维阵列中相同的方式,在通路孔的该二维阵列中将通路孔组14、15、16和17中流动的电流的量平均化。
(例子3)
图3A是示出根据本发明的例子3的印刷布线板的截面图。图3B是沿图3A的线3B-3B获取的平面图。在图3A和图3B中,用同样的符号表示与例子1相同的部件,并且省略它们的描述。
在本例子中,在电源布线2中的通路孔4和与其相邻的通路孔5之间,形成导体厚度比电源布线2的其它部分薄的薄部分28。同样地,在电源布线3中的通路孔7和与其相邻的通路孔6之间,形成导体厚度比电源布线3的其它部分薄的薄部分29。薄部分28和薄部分29在电阻值上分别比电源布线2和3的其它部分高。结果,电流难以在包含薄部分28和通路孔4的路线以及包含薄部分29和通路孔7的路线中流动,并且,电流在通路孔5和6中流动是相对容易的。利用上述的配置,在通路孔4、5、6和7中流动的电流的量能够以与上面的例子1中的一维方案相同的方式被平均化。
(例子4)
图4A是示出根据本发明的例子4的印刷布线板的安装结构的截面图。图4B是沿图4A的线4B-4B获取的平面图。
在本例子中,通过作为多个导电部件的二维阵列的焊球组104,在印刷布线板101上安装电路组件的封装基板102。在封装基板102上安装半导体集成电路,并且,电流从图4A和图4B的左边流向右边。焊球组103用于任意的信号或供电。焊球组104是属于与焊球组103的电源系统不同的电源系统的电路的端子。通过用作路径的印刷布线板101的电源布线105、焊球组104和封装基板102的电源布线107,对所述电路(即,焊球组104)进行供电。在印刷布线板101上的电源布线105的端部中限定狭缝108,并且,在封装基板102上的电源布线107的端部中类似地限定狭缝109。为了防止电流集中在沿电流流动的方向位于最端部处的焊球104a和104b上的目的,各自的狭缝108和109被设置以分别增大到焊球104a和104b的电流供给路径的电阻。
利用上述的配置,拉平(level)了用于电源的焊球组的电流量,使得可最小化焊球的数量,并且可使印刷布线板的安装结构小型化。
根据本发明,当不同布线层的电源布线通过多个通路孔彼此连接时,在各自的通路孔中流动的电流的量被平均化,由此使得能够最小化要被使用的通路孔等的数量。结果,可减小电源布线中的通路孔面积,并且,印刷布线板可被密集地组装。并且,防止了特定通路孔上的电流的集中,由此使得能够改善其中安装有印刷电路板的产品的可靠性。
虽然已参照示例性实施例描述了本发明,但应理解,本发明不限于所公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释,以包含所有这样的修改以及等同的结构和功能。
Claims (9)
1.一种层叠的印刷布线板,包括:
第一导体层,其中形成第一电源布线;
第二导体层,其中形成第二电源布线;和
一系列的至少三个通路孔,被沿第一电源布线和第二电源布线的纵向布置,并且将第一电源布线的端部区域连接到第二电源布线的端部区域,其中,
第一电源布线的端部区域包含:
第一部分,限定在一系列的通路孔中的最接近第一电源布线的端部的第一通路孔和所述第一通路孔的邻近通路孔之间;和
第二部分,限定在最接近第二电源布线的端部的最后的通路孔和所述最后的通路孔的邻近通路孔之间,
第二电源布线的端部区域被布置为使其包含:
第一部分,限定在一系列的通路孔中的所述最后的通路孔和所述最后的通路孔的所述邻近通路孔之间;和
第二部分,限定在所述第一通路孔和所述第一通路孔的所述邻近通路孔之间,并且,
第一电源布线的端部区域的第一部分具有比第一电源布线的端部区域的第二部分大的电阻值,并且
第二电源布线的端部区域的第一部分具有比第二电源布线的端部区域的第二部分大的电阻值。
2.根据权利要求1的层叠的印刷布线板,其中,各自的电源布线的端部区域的第一部分包含比各自的电源布线的端部区域的第二部分的布线宽度窄的布线。
3.根据权利要求1的层叠的印刷布线板,其中,各自的电源布线的端部区域的第一部分包含厚度比各自的电源布线的端部区域的第二部分的布线厚度薄的布线。
4.根据权利要求1的层叠的印刷布线板,其中,各自的电源布线的端部区域的第一部分具有切口部分。
5.根据权利要求1的层叠的印刷布线板,其中,跨各自的电源布线的宽度重复通路孔的系列,以形成通路孔的二维阵列。
6.一种印刷电路板,包括:
印刷布线板,其中形成有第一电源布线;
半导体封装,其被安装在所述印刷布线板上,并包含其中形成有第二电源布线的导体层;和
一系列的至少三个连接,将第一电源布线的端部区域连接到第二电源布线的端部区域,其中,
第一电源布线的端部区域包含:
第一部分,限定在一系列的连接中的最接近第一电源布线的端部的第一连接和所述第一连接的邻近连接之间;和
第二部分,限定在最接近第二电源布线的端部的最后的连接和所述最后的连接的邻近连接之间,
第二电源布线的端部区域被布置为使其包含:
第一部分,限定在所述最后的连接和所述最后的连接的所述邻近连接之间;和
第二部分,限定在所述第一连接和所述第一连接的所述邻近连接之间,并且,
第一电源布线的端部区域的第一部分具有比第一电源布线的端部区域的第二部分大的电阻值,并且,
第二电源布线的端部区域的第一部分具有比第二电源布线的端部区域的第二部分大的电阻值。
7.根据权利要求6的印刷电路板,其中,各自的电源布线的端部区域的第一部分包含比各自的电源布线的端部区域的第二部分的布线宽度窄的布线。
8.根据权利要求6的印刷电路板,其中,各自的电源布线的端部区域的第一部分包含厚度比各自的电源布线的端部区域的第二部分的布线厚度薄的布线。
9.根据权利要求6的印刷电路板,其中,所述至少三个连接是通过焊接形成的。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-203734 | 2008-08-07 | ||
JP2008203734 | 2008-08-07 | ||
JP2008203734 | 2008-08-07 | ||
JP2009145453 | 2009-06-18 | ||
JP2009-145453 | 2009-06-18 | ||
JP2009145453A JP5284194B2 (ja) | 2008-08-07 | 2009-06-18 | プリント配線板およびプリント回路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101646300A true CN101646300A (zh) | 2010-02-10 |
CN101646300B CN101646300B (zh) | 2011-08-03 |
Family
ID=41172327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910160333XA Expired - Fee Related CN101646300B (zh) | 2008-08-07 | 2009-08-07 | 印刷布线板和印刷电路板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8168895B2 (zh) |
EP (1) | EP2152050B1 (zh) |
JP (1) | JP5284194B2 (zh) |
KR (1) | KR101076671B1 (zh) |
CN (1) | CN101646300B (zh) |
AT (1) | ATE531241T1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102802339A (zh) * | 2011-05-23 | 2012-11-28 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN103091648A (zh) * | 2011-10-28 | 2013-05-08 | 爱盛科技股份有限公司 | 磁感测装置 |
CN103091649A (zh) * | 2011-10-28 | 2013-05-08 | 爱盛科技股份有限公司 | 磁感测装置 |
CN107479227A (zh) * | 2017-07-06 | 2017-12-15 | 惠科股份有限公司 | 一种电路板及其制作方法 |
CN112368583A (zh) * | 2018-06-27 | 2021-02-12 | 赛峰电子与防务公司 | 包含分流桥的印刷电路板 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5354949B2 (ja) | 2007-06-19 | 2013-11-27 | キヤノン株式会社 | プリント回路板 |
JP5904856B2 (ja) | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
KR101472638B1 (ko) * | 2012-12-31 | 2014-12-15 | 삼성전기주식회사 | 수동소자 내장기판 |
US8723052B1 (en) * | 2013-02-27 | 2014-05-13 | Boulder Wind Power, Inc. | Methods and apparatus for optimizing electrical interconnects on laminated composite assemblies |
US8785784B1 (en) | 2013-03-13 | 2014-07-22 | Boulder Wind Power, Inc. | Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly |
JP6385075B2 (ja) * | 2013-04-15 | 2018-09-05 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
CN105659027B (zh) * | 2013-07-18 | 2018-03-13 | 夸克星有限责任公司 | 源光注入不平行于装置光轴的照明装置 |
US9793775B2 (en) | 2013-12-31 | 2017-10-17 | Boulder Wind Power, Inc. | Methods and apparatus for reducing machine winding circulating current losses |
JP6758888B2 (ja) * | 2016-04-06 | 2020-09-23 | 株式会社アムコー・テクノロジー・ジャパン | 半導体装置 |
JP6984442B2 (ja) * | 2018-01-25 | 2021-12-22 | 富士通株式会社 | 基板、電子装置、及び基板の設計支援方法 |
JP6984441B2 (ja) * | 2018-01-25 | 2021-12-22 | 富士通株式会社 | 基板及び電子装置 |
JP2019201070A (ja) * | 2018-05-15 | 2019-11-21 | 株式会社デンソーテン | 多層基板及び多層基板を用いて素子に電流を供給する方法 |
IT202000029210A1 (it) * | 2020-12-01 | 2022-06-01 | St Microelectronics Srl | Dispositivo a semiconduttore e corrispondente procedimento |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0997953A (ja) * | 1995-09-29 | 1997-04-08 | Toshiba Ave Corp | 大電流用プリント基板 |
JP3957803B2 (ja) * | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
US5969421A (en) * | 1997-11-18 | 1999-10-19 | Lucent Technologies Inc. | Integrated circuit conductors that avoid current crowding |
JPH11224974A (ja) * | 1998-02-06 | 1999-08-17 | Hitachi Ltd | 配線基板 |
JP2000200948A (ja) * | 1999-01-07 | 2000-07-18 | Toshiba Corp | 並列回路の配線構造 |
US6977435B2 (en) * | 2003-09-09 | 2005-12-20 | Intel Corporation | Thick metal layer integrated process flow to improve power delivery and mechanical buffering |
JP2006066665A (ja) * | 2004-08-27 | 2006-03-09 | Mitsumi Electric Co Ltd | 配線基板 |
US7501698B2 (en) * | 2004-10-26 | 2009-03-10 | Kabushiki Kaisha Toshiba | Method and system for an improved power distribution network for use with a semiconductor device |
WO2008018160A1 (fr) | 2006-08-07 | 2008-02-14 | Nippon Avionics Co., Ltd. | Procédé et appareil permettant de connecter des cartes de circuit imprimé |
JP2008078314A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 高速信号回路装置 |
US8056039B2 (en) * | 2008-05-29 | 2011-11-08 | International Business Machines Corporation | Interconnect structure for integrated circuits having improved electromigration characteristics |
-
2009
- 2009-06-18 JP JP2009145453A patent/JP5284194B2/ja not_active Expired - Fee Related
- 2009-08-03 US US12/534,834 patent/US8168895B2/en not_active Expired - Fee Related
- 2009-08-04 KR KR1020090071566A patent/KR101076671B1/ko active IP Right Grant
- 2009-08-05 EP EP09167291A patent/EP2152050B1/en not_active Not-in-force
- 2009-08-05 AT AT09167291T patent/ATE531241T1/de not_active IP Right Cessation
- 2009-08-07 CN CN200910160333XA patent/CN101646300B/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102802339A (zh) * | 2011-05-23 | 2012-11-28 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
CN102802339B (zh) * | 2011-05-23 | 2017-05-24 | 永捷电子(始兴)有限公司 | 印刷电路板 |
CN103091648A (zh) * | 2011-10-28 | 2013-05-08 | 爱盛科技股份有限公司 | 磁感测装置 |
CN103091649A (zh) * | 2011-10-28 | 2013-05-08 | 爱盛科技股份有限公司 | 磁感测装置 |
CN107479227A (zh) * | 2017-07-06 | 2017-12-15 | 惠科股份有限公司 | 一种电路板及其制作方法 |
WO2019006854A1 (zh) * | 2017-07-06 | 2019-01-10 | 惠科股份有限公司 | 一种电路板及其制作方法 |
CN112368583A (zh) * | 2018-06-27 | 2021-02-12 | 赛峰电子与防务公司 | 包含分流桥的印刷电路板 |
Also Published As
Publication number | Publication date |
---|---|
KR20100019342A (ko) | 2010-02-18 |
CN101646300B (zh) | 2011-08-03 |
US8168895B2 (en) | 2012-05-01 |
EP2152050B1 (en) | 2011-10-26 |
ATE531241T1 (de) | 2011-11-15 |
JP5284194B2 (ja) | 2013-09-11 |
US20100032195A1 (en) | 2010-02-11 |
EP2152050A1 (en) | 2010-02-10 |
JP2010062530A (ja) | 2010-03-18 |
KR101076671B1 (ko) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101646300B (zh) | 印刷布线板和印刷电路板 | |
US7256354B2 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
US9265148B2 (en) | Printed circuit board and control device for a vehicle transmission comprising the printed circuit board | |
US20020089831A1 (en) | Module with one side stacked memory | |
US6608763B1 (en) | Stacking system and method | |
US6618266B2 (en) | Method for high-density, low-via-count, decoupling capacitor placement | |
US10109569B2 (en) | Via structure and circuit board having the via structure | |
CN113066776A (zh) | 功率模块 | |
CN107251669A (zh) | 基板单元 | |
CN109075130B (zh) | 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法 | |
US20190341168A1 (en) | Circuit module and interposer | |
US7375418B2 (en) | Interposer stacking system and method | |
CN105578755A (zh) | 一种软硬结合板及移动终端 | |
CN106717135A (zh) | 印刷电路板和印刷电路板布置 | |
EP2819163B1 (en) | Chip stack structure | |
CN104968138A (zh) | 一种印刷电路板 | |
CN114651369A (zh) | 电池布线模块 | |
US8553426B2 (en) | Circuit board with higher current | |
US6727435B1 (en) | Backplane power distribution system | |
KR20040057895A (ko) | 전자소자와 다층 신호라우팅 디바이스 사이에서전기신호들을 전기적으로 연결하는 기술 | |
CN102523682A (zh) | 一种电路板组件及电子装置 | |
CN1856239A (zh) | 印刷电路板 | |
CN213426568U (zh) | 一种结构简单的线路板组装结构 | |
KR20230158860A (ko) | 파워 모듈 및 그 제조 방법 | |
US9504157B2 (en) | Hybrid circuit assembly |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110803 |
|
CF01 | Termination of patent right due to non-payment of annual fee |