Nothing Special   »   [go: up one dir, main page]

KR101203965B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101203965B1
KR101203965B1 KR1020090114286A KR20090114286A KR101203965B1 KR 101203965 B1 KR101203965 B1 KR 101203965B1 KR 1020090114286 A KR1020090114286 A KR 1020090114286A KR 20090114286 A KR20090114286 A KR 20090114286A KR 101203965 B1 KR101203965 B1 KR 101203965B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
seed layer
insulating layer
circuit pattern
Prior art date
Application number
KR1020090114286A
Other languages
English (en)
Other versions
KR20110057746A (ko
Inventor
서영욱
이상명
안치희
김진수
윤성운
남명화
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090114286A priority Critical patent/KR101203965B1/ko
Priority to TW099140549A priority patent/TWI415535B/zh
Priority to JP2012541018A priority patent/JP6096512B2/ja
Priority to PCT/KR2010/008372 priority patent/WO2011065757A2/en
Priority to US13/512,271 priority patent/US9532462B2/en
Priority to CN201080053333.0A priority patent/CN102640577B/zh
Publication of KR20110057746A publication Critical patent/KR20110057746A/ko
Application granted granted Critical
Publication of KR101203965B1 publication Critical patent/KR101203965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 인쇄회로기판의 구조 및 그 제조방법에 관한 것으로, 구체적으로는 (a) 시드층이 형성된 절연층상에 회로패턴을 형성하는 단계 (b) 상기 회로패턴을 프레스 방식을 통해 절연층 내부로 매립하는 단계 (c) 상기 시드층을 제거하는 단계를 포함하여 구성될 수 있다.
본 발명에 의하면, 절연층상에 회로패턴을 바로 형성하여 별도의 정렬문제를 포함하지 않고 미세회로를 형성할 수 있고 돌출된 회로를 절연층 내부로 매립하는 공정을 포함하여 진행함으로써 형성된 미세회로의 신뢰성을 높일 수 있는 효과가 있다.
나아가, 시드층을 제거하는 에칭공정을 진행함에 있어 회로패턴이 절연층의 표면보다 낮게 형성되도록 오버에칭을 함으로써 인접회로간의 이온이동(Ion Migration)의 발생으로 인한 회로 불량의 가능성을 줄일 수 있는 효과를 가지게 된다.
오버에칭

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}
본 발명은 기판의 내부에 회로패턴이 매립되는 구조의 인쇄회로기판 및 그 제조방법에 관한 것이다.
인쇄회로기판은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로기판을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로기판을 뜻한다.
통상적으로, 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법(Photo-Lithography Process)을 이용하고 있다. 이러한 포토 리소그래피법을 이용하여 인쇄회로기판을 제조하는 방법으로 서브트랙티브법(subtractive process), 세미어디티브법(Semi-Additive Process : SAP)등을 사용하고 있다.
도 1a는 서브트랙티브법의 공정예를 도시한 것이다.
구체적으로는, (a) 절연층(1)상에 금속층(2)을 형성하고, (b) 상기 금속층(2)상에 감광성 물질을 도포한 후, 노광, 현상을 통해 감광성 물질의 패턴(3)을 형성하고, (c) 에칭을 한후 (d) 감광성 물질(3)을 제거하여 회로패턴(4)을 형성하는 공정으로 수행된다.
도 1b는 세미어디티브법의 공정예를 도시한 것이다.
구체적으로는, (a) 절연층(11)상에 시드층(12)을 형성하고, (b) 상기 시드층상에 감광성 물질을 도포하여 패터닝(Patterning)(13)한 후, (c) 무전해 동도금(14)을 형성한다. 이후, (d) 감광성 물질(13)을 제거하고 (e) 시드층(12)을 제거하는 공정으로 수행된다. 상기의 세미어디티브법은 도 1c에서 알 수 있듯이 정렬(Align)에 대한 문제에 있어서는 원하는 위치에 회로패턴(14)을 형성할 수 있다.
그러나 상기와 같은 서브트랙티브법이나 세미어디티브법에 의해 제조되는 인쇄회로기판의 회로는 절연층의 표면이 고르지 못해 미세회로의 형성에 한계가 있다. 미세회로를 형성하기 위해서는 절연 부재를 포함한 표면의 조도가 낮을수록 유리하나 절연층과 감광성 재료와의 밀착성이 낮아지게 되어 회로를 형성하는 일련의 공정 진행 중 디라미네이션(Delamination)현상등에 의해 회로형성에 부정적인 영향을 미친다. 조도가 높을 경우, 감광성 재료와 기재와의 밀착성은 좋아지나 도금공정 및 감광성 재료의 박리 공정 후, 최종 시드층을 제거하는 공정에서 거친 절연 부재 내에 미세 Cu가 남아있게 되기 쉬워 전기적으로 쇼트현상이 발생할 가능성이 높고, 회로의 하지층으로 에칭액이 스며들어 원하는 회로의 형상을 이루기 어렵게 되어 높은 신뢰성을 가지는 미세회로의 형성에 부정적인 영향을 미친다.
따라서, 상기 절연 부재의 조도와 신뢰성 있는 미세회로 구현 능력과의 네거티브한 상관관계 때문에 미세회로를 구현하기 위해서 특별한 공법의 도출이 요구된다.
상기의 미세회로에 대한 제약을 해결하기 위한 방법으로 금속층의 표면과 금속층을 지지하는 절연층을 포함하는 일련의 캐리어 기판상에 회로의 패턴 향상을 사전에 형성한 후, 이를 뒤집어 회로가 절연부재를 향하도록 하고 압력을 가함으로써 회로를 매립하는 방법이 고려되고 있다.
도 2a는 상기에서 설명한 절연층에 회로패턴을 매립하는 공정예를 도시한 것이다.
(a) 시드층(22)을 포함한 캐리어 기판(21)을 형성하고, (b) 감광물질을 도포하여 패터닝(23)한 후, (c) 금속물질을 충진하여 회로패턴(24)을 형성한다. 이후, (d) 감광물질(23)을 제거하고 (e) 회로패턴(24)이 절연층(25)과 대향하도록 정렬(Align)하여 적층하고 (f) 이를 프레스한 후, (g) 캐리어 기판(21)을 제거 하고 (h) 시드층(22)을 제거하는 공정으로 수행된다.
하지만 상기의 회로패턴의 매립방법은 그 공정이 복잡하고 회로(24)를 절연층(25)에 매립하는데 있어 정렬에 대한 문제점이 생길 수 있어 도 2b와 같이 회로패턴(24)이 원하는 위치에 매립되지 않을 수 있다. 또한, 비용이 높으며 공정의 수율이 낮아질 수 있는 문제점이 있다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 기존의 세미어디티브법과 같이 회로패턴을 원하는 절연층상에 형성함으로써 별도의 정렬문제를 발생시키지 않고 미세회로를 형성할 수 있으며, 형성된 미세회로의 신뢰성을 높이기 위해서 돌출된 회로를 절연층 내부로 매립하는 공정을 포함하는 일련의 공정으로 진행함으로써 신뢰성이 높은 미세회로를 형성할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 있다.
또한, 회로를 매립한 후 시드층을 제거하는 에칭 공정을 진행함에 있어 회로층이 절연층의 표면보다 낮게 형성되도록 오버(Over)에칭을 함으로써 인접회로간 이온 이동의 발생으로 인한 회로불량의 가능성을 줄일 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 본 발명의 또 다른 목적이 있다.
상술한 과제를 해결하기 위하여 제공되는 본 발명의 구성은 (a) 시드층이 형성된 절연층상에 회로패턴을 형성하는 단계; (b) 상기 회로패턴을 프레스 방식을 통해 절연층 내부로 매립하는 단계; (c) 상기 시드층을 제거하는 단계; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공하여 신뢰성 있는 미세회로를 형성할 수 있다.
특히 상술한 제조공정에 있어서, 상기 (a)단계는, (a-1) 절연층상에 시드층을 형성하는 단계; (a-2) 상기 시드층상에 감광물질을 도포하여 노광, 현상을 통해 패터닝하는 단계; (a-3) 상기 패터닝된 감광물질층에 금속물질을 충진하여 회로패턴을 형성하는 단계; (a-4) 상기 패터닝된 감광물질을 제거하는 단계; 를 포함하는 것을 특징으로 한다.
또한, 상기 (a-1)단계의 시드층은 구리(Cu), 금(Au), 니켈(Ni), 팔라듐(Pd), 인듐(In), 티타늄(Ti), 주석(Sn) 중 적어도 1 이상을 포함하는 금속층인 것을 특징으로 할 수 있으며, 또는 아닐린, 피롤, 싸이오펜, 아세틸렌등의 알켄 및 그 유도체를 단량체로 사용되어 지는 전도성 고분자인 것을 특징으로 하거나, 금속성 입자 및 이온을 포함하는 고분자복합체인 것을 특징으로 할 수도 있으며, 그라파이트, 카본나노튜브, 카본블랙등의 카본계와 인듐(In), 주석(Sn), 이산화티타늄(TiO2)등의 무기물질 중 적어도 1 이상을 포함하는 것을 특징으로 하는 인쇄회로기판의 제공방법을 제공할 수도 있다.
아울러, 상기 (a-3)단계는, 상기 금속물질을 충진하는 방법으로서 무전해 도금, 전해 도금, 스크린 프린팅, 디스펜싱, 잉크 분사법, 드라이 방식 중 적어도 어느 하나인 것을 특징으로 할 수 있으며, 상기의 금속물질은, 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 팔라듐(Pd) 중 적어도 1 이상을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 (b)단계의 프레스 방식은, 열과 압력을 동시에 가하는 프레스 방식, 초음파를 이용한 프레스 방식, 또는 써멀 레이저(Thermal Lazer)를 이용한 프레스 방식 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공할 수 있다.
특히 상기 (c)단계 이후에, (d) 상기 매립된 회로의 높이가 절연층의 표면보다 낮게 형성되도록 오버에칭하는 단계; 를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 제공함으로써 인접회로간 이온 이동의 발생을 막아 회로 불량의 가능성을 감소시킬 수 있다.
또한, 절연층 내부에 회로패턴이 매립되어 있는 인쇄회로기판에 있어서,
상기 회로패턴은 상기 절연층의 표면보다 낮게 형성되는 것을 특징으로 하는 인쇄회로기판을 제공하여 신뢰성 있는 미세회로를 형성하고 인접회로간의 이온 이동을 막아 회로 불량을 줄일 수 있다.
본 발명에 따르면, 절연층상에 원하는 회로패턴을 바로 형성함으로써 별도의 정렬(Align)에 대한 문제를 발생시키지 않고 미세회로를 형성할 수 있으며, 형성된 미세회로의 신뢰성을 높이기 위해서 돌출된 회로패턴을 절연층 내부로 매립하는 공정을 포함하는 일련의 공정을 진행함으로써 고밀도 및 신뢰성이 향상된 미세회로를 형성할 수 있는 효과를 가지게 된다.
아울러, 회로층을 매립한 후 시드층을 제거하는 에칭공정을 진행함에 있어 회로층이 절연층의 표면보다 낮게 형성되도록 오버에칭하는 공정을 추가함으로써 인접회로간 이온 이동(Ion Migration)의 발생을 줄일 수 있어 그로 인한 회로 불량의 가능성을 감소시키는 효과도 제공한다.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3a 및 도 3b는 본 발명에 따른 구체적인 제조공정에 대한 순서도 및 공정도를 도시한 것이다.
본 발명은 (a) 시드층이 형성된 절연층상에 회로패턴을 형성하는 단계; (b) 상기 회로패턴을 프레스 방식을 통해 절연층 내부로 매립하는 단계; (c) 상기 시드층을 제거하는 단계; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법을 요지로 하는 것으로, 회로패턴의 형성을 원하는 절연층상에 바로 형성함으로써 별도의 정렬에 관한 문제를 일으키지 않고 미세회로를 형성할 수 있으며, 돌출된 회로를 절연층 내부로 매립하는 공정을 포함함으로써 미세회로의 신뢰성을 높일 수 있는 인쇄회로기판을 제공하는 것을 그 핵심으로 한다.
구체적으로 공정을 살펴보면, S1 단계에서는 절연층(110)상에 금속박판의 시드층(120)을 형성한다. 상기 시드층(120)을 포함하는 기판, 또는 상기 시드층(120) 및 기판의 일부를 천공하며 비아홀을 형성할 수 있다. 또한 상기 시드층(120)은 구리(Cu), 금(Au), 니켈(Ni), 팔라듐(Pd), 인듐(In), 티타늄(Ti), 주석(Sn) 중 적어 도 1 이상을 포함하는 금속층인 것을 특징으로 할 수 있으며, 아닐린, 피롤, 싸이오펜, 아세틸렌등의 알켄 및 그 유도체를 단량체로 사용되어 지는 전도성 고분자인 것을 특징으로 할 수도 있다. 아울러, 상기 시드층(120)은 금속성 입자 및 이온을 포함하는 고분자복합체인 것을 특징으로 할 수 있을 뿐 만 아니라 그라파이트, 카본나노튜브, 카본블랙등의 카본계와 인듐(In), 주석(Sn), 이산화티타늄(TiO2)등의 무기물질 중 적어도 1 이상을 포함하는 것을 특징으로 할 수도 있다.
S2 단계에서는 상기 시드층(120)상에 감광물질을 도포하여 패터닝한다. 이 경우 시드층(120)상에 도포된 감광물질을 노광, 현상공정을 통해 원하는 패턴(130)을 형성할 수 있다.
이후 S3 단계에서는 상기 패터닝된 감광물질(130)층에 금속물질을 충진하여 원하는 회로패턴(140)을 형성한다. 이 경우 상기 금속물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 팔라듐(Pd) 중 적어도 1 이상을 포함하는 것이 바람직하다. 또한, 상기 금속물질을 충진하는 방법으로 무전해 도금, 전해 도금, 스크린 프린팅, 디스펜싱, 잉크 분사법, 드라이 방식 중 적어도 어느 하나인 것이 바람직하며, 상기 드라이 방식에는 Sputter, Evaporation등이 있다.
S4 단계에서는 감광물질(130)을 제거하여 시드층(120)상에 원하는 회로패턴(140)만이 남아있게 된다. 이렇게 형성된 회로패턴(140)은 기판상에 돌출된 형태로 남아있게 된다.
S5 단계에서는 프레스 방식으로 돌출된 회로를 절연층(110) 내부로 매립한다. 이경우 상기 프레스 방식은 열과 압력을 동시에 가하는 프레스 방식, 초음파를 이용한 프레스 방식, 또는 써멀 레이저(Thermal Lazer)를 이용한 프레스 방식인 것이 바람직하다.
S6 단계에서는 절연층(110)상의 시드층(120)을 제거하여 회로패턴(140)이 절연층(110)상에 매립된 인쇄회로기판을 제공할 수 있다. 이와 같이 기존의 세미어디티브법처럼 절연층(110)상에 회로패턴(140)을 바로 형성함으로써 회로패턴(140)을 원하는 위치에 형성할 수 있어 회로매립시 발생할 수 있는 별도의 정렬(Align)문제는 발생하지 않게 된다. 이는 도 3c에 도시되어 있다.
이후 S7 단계에서 회로패턴(140)이 절연층(110)의 표면 보다 낮게 형성되도록 오버 에칭(Over Etching)하는 단계를 더 포함하여 구성할 수 있다. 이와 같은 오버 에칭을 통해 인접 회로간의 이온 이동(Ion Migration)의 발생으로 인한 회로불량의 가능성을 감소시킬 수 있게 된다.
도 3c은 본 발명에 따라 회로패턴(140)을 매립하여 인쇄회로기판을 제조한 것이며 도 3d는 회로패턴(140)이 절연층(110)의 표면보다 낮게 오버에칭한 공정을 더 추가한 인쇄회로기판의 일부 단면도를 도시한 도면이다.
캐리어 기판상에 회로패턴을 사전에 형성한 후, 이를 절연층에 대향하여 압력을 가함으로써 회로패턴을 매립하는 종래의 방식은 도 2b와 같이 원하는 위치에 회로패턴을 형성할 수 없어 정렬에 대한 문제가 발생하였지만, 본 발명에 따라 절연층(110)상에 회로패턴(140)을 직접 형성하여 매립함으로써 도 3c 및 도 3d와 같이 원하는 위치에 회로패턴(140)을 매립할 수 있어 회로의 정렬에 대한 문제점을 해소 시킬 수 있게 된다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1a 및 도 1 b는 종래의 기술에 따른 인쇄회로기판의 제조공정도이다.
도 1c는 종래 세미어디티브법에 의해 형성된 일부 회로패턴의 정렬을 도시한 단면도이다.
도 2a는 종래의 회로매립 방식에 따른 인쇄회로기판의 제조공정도이다.
도 2b는 도 2a에 따라 형성된 일부 회로패턴의 정렬을 도시한 단면도이다.
도 3a는 본 발명의 바람직한 일 실시 형태에 따른 인쇄회로기판 제조방법의 흐름도이다.
도 3b는 도 3a의 흐름도에 대응하는 인쇄회로기판 제조방법의 제조흐름을 나타내는 단면도이다.
도 3c 및 도 3d는 본 발명에 따라 형성된 일부 회로패턴의 정렬을 도시한 단면도이다.
<도면의 주요 부분에 대한 부호설명>
110: 절연층 120: 시드층
130: 패터닝된 감광물질 140: 회로패턴

Claims (18)

  1. (a) 절연층 상에 형성된 시드층 상에 상기 시드층과 상이한 물질로 회로패턴을 형성하는 단계;
    (b) 상기 회로패턴을 프레스 방식을 통해 절연층 내부로 매립하는 단계;
    (c) 상기 시드층을 제거하는 단계; 및
    (d) 상기 매립된 회로의 높이가 절연층의 표면보다 낮게 형성되도록 상기 회로패턴의 표면을 오버에칭하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (a)단계는,
    (a-1) 절연층상에 시드층을 형성하는 단계;
    (a-2) 상기 시드층상에 감광물질을 도포하여 노광, 현상을 통해 패터닝하는 단계;
    (a-3) 상기 패터닝된 감광물질층에 금속물질을 충진하여 회로패턴을 형성하는 단계;
    (a-4) 상기 패터닝된 감광물질을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 (a-1)단계의 시드층은,
    구리(Cu), 금(Au), 니켈(Ni), 팔라듐(Pd), 인듐(In), 티타늄(Ti), 주석(Sn) 중 적어도 1 이상을 포함하는 금속층인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 2에 있어서,
    상기 (a-1)단계의 시드층은,
    아닐린, 피롤, 싸이오펜 및 아세틸렌을 포함하는 알켄 및 그 유도체를 단량체로 사용되어 지는 전도성 고분자인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 2에 있어서,
    상기 (a-1)단계의 시드층은,
    금속성 입자 및 이온을 포함하는 고분자복합체인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 2에 있어서,
    상기 (a-1)단계의 시드층은,
    그라파이트, 카본나노튜브 및 카본블랙을 포함하는 카본계와 인듐(In), 주석(Sn) 및 이산화티타늄(TiO2)을 포함하는 무기물질 중 적어도 1 이상을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 2에 있어서,
    상기 (a-3)단계는,
    상기 금속물질을 충진하는 방법으로서 무전해 도금, 전해 도금, 스크린 프린팅, 디스펜싱, 잉크 분사법, 드라이 방식 중 적어도 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 2에 있어서,
    상기 (a-3)단계의 금속물질은,
    구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 팔라듐(Pd) 중 적어도 1 이상을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 2에 있어서,
    상기 (b)단계의 프레스 방식은,
    열과 압력을 동시에 가하는 프레스 방식, 초음파를 이용한 프레스 방식, 또는 써멀 레이저(Thermal Lazer)를 이용한 프레스 방식 중 어느 하나인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 삭제
  11. 절연층;
    상기 절연층 내부로 프레스 방식을 통해 매립되는 회로패턴; 및
    상기 회로패턴과 상이한 물질층으로 이루어지며, 상기 절연층 상에 형성되고, 그 위에 회로패턴이 형성되는 박막의 시드층;을 구비하되,
    상기 절연층 상의 시드층이 제거된 후 상기 회로패턴의 표면은 오버에칭에 의해 상기 절연층의 표면 이하의 높이에 노출되는 구조로 형성하는, 청구항 1의 인쇄회로기판의 제조방법에 의해 제조되는 인쇄회로기판.
  12. 청구항 11에 있어서,
    상기 회로패턴은,
    상부면에서 하부면으로 테이퍼진 형상으로 구현되는 인쇄회로기판.
  13. 청구항 12에 있어서,
    상기 회로패턴은,
    구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 팔라듐(Pd) 중 어느 하나 또는 적어도 2이상의 물질로 이루어지는 인쇄회로기판.
  14. 삭제
  15. 청구항 11에 있어서,
    상기 시드층은, 구리(Cu), 금(Au), 니켈(Ni), 팔라듐(Pd), 인듐(In), 티타늄(Ti), 주석(Sn) 중 적어도 1 이상을 포함하는 금속층인 인쇄회로기판.
  16. 청구항 11에 있어서,
    상기 시드층은, 아닐린, 피롤, 싸이오펜 및 아세틸렌을 포함하는 알켄 및 그 유도체를 단량체로 사용되어 지는 전도성 고분자인 인쇄회로기판.
  17. 청구항 11에 있어서,
    상기 시드층은, 금속성 입자 및 이온을 포함하는 고분자복합체인 인쇄회로기판.
  18. 청구항 11에 있어서,
    상기 시드층은, 그라파이트, 카본나노튜브 및 카본블랙을 포함하는 카본계와 인듐(In), 주석(Sn) 및 이산화티타늄(TiO2)을 포함하는 무기물질 중 적어도 1 이상을 포함하는 물질로 구현되는 인쇄회로기판.
KR1020090114286A 2009-11-25 2009-11-25 인쇄회로기판 및 그 제조방법 KR101203965B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020090114286A KR101203965B1 (ko) 2009-11-25 2009-11-25 인쇄회로기판 및 그 제조방법
TW099140549A TWI415535B (zh) 2009-11-25 2010-11-24 印刷電路板及其製造方法
JP2012541018A JP6096512B2 (ja) 2009-11-25 2010-11-25 プリント回路基板及びその製造方法
PCT/KR2010/008372 WO2011065757A2 (en) 2009-11-25 2010-11-25 Printed circuit board and manufacturing method thereof
US13/512,271 US9532462B2 (en) 2009-11-25 2010-11-25 Printed circuit board and manufacturing method thereof
CN201080053333.0A CN102640577B (zh) 2009-11-25 2010-11-25 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090114286A KR101203965B1 (ko) 2009-11-25 2009-11-25 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110057746A KR20110057746A (ko) 2011-06-01
KR101203965B1 true KR101203965B1 (ko) 2012-11-26

Family

ID=44067105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114286A KR101203965B1 (ko) 2009-11-25 2009-11-25 인쇄회로기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US9532462B2 (ko)
JP (1) JP6096512B2 (ko)
KR (1) KR101203965B1 (ko)
CN (1) CN102640577B (ko)
TW (1) TWI415535B (ko)
WO (1) WO2011065757A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128766A (ko) * 2017-05-24 2018-12-04 삼성전기주식회사 전자부품 내장 인쇄회로기판

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201422856A (zh) * 2012-12-10 2014-06-16 Allied Circuit Co Ltd 電鍍方法
CN103917054B (zh) * 2014-04-23 2017-02-15 中物院成都科学技术发展中心 一种电子器件或者电路图的制备方法
JP6484133B2 (ja) * 2015-07-09 2019-03-13 日東電工株式会社 配線回路基板の製造方法
JP6953279B2 (ja) 2016-12-07 2021-10-27 日東電工株式会社 モジュールの製造方法
WO2018147678A1 (ko) * 2017-02-09 2018-08-16 (주)잉크테크 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
US20210165511A1 (en) * 2018-01-11 2021-06-03 Mitsubishi Paper Mills Limited Conductive material and treatment method
WO2020042141A1 (zh) * 2018-08-31 2020-03-05 深圳大学 一种银纳米带透明导电薄膜及制备方法
KR102375032B1 (ko) * 2020-05-12 2022-03-16 대상에스티 주식회사 인쇄방식을 이용한 방열필름 제조방법 및 제조된 방열필름

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689018B1 (ko) 2005-07-11 2007-03-02 대덕전자 주식회사 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581301A (en) * 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4718993A (en) * 1987-05-29 1988-01-12 Olin Hunt Specialty Products Inc. Process for preparing the through hole walls of a printed wiring board for electroplating
JP3528924B2 (ja) 1993-01-22 2004-05-24 ソニー株式会社 プリント配線板及びその製造方法
JPH07321461A (ja) 1994-05-25 1995-12-08 Nec Toyama Ltd 印刷配線板の製造方法
JP3085658B2 (ja) 1997-08-28 2000-09-11 京セラ株式会社 配線基板及びその製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3568830B2 (ja) 1999-07-22 2004-09-22 山一電機株式会社 印刷配線板の製造方法
JP4605939B2 (ja) 2000-10-31 2011-01-05 京セラ株式会社 配線基板の製造方法
SG108820A1 (en) * 2001-02-23 2005-02-28 Agency Science Tech & Res Method and apparatus for forming a metallic feature on a substrate
JP2003060355A (ja) 2001-08-10 2003-02-28 Nippon Zeon Co Ltd 回路基板の製造方法
US7063762B2 (en) * 2003-08-20 2006-06-20 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
JP2006173650A (ja) 2006-02-17 2006-06-29 Kyocera Corp 多層配線基板
KR20090004961A (ko) 2006-03-24 2009-01-12 우베 고산 가부시키가이샤 동배선 폴리이미드 필름의 제조방법 및 동배선 폴리이미드 필름
JP2008047655A (ja) 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR100782412B1 (ko) * 2006-10-25 2007-12-05 삼성전기주식회사 전사회로 형성방법 및 회로기판 제조방법
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
KR100782407B1 (ko) * 2006-10-30 2007-12-05 삼성전기주식회사 회로기판 제조방법
KR100776248B1 (ko) * 2006-11-21 2007-11-16 삼성전기주식회사 인쇄회로기판 제조방법
JP4697156B2 (ja) * 2007-02-28 2011-06-08 トヨタ自動車株式会社 回路基板の製造方法
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
KR100905566B1 (ko) * 2007-04-30 2009-07-02 삼성전기주식회사 회로 전사용 캐리어 부재, 이를 이용한 코어리스인쇄회로기판, 및 이들의 제조방법
KR20080111701A (ko) * 2007-06-19 2008-12-24 삼성전기주식회사 실장기판 및 그 제조방법
KR100948643B1 (ko) 2007-10-26 2010-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100930642B1 (ko) * 2008-02-04 2009-12-09 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689018B1 (ko) 2005-07-11 2007-03-02 대덕전자 주식회사 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128766A (ko) * 2017-05-24 2018-12-04 삼성전기주식회사 전자부품 내장 인쇄회로기판
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판

Also Published As

Publication number Publication date
CN102640577A (zh) 2012-08-15
WO2011065757A2 (en) 2011-06-03
CN102640577B (zh) 2016-03-30
TW201141334A (en) 2011-11-16
TWI415535B (zh) 2013-11-11
WO2011065757A3 (en) 2011-09-29
JP2013512562A (ja) 2013-04-11
US20130112463A1 (en) 2013-05-09
KR20110057746A (ko) 2011-06-01
JP6096512B2 (ja) 2017-03-15
US9532462B2 (en) 2016-12-27

Similar Documents

Publication Publication Date Title
KR101203965B1 (ko) 인쇄회로기판 및 그 제조방법
JP5291078B2 (ja) 埋込型印刷回路基板、多層印刷回路基板及びその製造方法
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
KR101286867B1 (ko) 애디티브법에 의해 회로 기판를 제조하는 방법 및 이 방법에 의해 얻어진 회로 기판과 다층 회로 기판
US8124880B2 (en) Circuit board and method for manufacturing thereof
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
CN1956635A (zh) 增层电路板细线路的结构及其制作方法
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
US20110089138A1 (en) Method of manufacturing printed circuit board
JP2015043408A (ja) 印刷回路基板及び印刷回路基板の製造方法
CN102111954A (zh) 线路板及其制作工艺
JP5640667B2 (ja) 回路基板の製造方法
CN102131347B (zh) 线路基板及其制作方法
KR20010034171A (ko) 다층 배선기판의 제조방법
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
KR101110361B1 (ko) 인쇄회로기판 및 그 제조방법
KR20160001826A (ko) 인쇄회로기판 제조방법
KR101122146B1 (ko) 매립형 인쇄회로기판, 다층 인쇄회로기판 및 이들의 제조방법
KR20120015397A (ko) 인쇄회로기판의 제조 방법
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
KR20160057244A (ko) 회로기판 및 그 제조방법
JP4798858B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
KR100893100B1 (ko) 인쇄회로기판의 미세회로 제조방법
JP4582277B2 (ja) 柱状金属体の形成方法及び多層配線基板の製造方法
KR20120012676A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091125

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110225

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20110926

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110225

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20110926

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20110425

Comment text: Amendment to Specification, etc.

AMND Amendment
AMND Amendment
PX0701 Decision of registration after re-examination

Patent event date: 20121030

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20120522

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120105

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20111125

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20110926

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20110425

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121116

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121119

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151005

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161006

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171011

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181010

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20191010

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20191010

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201013

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211013

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221011

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20231012

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20241015

Start annual number: 13

End annual number: 13