CN101218681A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101218681A CN101218681A CNA2006800245125A CN200680024512A CN101218681A CN 101218681 A CN101218681 A CN 101218681A CN A2006800245125 A CNA2006800245125 A CN A2006800245125A CN 200680024512 A CN200680024512 A CN 200680024512A CN 101218681 A CN101218681 A CN 101218681A
- Authority
- CN
- China
- Prior art keywords
- insulating film
- semiconductor substrate
- gate insulating
- area
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 125000005842 heteroatom Chemical group 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 25
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 14
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 239000010410 layer Substances 0.000 description 7
- 238000005036 potential barrier Methods 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H01L29/66068—
-
- H01L29/267—
-
- H01L29/7828—
-
- H01L29/1608—
-
- H01L29/772—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
公开了一种半导体装置(20)的制造方法。所述半导体装置(20)包括：1)半导体衬底(1，2)；2)异质半导体区域(3)，其被配置为与半导体衬底(1，2)的第一主面(1A)接触，并且在带隙上与半导体衬底(1，2)不同；3)栅电极(7)，其通过栅极绝缘膜(6)与异质半导体区域(3)和半导体衬底(1，2)之间的接合部(13)的一部分接触；4)源电极(8)，其被配置为连接到异质半导体区域(3)；以及5)漏电极(9)，其被配置为与半导体衬底(1，2)进行欧姆连接。所述方法包括以下连续工序：i)形成栅极绝缘膜(6)；ii)氮化所述栅极绝缘膜(6)。
Description
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
日本特开2003-318398(JP2003318398)号公报公开了一种传统的作为使用异质界面(hetero interface)的场效应晶体管的碳化硅半导体装置。在JP2003318398中，施加到栅电极40的电压控制异质界面的势垒厚度(barrier thickness)，从而当元件导通(ON)时，通过隧道电流(tunnel current)传送载流子(carrier)。JP2003318398的特征在于一种诸如MOSFET的没有沟道区域(channel area)且不可能受高沟道电阻影响的装置结构，从而实现了特征为高电压性能(voltage capability)和低导通电阻(ONresistance)的功率半导体开关。
发明内容
本发明的目的是提供一种半导体装置的制造方法，所述半导体装置的特征在于低导通电阻和低反向泄漏电流的高电压性能。
根据本发明的第一方面，提供一种半导体装置的制造方法，所述半导体装置包括：1)半导体衬底；2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙(bandgap)上与所述半导体衬底不同；3)栅电极，其通过栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；4)源电极，其被配置为连接到所述异质半导体区域；以及5)漏电极，其被配置为与所述半导体衬底进行欧姆连接；所述半导体装置的制造方法包括以下连续工序：i)形成栅极绝缘膜；ii)氮化所述栅极绝缘膜。
根据本发明的第二方面，提供一种半导体装置，所述半导体装置包括：1)半导体衬底；2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙上与所述半导体衬底不同；3)通过以下连续工序制造的栅极绝缘膜：i)形成所述栅极绝缘膜；ii)氮化所述栅极绝缘膜；4)栅电极，其通过所述栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；5)源电极，其被配置为连接到所述异质半导体区域；以及6)漏电极，其被配置为与所述半导体衬底进行欧姆连接。
通过下面结合附图的说明，本发明的其它和进一步的特征、优点和益处将变得明显。
附图说明
图1是根据本发明第一实施例的装置结构的剖视图；
图2是示出了栅极绝缘膜和N-SiC漏极区域之间的界面、栅极绝缘膜和异质半导体区域之间的界面、以及异质半导体区域和N-SiC漏极区域之间的界面的放大图；
图3示出了根据本发明第一实施例的工序；
图4示出了根据本发明第一实施例的图3中工序的后续工序；
图5是根据本发明第二实施例的装置结构的剖视图；
图6示出了根据本发明第二实施例的工序；
图7示出了根据本发明第二实施例的图6中工序的后续工序；
图8示出了根据本发明第二实施例的图7中工序的进一步的后续工序。
具体实施方式
下面，根据本发明的实施例详细说明本发明。
第一实施例
将参考图1～图4说明本发明的第一实施例。
结构
图1示出了由根据本发明第一实施例的半导体装置20的制造方法制造的场效应晶体管的剖面结构，其中，使两个单位单元(unit cell)相对。实际上，并行连接多个单位单元以形成元件。然而，下面将以上述剖面结构为代表进行说明。
首先，在结构上，N+高浓度SiC衬底区域1具有第一主面，在该第一主面上，形成N-低浓度SiC漏极区域2。N-SiC漏极区域2包括生长在N+SiC衬底区域1上的外延层。SiC包括几种多晶型(晶体多态)。然而，以下以4H-SiC作为典型说明SiC。当然，可以用6H-SiC和3C-SiC等其它类型的SiC代替4H-SiC。图1省略了N+SiC衬底区域1和N-SiC漏极区域2的厚度的详细概念。具体地，N+SiC衬底区域1具有几百微米的厚度，而N-SiC漏极区域2具有几微米到十几微米的厚度。N+SiC衬底区域1和N-SiC漏极区域2结合形成半导体衬底的结构元件。
N-SiC漏极区域2的第一主面2A形成有由多晶硅制成的异质半导体区域3，其中，接触第一主面2A的异质半导体区域3在带隙上与半导体衬底1、2不同。SiC和多晶硅在带隙和电子亲和力(electron affinity)上彼此不同。(N-SiC漏极区域2的)SiC和(异质半导体区域3的)多晶硅之间的界面形成异质结13(这就是将多晶硅称为异质半导体区域的原因)。此外，栅电极7通过栅极绝缘膜6接触N-SiC漏极区域2和异质半导体区域3之间的接合部(或者异质结13)。异质半导体区域3连接到源电极8；而N+SiC衬底区域1具有与漏电极9进行欧姆连接的底面1B，其特征为低电阻。通过层间绝缘膜16，使栅电极7与源电极8绝缘。
图2是示出了栅极绝缘膜6和N-SiC漏极区域2之间的界面11(SiO2和SiC之间的界面)、栅极绝缘膜6和异质半导体区域3之间的界面12(SiO2和poly-Si之间的界面)、以及N-SiC漏极区域2和异质半导体区域3之间的界面13(或者异质结13)(SiC和poly-Si之间的界面)的放大图。以上，“poly-Si”表示polysilicon，换言之即多晶硅。这三个不同的界面11、12和13结合限定驱动点10。当元件导通时，隧道电流在驱动点10附近流动。
至此所说明的根据本发明第一实施例的结构与根据传统技术的结构基本上相同。根据第一实施例的基本通断操作与根据传统技术的通断操作基本上相同。本发明的第一实施例的特征在于一种半导体装置20的制造方法，具体地说是在形成栅极绝缘膜6后氮化(nitriding)栅极绝缘膜6。根据第一实施例，所述氮化包括在包含N2O的大气中进行的高温热处理(高温退火)。此外，对于在包含氮化物的大气中进行的高温退火，上述氮化可以使用从由N2O、NO和NOx构成的组中选择出的至少一种氮化物。
方法
以下，参考图3和图4说明根据本发明第一实施例的场效应晶体管的制造方法。
图3-(1)示出了形成N-低浓度SiC漏极区域2，其具有生长在N+高浓度SiC衬底区域1的第一主面1A上的外延层。
图3-(2)示出了通过预处理等清洁N-SiC漏极区域2的表面(包括第一主面2A)，随后沉积由多晶硅制成的异质半导体区域3。在此，通过离子注入等方法，将杂质引入异质半导体区域3，从而形成N+异质半导体区域3。
图3-(3)示出了蚀刻异质半导体区域3的一部分以形成栅电极7。如此蚀刻的凹痕(dent)被称为蚀刻部14。在图3-(3)中，与如此蚀刻的异质半导体区域3结合，N-SiC漏极区域2的表面被部分蚀刻。然而，可以忽略该N-SiC漏极区域2表面的部分蚀刻。
图3-(4)示出了沉积厚度从几百埃到几千埃的、由氧化硅膜(二氧化硅膜)制成的栅极绝缘膜6。由氧化硅膜(二氧化硅膜)制成的栅极绝缘膜6的沉积不用对半导体衬底1、2等进行热氧化，上述沉积方法的示例包括化学气相沉积。
然后，根据本发明的第一实施例，在例如900℃到1300℃的温度下，在包含N2O的大气中进行高温退火几十分钟到几小时。
图4-(5)示出了沉积多晶硅层15以在栅极绝缘膜6上形成栅电极7。多晶硅层15的厚度随着异质半导体区域3的厚度而改变。然而，根据第一实施例，调整多晶硅层15的厚度以便栅电极7可以充分地填充蚀刻部14。
图4-(6)示出了将栅电极7形成为期望形状的图案。
图4-(7)示出了形成层间绝缘膜16以覆盖所述元件。
图4-(8)示出了使层间绝缘膜16部分地具有接触孔，从而允许由金属等制成的源电极8以低电阻与异质半导体区域3连接。此外，在N+SiC衬底区域1的整个底面1B上，形成由金属等制成的漏电极9以建立特征为低电阻的欧姆连接。
利用上述工序，从而完成根据第一实施例的场效应晶体管的制造。
操作和效果
以下说明由根据本发明第一实施例的方法制造的场效应晶体管的操作和效果。当基于源电极8施加到栅电极7的电压小于或者等于阈值时，元件截止(OFF)。当向漏电极9施加小于或者等于元件耐压的高电压时，N+异质半导体区域3和N-SiC漏极区域2之间的具有势垒的异质界面阻止漏电极9和源电极8之间的电流，从而保持了电压性能。施加在漏电极9和源电极8两端的电压可以将耗尽层扩展到N-SiC漏极区域2。势垒的高度依据多晶硅的费米能级(Fermi level)即异质半导体区域3的杂质浓度，随着异质结13的带结构而改变。根据第一实施例，可以原样实现根据传统技术的优选截止特性。
当基于源电极8施加到栅电极7的电压大于或者等于阈值时，元件导通。当来自栅电极7的电场降低了驱动点10处的势垒厚度，从而通过隧道电流传送载流子时，电流经由驱动点10在漏电极9和源电极8之间流动。然后，在驱动点10附近，电流沿着栅极绝缘膜6和N-SiC漏极区域2之间的界面11以及栅极绝缘膜6和异质半导体区域3之间的界面12流动。
在包含N2O的大气中进行的高温退火可以显著地降低界面11、界面12和界面13中每个界面的界面能级(interface level)，由此提高了驱动点10附近的界面11、12和13上的电子迁移率(electron mobility)，从而实现特征为低导通电阻的场效应晶体管。此外，作为本发明的独特效果，在包含N2O的大气中进行的高温退火可以降低异质半导体区域3(多晶硅)和N-SiC漏极区域2之间的异质结13的界面能级，从而提高电子迁移率。
本发明认真研究和试验的结果表明，在包含N2O的大气中进行的高温退火可以大大地提高驱动力(换句话说，可以降低导通电阻)。
如上所述，根据第一实施例，在形成栅极绝缘膜6后，对栅极绝缘膜6在包含N2O的大气中进行高温退火，可以提高在驱动点10附近的三个界面11、12和13上的电子迁移率，这是本发明的独特效果，由此制造出特征为低导通电阻的场效应晶体管。
第二实施例
参考图5～图8说明本发明的第二实施例。
结构
图5示出了由根据本发明第二实施例的半导体装置20的制造方法制造的场效应晶体管的剖面结构。与图1中根据第一实施例的结构相同，根据第二实施例，在图5中两个单位单元相对。图5中的基本结构元件与图1中的基本上相同，因此仅说明不同的结构元件。N-SiC漏极区域2的第一主面2A形成有由多晶硅制成的异质半导体区域3。在此，将杂质引入异质半导体区域3，从而形成P+异质半导体区域3，并且形成与源电极8有接触表面的N+源极绘制区域17。与栅极绝缘膜6接触的部分形成有N+异质半导体区域18，从而经由N+源极绘制区域17与源电极8连接。
方法
以下，参考图6～图8说明根据本发明第二实施例的场效应晶体管的制造方法。
图6-(1)示出了形成N-低浓度SiC漏极区域2，其具有生长在N+高浓度SiC衬底区域1的第一主面1A上的外延层。
图6-(2)示出了通过预处理等清洁N-SiC漏极区域2的表面(包括第一主面2A)，随后沉积由多晶硅制成的异质半导体区域3。在此，通过离子注入等方法，将硼(B+)等杂质引入异质半导体区域3，以形成P+异质半导体区域3。
此外，图6-(3)示出了通过光刻法(photolithography)等在异质半导体区域3表面的浅区域上形成图案，然后，将砷(As+)等杂质引入源极绘制区域17以产生N+源极绘制区域17。
图6-(4)示出了蚀刻异质半导体区域3的一部分以形成栅电极7。如此蚀刻的凹痕被称为蚀刻部14。在图6-(4)中，与如此蚀刻的异质半导体区域3结合，N-SiC漏极区域2的表面被部分蚀刻。然而，可以忽略该N-SiC漏极区域2表面的部分蚀刻。
图7-(5)示出了沿着蚀刻部14，通过As+等的杂质扩散等横向形成N+异质半导体区域18。
图7-(6)示出了沉积厚度从几百埃到几千埃的、由氧化硅膜(二氧化硅膜)制成的栅极绝缘膜6。然后，根据第二实施例，在例如900℃到1300℃的温度下，在包含N2O的大气中进行高温退火几十分钟。
图7-(7)示出了沉积多晶硅层15以在栅极绝缘膜6上形成栅电极7。
多晶硅层15的厚度随着异质半导体区域3的厚度而改变。然而，根据第二实施例，调整多晶硅层15的厚度以便栅电极7可以充分地填充蚀刻部14。
图7-(8)示出了将栅电极7形成为期望形状的图案。
图8-(9)示出了形成层间绝缘膜16以覆盖所述元件。
图8-(10)示出了使层间绝缘膜16部分地具有接触孔，从而允许由金属等制成的源电极8以低电阻与异质半导体区域3和N+源极绘制区域17连接。此外，在N+SiC衬底区域1的整个底面1B上，形成由金属等制成的漏电极9以建立特征为低电阻的欧姆连接。
利用上述工序，从而完成根据第二实施例的场效应晶体管的制造。
操作和效果
以下说明由根据本发明第二实施例的方法制造的场效应晶体管的操作和效果。根据第二实施例的基本效果与根据第一实施例所述的效果的基本相同。当基于源电极8施加到栅电极7的电压小于或者等于阈值时，元件截止。当向漏电极9施加小于或者等于元件耐压的高电压时，P+异质半导体区域3和N-SiC漏极区域2之间的异质界面具有比根据第一实施例的由N+异质半导体区域3和N-SiC漏极区域2产生的势垒高的势垒。电流不在漏电极9和源电极8之间流动，从而保持了高电压性能。
当基于源电极8施加到栅电极7的电压大于或者等于阈值时，元件导通。当来自栅电极7的电场降低了驱动点10处的势垒厚度，从而通过隧道电流传送载流子时，电流通过驱动点10、N+异质半导体区域18和N+源极绘制区域17在漏电极9和源电极8之间流动。然后，在驱动点10附近，电流沿着栅极绝缘膜6和N-SiC漏极区域2之间的界面11及栅极绝缘膜6和N+异质半导体区域18之间的界面12流动。
在包含N2O的大气中进行的高温退火可以显著地降低界面11、界面12和界面13中每个界面的界面能级，从而提高驱动点10附近的界面11、12和13上的电子迁移率， 实现特征为低导通电阻的场效应晶体管。
此外，作为本发明的独特效果，在包含N2O的大气中进行的高温退火可以降低异质半导体区域3(多晶硅)和N-SiC漏极区域2之间的异质结13的界面能级，从而提高电子迁移率。
本发明认真研究和试验的结果表明，在包含N2O的大气中进行的高温退火可以大大地提高驱动力(换句话说，可以降低导通电阻)。
如上所述，根据第二实施例，在形成栅极绝缘膜6后，对栅极绝缘膜6在包含N2O的大气中进行高温退火，可以提高驱动点10附近的三个界面11、12和13上的电子迁移率，这是本发明的独特效果，由此制造出特征为高电压性能和低导通电阻的场效应晶体管。
2005年7月5日在日本提交的日本专利申请2005-196533的全部内容通过引用包含于此。
尽管以上参考两个实施例说明了本发明，但是本发明并不限于上述两个实施例。根据上述示教，本领域技术人员能想到对上述两个实施例的修改和变形。
具体地，根据本发明的第一实施例和第二实施例，将碳化硅(SiC)用作半导体衬底的半导体。然而，本发明并不限于此。氮化镓(gallium nitride)和金刚石中的任何一个都可以代替碳化硅。
此外，根据本发明的第一实施例和第二实施例，将多晶硅用作异质半导体区域3的半导体。然而，本发明并不限于此。单晶硅、非晶硅、锗和砷化镓中的任何一种都可以代替多晶硅。
工业上的应用性
本发明的半导体装置的制造方法可以大大地降低栅极绝缘膜和异质半导体区域之间的界面以及栅极绝缘膜和半导体衬底之间的界面的界面能级，从而制造出特征为低导通电阻和低反向泄漏电流的高电压性能的半导体装置20。
本发明的范围参考所附权利要求书来限定。
Claims (6)
1.一种半导体装置的制造方法，所述半导体装置包括：
1)半导体衬底；
2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙上与所述半导体衬底不同；
3)栅电极，其通过栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分接触；
4)源电极，其被配置为连接到所述异质半导体区域；以及
5)漏电极，其被配置为与所述半导体衬底进行欧姆连接，
所述半导体装置的制造方法包括以下连续工序：
i)形成所述栅极绝缘膜；以及
ii)氮化所述栅极绝缘膜。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，通过不进行热氧化的沉积来形成所述栅极绝缘膜。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述氮化是在包含从由N2O、NO和NOx构成的组中选择出的至少一种的大气中进行的高温退火。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述半导体衬底由从碳化硅、氮化镓和金刚石所构成的组中选择出的至少一个制成；以及
所述异质半导体区域由从单晶硅、多晶硅、非晶硅、锗和砷化镓所构成的组中选择出的至少一个制成。
5.根据权利要求3所述的半导体装置的制造方法，其特征在于，在900℃到1300℃的温度下，在所述大气中进行所述高温退火几十分钟到几小时。
6.一种半导体装置，包括：
1)半导体衬底；
2)异质半导体区域，其被配置为与所述半导体衬底的第一主面接触，并且在带隙上与所述半导体衬底不同；
3 )通过以下连续工序制造的栅极绝缘膜：
i)形成所述栅极绝缘膜，以及
ii)氮化所述栅极绝缘膜；
4)栅电极，其通过所述栅极绝缘膜与所述异质半导体区域和所述半导体衬底之间的接合部的一部分相接触；
5)源电极，其被配置为连接到所述异质半导体区域；以及
6)漏电极，其被配置为与所述半导体衬底进行欧姆连接。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005196533A JP5033316B2 (ja) | 2005-07-05 | 2005-07-05 | 半導体装置の製造方法 |
| JP196533/2005 | 2005-07-05 | ||
| PCT/JP2006/313167 WO2007004595A2 (en) | 2005-07-05 | 2006-06-26 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101218681A true CN101218681A (zh) | 2008-07-09 |
| CN101218681B CN101218681B (zh) | 2011-05-11 |
Family
ID=36942485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800245125A Active CN101218681B (zh) | 2005-07-05 | 2006-06-26 | 半导体装置的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9048103B2 (zh) |
| EP (1) | EP1908118B1 (zh) |
| JP (1) | JP5033316B2 (zh) |
| KR (1) | KR20080033351A (zh) |
| CN (1) | CN101218681B (zh) |
| TW (1) | TWI340404B (zh) |
| WO (1) | WO2007004595A2 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5033316B2 (ja) * | 2005-07-05 | 2012-09-26 | 日産自動車株式会社 | 半導体装置の製造方法 |
| JP5352999B2 (ja) * | 2007-06-08 | 2013-11-27 | 日産自動車株式会社 | 半導体装置の製造方法 |
| JP6070155B2 (ja) * | 2012-12-18 | 2017-02-01 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3217690B2 (ja) * | 1996-03-22 | 2001-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| TW556263B (en) * | 1996-07-11 | 2003-10-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6246076B1 (en) * | 1998-08-28 | 2001-06-12 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2001085686A (ja) * | 1999-09-13 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| ATE341836T1 (de) * | 2000-05-31 | 2006-10-15 | Matsushita Electric Ind Co Ltd | Misfet |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| US7067176B2 (en) * | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
| US6767843B2 (en) * | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
| US6610615B1 (en) * | 2000-11-15 | 2003-08-26 | Intel Corporation | Plasma nitridation for reduced leakage gate dielectric layers |
| US6528373B2 (en) * | 2001-02-12 | 2003-03-04 | Cree, Inc. | Layered dielectric on silicon carbide semiconductor structures |
| JP3890202B2 (ja) | 2001-03-28 | 2007-03-07 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP4029595B2 (ja) * | 2001-10-15 | 2008-01-09 | 株式会社デンソー | ＳｉＣ半導体装置の製造方法 |
| JP3620513B2 (ja) * | 2002-04-26 | 2005-02-16 | 日産自動車株式会社 | 炭化珪素半導体装置 |
| US7282739B2 (en) * | 2002-04-26 | 2007-10-16 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device |
| US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7538352B2 (en) * | 2002-11-25 | 2009-05-26 | National Institute Of Advanced Industrial Science And Technology | Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| US6921703B2 (en) * | 2003-05-13 | 2005-07-26 | Texas Instruments Incorporated | System and method for mitigating oxide growth in a gate dielectric |
| US20050012143A1 (en) * | 2003-06-24 | 2005-01-20 | Hideaki Tanaka | Semiconductor device and method of manufacturing the same |
| US7473929B2 (en) * | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| US7078742B2 (en) * | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
| US6949471B2 (en) * | 2003-07-31 | 2005-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating poly patterns |
| JP3979369B2 (ja) * | 2003-09-24 | 2007-09-19 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
| US20050116360A1 (en) * | 2003-12-01 | 2005-06-02 | Chien-Chao Huang | Complementary field-effect transistors and methods of manufacture |
| US20050139838A1 (en) * | 2003-12-26 | 2005-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| CN1632922A (zh) * | 2004-12-23 | 2005-06-29 | 上海华虹（集团）有限公司 | 一种新的超薄含氮栅介质制备方法 |
| US7148097B2 (en) * | 2005-03-07 | 2006-12-12 | Texas Instruments Incorporated | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors |
| US7414268B2 (en) * | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| JP5033316B2 (ja) * | 2005-07-05 | 2012-09-26 | 日産自動車株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-07-05 JP JP2005196533A patent/JP5033316B2/ja active Active
-
2006
- 2006-06-26 CN CN2006800245125A patent/CN101218681B/zh active Active
- 2006-06-26 US US11/988,305 patent/US9048103B2/en active Active
- 2006-06-26 EP EP06767745.0A patent/EP1908118B1/en active Active
- 2006-06-26 KR KR1020087002933A patent/KR20080033351A/ko active Search and Examination
- 2006-06-26 WO PCT/JP2006/313167 patent/WO2007004595A2/en active Application Filing
- 2006-07-05 TW TW095124523A patent/TWI340404B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090026497A1 (en) | 2009-01-29 |
| JP2007019095A (ja) | 2007-01-25 |
| WO2007004595A2 (en) | 2007-01-11 |
| US9048103B2 (en) | 2015-06-02 |
| EP1908118B1 (en) | 2019-12-18 |
| KR20080033351A (ko) | 2008-04-16 |
| WO2007004595A3 (en) | 2007-05-24 |
| CN101218681B (zh) | 2011-05-11 |
| EP1908118A2 (en) | 2008-04-09 |
| JP5033316B2 (ja) | 2012-09-26 |
| TWI340404B (en) | 2011-04-11 |
| TW200715356A (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5393999A (en) | SiC power MOSFET device structure | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| CN101578705B (zh) | 碳化硅半导体装置及其制造方法 | |
| US8035112B1 (en) | SIC power DMOSFET with self-aligned source contact | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| JP2000509559A (ja) | 炭化ケイ素金属絶縁体半導体電界効果トランジスタ | |
| JP2014003191A (ja) | 半導体装置 | |
| EP3108507B1 (en) | Silicon carbide semiconductor device | |
| CN104737292A (zh) | 碳化硅半导体器件及其制造方法 | |
| CN104979395A (zh) | 半导体结构 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| WO2004025735A1 (ja) | 半導体装置 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| EP3608969B1 (en) | Oxygen inserted si-layers for reduced substrate dopant outdiffusion in power devices | |
| CN1897308A (zh) | 半导体装置及其制造方法 | |
| JPH08125174A (ja) | 半導体装置とその製法 | |
| US11791408B2 (en) | Semiconductor device | |
| CN101218681B (zh) | 半导体装置的制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN118248555A (zh) | 集成异质结二极管的mosfet功率器件及其制造方法 | |
| JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
| US20230178440A1 (en) | Methods of forming integrated circuit devices including stacked transistors and integrated circuit devices formed by the same | |
| JP2006080273A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| EP4016644A1 (en) | Power semiconductor device and method for manufacturing a power semiconductor device | |
| CN101320688B (zh) | 制造半导体器件的方法及所制造出的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170328 Address after: Kanagawa Patentee after: NISSAN MOTOR Co.,Ltd. Address before: Kanagawa Patentee before: NISSAN MOTOR Co.,Ltd. Patentee before: Rohm Co.,Ltd. |
|
| TR01 | Transfer of patent right |