CN109936371B - 连续渐近暂存器式量化器与连续时间三角积分调变器 - Google Patents

Abstract

本发明公开了一连续渐近暂存器式量化器与连续时间三角积分调变器。该连续渐近暂存器式量化器能够产生M个高位元作为一数字输出信号，并产生L个低位元以依据该L个低位元执行噪声整形操作。因此，该连续渐近暂存器式量化器以及该连续时间三角积分调变器能够减少对数模转换器的电路面积的需求，并能降低关键路径延迟，以提高效能并降低成本。

Description

连续渐近暂存器式量化器与连续时间三角积分调变器

技术领域

本发明是关于量化器与三角积分调变器，尤其是关于具有噪声整形功能的量化器与采用该量化器的三角积分调变器。

背景技术

近年来，本领域对于连续时间三角积分调变器(continuous-time sigma-deltamodulator,CTSDM)的性能要求愈来愈高，因此，部分CTSDM采用了更多位元数(不小于4)的量化器，然而，在量化器的位元数高的情形下，CTSDM的数模转换器(digital-to-analogconverter,DAC)为了满足要求(例如：效能、成本)所搭配的设计即显得力不从心，上述设计例如是下列技术的其中之一：

一、DAC校正技术。此技术对不同晶片的DAC可能有不同的校正效果，且此技术的校正效果在特定频率或温度下可能不错，但在其它频率或温度(例如：高频或高温)下可能不佳。

二、DAC被设计成满足模数转换器(analog-to-digital converter,ADC)的动态范围(dynamic range,DR)。此技术会导致DAC的面积相当大，进而导致成本上升。

三、DAC采用动态元件匹配(dynamic element matching,DEM)技术(例如：资料加权平均(data weighted averaging,DWA)技术)。此技术可能有关键路径延迟(criticalpath delay)过长的问题，其会影响CTSDM的回路延迟(excess loop delay)。

四、DAC搭配数字三角积分截断器(digital delta-sigma truncator)技术以及选择性地搭配DEM技术。此技术可能有整体延迟时间过长的问题，其会影响CTSDM的回路延迟。

相关先前技术可见于下列文献：

一、Chi-Yun Wang,Shu-Wei Chu,Tzu-Hsuin Peng,Jen-Che Tsai,and Chih-HongLou,"A Mode-Configurable Analog Baseband for Wi-Fi 11ac Direct-ConversionReceiver Utilizing a Single Filtering ADC",2016IEEE Radio FrequencyIntegrated Circuits Symposium。

二、Yonghua Cong,Student Member,IEEE,and Randall L.Geiger,Fellow,IEEE,"A 1.5-V 14-Bit 100-MSs Self-Calibrated DAC",IEEE JOURNAL OF SOLID-STATECIRCUITS,VOL.38,NO.12,2003年12月。

三、John G.Kauffman,Student Member,IEEE,Pascal Witte,Member,IEEE,Joachim Becker,Member,IEEE,and Maurits Ortmanns,Senior Member,IEEE,"An 8.5mWContinuous-Time Modulator With 25MHz Bandwidth Using Digital Background DACLinearization to Achieve 63.5dB SNDR and 81dB SFDR",John G.Kauffman,StudentMember,IEEE,Pascal Witte,Member,IEEE,Joachim Becker,Member,IEEE,and MauritsOrtmanns,Senior Member,IEEE。

四、Hung-Chieh Tsai,Chi-Lun Lo,Chen-Yen Ho,Member,IEEE,and Yu-HsinLin,"A 64-fJ_Conv.-Step Continuous-Time Sigma Delta Modulator in 40-nm CMOSUsing Asynchronous SAR Quantizer and Digital Delta Sigma Truncator",IEEEJOURNAL OF SOLID-STATE CIRCUITS,VOL.48,NO.11,2013年11月。

五、专利号8,928,511的美国专利。

发明内容

本发明之一目的在于提供一种位元移除式噪声整形连续渐近暂存器式量化器与一种连续时间三角积分调变器，可以兼顾效能与成本。

本发明公开了一种位元移除式噪声整形连续渐近暂存器式量化器，其一实施例包含一连续渐近暂存器式高位元切换电路、一低位元切换电路、一比较电路、一高位元控制电路、以及一低位元控制电路。所述连续渐近暂存器式高位元切换电路用来依据一模拟输入信号以及一第一开关控制信号，依序产生M个高位元取样结果，其中该M为大于或等于(不小于)1的整数。所述低位元切换电路用来依据该模拟输入信号以及一第二控制信号，依序产生L个低位元取样结果，其中该L为正整数。所述比较电路用来依据该M个高位元取样结果依序产生M个高位元比较结果，并用来依据该L个低位元取样结果依序产生L个低位元比较结果。所述高位元控制电路用来依据该M个高位元比较结果产生该第一开关控制信号，并用来依据该M个高位元比较结果输出一数字输出信号。所述低位元控制电路用来依据先前的L个低位元比较结果以及该L个低位元比较结果，产生该第二控制信号。

本发明还公开了一种连续时间三角积分调变器，其一实施例包含一运算电路、一滤波电路、一位元移除式噪声整形连续渐近暂存器式量化器、以及一数模转换器。所述运算电路用来依据一输入信号与一反馈信号产生一待滤波信号。所述滤波电路用来依据该待滤波信号产生一滤波信号。所述位元移除式噪声整形连续渐近暂存器式量化器是本发明的量化器或其类似物，用来依据该滤波信号产生一数字输出信号，其中该位元移除式噪声整形连续渐近暂存器式量化器产生M个高位元作为该数字输出信号，并产生L个低位元以依据该L个低位元执行噪声整形操作，其中该M为大于或等于1的整数以及该L为正整数。所述数模转换器用来依据该数字输出信号产生该反馈信号。

有关本发明的特征、实作与功效，配合图式作较佳实施例详细说明如下。

附图说明

[图1]示出本发明的位元移除式噪声整形SAR量化器的一实施例；

[图2]示出图1的SAR高位元切换电路的一实施例

[图3]示出图1的低位元切换电路的一实施例；

[图4]示出本发明的位元移除式噪声整形SAR量化器的另一实施例；

[图5]示出本发明的连续时间三角积分调变器的一实施例；

[图6]示出本发明的连续时间三角积分调变器的另一实施例；以及

[图7]示出图6的动态元件匹配电路的一实施例。

具体实施方式

以下说明内容的用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。

本发明的公开内容包含位元移除式噪声整形连续渐近暂存器式量化器(bit-reducing noise-shaping successive approximation register(SAR)quantizer)与连续时间三角积分调变器(continuous-time sigma-delta modulator,CTSDM)，能够减少对数模转换器(DAC)的电路面积的需求，并能降低关键路径延迟(critical path delay)，以提高效能并降低成本。

图1显示本发明的位元移除式噪声整形SAR量化器的一实施例，其适用于单端输入(single-ended input)的应用。图1的位元移除式噪声整形SAR量化器100包含一连续渐近暂存器式(SAR)高位元切换电路110、一低位元切换电路120、一比较电路130、一高位元控制电路140、一低位元控制电路150以及一取样控制开关160。上述位元移除式噪声整形SAR量化器100基于节省电路面积与功耗的考量，采用SAR架构；然而，实施本发明者可依其需求采用其它量化器架构电路来实现位元移除式噪声整形SAR量化器100。上述取样控制开关160用来依据一取样控制信号CLKS(例如：一时脉信号)，控制SAR量化器100对一模拟输入信号V_IN进行取样的时间；换言之，取样控制信号CLKS决定了位元移除式噪声整形SAR量化器100的一运作周期(或说模拟输入信号V_IN的一取样及量化周期)。

请参阅图1。SAR高位元切换电路110用来依据模拟输入信号V_IN以及一第一开关控制信号Ctrl_1，按一预定顺序产生M个高位元取样结果，其中该预定顺序例如是从一最高有效位元(most significant bit,MSB)(例如：第一个位元)往一最低有效位元(leastsignificant bit,LSB)(例如：第(M+L)个位元)递减的一位元顺序的至少一部分，该M为大于或等于1的整数。SAR高位元切换电路110的一实施例如图2所示，包含一第一电容电路210与一第一开关电路220，第一电容电路210用来依据模拟输入信号V_IN以及多个第一参考电压(例如：一正参考电压与一接地电压)进行取样操作以及电荷重分配操作，第一开关电路220用来依据该第一开关控制信号Ctrl_1，控制第一电容电路210与多个第一参考电压端(例如：一正参考电压端V_REF与一接地电压端)之间的连接关系，其中该多个第一参考电压端用来提供该多个第一参考电压。由于图2的第一电容电路210与第一开关电路220的架构与操作与一般SAR模数转换器(SAR analog-to-digital converter,SAR ADC)的电容与开关电路的架构与操作相仿，因此细节在此省略。

请参阅图1。低位元切换电路120用来依据模拟输入信号V_IN以及一第二控制信号Ctrl_2，按一预定顺序(例如：前述位元顺序的至少一部分)产生L个低位元取样结果，其中该L为正整数。值得注意的是，在先前的低位元比较结果(例如：SAR量化器100在前一个运作周期所产生的低位元比较结果)尚未产生时(例如：在SAR量化器100的第一个运作周期时)，该先前的低位元比较结果为零或是一个不实质影响SAR量化器100的取样结果的值。低位元切换电路120的一实施例是一SAR低位元切换电路如图3所示，包含一第二电容电路310与一第二开关电路320，第二电容电路310用来依据模拟输入信号V_IN以及多个第二参考电压(例如：一正参考电压与一接地电压)进行取样操作以及电荷重分配操作，第二开关电路320用来依据该第二控制信号，控制第二电容电路310与多个第二参考电压端(例如：一正参考电压端2V_REF、一正参考电压端V_REF以及一接地电压端)之间的连接关系，其中该多个第二参考电压端用来提供该多个第二参考电压。值得注意的是，在SAR量化器100的一运作周期内，图2的高位元控制电路140借由第一开关控制信号Ctrl_1，在一开始将第一开关电路220的每一开关接到该多个第一参考电压端的其中之一(例如：前述正参考电压端V_REF)，之后再依据后述的高位元比较结果来决定第一开关电路220与该多个第一参考电压端之间的连接关系，然而，在同一运行周期内，图3的低位元控制电路150借由第二控制信号Ctrl_2，在一开始依据先前的低位元比较结果来决定第二开关电路320与该多个第二参考电压端之间的连接关系(例如：当先前的低位元比较结果依前述预定顺序为1 1…0时，第二开关电路320的开关依该预定顺序分别连接至上述正参考电压端2V_REF、上述正参考电压端2V_REF、…、以及上述接地电压端；当先前的低位元比较结果依前述预定顺序为1…0 1时，第二开关电路320的开关依该预定顺序分别连接至该正参考电压端2V_REF、该接地电压端以及该正参考电压端2V_REF；更多例子可以此类推)，之后再依据后述的低位元比较结果来决定第二开关电路320与该多个第二参考电压端之间的耦接关系。

值得注意的是，在能够反映先前的低位元比较结果的情形下，图3的SAR低位元切换电路120的电容阵列与参考电压的设计(例如：电容的数目与电容值，以及参考电压的数目与电压值)及其控制逻辑可以弹性调整，举例而言，图3的第二参考电压端可以实现于比较器负端，此时，该低位元控制电路150借由已知或自行开发的技术，将该先前的低位元比较结果转换为一比较器输入电压(包含于该第二控制信号Ctrl_2)作为图3的比较电路130所接收的一输入电压V_COMP，该比较器输入电压会与该先前的低位元比较结果有关，且SAR低位元切换电路120的操作会与一般SARADC的操作相仿。另值得注意的是，低位元切换电路120也可以是其它形式的电路，只要该电路可以反映先前的低位元比较结果以及对当前的模拟输入信号V_IN进行取样以产生当前的低位元取样结果即可。

请参阅图1。比较电路130用来依据输入电压V_COMP(例如：接地电压或前述比较器输入电压)及该M个高位元取样结果依序产生M个高位元比较结果，并用来依据输入电压V_COMP以及该L个低位元取样结果依序产生L个低位元比较结果。高位元控制电路140用来依据第一控制逻辑(例如：一般SAR ADC对于开关电路的控制逻辑)以及该M个高位元比较结果产生该第一开关控制信号，并用来依据该M个高位元比较结果输出一数字输出信号D_OUT，在一非限制性的实施方式中，数字输出信号D_OUT的位元数等于该M；在另一非限制性的实施方式中，数字输出信号D_OUT的位元数大于或等于1。低位元控制电路150用来依据第二控制逻辑(例如：前述说明中，控制第二开关电路320的逻辑)、先前的L个低位元比较结果、以及该L个低位元比较结果，产生该第二控制信号，该第二控制信号会依低位元切换电路120的实施变化选择性地包含开关控制信号(例如：控制图3的第二开关电路320的信号)、电压信号(例如：前述比较器输入电压)等等。上述比较电路130的架构与操作与一般SAR ADC的比较电路的架构与操作相仿或功能均等，故细节在此省略。上述高位元控制电路140与低位元控制电路150的架构与操作与一般SAR ADC的控制电路的架构与操作相仿或功能均等，故细节在此省略。

图4显示本发明的位元移除式噪声整形SAR量化器的另一实施例，其适用于差动输入(differential input)的应用。图4的位元移除式噪声整形SAR量化器400包含二个连续渐近暂存器式(SAR)高位元切换电路410(亦即该二个SAR高位元切换电路410是一SAR高位元切换电路所包含的二个子电路)、二个低位元切换电路420(亦即该二个低位元切换电路420是一低位元切换电路所包含的二个子电路)、一比较电路430、一高位元控制电路440以及一低位元控制电路450。每一高位元切换电路410的一实施例为前述高位元切换电路110。每一低位元切换电路420为前述低位元切换电路120。比较电路430借由二个输入端来分别接收差动输入的正端信号V_IN(P)的取样结果与差动输入的负端信号V_IN(N)的取样结果，并可视实施需求选择性地包含更多个输入端来接收由先前的低位元比较结果所转换而得的比较器输入信号，再加以处理。由于单端输入与差动输入的原理为本领域的公知常识，故本领域具有通常知识者能够参考图1至图3的实施例的公开来了解图4的实施例的实施细节与变化，换言之，图1至图3的实施例的技术特征均可合理应用于图4的实施例中，因此，重复及冗余的说明在此节略。

图5显示本发明的连续时间三角积分调变器(continuous-time sigma-deltamodulator,CTSDM)的一实施例。图5的CTSDM 500包含一运算电路510、一滤波器520、一位元移除式噪声整形SAR量化器530、以及一数模转换器(digital-to-analog converter,DAC)540。运算电路510用来依据一输入信号V_INPUT与一反馈信号V_F产生一待滤波信号V_SUB，举例而言，运算电路510是一减法器或其均等，用来将输入信号V_INPUT减去反馈信号V_F以产生待滤波信号V_SUB。滤波器520用来依据待滤波信号V_SUB产生一滤波信号V_H(S)，举例而言，滤波器520是一积分器，用来依据待滤波信号V_SUB产生滤波信号V_H(S)。噪声整形SAR量化器530为前述的噪声整形SAR量化器100或其类似物，用来依据滤波信号V_H(S)产生一数字输出信号D_OUT，其中噪声整形SAR量化器530依据滤波信号V_H(S)产生M个高位元(M bits)作为该数字输出信号D_OUT，并依据滤波信号V_H(S)产生L个低位元以依据该L个低位元执行噪声整形操作，因此减少该L个低位元所造成的回路延迟(excess loop delay)的问题。DAC 540用来依据数字输出信号D_OUT产生反馈信号V_F。上述运算电路510、滤波器520与DAC 540的任一个单独而言属本领域的公知技术，所以其细节在此省略。

为了在满足效能的前提下避免DAC 540的面积过大，本发明的CTSDM可进一步采用动态元件匹配(dynamic element matching,DEM)技术。图6显示本发明的CTSDM的另一实施例，图6的CTSDM 600进一步包含一DEM电路610，其耦接于噪声整形SAR量化器530与DAC 540的间，用来依据数字输出信号D_OUT产生一数字输入信号D_IN，DAC 540再依据数字输入信号D_IN产生反馈信号V_F。上述DEM电路610属本领域的公知技术，故其细节在此省略。

另外，为了避免数字输出信号D_OUT的所有位元均经由DEM电路610处理而导致CTSDM600的回路延迟(excess loop delay)过长，如图7所示，DEM电路610可仅处理数字输出信号D_OUT的B个高位元(B bit(s))(即数字输出信号D_OUT的MSB及它之后的(B-1)个位元)，以输出经DEM处理的数字输入信号D_IN的一部分给DAC 540，DEM电路610另将数字输出信号D_OUT的Q个低位元(Q bit(s))(即数字输出信号D_OUT的LSB与它之前的(Q-1)个位元)直接输出给DAC540，该Q个低位元未经DEM处理，是作为数字输入信号D_IN的其它部分，其中该B与该Q均为正整数，且该B与该Q的和等于该M。上述DEM电路610的技术可称为DAC的高位元限定的随机化技术(DAC MSB-only Randomization)。

由于本领域具有通常知识者能够参考图1至图4的实施例的公开来了解图5至图7的实施例的实施细节与变化，换言之，图1至图4的实施例的技术特征均可合理应用于图5至图7的实施例中，因此，重复及冗余的说明在此节略。

请注意，在实施为可能的前提下，本技术领域具有通常知识者可选择性地实施前述任一实施例中部分或全部技术特征，或选择性地实施前述多个实施例中部分或全部技术特征的组合，借此增加本发明实施时的弹性。

综上所述，本发明的位元移除式噪声整形SAR量化器是依据高位元比较结果输出数字输出信号，因此，本发明的位元移除式噪声整形SAR量化器所涉及的SAR ADC的转换延迟仅包含高位元的转换延迟，但不包含低位元的转换延迟，故本发明的位元移除式噪声整形SAR量化器可达到较佳的效能。另外，本发明的CTSDM除可采用本发明的位元移除式噪声整形SAR量化器以达到较佳效能外，并可采用DAC的高位元限定的随机化技术，来减少对DAC的电路面积的需求，并降低DEM技术所造成的关键路径延迟，从而提高效能并降低成本。

虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域具有通常知识者可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

符号说明

100 位元移除式噪声整形连续渐近暂存器式量化器

110 连续渐近暂存器式高位元切换电路(SAR高位元切换电路)

120 低位元切换电路

130 比较电路

140 高位元控制电路

150 低位元控制电路

160 取样控制开关

CLKS 取样控制信号

V_IN 模拟输入信号

V_COMP 输入电压

D_OUT 数字输出信号

Ctrl_1 第一开关控制信号

Ctrl_2 第二控制信号

210 第一电容电路

220 第一开关电路

V_REF 正参考电压端

310 第二电容电路

320 第二开关电路

2V_REF 正参考电压端

400 位元移除式噪声整形连续渐近暂存器式量化器

410 连续渐近暂存器式高位元切换电路(SAR高位元切换电路)

420 低位元切换电路

430 比较电路

440 高位元控制电路

450 低位元控制电路

V_IN(P) 差动输入的正端信号

V_IN(N) 差动输入的负端信号

500 连续时间三角积分调变器

510 运算电路

520 滤波器

530 位元移除式噪声整形连续渐近暂存器式量化器(位元移除式噪声整形SAR量化器)

540 数模转换器(DAC)

V_INPUT 输入信号

V_F 反馈信号

V_SUB 待滤波信号

V_H(S) 滤波信号

M bits 数字输出信号的M个位元

600 连续时间三角积分调变器

610 动态元件匹配电路(DEM)

D_IN 数字输入信号

B bit(s) B个高位元

Q bit(s) Q个低位元。

Claims (10)

1.一种连续渐近暂存器式量化器，包含：

一连续渐近暂存器式高位元切换电路，用来依据一模拟输入信号以及一第一开关控制信号，依序产生M个高位元取样结果，其中该M为大于或等于1的整数；

一低位元切换电路，用来依据该模拟输入信号以及一第二控制信号，依序产生L个低位元取样结果，其中该L为正整数；

一比较电路，用来依据该M个高位元取样结果依序产生M个高位元比较结果，并用来依据该L个低位元取样结果依序产生L个低位元比较结果；

一高位元控制电路，用来依据该M个高位元比较结果产生该第一开关控制信号，并用来依据该M个高位元比较结果输出一数字输出信号；以及

一低位元控制电路，用来依据先前的L个低位元比较结果以及当前的L个低位元比较结果，产生该第二控制信号。

2.如权利要求1所述的连续渐近暂存器式量化器，其中该数字输出信号的位元数等于该M。

3.如权利要求1所述的连续渐近暂存器式量化器，其中该连续渐近暂存器式高位元切换电路包含：

一第一电容电路，用来依据该模拟输入信号以及多个参考电压进行取样操作以及电荷重分配操作，从而产生该M个高位元取样结果；以及

一第一开关电路，用来依据该第一开关控制信号，控制该第一电容电路与多个参考电压端之间的连接关系，其中该多个参考电压端用来提供该多个参考电压。

4.如权利要求3所述的连续渐近暂存器式量化器，其中该低位元切换电路包含：

一第二电容电路，用来依据该模拟输入信号以及多个参考电压进行取样操作以及电荷重分配操作，从而产生该L个低位元取样结果；以及

一第二开关电路，用来依据该第二控制信号，控制该第二电容电路与多个参考电压端之间的连接关系，其中该多个参考电压端用来提供该多个参考电压。

5.如权利要求4所述的连续渐近暂存器式量化器，其中在该模拟输入信号的一目前取样及量化周期内，借由该第二控制信号控制该第二开关电路，该第二电容电路与该多个参考电压端之间的一初始连接关系是相依于该先前的L个低位元比较结果。

6.如权利要求1所述的连续渐近暂存器式量化器，其中该低位元切换电路包含：

一第二电容电路，用来依据该模拟输入信号以及多个参考电压进行取样操作以及电荷重分配操作，从而产生该L个低位元取样结果；以及

一第二开关电路，用来依据该第二控制信号，控制该第二电容电路与多个参考电压端之间的连接关系，其中该多个参考电压端用来提供该多个参考电压。

7.如权利要求6所述的连续渐近暂存器式量化器，其中在该模拟输入信号的一目前取样及量化周期内，借由该第二控制信号控制该第二开关电路，该第二电容电路与该多个参考电压端之间的一初始连接关系是相依于该先前的L个低位元比较结果。

8.一种连续时间三角积分调变器，包含：

一运算电路，用来依据一输入信号与一反馈信号产生一待滤波信号；

一滤波电路，用来依据该待滤波信号产生一滤波信号；

根据权利要求1所述的连续渐近暂存器式量化器，用来依据该滤波信号产生一数字输出信号，其中该连续渐近暂存器式量化器产生M个高位元作为该数字输出信号，并产生L个低位元以依据该L个低位元执行噪声整形操作，其中该M为大于或等于1的整数以及该L为正整数；以及

一数模转换器，用来依据该数字输出信号产生该反馈信号。

9.如权利要求8所述的连续时间三角积分调变器，进一步包含：

一动态元件匹配电路，耦接于该连续渐近暂存器式量化器与该数模转换器之间，用来依据该数字输出信号产生一数字输入信号，

其中该数模转换器依据该数字输入信号产生该反馈信号。

10.如权利要求9所述的连续时间三角积分调变器，其中数字输出信号包含B个高位元与Q个低位元，该动态元件匹配电路依据该B个高位元输出该数字输入信号的一部分，并直接输出该Q个低位元作为该数字输入信号的其它部分，其中该B与该Q均为正整数，且该B与该Q的和等于该M。

Images