Nothing Special   »   [go: up one dir, main page]

CN106229262A - 用于以激光及等离子体蚀刻切割基板的多层掩模 - Google Patents

用于以激光及等离子体蚀刻切割基板的多层掩模 Download PDF

Info

Publication number
CN106229262A
CN106229262A CN201610625703.2A CN201610625703A CN106229262A CN 106229262 A CN106229262 A CN 106229262A CN 201610625703 A CN201610625703 A CN 201610625703A CN 106229262 A CN106229262 A CN 106229262A
Authority
CN
China
Prior art keywords
layer
mask
mask material
substrate
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610625703.2A
Other languages
English (en)
Other versions
CN106229262B (zh
Inventor
J·M·霍尔登
W-S·类
B·伊顿
T·伊根
S·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106229262A publication Critical patent/CN106229262A/zh
Application granted granted Critical
Publication of CN106229262B publication Critical patent/CN106229262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B23K26/402—Removing material taking account of the properties of the material involved involving non-metallic material, e.g. isolators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种切割具有多个IC的基板的方法。一种方法包括形成多层掩模，该多层掩模包含位于半导体基板上的可溶于溶剂中的第一掩模材料层及位于该第一掩模材料层上的不溶于该溶剂中的第二掩模材料层。使用激光划线工艺对该多层掩模进行图案化以提供具有间隙的图案化掩模。图案化暴露基板介于IC之间的区域。随后，利用第二掩模材料层保护第一掩模材料层免受至少一部分等离子体蚀刻，对该基板进行等离子体蚀刻至贯穿图案化掩模中的间隙，以单体化IC。在单体化之后溶解可溶材料层以去除多层掩模。

Description

用于以激光及等离子体蚀刻切割基板的多层掩模
本申请是PCT国际申请号为PCT/US2012/039205、国际申请日为2012年5月23日、中国国家申请号为201280027188.8、题为“用于以激光及等离子体蚀刻切割基板的多层掩模”的申请的分案申请。
技术领域
本发明的实施例涉及半导体处理领域，尤其涉及当每个基板上具有集成电路(IC)时，用以切割基板的掩模方法。
现有技术的背景描述
在半导体基板处理中，于基板(亦称晶圆)上形成IC，基板通常由硅或其它半导体材料组成。一般使用各种材料(材料是半导电的、导电的或绝缘的)的膜层形成IC。使用各种已知工艺对此等材料进行掺杂、沉积和蚀刻而在同一个基板上平行且同时形成多个IC，例如存储器器件、逻辑器件、光伏打器件等等。
于器件形成之后，将基板放置在支撑构件(例如张挂在膜框架上的黏性膜)上，并“切割(dice)”该基板以使每个个体器件或“管芯(die)”彼此分开以进行封装，等等。目前两种最常用的切割技术为划线(scribing)和锯切(sawing)。就划线而言，使钻石尖头划线刀沿着预先形成的划线在基板表面上移动。当例如利用滚子(roller)施加压力时，基板会顺着这些划线分开。就锯切法而言，以钻石尖头锯刀沿着通道(street)切割基板。对于薄基板单体化，例如厚度＜150微米的块状硅单体化而言，常规方法仅能得到差劣的工艺质量。从薄基板上单体化管芯时所需面对的一些挑战可能包括微裂纹形成或不同层之间的分层(delamination)、无机介电层碎裂化(chipping)、保持严格切口宽度控制或精准消融深度控制。
虽然亦曾想过采用等离子体切割法，然而用于图案化光刻胶的标准平版印刷术可能使实施成本高得惊人。另一个可能妨碍实施等离子体切割法的限制条件是当以等离子体法处理常用金属(例如铜)而沿着通道进行切割时可能引发产品问题或产量限制。最后，取决于特别是基板的厚度和顶表面地形、等离子体蚀刻的选择性和可从存在于基板顶表面上的材料上选择性地移除掩模，该等离子体切割工艺的掩模操作可能存在一些问题。
概要
本发明的实施例包含掩模半导体基板以进行混合式(hybrid)切割工艺的方法，该混合式切割工艺包含激光划线和等离子体蚀刻两者。
在实施例中，一种切割具有多个IC的半导体基板的方法包括：在半导体基板上形成掩模(mask)，该掩模包含多个不同材料层，覆盖并保护IC。使用激光划线工艺对该掩模进行图案化，藉以提供具有多个间隙的图案化掩模，从而暴露该基板介于IC之间的区域。随后等离子体蚀刻该基板至贯穿该图案化掩模中的间隙以将IC单体化成芯片。
在另一实施例中，用于切割半导体基板的系统包含飞秒激光、等离子体蚀刻腔室及掩模沉积模块，且上述激光、腔室和模块皆耦合至同一个平台。一种用于切割具有多个IC的基板的系统，可包括：激光划线模块，用于对多层掩模进行图案化并暴露基板介于IC之间的区域；物理地耦合至激光划线模块的等离子体模块，用于通过对基板进行等离子体蚀刻来单体化IC；机器人移送室，用于将经激光划线的基板从激光划线模块移送至等离子体蚀刻模块，以及掩模形成模块或溶剂湿法清洁模块的至少一个，该掩模形成模块包括旋涂器或化学气相沉积(CVD)室。在进一步实施例中，激光划线包括飞秒激光，该飞秒激光具有小于或等于540纳米的波长以及小于或等于400飞秒的脉冲宽度。在进一步实施例中，掩模形成模块中的化学气相沉积(CVD)室用于沉积CVD碳层。在进一步实施例中，等离子体蚀刻腔室被耦合至SF6以及C4F8和C4F6中的至少一个。
在另一实施例中，切割具有多个IC的基板的方法包括形成双层掩模，该双层掩模包含位于硅基板的正面上的可溶性材料层，例如聚(乙烯醇)的材料层。位于该可溶性材料层上的是非可溶性材料层，例如光刻胶或聚酰亚胺(PI)。双层掩模覆盖并保护设置在基板正面上的IC。IC包含铜凸块顶表面(copper bumped top surface)，该铜凸块顶表面具有被钝化层(例如聚酰亚胺(PI))所环绕的多个凸块(bumps)。位于这些凸块和钝化层下方的表面下薄膜包含低κ层间介电(ILD)层和铜互联层(layer of copper interconnect)。使用飞秒激光划线工艺对双层掩模、钝化层和表面下薄膜进行图案化以暴露出该硅基板介于IC之间的区域。使用深硅等离子体蚀刻工艺蚀刻硅基板至贯穿间隙，藉以切割IC，随后以湿法处理双层掩模以溶解可溶层并揭除非可溶层。
在一个特定实施例中，一种切割包括多个IC的半导体基板的方法，该方法包括：在硅基板上形成水溶性掩模材料层，该水溶性掩模材料层覆盖位于硅基板上的IC，这些IC包括薄膜堆栈，该薄膜堆栈包括二氧化硅层、低κ材料层、和铜层；在水溶性掩模材料层上形成非水溶性掩模材料层；使用飞秒激光对光刻胶层、低κ材料层和铜层进行图案化，以暴露硅基板介于IC之间的区域；以及蚀刻硅基板至贯穿间隙以单体化IC，非水溶性掩模材料层在硅基板蚀刻的至少一部分保护水溶性掩模材料层免于暴露于等离子体。在进一步实施例中，使用飞秒激光对光刻胶层、低κ材料层和铜层进行图案化包括：在消融低κ材料层和铜层之前消融二氧化硅层，并且其中蚀刻硅基板包括将基板暴露于由SF6以及C4F8和C4F6中的至少一个形成的等离子体，同时使水溶性掩模材料层保持低于100℃。
附图简述
本发明的实施例作为示例而非限制在附图中的图示中例示出，在附图中：
图1是例示根据本发明实施例的混合式激光消融-等离子体蚀刻单体化方法的流程图；
图2A是例示根据本发明实施例的将多层掩模旋涂到要切割的基板上的方法的流程图；
图2B是例示根据本发明实施例的将多层掩模气相沉积到要切割的基板的方法的流程图；
图3A是例示根据本发明实施例的在晶圆薄化之前将多层掩模施加到基板的方法的流程图；
图3B是例示根据本发明实施例的在晶圆薄化之后将多层掩模施加到基板的方法的流程图；
图4A例示根据本发明实施例的，对应图1中所示切割方法的操作102A和操作102B的包含多个IC的半导体基板的剖面图；
图4B例示根据本发明实施例的，对应图1中所示切割方法的操作103的包含多个IC的半导体基板的剖面图；
图4C例示根据本发明实施例的，对应图1中所示切割方法的操作105的包含多个IC的半导体基板的剖面图；
图4D例示根据本发明实施例的，对应图1中所示切割方法的操作107的包含多个IC的半导体基板的剖面图；
图5例示根据本发明实施例的，施加于包含多个IC的基板的顶表面上的水溶性掩模和该基板的表面下薄膜的剖面图；
图6例示根据本发明实施例的用以进行基板的激光和等离子体切割的工具布局的框图，该工具布局具有用于进行原位施加多层掩模的集成沉积模块；以及
图7例示根据本发明实施例的控制本文中所描述的掩模、激光划线、等离子体切割方法中的一个或多个操作的自动化性能的例示性计算机系统的框图。
详细描述
描述了用以切割基板的方法和装置。在下述内容中，举出诸多具体细节，例如飞秒激光划线切割条件和深硅等离子体蚀刻条件，藉以说明本发明的例示性实施例。然而，本领域技术人员将明白无需此等具体细节亦可实施本发明的实施例。在其它例子中，对于诸如IC制造、基板薄化、胶膜贴合(taping)等已知方面不做详细描述，以避免不必要地混淆本发明实施例。参见本案说明书全文中，“实施例”意指在本发明至少一实施例中包含配合实施例所描述的特定特征、结构、材料或特性。因此，在本案说明书全文各处中出现用词“在实施例中”时，并非一定代表本发明的同一个实施例。再者，可于一个或多个实施例中以任何适当方式组合这些特征、结构、材料或特性。又，可理解图式中所示的各种例示性实施例仅做例示说明的用，且这些图式无需按比例绘制。
术语“耦合(coupled)”与“连接(connected)”连同这些术语的衍生用词在本文中可被用来描述组件之间的结构关系。应了解这些术语并不欲作为彼此的同义字。反之，在特定实施例中，“连接”可用于表示两个或多个组件彼此之间直接物理或电接触。“耦合”可用于表示两个或多个组件彼此之间以直接或间接(在这些组件之间藉由其它中间组件)方式进行物理或电接触，和/或代表两个或多个组件彼此之间以诸如因果关系般地共同合作或交互作用。
本文中使用的术语“之上”、“下”、“之间”及“上”是指材料层与其它材料层的相对位置。举例言之，例如一个层设置在另一层上或下可以是与该另一层直接接触，或可以具有一个或多个中间层。此外，一个层设置在两层之间可以是与这两层直接接触或可以具有一个或多个中间层。相比之下，第一层位于第二层“上”是与第二层接触。此外，无需考虑基板的绝对方位，而是在假定相对于基板执行操作的情况下提供一个层相对于其它层的相对位置。
大致而言，使用多层掩模进行管芯单体化可实现涉及初始激光划线和后继等离子体蚀刻的混合式基板或基板单体化工艺。激光划线工艺可用以沿着相邻IC之间的通道干净地去除含有至少两个层，即，钝化层及表面下的薄膜器件层，的未图案化掩模(即，空白掩模)。随后，当暴露该基板或部分地消融该基板时，可终止该激光消融工艺。接着混合式切割工艺的等离子体蚀刻部分蚀刻贯穿该基板主体(例如贯穿主体单晶硅)，以便于芯片的单体化或切割。
根据本发明的实施例，飞秒激光划线与等离子体蚀刻的组合用以将半导体基板切割成个体化或单体化IC。在一个实施例中，飞秒激光划线本质上(若并非完全的话)是一种不平衡工艺。例如，基于飞秒的激光划线可能集中在局部处(localized)而具有可忽略的热损伤区域。在一实施例中，使用激光划线单体化具有超低κ膜(即，具有低于3.0的介电常数)的IC。在一个实施例中，使用激光直接刻画(write)可免去平版印刷术图案化操作，从而允许该掩模材料是与用在照相平版印刷术中的光刻胶不同的某些材料，并允许等离子体蚀刻贯穿该基板主体。在一实施例中，在等离子体蚀刻腔室内使用实质各向异性蚀刻以完成切割工艺；通过在已蚀刻的沟槽的侧壁上沉积蚀刻聚合物，可使各向异性蚀刻在基板中达到高方向性。
图1是例示了根据本发明实施例的混合式激光消融-等离子体蚀刻单体化工艺100的流程图。图4A至图4D例示了根据本发明实施例的对应于方法100的操作的、包含第一IC425和第二IC 426的基板406的剖面图。
参阅图1的操作102A且对应图4A，在基板406上形成多层掩模402的第一掩模材料402A。一般而言，基板406是由适合承受在基板上形成的薄膜器件层的制造工艺的任意材料所组成。例如，在一个实施例中，基板406为IV族材料，例如但不限于，单晶硅、锗或硅/锗。在另一实施例中，基板406为III-V族材料，诸如，例如在发光二极管(LED)的制造中使用的III-V族材料基板。于器件制造期间，基板406的厚度通常为600微米至800微米，但可如图4A所示般，基板406可薄至100微米或甚至50微米，并且该薄的基板现在由载体来支撑，该载体是例如张挂在切割框架(图中未示出)的支撑结构上且使用管芯贴膜(DAF)408附着于该基板的背面的背衬带(backing tape)410。
在实施例中，第一IC 425和第二IC 426包括制造在硅基板406内且包裹在介电质堆栈层中的存储器器件或互补金属-氧化物-半导体(CMOS)晶体管。可于该器件或晶体管上形成多个金属互联(metal interconnect)，并且这些金属互联周围环绕着介电层，且这些金属互联可用以电耦合这些器件或晶体管以形成IC425、426。组成通道427的材料可与用以形成IC 425、426的材料相似或相同。例如，通道427可包含由介电材料、半导体材料和金属化的膜层。在一个实施例中，通道427包含类似于IC 425、426的测试器件。于薄膜器件层堆栈/基板界面处所测得通道427的宽度可为介于10微米至200微米之间的任意值。
在实施例中，多层掩模402为双层，且在操作102A处形成的第一掩模材料层402A与IC 425、426的顶表面接触。该多层掩模402亦覆盖位于IC 425与426之间的中间通道427。于操作102B，在第一掩模材料层402A上放置第二掩模材料层402B。在进一步的实施例中，可施加附加掩模层。第一掩模材料层402A提供一种用以从IC 425、426的顶表面去除第二掩模材料层402B的工具，而第二掩模材料层402B则在混合式激光消融-等离子体蚀刻单体化工艺100(见图1)期间向IC 425、426的顶表面(以及向第一掩模材料层402A)提供附加保护。在激光划线操作103之前，该多层掩模402未经过图案化，该激光划线操作103是使用激光划线来通过将该多层掩模402位于通道427上方的部分消融而执行划线的直接刻画。
图5例示一个实施例的放大剖面图500，该实施例含有与IC 426和通道427的顶表面接触的第一掩模材料层402A。如图5中所示，基板406具有顶表面503，薄膜器件层被放置在该顶表面上，该顶表面与底表面502相对，该底表面502与管芯贴膜(DAF)408接触(图4A)。通常，薄膜器件层材料可包括，但不限于，有机材料(例如，聚合物)、金属或无机介电质，例如二氧化硅及氮化硅。图5中例示的例示性薄膜器件层包含二氧化硅层504、氮化硅层505、铜互联层508且在这些铜互联层之间放置有低κ(例如低于3.5)或超低κ(例如低于3.0)层间介电层(ILD)507，例如掺碳的氧化物(CDO)。IC 426的顶表面包含凸块512，凸块512通常是铜且被钝化层511包围，该钝化层通常为聚酰亚胺(PI)或类似聚合物。这些凸块512和钝化层511从而组成IC的顶表面且薄膜器件层形成表面下方的IC层。凸块512从钝化层511的顶表面起延伸出凸块高度HB，在示例性实施例中，该凸块高度HB的范围介于10微米至50微米之间。
在第二掩模材料层402B覆盖第一掩模材料层402A的情况下，第一掩模材料层402A可进一步充当对第二掩模材料层402B进行底切以使得从底层钝化层511、凸块512揭除第二掩模材料层402B的工具，或者充当保护该钝化层511和/或凸块512以使该钝化层511和/或凸块512免于接受用以剥除该第二掩模材料层402B的工艺的阻挡层。由于第一掩模材料层402A覆盖凸块412，该揭除将完全去除该多层掩模。第二材料的组成和厚度则可被自由地设计成以使该第二材料(甚至是位于极高凸块512(铜质的凸块512若暴露于等离子体则可能受损、氧化或以其他方式受污染)上的第二材料)在未受到该掩模剥除的迫使下能在等离子体蚀刻工艺中存留下来。
参阅图5，在通道中，通道427内的多层掩模402的最大厚度Tmax通常受限于激光通过消融来对该掩模进行图案化而贯穿该掩模的能力。多层掩模402可能在IC425、426上和或在通道427边缘没有通道图案要形成的地方是厚得多的。如此，Tmax是激光功率与同激光波长相关的光转换效率的函数。由于Tmax与通道427相关，因此根据产量要求，通道特征地形、通道宽度和施加多层掩模402的方法可被设计成将Tmax限制在通过激光扫射一趟或多趟便能将该掩模402连同底层薄膜器件层一同消融的厚度。在特定实施例中，多层掩模402具有通道掩模厚度Tmax，该通道掩模厚度Tmax小于30微米，且较佳地小于20微米，并且较厚的掩模可要求进行多趟激光扫射。在特定实施例中，第一掩模材料层402A比第二掩模材料层402B要薄。对于示例性实施例，第一掩模材料层402A的厚度不超过第二掩模材料层402B的厚度的一半(例如第一掩模材料层402A厚度不超过该通道掩模厚度Tmax的一半)。
如图5中进一步图示般，多层掩模402的最小厚度Tmin出现在凸块512的顶表面上(最极端地势处)，该最小厚度Tmin是在第二掩模材料层402B上方进行后续等离子体蚀刻(例如，图1中的操作105)所达成的选择性的函数。该等离子体蚀刻选择性至少取决于第二掩模材料层402B的材料/组成和所采用的蚀刻工艺两者。
由于氧化性等离子体清洁剂、酸性蚀刻剂和诸多其它常规掩模剥除工艺可能与凸块512和/或钝化层511不相容，因此在实施例中，第一掩模材料层402A是可溶于对底层钝化层511和/或凸块512具有选择性的溶剂中的聚合物。在进一步实施例中，第一掩模材料层402A亦在至少60℃下、较佳在100℃下且理想在120℃下具有热稳定性，以避免在后续形成第二掩模层或等离子体蚀刻工艺期间当(例如通过施加等离子体功率)使温度升高时的过度交联。通常，过度交联会对材料溶解度造成不利影响，使得去除该多层掩模402更加困难。
在一个实施例中，第一掩模材料层402A是由可溶于水的材料所形成。在此种实施例中，该水溶性材料包括水溶性聚合物。因热稳定性的要求、向/从基板施加/去除材料的力学(mechanics)以及IC污染的考虑，用于本发明的水溶性材料的选择是复杂的。具有足够热稳定性的示例性水溶性材料包含下述任一者：聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯酰胺)或聚(环氧乙烷)或诸如此类的聚合物。对于采用PVA的示例性实施例，已证实对于60℃具有热稳定性，且当温度接近150℃时溶解度降低。如此，对于PVA实施例而言，操作102A之后直到去除多层掩模402(即，通道427的等离子体蚀刻)的处理有利地使第一掩模层402A维持在低于150℃、较佳地低于100℃且理想上低于80℃的温度。
在另一实施例中，第一掩模材料层402A可溶于任何市面上可取得且与钝化层511和凸块512所采用的材料兼容的含水或烃湿法清洁剂。示例性掩模材料包括非光敏感有机聚合性材料，例如以上所列出的已发生充分交联而需要溶剂(例如异丙醇(IPA)、氢氧化四甲铵(TMAH)等等)的那些材料中的任一种。
取决于实施例，第一掩模材料层402A被湿法施加到基板406上以覆盖钝化层511和凸块512，经气相沉积，或者作为干膜层压(dry film laminate)来施加。在第一实施例中，第一掩模材料层402A仅被喷涂在基板上。在另一实施例中，将第一掩模材料层402A旋涂在基板上。
图2A是例示根据本发明实施例的用于将第一掩模材料层402A旋涂到要切割的基板上的掩模方法200的流程图。在操作202，将基板装载到旋涂系统上或移送至集成平台的旋涂模块中。在操作204，将聚合性前驱物溶液旋涂于钝化层511和凸块512上。对于示例性水溶性第一掩模材料层而言，该聚合性前驱物溶液为水溶液。使用旋涂PVA溶液进行的实验展现50微米高度(HB)的凸块覆盖。
在操作208，例如可在热板上干燥或烘烤湿涂层，并且基板被卸载以进行激光划线或被真空移送至激光划线模块。对于第一掩模材料层402A是吸湿性材料(hygroscopic)的特定实施例而言，真空移送是有利的。取决于材料、基板地形和所需的第一掩模材料层厚度选择该旋涂和分配参数。烘烤温度和时间应加以选择，以避免导致去除困难的过度交联。取决于材料，示例性干燥温度范围是60℃至150℃。
在旋涂第一掩模材料层402A的示例性实施例中(如第2A图所示的)，也旋涂第二掩模材料层402B(在操作210)。对于此种实施例而言，第二掩模材料层402B可为提供对等离子体蚀刻的适当抵抗的任何常规聚合性材料，例如，但不限于，任何已知的光刻胶、聚酰亚胺(PI)、苯并环丁烯(Benzo-Cyclo-Butene，BCB)或诸如此类材料。再次地，取决于材料、基板地形和所需的第二掩模材料层402B的厚度(该厚度为蚀刻抵抗等的函数)选择旋涂和分配参数。在操作212，使用将避免第一掩模材料层402A的过度交联的烘烤温度和烘烤时间来干燥该第二掩模材料层402B。取决于材料，示例性干燥温度范围是60℃至150℃。操作220接着通过卸载该基板以进行后续划线或将该基板真空移送至集成平台的激光划线装置来完成该掩模方法200。
在另一实施例中，第一掩模材料层402A和第二掩模材料层402B中的至少一个是通过气相沉积来形成的。图2B是例示根据本发明实施例的用于施加第二掩模材料层402B的示例性掩模方法2B的流程图。在操作205，利用本文中的其他地方所描述的任一方法(例如，旋涂、喷涂、气相沉积、干膜层压)形成该第一掩模材料层402A。在操作211，利用化学气相沉积在第一掩模材料层402A上形成第二掩模材料层402B。在该示例性实施例中，采用低温化学气相沉积工艺来形成CVD碳层。由于该CVD碳层可包含各种比例形式的多个键态，因此该碳层缺乏长程有序(long rang order)且因此一般被称为“无定形碳”。无定形碳材料可购自美国加州应用材料公司旗下商品名为高级图案化膜TM(Advanced Patterning FilmTM：APF)的商品。在某些实施例中，利用PECVD工艺使用烃前驱物(hydrocarbon precursors)形成该无定形碳层，该烃前驱物例如，但不限于，甲烷(CH4)、丙烯(C3H6)、丙炔(C3H4)、丙烷(C3H8)、丁烷(C4H10)、丁烯(C4H8)、丁二烯(C4H6)、乙炔(C2H2)及上述前驱物的混合物。该CVD碳层亦可包含氮或其它添加物。CVD工艺具有使第一掩模材料层402A交联的风险，故以低温CVD工艺为较佳。例如取决于第一掩模材料，在沉积CVD碳层期间，晶圆温度可维持在150℃以下，或如有需要的话，甚至可维持在100℃以下。在适度等离子体离子密度的情况下，提供小幅的基板加热是必要的，以达成足够质量的CVD膜而增强(augment)第一掩模材料层402A并于后续等离子体通道蚀刻期间提供介于1∶20至1∶30之间的蚀刻抵抗(etch resistance)。在第一掩模材料402A是水溶性材料(例如，PVA)的示例性实施例中，第二掩模材料402B是利用含碳前驱物气体在低于100℃的温度下沉积而成的无定形碳。操作220随后通过卸载该基板以进行后续划线或将该基板真空移送至集成平台的激光划线装置来完成该掩模方法200。
取决于实施例，可在背面研磨(BSG)工艺之前或之后执行掩模方法200或掩模方法250的任一者。由于旋涂法对于具有750微米的常规厚度的基板而言大致上是一种成熟技术，因此可在背面研磨工艺之前有利地执行掩模方法200。然而，在替换方案中，于该背面研磨工艺之后，例如通过在可旋转卡盘上支承已薄化的基板和贴有胶膜的框架(tapedframe)两者来执行掩模方法200。
图3A是例示在晶圆薄化之前将多层掩模402施加到要切割的基板上的方法300的流程图。方法300始于在操作355接收已进行凸块化(bumped)且经钝化的基板。在操作304，至少形成第一掩模材料层402A。在进一步实施例中，形成第一掩模材料层402A和第二掩模材料层402B两者。因此，操作304可能需要如本文中其它地方所述的针对第一掩模材料层和/或第二掩模材料层描述的形成方法中的任一种方法。在操作360，在该多层掩模402的至少第一层上施加正面胶膜(frontside tape)。任何常规正面胶膜(例如但不限于，UV-胶膜)皆可被施加到多层掩模402的第一层上。在操作370，例如通过研磨基板406的底表面502(图5)从背面薄化该基板。在操作375，将背面支撑件411添加到已薄化的基板。例如，可施加背胶膜410，且随后从基板上去除该正面胶膜，而剩余该多层掩模402的至少第一层。根据本发明的实施例，方法300随后回到操作103(图1)以完成多层掩模工艺或继续进行混合式激光消融-等离子体蚀刻单体化方法300。
图3B是例示用于在晶圆薄化之后将多层掩模402施加到要切割的基板上的方法350的流程图。方法350始于在操作355接收已进行凸块化且经钝化的基板。在操作360，将任何常规正面胶膜(例如，但不限于UV-胶膜)施加到IC上。在操作370，例如通过图5中例示的研磨基板406的底表面502来从背面薄化该基板。在操作375，将背面支撑件411施加到已薄化的基板。例如，可施加背胶膜410，且随后从水溶性掩模层去除该正面胶膜。在操作304，接着(例如使用旋涂、CVD、干膜层压等)形成至少第二掩模材料层402B。在进一步实施例中，形成第一掩模材料层402A和第二掩模材料层402B两者。操作304可能再次需要如本文中其它地方处所述的针对第一掩模材料层和/或第二掩模材料层描述的形成方法中的任一种方法。方法350接着回到图1继续进行混合式激光消融-等离子体蚀刻单体化方法300。
在进一步实施例中，实施方法300和方法350两者是通过在BSG之前形成第一掩模材料层402A(如图3A所示)，且在BSG之后形成第二掩模材料层402B(如图3A所示)来实行的。在一个这样的实施例中，使用旋涂技术施加第一掩模材料层402A，同时基板为完全厚度，并通过使用非旋涂技术(例如气相沉积)将第二掩模材料层402B施加到已薄化的基板。例如，参阅图3A，在操作360贴上正面胶膜之前，可在操作304处施加PVA第一掩模材料层402A，而在操作375处去除正面胶膜之后，可在操作304处施加CVD碳的第二掩模材料层402B。
现回到方法100的操作103，并对照第4B图，通过使用激光划线工艺藉由消融来对多层掩模402进行图案化，从而形成沟槽412，这些沟槽延伸至表面下的薄膜器件层，并且暴露出该基板406介于IC 425和IC 426之间的区域。如此，使用激光划线工艺来消融最初形成在IC 425和IC 426之间的通道427的薄膜材料。根据本发明的实施例，使用激光划线工艺对多层掩模402进行图案化包括形成如图4B所示的部分深入基板406介于IC 425和IC 426之间的区域中的沟槽414。
在图5所示的例示性实施例中，取决于钝化511和表面下薄膜器件层的厚度TF及多层掩模402的厚度Tmax，激光划线深度DL大致在5微米至50微米深的范围内，有利的在10微米至20微米深的范围内。
在实施例中，使用具有飞秒范围内(即，10-15秒)内的脉冲宽度(持续时间)的激光(在本文中称为飞秒激光(femtosecond laser))对该多层掩模402进行图案化。为了达成干净的激光划线切割，激光参数选择(例如脉冲宽度)对于展开使碎裂、微裂纹和分层最小化的成功激光划线和单体化而言可能是关键的。飞秒范围内的激光频率有利地减轻与较长脉冲宽度(例如，皮秒或奈秒)相关的热损害问题。虽然不受理论约制，就目前所了解，飞秒能量源避免发生在皮秒能量源中所存在的低能量重耦合机制(low energy recouplingmechanism)能提供比奈秒能量源更大的热不平衡。在奈秒或皮秒激光源的情况下，存在于通道427内的各种薄膜器件层材料在光吸收和消融机制方面表现地非常不同。例如，在一般正常条件下，介电层(例如，二氧化硅)实质上可让所有市面上可取得的激光波长穿透。相比之下，金属、有机物(例如，低κ材料)和硅可非常容易耦合光子，特别是容易与基于奈秒或基于皮秒的激光辐射耦合。若选择非最佳激光参数，则在涉及无机介电质、有机介电质、半导体或金属中的两种或更多种材料的堆栈结构中，通道427的激光辐射可能不利地造成分层。例如，在底层金属层或硅层中可能吸收能穿透不具有可测量吸收的高带隙能介电质(例如带隙约9eV的二氧化硅)的激光，从而造成金属层或硅层的显著蒸发。该蒸发可能产生高压，从而潜在可能造成严重的层间分层和微裂纹。已证实飞秒级激光辐射工艺避免或减轻此种材料堆栈的微裂纹或分层。
基于飞秒激光的工艺的参数可被选择成使该激光对于无机和有机介电质、金属及半导体具有实质相同的消融特性。例如，二氧化硅的吸收性/吸收率是非线性的，并且可使该二氧化硅的吸收性/吸收率与有机介电质、半导体和金属的吸收性/吸收率更一致。在一实施例中，使用基于高强度和短脉冲宽度的飞秒的激光工艺消融包含二氧化硅层以及有机介电层、半导体层或金属层中的一或多个的薄膜层堆栈。根据本发明的实施例，合适的基于飞秒的激光工艺由通常导致各种材料中的非线性交互作用的高峰值强度(辐照度)来表征。在一个此种实施例中，飞秒激光源具有大致在10飞秒至450飞秒的范围内的脉冲宽度，但较佳地具有在50飞秒至400飞秒的范围内的脉冲宽度。
在某些实施例中，该激光放射光扩及可见光谱、紫外光谱(UV)和/或红外线(IR)光谱的任意组合，以获得宽带或窄带光辐射光谱。即使对于飞秒激光消融法而言，某些波长可能提供比其它波长更好的性能。例如在一个实施例中，波长接近或位于UV范围内的基于飞秒的激光工艺可提供比波长接近或位于IR范围内的基于飞秒的激光工艺更干净的消融工艺。在特定实施例中，适用于半导体基板或基板划线的飞秒激光是以波长大致小于或等于540纳米的激光为基础，但较佳以波长范围在540纳米至250纳米的范围内的激光为基础。在特定实施例中，对于波长小于或等于540奈秒的激光而言，脉冲宽度小于或等于400飞秒。然而，在替代实施例中，使用双激光波长(例如IR激光和UV激光的组合)。
在一个实施例中，激光及相关光学路径在工作表面上提供范围约3微米至15微米的焦斑，然而提供范围约5微米至10微米的焦斑是有利的。位于工作表面处的空间光束轮廓(spatial beam profile)可为单模(高斯)或具有礼帽状轮廓的光束。在实施例中，激光源具有大致在300kHz至10MHz的范围内的脉冲重复率(pulse repetition rate)，然而较佳地具有大致在500kHz至5MHz的范围内的脉冲重复率。在实施例中，激光源在工作表面处递送大致在0.5微焦耳(μJ)至100微焦耳的范围内的脉冲能量，然而较佳地为大致在1微焦耳至5微焦耳范围内的脉冲能量。在实施例中，该激光划线工艺以大致在500毫米/秒至5米/秒的范围内的速度沿着工件表面运行，然而较佳地以大致在600毫米/秒至2米/秒的范围内的速度运行。
划线工艺可仅运行单趟或多趟，但有利地不超过两趟。可以以给定脉冲重复率下的一系列单脉冲或者以一系列脉冲突发的形式来应用激光。在实施例中，所产生的激光束的切口宽度大致在2微米至15微米的范围内，然而在硅基板划线/切割中，较佳地大致在6微米至10微米的范围内，如在器件/硅界面处所测量的。
回到图1和图4C，蚀刻基板406而贯穿经图案化的多层掩模402中的沟槽412，以单体化IC 425、426。根据本发明的实施例，蚀刻基板406包含蚀刻通过基于飞秒的激光划线工艺所形成的沟槽412，以最终完全蚀刻贯穿基板406，如图4C所示。
在实施例中，蚀刻基板406包含使用各向异性等离子体蚀刻工艺416。在实施例中，贯穿基板蚀刻工艺与第二掩模材料层402B联用，从而保护第一掩模材料层402A免于在等离子体蚀刻的整个期间暴露于等离子体下。在替代实施例中，在完成蚀刻之前，在等离子体蚀刻期间消耗第二掩模材料层402B至第一掩模材402A被暴露于等离子体的点。可使用在高功率下操作的高密度等离子体源来进行等离子体蚀刻操作105。示例性功率范围在3千瓦(kW)至6千瓦之间或更高，以达到大于每分钟25微米的基板406的蚀刻速率。
在示例性实施例中，使用深度各向异性硅蚀刻(例如，经由蚀刻贯穿硅)以比常规硅蚀刻速率高出约40％的蚀刻速率来蚀刻单晶硅基板或基板406，同时保持实质精确的轮廓控制和实质上无扇形扭曲(scallop-free)的侧壁。在全程等离子体蚀刻工艺期间，经由冷却至-10℃到-15℃的静电卡盘(ESC)通过施加冷却功率来控制高功率对于多层掩模(特别是第一掩模材料层402A)的影响，藉以使第一掩模材料层402A维持在低于100℃的温度，且较佳地维持在70℃与80℃之间的温度。在此等温度下，可有利地保持第一掩模材料层402A的溶解度。
在特定实施例中，等离子体蚀刻需要随时间与多个蚀刻周期交错的多个保护性聚合物沉积周期。该沉积：蚀刻工作周期(duty cycle)可改变，且示例性工作周期约为1∶1。例如，蚀刻工艺可具有持续时间为250毫秒(ms)至750毫秒的沉积周期及持续时间为250毫秒至750毫秒的蚀刻周期。在沉积周期与蚀刻周期之间，蚀刻工艺化学药剂(对于示例性硅蚀刻实施例，采用例如SF6)与沉积工艺化学药剂(采用CxFy气体，例如但不限于C4F6或C4F8)交替进行。如所属技术领域中已知的，可在蚀刻和沉积周期之间进一步交替工艺压力，以利于特定周期的每一个工艺的进行。
随后于操作107去除掩模层402，而完成该混合式激光消融-等离子体蚀刻单体化方法300。在图4D所示的示例性实施例中，掩模去除操作107需要对IC 425、426选择性地(例如，对钝化层511、凸块512选择性地)及对第二掩模材料层402B选择性地溶解第一掩模材料层402A。由此揭除第二掩模材料层402B。在第一掩模材料层402A为水溶性的实施例中，使用加压喷射的去离子水或将基板浸入常温(ambient)或加热水浴中以洗去水溶性掩模层。在替代实施例中，可使用所属技术领域中已知的水性溶液或烃溶剂溶液溶解第一掩模材料层402A所使用的特殊材料，来揭除多层掩模402。如图4D中进一步所示的，单体化或掩模去除工艺中的任一者可进一步包含对管芯贴膜908进行图案化，从而暴露出背胶膜910的顶部。
单个集成平台600可被配置成执行混合式激光消融-等离子体蚀刻单体化工艺100中的许多操作或所有操作。例如，图6例示了根据本发明实施例的与用于基板的激光和等离子体切割的激光划线装置610耦合的群集工具606的框图。参阅图6，群集工具606耦合至工厂接口602(FI)，该工厂接口602具有多个负载锁(load lock)604。工厂接口602可以是至具有激光划线装置610的外部制造设施与群集工具606之间的接口的适当大气端口(atmospheric port)。工厂接口602可包含机器人，这些机器人具有手臂或刀片，该手臂或刀片用以将基板(或该基板的载体)从储存单元(例如，前开式统一容器)移送至群集工具606或激光划线装置610中的任一者或两者。
激光划线装置610亦耦合至FI 602。在实施例中，激光划线装置610包含飞秒激光。该飞秒激光用于执行混合式激光与蚀刻单体化工艺100的激光消融部分。在一实施例中，激光划线设备610中也包含可移动台(moveable stage)，该可移动被配置成用于相对于基于飞秒的激光移动衬底或基板(或基板的载体)。在特定实施例中，该飞秒激光也是可移动的。
群集工具606包含一个或多个等离子体蚀刻腔室608，该一个或多个等离子体蚀刻腔室608通过机器人移送室650耦合至FI，该机器人移送室650容纳用以真空移送基板的机器人手。等离子体蚀刻腔室608适合执行混合式激光与蚀刻单体化工艺100的等离子体蚀刻部分。在一个示例性实施例中，等离子体蚀刻腔室608进一步耦合至SF6气源以及C4F8和C4F6源中的至少一者。在特定实施例中，该一个或多个等离子体蚀刻腔室608是购自美国加利福尼亚州桑尼维尔的应用材料公司的AppliedSilviaTM系统，然而亦可从市面上取得其它适当的蚀刻系统。在实施例中，集成平台600的群集工具606部分中包含一个以上的蚀刻腔室608，用以实现单体化或切割工艺的高制造产量。
群集工具606可包含适合执行该混合式激光消融-等离子体蚀刻单体化工艺100中的功能的其它腔室。在图6所示的示例性实施例中，群集工具606包含掩模形成模块612和溶剂湿法处理站614两者，但该群集工具606可包含这两者中的任一者而不含另一者。取决于实施例，掩模形成模块612可为旋涂模块或化学气相沉积(CVD)腔室。作为旋涂模块，可旋转式卡盘可被配置成藉由真空或其他方式夹住安置在载体(诸如安装在框架上的背胶膜)上的薄化基板。在进一步实施例中，旋涂模块流体耦合至水溶液源。对于CVD腔室实施例，掩模形成模块612被配置成沉积CVD碳层。任一种配置成用于进行低温膜沉积的市售CVD腔室可耦合至碳源气体。
湿法处理站614的实施例用于在等离子体蚀刻基板之后至少溶解第一掩模材料层(例如，402A)。该湿法处理站614可包含例如加压喷射器，用于喷洒水与其它溶剂。
图7例示了计算机系统700，该计算机系统内用于导致机器执行本文中所讨论的一个或多个划线方法的一组指令可被执行，例如以分析从用于标识至少一个微电机制品的标签反射的光。示例性计算机系统700包括处理器702、主存储器704(例如，只读存储器(ROM)、闪存、诸如同步DRAM(SDRAM)或Ram总线DRAM(RDRAM)之类的动态随机存取存储器(DRAM)等)、静态存储器706(例如，闪存、静态随机存取存储器(SRAM)等)，以及辅助存储器718(例如，数据存储设备)，这些存储器经由总线730彼此通信。
处理器702代表一个或多个通用处理设备，例如微处理器、中央处理单元等等。更具体地，处理器702可以是复杂指令集运算(CISC)微处理器、精简指令集运算(RISC)微处理器、超长指令字(VLIW)微处理器，等等。处理器702也可以是一个或多个专用处理设备，诸如专用集成电路(ASIC)、现场可程序编辑门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或诸如此类。处理器702被配置成用于执行处理逻辑726以便执行本文中所讨论的操作和步骤。
计算机系统700可进一步包括网络接口设备708。计算机系统700也可包括视频显示单元710(例如，液晶显示器(LCD)或阴极射线管(CRT))、字母数字输入设备712(例如，键盘)、光标控制设备714(例如，鼠标)、以及信号产生设备716(例如，扬声器)。
辅助存储器718可包括机械可访问存储介质(或更具体地，计算机可读存储介质)731，该存储介质上存储有一组或多组指令(例如，软件722)，这些指令组体现本文中所描述的方法或功能中的任一个或多个。使用计算机系统700执行软件722期间，软件722也可完全或至少部分驻留在主存储器704和/或处理器702内，主存储器704和处理器702也组成机器可读存储介质。软件722还可在网络720上经由网络接口设备708传送或接收。
机器可访问存储介质731也可用于存储图案识别算法、制品形状数据、制品位置数据或粒子闪光数据(particle sparkle data)。虽然机器可访问存储介质731在示例性实施例中被示为单个介质，然而术语“机器可访问存储介质”应解读为包括存储一组或多组指令的单个介质或或多个介质(例如，集中式数据库或分布式数据库，和/或相关高速缓存或服务器)。术语“机器可访问存储介质”也应解读成包含能够存储或编码一组指令以供机器执行并导致机器执行本发明的任一种或多种方法的任何介质。术语“机器可读存储介质”因此应当被解读为包括，但不仅限于，固态存储器、光盘和磁盘。
因此，已公开切割半导体基板(每个基板具有多个IC)的方法。本发明所示实施例的前面说明——包括在摘要中描述的内容——不旨在是穷尽性的或将本发明限定在所公开的准确方式。尽管在本文中出于说明性目的描述了本发明的具体实现和示例，但在本发明的范围内可作出各种等效修改，如本领域技术人员将认识到的那样。因此，本发明的范围是由下面权利要求书整体确定的，它应当根据权利要求书解释的建立教条予以解释。

Claims (24)

1.一种切割包含多个IC的基板的方法，所述方法包括：
在所述基板上形成多层掩模，所述多层掩模覆盖并保护所述IC，所述多层掩模包含位于所述IC的顶表面上的第一掩模材料层以及位于所述第一掩模材料层上的第二掩模材料层；
使用激光划线工艺对所述掩模进行图案化，以提供具有间隙的图案化掩模，而暴露所述基板介于所述IC之间的区域；
等离子体蚀刻所述基板至贯穿所述图案化掩模中的所述间隙以单体化所述IC，其中所述第二掩模材料层保护所述第一掩模材料层在蚀刻工艺的至少一部分内免于暴露至所述等离子体；
至少去除所述第二掩模材料层的一部分；以及
在去除所述第二掩模材料层的所述部分之后，去除所述第一掩模材料层。
2.如权利要求1所述的方法，其特征在于，至少去除所述第二掩模材料层的所述部分包括在去除所述第一掩模材料层之前去除所述整个第二掩模材料层。
3.如权利要求1所述的方法，其特征在于，至少去除所述第二掩模材料层的所述部分包括等离子体蚀刻所述第二掩模材料层。
4.如权利要求3所述的方法，其特征在于，等离子体蚀刻所述第二掩模材料层包括使用SF6以及C4F8和C4F6中的至少一个。
5.如权利要求1所述的方法，其特征在于，去除所述第一掩模材料层包括溶解所述第一掩模材料层。
6.如权利要求5所述的方法，其特征在于，溶解所述第一掩模材料层包括在水溶液中溶解。
7.如权利要求1所述的方法，其特征在于，至少去除所述第二掩模材料层的所述部分包括等离子体蚀刻所述第二掩模材料层，并且其中去除所述第一掩模材料层包括溶解所述第一掩模材料层。
8.如权利要求1所述的方法，其特征在于，所述第一掩模材料层包含水溶性聚合物，并且其中蚀刻所述半导体基板包括通过深沟槽蚀刻工艺来蚀刻所述沟槽，且在所述深沟槽蚀刻工艺期间，所述第一掩模材料层保持低于100℃。
9.如权利要求8述的方法，其特征在于，形成所述多层掩模包括施加以下各项中的至少一个：聚(乙烯醇)、聚(丙烯酸)、聚(甲基丙烯酸)、聚(丙烯酰胺)或聚(环氧乙烷)，作为与所述IC的所述顶表面接触的所述第一掩模材料层。
10.如权利要求1所述的方法，其特征在于，形成所述多层掩模包括在所述第一掩模材料层上施加非水溶性聚合物。
11.如权利要求10所述的方法，其特征在于，施加所述非水溶性聚合物进一步包括施加光刻胶和聚酰亚胺中的至少一个。
12.如权利要求1所述的方法，其特征在于，形成所述多层掩模进一步包括形成所述多层掩模以使所述多层掩模在所述IC之间的所述通道上的厚度不超过20微米且使所述多层掩模在IC的顶部凸块表面上的厚度为至少10微米。
13.如权利要求1所述的方法，其特征在于，对所述掩模进行图案化进一步包括使用飞秒激光直接刻画所述图案，所述飞秒激光具有小于或等于540纳米的波长以及少于或等于400飞秒的激光脉冲宽度。
14.如权利要求1所述的方法，其特征在于，形成所述多层掩模包括：
将所述第一掩模材料层的溶液旋涂到所述IC的所述顶表面上；以及
在所述第一掩模材料层上旋涂所述第二掩模材料层的溶液或气相沉积所述第二掩模材料层。
15.如权利要求14所述的方法，其特征在于，所述方法进一步包括使用背面研磨工艺来使所述基板薄化，其中在所述背面研磨操作之后执行对所述第一掩模材料层的旋涂。
16.如权利要求14所述的方法，其特征在于，在所述第一掩模材料层上旋涂所述第二掩模材料层的所述溶液或气相沉积所述第二掩模材料层进一步包括在所述第一掩模材料层上化学气相沉积无定形碳层
17.一种切割包含多个IC的基板的方法，所述方法包括：
在硅基板上形成水溶性掩模材料层，所述水溶性掩模材料层覆盖位于所述硅基板上的所述IC，所述IC包括薄膜堆栈，所述薄膜堆栈包括二氧化硅层、低κ材料层、和铜层；
在所述水溶性掩模材料层上形成非水溶性掩模材料层；
使用飞秒激光对所述非水溶性掩模材料层、所述水溶性掩模材料层、所述二氧化硅层、低κ材料层和铜层进行图案化，以暴露硅基板介于IC之间的区域；以及
蚀刻所述硅基板至贯穿间隙以单体化IC，所述非水溶性掩模材料层通过硅基板蚀刻的至少一部分保护水溶性掩模材料层免于暴露于等离子体；
至少去除所述非水溶性掩模材料层的一部分；以及
在去除所述非水溶性掩模材料层的所述部分之后，去除所述水溶性掩模材料层。
18.如权利要求17所述的方法，其特征在于，至少去除所述非水溶性掩模材料层的所述部分包括在去除所述水溶性掩模材料层之前去除所述整个非水溶性掩模材料层。
19.如权利要求17所述的方法，其特征在于，至少去除所述非水溶性掩模材料层的所述部分包括等离子体蚀刻所述非水溶性掩模材料层，并且其中去除所述水溶性掩模材料层包括溶解所述水溶性掩模材料层。
20.如权利要求17所述的方法，其特征在于，使用所述飞秒激光对二氧化硅层、低κ材料层和铜层进行图案化包括：在消融低κ材料层和铜层之前消融所述二氧化硅层，并且其中蚀刻硅基板包括将所述基板暴露于由SF6以及C4F8和C4F6中的至少一个形成的等离子体，同时使所述水溶性掩模材料层保持低于100℃。
21.一种用于切割包含多个IC的基板的方法，所述系统包括：
群集工具，包括；
等离子体蚀刻腔室，用于通过对所述基板的等离子体蚀刻来单体化所述IC：
耦接至所述等离子体腔室的机器人移送室，
耦接至所述机器人移送室的掩模形成模块或溶剂湿法清洁模块中的至少一个，所述掩模形成模块包括旋涂器或化学气相沉积(CVD)室；
激光划线模块，用于对多层掩模进行图案化并暴露基板介于IC之间的区域；以及
耦接至所述群集工具的所述机器人移送室并且耦接至所述激光划线模块的工厂接口，其中所述基板通过所述工厂接口在所述群集工具与所述激光划线模块之间移送。
22.如权利要求21所述的系统，其特征在于，所述激光划线模块包括飞秒激光，所述飞秒激光具有小于或等于540纳米的波长以及少于或等于400飞秒的脉冲宽度。
23.如权利要求21所述的系统，其特征在于，还包括所述掩模形成模块，其中所述化学气相沉积(CVD)室用于沉积CVD碳层。
24.如权利要求21所述的系统，其特征在于，所述等离子体蚀刻腔室被耦接至SF6以及C4F8和C4F6中的至少一个。
CN201610625703.2A 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模 Active CN106229262B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/161,427 2011-06-15
US13/161,427 US8557682B2 (en) 2011-06-15 2011-06-15 Multi-layer mask for substrate dicing by laser and plasma etch
CN201280027188.8A CN103582935B (zh) 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280027188.8A Division CN103582935B (zh) 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模

Publications (2)

Publication Number Publication Date
CN106229262A true CN106229262A (zh) 2016-12-14
CN106229262B CN106229262B (zh) 2020-10-30

Family

ID=47353998

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610625703.2A Active CN106229262B (zh) 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模
CN201280027188.8A Active CN103582935B (zh) 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280027188.8A Active CN103582935B (zh) 2011-06-15 2012-05-23 用于以激光及等离子体蚀刻切割基板的多层掩模

Country Status (6)

Country Link
US (2) US8557682B2 (zh)
JP (2) JP5934788B2 (zh)
KR (2) KR101463146B1 (zh)
CN (2) CN106229262B (zh)
TW (2) TWI451487B (zh)
WO (1) WO2012173758A2 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8969177B2 (en) * 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US8845854B2 (en) * 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
WO2014126785A2 (en) * 2013-02-13 2014-08-21 Applied Materials, Inc. Water soluble film and uv-curable film hybrid mask for wafer dicing using laser scribing and plasma etch
US20140273401A1 (en) * 2013-03-14 2014-09-18 Wei-Sheng Lei Substrate laser dicing mask including laser energy absorbing water-soluble film
US9620379B2 (en) 2013-03-14 2017-04-11 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US9261791B2 (en) 2013-03-15 2016-02-16 Infineon Technologies Ag Photoresist application
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
WO2015023287A1 (en) * 2013-08-15 2015-02-19 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US20150079760A1 (en) * 2013-09-19 2015-03-19 Wei-Sheng Lei Alternating masking and laser scribing approach for wafer dicing using laser scribing and plasma etch
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9646951B2 (en) * 2013-12-10 2017-05-09 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US9299611B2 (en) * 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9012305B1 (en) * 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
JP6295094B2 (ja) * 2014-02-06 2018-03-14 株式会社ディスコ ウェーハの加工方法
US9076860B1 (en) * 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US20150287638A1 (en) * 2014-04-04 2015-10-08 Jungrae Park Hybrid wafer dicing approach using collimated laser scribing process and plasma etch
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US9112050B1 (en) * 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) * 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9159624B1 (en) * 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
JP6055494B2 (ja) * 2015-01-27 2016-12-27 碁達科技股▲ふん▼有限公司 レーザーダイシング方法
US9633902B2 (en) * 2015-03-10 2017-04-25 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device that includes dividing semiconductor substrate by dry etching
JP6594153B2 (ja) * 2015-10-13 2019-10-23 株式会社ディスコ ウエーハの加工方法
DE102015118991A1 (de) 2015-11-05 2017-05-11 Ev Group E. Thallner Gmbh Verfahren zur Behandlung von Millimeter- und/oder Mikrometer- und/oder Nanometerstrukturen an einer Oberfläche eines Substrats
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US9972575B2 (en) * 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
CN105789031A (zh) * 2016-03-11 2016-07-20 中国建筑材料科学研究总院 激光直写用掩膜及其刻蚀方法
GB201611652D0 (en) * 2016-07-04 2016-08-17 Spts Technologies Ltd Method of detecting a condition
JP6770858B2 (ja) * 2016-09-09 2020-10-21 株式会社ディスコ 分割方法
KR102644518B1 (ko) * 2017-01-06 2024-03-08 상라오 신위안 웨동 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 태양 전지의 제조 방법
JP6861526B2 (ja) * 2017-02-02 2021-04-21 株式会社ディスコ ウエーハの加工方法
JP2018181902A (ja) * 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
US10700012B2 (en) 2017-04-14 2020-06-30 Qualcomm Incorporated Porous silicon dicing
JP7042437B2 (ja) * 2017-09-07 2022-03-28 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination
JP7138297B2 (ja) * 2018-03-26 2022-09-16 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
JP2019169686A (ja) * 2018-03-26 2019-10-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
GB2572608A (en) * 2018-04-03 2019-10-09 Ilika Tech Ltd Laser processing method for thin film structures
TWI741262B (zh) * 2018-06-04 2021-10-01 美商帕斯馬舍門有限責任公司 切割晶粒附接膜的方法
CN109461717A (zh) * 2018-10-15 2019-03-12 上海华虹宏力半导体制造有限公司 一种晶圆及其形成方法、等离子体裂片方法
US11964343B2 (en) * 2020-03-09 2024-04-23 Applied Materials, Inc. Laser dicing system for filamenting and singulating optical devices

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
JP2002141259A (ja) * 2000-10-30 2002-05-17 Sharp Corp 半導体装置の製法
JP2002190522A (ja) * 2000-07-28 2002-07-05 Applied Materials Inc 誘電体フィルムの堆積方法
CN1447914A (zh) * 2000-10-02 2003-10-08 应用材料有限公司 传送缺陷来源识别器中图像,数据,或其它信息的方法和装置
CN1504306A (zh) * 2002-07-22 2004-06-16 应用材料有限公司 高温衬底传送机械手
CN1531747A (zh) * 2001-03-14 2004-09-22 美商・应用材料股份有限公司 以电化学机械研磨法进行基材平坦化
CN1607636A (zh) * 2003-08-06 2005-04-20 应用材料有限公司 利用整合度量工具监测制程的稳定度
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法
CN1973362A (zh) * 2004-06-30 2007-05-30 飞思卡尔半导体公司 超薄管芯及其制造方法
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2007281339A (ja) * 2006-04-11 2007-10-25 Sharp Corp 半導体装置およびその製造方法
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4049944A (en) 1973-02-28 1977-09-20 Hughes Aircraft Company Process for fabricating small geometry semiconductive devices including integrated components
JPS52151560A (en) * 1976-06-11 1977-12-16 Nec Home Electronics Ltd Production of semiconductor device
JPS5868930A (ja) * 1981-10-20 1983-04-25 Fujitsu Ltd 半導体装置の製造方法
JPH0364758A (ja) * 1989-08-02 1991-03-20 Hitachi Ltd フォトレジスト剥離方法
JP3165304B2 (ja) * 1992-12-04 2001-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法及び半導体処理装置
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09216085A (ja) 1996-02-07 1997-08-19 Canon Inc 基板の切断方法及び切断装置
JPH1027971A (ja) 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
US6426484B1 (en) 1996-09-10 2002-07-30 Micron Technology, Inc. Circuit and method for heating an adhesive to package or rework a semiconductor die
US5920973A (en) 1997-03-09 1999-07-13 Electro Scientific Industries, Inc. Hole forming system with multiple spindles per station
JP3230572B2 (ja) 1997-05-19 2001-11-19 日亜化学工業株式会社 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US6057180A (en) 1998-06-05 2000-05-02 Electro Scientific Industries, Inc. Method of severing electrically conductive links with ultraviolet laser output
JP3677191B2 (ja) * 1999-03-15 2005-07-27 株式会社東芝 感光性ポリイミド用現像液、ポリイミド膜パターン形成方法、及び電子部品
US6562698B2 (en) 1999-06-08 2003-05-13 Kulicke & Soffa Investments, Inc. Dual laser cutting of wafers
JP4318353B2 (ja) * 1999-10-01 2009-08-19 パナソニック株式会社 基板の製造方法
JP2001110811A (ja) 1999-10-08 2001-04-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4387007B2 (ja) 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001144126A (ja) 1999-11-12 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP2001148358A (ja) 1999-11-19 2001-05-29 Disco Abrasive Syst Ltd 半導体ウェーハ及び該半導体ウェーハの分割方法
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
AU2001227764A1 (en) 2000-01-10 2001-07-24 Electro Scientific Industries, Inc. Laser system and method for processing a memory link with a burst of laser pulses having ultrashort pulsewidths
US6383931B1 (en) 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
AU2001251172A1 (en) 2000-03-30 2001-10-15 Electro Scientific Industries, Inc. Laser system and method for single pass micromachining of multilayer workpieces
US7046679B2 (en) 2000-06-09 2006-05-16 Broadcom Corporation Gigabit switch with frame forwarding and address learning
JP2002016123A (ja) * 2000-06-29 2002-01-18 Hitachi Ltd 試料処理装置および処理方法
WO2002005345A1 (en) 2000-07-12 2002-01-17 Electro Scientific Industries, Inc. Uv laser system and method for single pulse severing of ic fuses
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
JP4109823B2 (ja) 2000-10-10 2008-07-02 株式会社東芝 半導体装置の製造方法
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
CN100369235C (zh) 2001-10-01 2008-02-13 埃克赛尔技术有限公司 加工衬底的方法及系统
US6642127B2 (en) 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP3910843B2 (ja) 2001-12-13 2007-04-25 東京エレクトロン株式会社 半導体素子分離方法及び半導体素子分離装置
JP4006994B2 (ja) 2001-12-18 2007-11-14 株式会社リコー 立体構造体の加工方法、立体形状品の製造方法及び立体構造体
US6706998B2 (en) 2002-01-11 2004-03-16 Electro Scientific Industries, Inc. Simulated laser spot enlargement
KR100451950B1 (ko) 2002-02-25 2004-10-08 삼성전자주식회사 이미지 센서 소자 웨이퍼 소잉 방법
KR20040086725A (ko) 2002-02-25 2004-10-12 가부시기가이샤 디스코 반도체 웨이퍼의 분할 방법
JP2003257896A (ja) 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
JP2005523583A (ja) 2002-04-19 2005-08-04 エグシル テクノロジー リミテッド パルスレーザを用いる、基板のプログラム制御ダイシング
JP4544811B2 (ja) * 2002-05-09 2010-09-15 大日本印刷株式会社 エレクトロルミネッセント素子の製造方法
JP2004031526A (ja) 2002-06-24 2004-01-29 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体素子の製造方法
US6582983B1 (en) 2002-07-12 2003-06-24 Keteca Singapore Singapore Method and wafer for maintaining ultra clean bonding pads on a wafer
JP4286497B2 (ja) 2002-07-17 2009-07-01 新光電気工業株式会社 半導体装置の製造方法
JP3908148B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 積層型半導体装置
JP2004273895A (ja) 2003-03-11 2004-09-30 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法
JP2004322168A (ja) 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP4231349B2 (ja) 2003-07-02 2009-02-25 株式会社ディスコ レーザー加工方法およびレーザー加工装置
JP4408361B2 (ja) 2003-09-26 2010-02-03 株式会社ディスコ ウエーハの分割方法
US7128806B2 (en) 2003-10-21 2006-10-31 Applied Materials, Inc. Mask etch processing apparatus
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2005203541A (ja) 2004-01-15 2005-07-28 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US7459377B2 (en) 2004-06-08 2008-12-02 Panasonic Corporation Method for dividing substrate
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
US7687740B2 (en) 2004-06-18 2010-03-30 Electro Scientific Industries, Inc. Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows
US7199050B2 (en) 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
JP4018096B2 (ja) 2004-10-05 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法、及び半導体素子の製造方法
JP4288229B2 (ja) 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
US7875898B2 (en) 2005-01-24 2011-01-25 Panasonic Corporation Semiconductor device
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4478053B2 (ja) 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP4285455B2 (ja) 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4599243B2 (ja) 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
TWI295816B (en) * 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
US9138913B2 (en) 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
JP4769560B2 (ja) 2005-12-06 2011-09-07 株式会社ディスコ ウエーハの分割方法
JP4372115B2 (ja) 2006-05-12 2009-11-25 パナソニック株式会社 半導体装置の製造方法、および半導体モジュールの製造方法
US8198566B2 (en) 2006-05-24 2012-06-12 Electro Scientific Industries, Inc. Laser processing of workpieces containing low-k dielectric material
US20070272666A1 (en) 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP4480728B2 (ja) 2006-06-09 2010-06-16 パナソニック株式会社 Ｍｅｍｓマイクの製造方法
KR101262386B1 (ko) 2006-09-25 2013-05-08 엘지이노텍 주식회사 질화물 반도체 발광소자의 제조 방법
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4840200B2 (ja) 2007-03-09 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7926410B2 (en) 2007-05-01 2011-04-19 J.R. Automation Technologies, L.L.C. Hydraulic circuit for synchronized horizontal extension of cylinders
WO2008142911A1 (en) 2007-05-18 2008-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20090016853A1 (en) * 2007-07-09 2009-01-15 Woo Sik Yoo In-line wafer robotic processing system
JP2009034694A (ja) 2007-07-31 2009-02-19 Disco Abrasive Syst Ltd レーザ加工方法
US8012857B2 (en) 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8614151B2 (en) 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
US7859084B2 (en) 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
WO2009126907A2 (en) 2008-04-10 2009-10-15 Applied Materials, Inc. Laser-scribing platform and hybrid writing strategy
KR101026010B1 (ko) 2008-08-13 2011-03-30 삼성전기주식회사 레이저 가공장치 및 레이저 가공방법
US10307862B2 (en) 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
WO2012088590A1 (en) * 2010-12-30 2012-07-05 Primal Fusion Inc. System and method for using a knowledge representation to provide information based on environmental inputs
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242426A (ja) * 1985-08-19 1987-02-24 Toshiba Corp 半導体素子の製造方法
JP2000294523A (ja) * 1999-04-01 2000-10-20 Sony Corp 半導体製造装置および半導体装置の製造方法
JP2002190522A (ja) * 2000-07-28 2002-07-05 Applied Materials Inc 誘電体フィルムの堆積方法
CN1447914A (zh) * 2000-10-02 2003-10-08 应用材料有限公司 传送缺陷来源识别器中图像,数据,或其它信息的方法和装置
JP2002141259A (ja) * 2000-10-30 2002-05-17 Sharp Corp 半導体装置の製法
CN1531747A (zh) * 2001-03-14 2004-09-22 美商・应用材料股份有限公司 以电化学机械研磨法进行基材平坦化
CN1504306A (zh) * 2002-07-22 2004-06-16 应用材料有限公司 高温衬底传送机械手
CN1607636A (zh) * 2003-08-06 2005-04-20 应用材料有限公司 利用整合度量工具监测制程的稳定度
CN1609711A (zh) * 2003-10-21 2005-04-27 应用材料有限公司 控制蚀刻工序的精确度和再现性的方法
CN1973362A (zh) * 2004-06-30 2007-05-30 飞思卡尔半导体公司 超薄管芯及其制造方法
CN101002315A (zh) * 2004-08-02 2007-07-18 松下电器产业株式会社 半导体器件的制造方法以及半导体晶片分割掩膜的形成装置
US20090014052A1 (en) * 2005-10-07 2009-01-15 Borden Peter G Module having an improved thin film solar cell interconnect
JP2007281339A (ja) * 2006-04-11 2007-10-25 Sharp Corp 半導体装置およびその製造方法
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Also Published As

Publication number Publication date
KR20140041750A (ko) 2014-04-04
WO2012173758A2 (en) 2012-12-20
JP2015097278A (ja) 2015-05-21
TWI543248B (zh) 2016-07-21
TWI451487B (zh) 2014-09-01
JP2014523109A (ja) 2014-09-08
JP6207496B2 (ja) 2017-10-04
WO2012173758A3 (en) 2013-04-04
KR101463146B1 (ko) 2014-11-20
US20140011337A1 (en) 2014-01-09
CN103582935B (zh) 2016-08-24
US20120322241A1 (en) 2012-12-20
CN106229262B (zh) 2020-10-30
CN103582935A (zh) 2014-02-12
KR20140066799A (ko) 2014-06-02
TW201250806A (en) 2012-12-16
JP5934788B2 (ja) 2016-06-15
TW201434081A (zh) 2014-09-01
US8557682B2 (en) 2013-10-15
KR102036708B1 (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
CN103582935B (zh) 用于以激光及等离子体蚀刻切割基板的多层掩模
KR101534229B1 (ko) 기판을 다이싱 하는 방법
KR101463152B1 (ko) 레이저 스크라이빙 및 플라즈마 에칭에 의한 디바이스 싱귤레이션을 위한 인-시튜 증착된 마스크 층
US20140057414A1 (en) Mask residue removal for substrate dicing by laser and plasma etch

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant