Nothing Special   »   [go: up one dir, main page]

CN105900231B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105900231B
CN105900231B CN201580004201.1A CN201580004201A CN105900231B CN 105900231 B CN105900231 B CN 105900231B CN 201580004201 A CN201580004201 A CN 201580004201A CN 105900231 B CN105900231 B CN 105900231B
Authority
CN
China
Prior art keywords
slot
configuring area
semiconductor device
bottom plate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580004201.1A
Other languages
English (en)
Other versions
CN105900231A (zh
Inventor
泷泽直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105900231A publication Critical patent/CN105900231A/zh
Application granted granted Critical
Publication of CN105900231B publication Critical patent/CN105900231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种半导体装置(1)，具有：层叠基板(3)，由电路板(33)、绝缘板(31)以及金属板(32)层叠而构成，且以凸状向电路板(33)侧翘曲；半导体芯片(5)，固定于电路板(33)；底板(2)，具有用于配置层叠基板(3)的规定的配置区，形成于配置区的外缘的槽(22A)，以及与槽(22A)相邻且比槽(22A)更靠配置区的内侧而配置的突起(21)，在槽(22A)的突起(21)侧设置有与层叠基板(3)的翘曲所引起的倾斜相对应的倾斜部(22Ab)；以及接合材料(4)，填充于金属板(32)与配置区之间，从而覆盖槽(22A)和突起(21)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
在图9中，以剖面图(图9的(a))以及俯视图(图9的(b))示出现有的一种半导体装置的主要结构。
图9所示的半导体装置101具备金属制的底板102。该底板102上形成有贯通孔102a，该贯通孔102a用于将底板102通过螺栓安装到未图示的散热器(heat sink)上。底板102上通过接合材料104接合有层叠基板103。接合材料104具体为焊料。层叠基板103包括：绝缘板131、设置于绝缘板131的一侧的面上的金属板132，以及设置于绝缘板131的另一侧的面上且形成规定电路的电路板133。层叠基板103的一例为DCB(直接铜键合)基板。
在电路板133上，通过导电性的接合材料106电连接且机械连接有IGBT(绝缘栅型双极晶体管)等的半导体芯片105。“电连接且机械连接”是指除了包括对象物之间以直接接合的方式连接的情况以外，还包括对象物之间通过焊料和/或金属烧结材料等的导电性接合材料而相互连接的情况，该解释同样适用于以下说明。
上述半导体装置101的底板102和层叠基板103的热膨胀系数不同，因此半导体芯片105工作时产生的热向接合材料104施加热应力。并且，在半导体装置101工作时，由于这种热应力的反复出现可能会使接合材料104产生裂纹(crack)。图10中示出对接合材料中产生的裂纹的状态进行观察的超声波观察图像。图10是从上方观察接合材料104的图像，白色部分表示裂纹。如图10所示，裂纹产生在接合材料104的四角等的外缘，并向内侧扩展。另外，为了抑制接合材料104的裂纹的产生以及扩展，使接合材料104具有一定程度的厚度是一种有效的措施。
为了使接合材料104具有一定程度的厚度，在底板102的主表面配置了突起121。通过突起121对底板102与金属板132的距离进行控制，从而获得与突起121的高度具有相同厚度的接合材料104。
然而，如图11所示，对于具备朝向电路板133侧的凸状翘曲程度大的层叠基板103A的半导体装置101来说，在金属板132的外缘部无法充分确保接合材料104的厚度。因此，在接合材料104的外缘部可能会产生上述的裂纹。层叠基板103A的翘曲例如是由于电路板133的总体积与金属板132的总体积的差异而产生的。
即使是朝向电路板133侧的凸状翘曲程度比较大的层叠基板103A，如果增高突起121从而加厚接合材料104的外缘部，也能够抑制裂纹的产生。然而，增高突起121也会加厚热传导率不高的接合材料104的中央部。因此，存在从金属板132向底板102的热传导性降低，从半导体芯片105向外部的散热性降低的隐患。
专利文献1中记载了一种半导体装置，其中，底板的突起位于从层叠基板的电路板的周缘起距离1～10mm的区域，在比该突起更靠周缘侧的位置上形成有截面为矩形形状的槽。该槽即使在使用翘曲程度大的层叠基板的情况下，也有益于维持底板与层叠基板的电路板之间的接合材料的厚度。然而，记载于专利文献1中的底板的槽具有截面为矩形形状的空间。在槽为矩形形状的情况下，因为在槽内会大范围存在接合材料厚度厚的部分，因此在从层叠基板向底板的散热性方面存在改良的余地。另外，专利文献1所记载的槽在接合时，接合材料中的气孔难以排出，因此在接合材料的可靠性方面存在改良的余地。
另外，专利文献2中记载了一种半导体装置，该装置为了与散热器紧密接触，而在其底板的表面形成了槽，由此控制底板的翘曲形状。然而，专利文献2中记载的槽对调整接合材料的厚度方面没有作出有效的贡献。
现有技术文献
专利文献
专利文献1：日本特开第2002-57280号公报
专利文献2：美国专利申请公开第2013/0193591号说明书
发明内容
技术问题
本发明有利地解决了上述问题，其目的在于提供一种能够抑制在底板和层叠基板的接合材料中裂纹的产生、扩展，同时提高散热性的半导体装置。
技术方案
本发明的一个形态的半导体装置具备层叠基板、半导体芯片、底板和接合材料。上述层叠基板是由电路板、绝缘板以及金属板层叠而构成，且以凸状向该电路板侧翘曲。上述半导体芯片固定于该电路板。上述底板具有用于配置该层叠基板的规定的配置区，形成于该配置区的外缘的槽，以及与该槽相邻且比该槽更靠该配置区的内侧而配置的突起。在该槽的该突起侧设置有与该层叠基板的翘曲所引起的倾斜相对应的倾斜部。上述接合材料填充于该金属板与该配置区之间，将该槽填补。
另外，本发明的另一形态的半导体装置具备层叠基板、半导体芯片、底板和接合材料。上述层叠基板是由电路板、绝缘板以及金属板层叠而构成，且以凸状向该电路板侧翘曲。上述半导体芯片固定于该电路板。上述底板具有用于配置该层叠基板的规定的配置区，形成于该配置区的外缘的槽，以及与该槽相邻且比该槽更靠该配置区的内侧而配置的突起。该槽连续地形成在该配置区的短边侧，并形成于该配置区的长边侧的除中央部的部分。上述接合材料填充于该金属板与该配置区之间，将该槽填补。
发明效果
根据本发明的半导体装置，能够抑制在底板和层叠基板的接合材料中裂纹的产生、扩展，同时提高散热性。
附图说明
图1为本发明实施方式一的半导体装置的说明图。
图2为示出焊料中裂纹的长度和焊料的厚度之间关系的图。
图3为本发明的实施方式一的底板的槽附近的剖面图。
图4为参考例的底板的槽附近的剖面图。
图5为本发明的实施方式一的底板的俯视图。
图6为本发明的变形例一的底板的槽附近的剖面图。
图7为本发明的变形例二的底板的槽附近的剖面图。
图8为本发明的实施方式二的半导体装置的底板的俯视图。
图9为举例示出现有的半导体装置的说明图。
图10为示出接合材料中产生的裂纹的状态的超声波观察图像。
图11为举例示出现有的半导体装置的剖面图。
符号说明
1：半导体装置
2：底板
21：突起
22A、22B、22C、22D：槽
3：层叠基板
31：绝缘板
32：金属板
33：电路板
4、6：接合材料
5：半导体芯片
具体实施方式
以下，针对本发明的半导体装置的实施方式，参考附图进行具体的说明。
(实施方式一)
图1为本发明实施方式一的半导体装置1的剖面图(图1的(a))以及俯视图(图1的(b))。半导体装置1具备层叠基板3、半导体芯片5、底板2和接合材料4。
另外，本实施方式的半导体装置1还具备图1未图示的部件。例如具备与半导体芯片5的电极和电路板33电连接的布线部件、与电路板33电连接且机械连接的外部端子、收纳半导体芯片5以及层叠基板3等的框体、填充框体的内部空间的密封材料等。
如图1所示，层叠基板3由电路板33、绝缘板31以及金属板32层叠而构成。
绝缘板31例如由氮化铝、氮化硅、氧化铝等的绝缘性陶瓷构成，金属板32和电路板33例如由铜构成。绝缘板31和金属板32具有大致呈长方形的平面形状。并且，在图示的例中，电路板33具有形成有规定的电路图案的电路板33a、33b、33c、33d。为了确保电路板33的爬电距离，绝缘板31的长边和短边都分别比金属板32和电路板33的长边和短边长。作为层叠基板3，能够使用这些绝缘板31与金属板32、电路板33直接接合而成的DCB基板等。
半导体芯片5在正面和背面分别具有电极。并且，背面的电极通过焊料等导电性的接合材料6与电路板33a、33b、33c电连接且机械连接。具体地说，半导体芯片5例如是IGBT、功率MOSFET或SBD(肖特基势垒二极管)。半导体芯片5可以由硅半导体构成，也可以由SiC半导体构成。在半导体芯片5为IGBT的情况下，背面的电极为集电极，正面的电极为发射电极和栅电极。在半导体芯片5为由碳化硅(SiC)构成的功率MOSFET的情况下，与由硅构成的半导体芯片相比耐压更高，且在高频下能够进行开关操作，因此最适合作为本实施方式的半导体装置的半导体芯片5。但是，半导体芯片5不限于IGBT或功率MOSFET，也可以是一个或多个能够进行开关动作的半导体元件的组合。
底板2在其主表面具有用于配置层叠基板3的指定的配置区。并且，在该配置区的四角等的外缘，形成有槽22A。并且，相邻于槽22A配置有比槽22A更靠配置区的内侧的突起21。在层叠基板3的金属板32与底板2的指定的配置区之间，填充有焊料等的接合材料4，从而将层叠基板3与底板2相接合。这时，在突起21的前端与层叠基板3的金属板32抵接的状态下通过接合材料4使两者相接合，由此能够控制底板2与金属板32之间的接合材料4的厚度。
图2中示出在进行300次热循环的试验后，通过两种焊料对在作为接合材料4的焊料中产生的裂纹的长度和焊料的厚度的关系进行调查的结果。从图2可知，通过将焊料的厚度设为100μm以上，能够抑制裂纹的扩展。但是，当底板2与金属板32之间的焊料的厚度超过300μm时，散热性的降低变得很明显。因此，从抑制裂纹的产生、扩展和散热性的观点考虑，优选将焊料的厚度设为100μm以上且300μm以下。也就是说，突起21的高度优选在100μm以上且300μm以下。
突起21设置在底板2的主表面上的层叠基板3的配置区的四角附近的位置，该位置比将半导体芯片5垂直投影于底板2的主表面时的位置更靠配置区的外侧。例如，突起21设置于分别从配置区的长边以及短边起距离2～10mm、优选在3～5mm的内侧的位置。例如，可通过对底板2进行冲压加工来形成突起21。
另外，底板2在配置区的外侧具有贯通孔2a，该贯通孔2a用于将未图示的散热器通过螺栓安装于主表面的相反面。在通过螺栓将底板2安装于散热器上时，涂布润滑脂等来提高散热性，但为了将润滑脂涂满整面，使底板2以凸状向散热器侧翘曲的情况比较多。因此，在使用了以凸状向电路板33侧翘曲的层叠基板3的情况下，如图1所示，层叠基板3与底板2的翘曲朝向相反，因此层叠基板3的端部的接合材料4的厚度更容易变薄。因此，接合材料4的裂纹的问题变得很明显。
在图3示出底板2的突起21附近的扩大剖面图。在底板2上，在配置区的外缘与突起21相邻地形成有槽22A。从槽22A的纵截面来看，在突起21侧具有与层叠基板3的翘曲所引起的倾斜相对应的倾斜部22Ab，其截面形状为三角形状。并且，槽22A由接合材料4填补，填补槽22A的接合材料4与金属板32相接触。由此，在槽22A的范围内能够部分地将接合材料4的厚度扩大。因此，即使产生层叠基板3的翘曲，在更靠底板2的突起21的外缘侧能够确保所希望的焊料厚度(100μm以上)。
槽22A的深度只要满足在垂直方向上从层叠基板3的金属板32的表面起至槽22A为止的距离在100μm以上的条件即可。为了不受层叠基板3的翘曲程度的影响而将接合材料4的厚度设置在100μm以上，优选的槽22A的深度d是从底板2的表面(主表面)起的最大深度在100μm以上。
但是，当槽22A的深度d超过300μm，抑制裂纹的效果饱和，并且有可能导致散热性降低，因此不为优选。在槽22A中，优选使最大深度的位置与将层叠基板3的金属板32的边沿垂直投影于底板2时的位置相同。
槽22A中，在底板2的主表面的内侧的端部22Ac位于比半导体芯片5和突起21更靠外侧的位置。这是考虑到半导体芯片5的散热性而设计的。另外，槽22A的外侧的端部22Ae，位于与将层叠基板3的绝缘板31的边沿垂直投影于底板2时的位置相同的位置或其内侧的位置。这是为了在比层叠基板3的配置区更靠外侧的底板2上以绝缘性粘接剂固定未图示的框体时，使槽22A与框体相互不干涉。
在图4示出在参考例的半导体装置201中的底板202的槽附近的剖面图。层叠基板203由层叠电路板233、绝缘板231和金属板232层叠构成。半导体芯片205的背面的电极通过焊料等的导电性的接合材料206与电路板233电连接且机械连接。
在底板202上设有截面为矩形形状的槽222。与本实施方式的槽22A的区别在于，在突起侧不设有与层叠基板的翘曲相对应的倾斜部22Ab，而设有垂直的侧面222b。
在图4所示的参考例中，在侧面222b的附近的接合材料204的厚度几乎等于突起221的高度与槽222的深度之和。因此，在侧面222b的附近，接合材料204与规定的厚度(即突起21的高度)相比大幅度变厚。结果，在金属板232的外缘，从层叠基板3向底板2的散热性显著变差。
另一方面，如图3所示的槽22A中，与层叠基板3的翘曲所引起的倾斜相对应的倾斜部22Ab是相邻于突起21而形成的。因此，在金属板32的外缘，能够将金属板32和底板2之间的接合材料4的厚度维持在规定的范围内。因此，在金属板32的外缘也能够良好地保持从层叠基板3向底板2的散热性。
另外，具有倾斜部22Ab的槽22A比具有垂直的侧面222b的槽222更容易排出接合时在溶融的接合材料4中产生的气孔。因此，能够提高接合材料的可靠性，能进一步抑制裂纹的产生、扩展。
另外，在通过冲压加工在底板202上形成参考例中的槽222时，需要有边角大致为直角的模具。然而用这种模具进行冲压加工的难度大，另外模具的边角也存在易磨损等的问题。
另一方面，槽22A能够通过使用边角为钝角的三角形状的模具的冲压加工而形成。该冲压加工与参考例中的加工相比，加工的难度低，另外模具的寿命也长。因此，能够降低制造成本。
图5为实施方式一的底板2的俯视图。
如图5所示，槽22A分别形成于配置区的四角的外侧，将四个突起21分别从其外侧的两面进行包围。并且，槽22A分别形成于配置区的短边侧以及配置区的长边侧的除中央部的部分。
如图10所示，接合材料4中会从大致呈四边形的平面形状上的四角等的外缘开始产生裂纹，并向中央部扩展。因此，如图5所示，如果将底板2的槽22A形成于至少包含配置区的四角等的外缘的范围内，则能够有效地抑制裂纹的产生和扩展。
图6为示出本实施方式的槽的变形例一的扩大剖面图。变形例一的半导体装置11中的底板2上，在配置区的外缘与突起21相邻地配置有槽22B。从槽22B的纵截面来看，在突起21侧具有与层叠基板3的翘曲所引起的倾斜相对应的倾斜部22Bb，其截面形状为圆弧形状。
图7为示出本实施方式的槽的变形例二的扩大剖面图。变形例二的半导体装置12中的底板2上，在配置区的外缘与突起21相邻地配置有槽22C。从槽22C的纵截面来看，在突起21侧具有与层叠基板3的翘曲所引起的倾斜相对应的倾斜部22Cb，其截面形状为梯形形状。
槽22B和槽22C都在突起21侧具备与层叠基板3的翘曲所引起的倾斜相对应的倾斜部，另外，由于不具备图4所示的参考例那样的垂直的侧面222b，因此具备实施方式一所示的上述的效果。
应予说明，在图1中是将一个层叠基板3接合于一个底板2上的结构，但也可以是将多个层叠基板3接合于一个底板2上的结构。
(实施方式二)
利用图8对本发明的半导体装置的实施方式二进行说明。
图8为实施方式二的半导体装置1的底板2的俯视图，是与以上说明的实施方式一的图5相对应的附图。实施方式二的半导体装置1具有与实施方式一的槽22A不同的平面形状的槽22D。除此以外的部件的结构与上述说明的实施方式一的半导体装置1相同。另外，在图8中，对与图5中的部件相同的部件标记相同的符号。因此，在以下的说明中，省略与实施方式一重复的记述。
在图8中，底板2在其用来配置层叠基板3的规定的配置区的外缘形成有槽22D。槽22D连续地形成在用来配置层叠基板3的配置区的短边侧，并形成于用来配置层叠基板3的配置区的长边侧的除中央部的部分。
本实施方式的结构有利于朝向层叠基板3的电路板33侧的凸状翘曲大的情况。在该翘曲大的情况下，在平面为长方形状的层叠基板3，短边侧的位移量变得非常大，不仅四角附近，在短边侧的中央附近与底板2的距离也变得非常小。因此，即使在短边侧中央部，确保规定的焊料厚度也是比较重要的。
另一方面，当上述翘曲大时，在长边侧的中央部，层叠基板3的中心部的凸状翘曲的影响成为主导，反而会导致层叠基板3与底板2的距离增加。因此，当在长边侧的中央部设置槽时，导致槽底部与金属板32的距离比规定的距离大很多。
因此，通过在配置区的短边侧连续地设置槽22D，即使在短边侧的中央部也能够将层叠基板3的金属板32与底板2的距离确保为规定的距离。并且，通过在配置区的长边侧的中央部不设置槽22D，无需增加超过必要的焊料厚度，能够确保散热性。结果，根据本实施方式，即使在层叠基板3的翘曲变大的情况下，也能够抑制在底板2与层叠基板3之间的接合材料4产生裂纹、抑制裂纹的扩展，同时提高散热性。
对本实施方式的槽22D的截面形状不作特殊限定，但可以与图3、图6和图7所说明的实施方式一的槽相同。
以上，利用附图以及实施方式对本发明的半导体装置进行了具体的说明，但本发明的半导体装置不限定于实施方式以及附图所记载的内容，在不脱离本发明的主旨的范围内，能够进行多种变形。

Claims (10)

1.一种半导体装置，其特征在于，具备：
层叠基板，由电路板、绝缘板以及金属板层叠而构成，且以凸状向所述电路板侧翘曲；
半导体芯片，固定于所述电路板；
底板，具有用于配置所述层叠基板的规定的配置区，形成于所述配置区的外缘的槽，以及与所述槽相邻且比所述槽更靠所述配置区的内侧而配置的突起，在所述槽的所述突起侧设置有与所述层叠基板的翘曲所引起的倾斜相对应的倾斜部；以及
接合材料，填充于所述金属板与所述配置区之间，将所述槽填补。
2.一种半导体装置，其特征在于，具备：
层叠基板，由电路板、绝缘板以及金属板层叠而构成，且以凸状向所述电路板侧翘曲；
半导体芯片，固定于所述电路板；
底板，具有用于配置所述层叠基板的规定的配置区，形成于所述配置区的外缘的槽，以及与所述槽相邻且比所述槽更靠所述配置区的内侧而配置的突起，所述槽连续地形成在所述配置区的短边侧，并形成于所述配置区的长边侧的除中央部的部分；
接合材料，填充于所述金属板与所述配置区之间，将所述槽填补。
3.根据权利要求2所述的半导体装置，其特征在于，在所述槽的所述突起侧设置有与所述层叠基板的翘曲所引起的倾斜相对应的倾斜部。
4.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的截面为三角形状、圆弧形状或梯形形状。
5.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的最大深度为从所述底板的表面起100μm以上且300μm以下。
6.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的最大深度的位置与将所述金属板的边沿垂直投影于所述底板时的位置相同。
7.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的内侧在所述配置区中的边位于将所述半导体芯片垂直投影于所述底板时的位置的外侧。
8.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的外侧在所述配置区中的边的位置与将所述绝缘板的边沿垂直投影于所述底板时的位置相同。
9.根据权利要求1或3所述的半导体装置，其特征在于，所述槽的外侧在所述配置区中的边位于将所述绝缘板的边沿垂直投影于所述底板时的位置的内侧。
10.根据权利要求1或3所述的半导体装置，其特征在于，
所述层叠基板呈大致为长方形的平面形状，
所述突起分别配置于所述配置区的四角的附近。
CN201580004201.1A 2014-07-18 2015-06-05 半导体装置 Active CN105900231B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-148296 2014-07-18
JP2014148296 2014-07-18
PCT/JP2015/066386 WO2016009741A1 (ja) 2014-07-18 2015-06-05 半導体装置

Publications (2)

Publication Number Publication Date
CN105900231A CN105900231A (zh) 2016-08-24
CN105900231B true CN105900231B (zh) 2018-09-07

Family

ID=55078244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580004201.1A Active CN105900231B (zh) 2014-07-18 2015-06-05 半导体装置

Country Status (5)

Country Link
US (1) US9559035B2 (zh)
JP (1) JP6191775B2 (zh)
CN (1) CN105900231B (zh)
DE (1) DE112015000253B4 (zh)
WO (1) WO2016009741A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434437B1 (ko) * 2015-09-17 2022-08-19 삼성전자주식회사 반도체 패키지
US10707146B2 (en) * 2016-04-21 2020-07-07 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same, for releaved stress and high heat conductivity
JP2018006512A (ja) * 2016-06-30 2018-01-11 株式会社 日立パワーデバイス 半導体装置及び移動体
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11393733B2 (en) * 2018-03-13 2022-07-19 Sumitomo Electric Industries, Ltd. Semiconductor device
EP3806587B1 (en) * 2018-05-29 2024-05-29 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7459539B2 (ja) * 2020-02-07 2024-04-02 富士電機株式会社 半導体装置
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
EP3951863A1 (de) * 2020-08-07 2022-02-09 Siemens Aktiengesellschaft Kontaktsystem mit zuverlässiger isolierung
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144866A2 (en) * 1983-11-25 1985-06-19 Kabushiki Kaisha Toshiba Semiconductor device comprising a substrate
CN102263092A (zh) * 2010-05-31 2011-11-30 三菱电机株式会社 半导体模块及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088373A (ja) * 1994-06-23 1996-01-12 Toshiba Corp 放熱装置
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
US7069645B2 (en) * 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
JP2004221256A (ja) * 2003-01-14 2004-08-05 Auto Network Gijutsu Kenkyusho:Kk 回路構成体及びその製造方法
JP2005039081A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体モジュールの放熱板
JP5124396B2 (ja) * 2008-09-01 2013-01-23 新電元工業株式会社 放熱基板ユニット
DE102012201172B4 (de) 2012-01-27 2019-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
JP6019706B2 (ja) * 2012-04-24 2016-11-02 ダイキン工業株式会社 パワーモジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0144866A2 (en) * 1983-11-25 1985-06-19 Kabushiki Kaisha Toshiba Semiconductor device comprising a substrate
CN102263092A (zh) * 2010-05-31 2011-11-30 三菱电机株式会社 半导体模块及其制造方法

Also Published As

Publication number Publication date
WO2016009741A1 (ja) 2016-01-21
JP6191775B2 (ja) 2017-09-06
US9559035B2 (en) 2017-01-31
CN105900231A (zh) 2016-08-24
DE112015000253T5 (de) 2016-11-24
US20160322274A1 (en) 2016-11-03
JPWO2016009741A1 (ja) 2017-04-27
DE112015000253B4 (de) 2023-06-29

Similar Documents

Publication Publication Date Title
CN105900231B (zh) 半导体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP6407451B2 (ja) 半導体モジュール
US9812431B2 (en) Power semiconductor module
US8569770B2 (en) Light emitting device package
JPWO2017145667A1 (ja) 半導体モジュールおよびその製造方法
CN104600038B (zh) 半导体装置
US9455208B2 (en) Semiconductor device
KR20140023055A (ko) 반도체 소자 및 그 형성 방법
CN110416102A (zh) 功率半导体部件与基底经烧结彼此连接的压力烧结方法
CN107611111A (zh) 半导体模块、电力转换装置
JP2015037174A (ja) セラミック回路基板及び電子デバイス
KR101766082B1 (ko) 파워모듈
KR101947481B1 (ko) 세라믹 기판 및 그 제조방법
US20200357731A1 (en) Power semiconductor module arrangement
JP2017135144A (ja) 半導体モジュール
KR101626534B1 (ko) 반도체 패키지 및 그 제조 방법
CN111584422B (zh) 半导体装置及其制造方法
CN105762130B (zh) 功率模块
JP6432461B2 (ja) 電子装置
JP2006245436A (ja) 窒化珪素配線基板およびこれを用いた半導体モジュール
KR20110080548A (ko) 발광 장치
CN106252307A (zh) 半导体装置
KR102191095B1 (ko) 전력모듈 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant