Nothing Special   »   [go: up one dir, main page]

JP2002057280A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002057280A
JP2002057280A JP2000242321A JP2000242321A JP2002057280A JP 2002057280 A JP2002057280 A JP 2002057280A JP 2000242321 A JP2000242321 A JP 2000242321A JP 2000242321 A JP2000242321 A JP 2000242321A JP 2002057280 A JP2002057280 A JP 2002057280A
Authority
JP
Japan
Prior art keywords
side pattern
back side
base plate
peripheral edge
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000242321A
Other languages
English (en)
Inventor
Hiroshi Nishibori
弘 西堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000242321A priority Critical patent/JP2002057280A/ja
Publication of JP2002057280A publication Critical patent/JP2002057280A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 絶縁基板の裏面側パターン又はベース板に接
合部の厚さを規制する複数個の突起が設けられる半導体
装置において、絶縁基板の裏面側パターンの周縁や、突
起の端部の周囲に位置する接合部に生じようとする熱ス
トレスを抑制し、接合材の耐クラック性を向上させ、信
頼性に優れる半導体装置を得る。 【解決手段】 絶縁基板の裏面側パターン又はベース板
に、上記裏面側パターンとベース板との接合部の厚さを
規制する複数個の突起を設け、この突起における上記裏
面側パターンの周縁に面する端部を、上記周縁から1m
m〜10mm離間した領域に位置させると共に、上記接
合部は、上記裏面側パターンの周縁に対向する位置を含
み内側に1mm離間した位置の領域までの厚さが、他の
領域の厚さよりも厚く形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、パワーモジュー
ルに関し、特に絶縁基板とベース板とを接合部で接合し
た半導体装置に関するものである。
【0002】
【従来の技術】図17は、例えば特開平10−5092
8号公報に示された従来の半導体装置を示す断面図であ
り、図において、1はSi製の半導体素子、2はセラミ
ックスである窒化アルミ、3、4は窒化アルミ2の両面
に設けられた方形状の導電パターンで、表面側パターン
と裏面側パターン、5はセラミック2と表面側パターン
3と裏面側パターン4とからなる絶縁基板、6はベース
板であり、6jは上記裏面側パターン4の各角に対向す
る位置に断面凹状に上記ベース板6にプレス加工で形成
された複数個の突起、6hはこの突起6jに並設された
複数個の凹部、7は半導体素子1と絶縁基板5との固着
に用いた半田、8は絶縁基板5とベース版6との固着に
用いた半田などの接合部である。
【0003】図17の状態で、まず、半導体装置を半田
などの接合部8の溶融温度以上の温度で大気圧下の減圧
槽におく。この時、接合部8は溶融状態になり、内部に
は無数の小径ボイドが発生する。次に、その後、減圧槽
内を減圧すると、ボイド中の圧力が槽内圧に比べて高い
のでボイドは膨張し、近辺のボイドと合併するなどして
大型化する。また、ボイドは大型化することによって流
動性を増し溶融した接合材の中を徐々に移動して周囲の
槽内に散逸する。次に、減圧状態を暫く続けると、ボイ
ドはほとんど周囲の槽内に散逸してしまい、突起6jの
周囲のボイドとほんの僅かのボイドだけとなる。次に、
減圧槽内を大気圧に戻すと、溶融した接合部8の圧力が
槽内圧と等しくなるため、突起6jの周囲に存在するボ
イドも接合部8中に僅かに残ったボイドも収縮し、小さ
くなる。その後、接合部8を凝固させることによって、
絶縁基板5とベース板6との接合部8による接合を行
う。このように、突起6jを有する接合部8においたボ
イドは充分小さくなる。
【0004】また、複数個の突起6jは上記裏面側パタ
ーン4の各角に対向する位置に断面凹状に上記ベース板
6にプレス加工で形成されており、上記裏面側パターン
4と上記ベース板6を半田などの接合部8で接合する際
に、突起6jの高さで接合部8の厚さが規制される。
【0005】更に、接合部8を構成する半田が溶融状態
になると、その半田が流れ出ても凹部6hに溜められの
で、半田ボールが形成されることが防止される。
【0006】
【発明が解決しようとする課題】従来の半導体装置は、
ベース板と絶縁基板の裏面側パターンを半田等の接合部
で接合しているが、この半導体装置を長期間使用した場
合、裏面側パターンの周縁、特に角部の接合部からクラ
ックが発生するという問題を有していた。また、ベース
板の各角の近傍に複数個の突起が設けられているもので
は、これらの複数個の突起は絶縁基板の裏面側パターン
の周縁に極めて近接して位置することがあり、このよう
な場合には、上記突起の端部の周囲に位置した接合部に
熱応力による歪が集中し、突起を起点として接合部に早
期にクラックが発生するという問題を有していた。
【0007】本発明は、上記のような問題点を解消する
ためになされたものであり、絶縁基板の裏面側パターン
の周縁や、突起の端部の周囲に位置する接合部に生じよ
うとする熱応力による歪を抑制し、接合材の耐クラック
性を向上させ、信頼性に優れる半導体装置を提供するこ
とを目的とする。
【0008】
【課題を解決するための手段】第1の発明に係わる半導
体装置は、両面に導電パターンが形成され、その表面側
パターンに半導体素子が実装されると共に、裏面側パタ
ーンにベース板が接合部を介して接合される絶縁基板を
備え、上記裏面側パターン又は上記ベース板に上記接合
部の厚さを規制する複数個の突起が設けられる半導体装
置において、上記突起は、上記裏面側パターンの周縁に
面する端部が上記周縁から1mm〜10mm離間した領
域に位置し、上記接合部は、上記裏面側パターンの周縁
に対向する位置を含み内側に1mm離間した位置の領域
までの厚さが、他の領域の厚さよりも厚く形成されてい
るものである。
【0009】さらに、第2の発明に係わる半導体装置
は、両面に導電パターンが形成され、その表面側パター
ンに半導体素子が実装されると共に、裏面側パターンに
ベース板が接合部を介して接合される絶縁基板を備え、
上記裏面側パターン又は上記ベース板に上記接合部の厚
さを規制する複数個の突起が設けられる半導体装置にお
いて、上記突起は、上記裏面側パターンの周縁に面する
端部が上記周縁から1mm〜10mm離間した領域に位
置し、上記ベース板には上記裏面側パターンの周縁に対
向する位置を含み内側に1mm離間した位置の領域まで
凹部が形成されているものである。
【0010】また、第3の発明に係わる半導体装置は、
両面に導電パターンが形成され、その表面側パターンに
半導体素子が実装されると共に、裏面側パターンにベー
ス板が接合部を介して接合される絶縁基板を備え、上記
裏面側パターン又は上記ベース板に上記接合部の厚さを
規制する複数個の突起が設けられる半導体装置におい
て、上記突起は、上記裏面側パターンの周縁に面する端
部が上記周縁から1mm〜10mm離間した領域に位置
し、上記裏面側パターンにはその周縁の位置を含み内側
に1mm離間した位置の領域まで薄肉部が形成されてい
るものである。
【0011】また、第4の発明に係わる半導体装置は、
第2の発明に係わる半導体装置において、凹部は外側に
向かって深く形成されているものである。
【0012】また、第5の発明に係わる半導体装置は、
両面に導電パターンが形成され、その表面側パターンに
半導体素子が実装されると共に、裏面側パターンにベー
ス板が接合部を介して接合される絶縁基板を備え、上記
ベース板に上記接合部の厚さを規制する複数個の突起が
設けられる半導体装置において、上記ベース板には上記
裏面側パターンの周縁に対向する位置を含み内側に1m
m離間した位置の領域まで凹部が成形で形成され、上記
突起は、上記成形時に上記凹部に連続して形成される盛
り上がり部の一部で構成されると共に、上記裏面側パタ
ーンの周縁に面する上記突起の端部は上記周縁から1m
m〜10mm離間した領域に位置され、上記盛り上がり
部における上記突起以外の領域の突出寸法は上記突起の
突出寸法よりも低く形成したものである。
【0013】また、第6の発明に係わる半導体装置は、
第2又は4ないし5の発明に係わる半導体装置のいずれ
かにおいて、裏面側パターンは方形状を有し、突起と凹
部とは、夫々が上記裏面側パターンの周縁の角部にのみ
面して形成されているものである。
【0014】また、第7の発明に係わる半導体装置は、
両面に導電パターンが形成され、その表面側パターンに
半導体素子が実装されると共に、裏面側パターンにベー
ス板が接合部を介して接合される絶縁基板を備え、上記
裏面側パターン又は上記ベース板に上記接合部の厚さを
規制する複数個の突起が設けられる半導体装置におい
て、上記突起は、上記裏面側パターンの周縁に面する端
部が上記周縁から1mm〜10mm離間した領域に位置
し、上記接合部は、上記裏面側パターンの周縁に対向す
る位置を含み内側に1mm〜10mm 離間した位置の
領域までの厚さが、他の領域の厚さよりも厚く形成され
たものである。
【0015】
【発明の実施の形態】実施の形態1.この発明の実施の
形態1を図1ないし図7により説明する。なお、図1は
半導体装置の断面図、図2は絶縁基板の部分拡大底面
図、図3はベース板の平面図、図4は半導体装置の部分
断面図図、図5はベース板6と絶縁基板5とを接合した
半田の熱応力による歪特性図、図6は絶縁基板とベース
板とを接合した状態を示す断面図、図7は絶縁基板の部
分拡大底面図である。図において、1はSi製の半導体
素子、2はセラミックスからなり、角部2aは円状に丸
みが形成されている窒化アルミ、3は窒化アルミ2の表
面に設けられた表面側パターン、4は裏面に設けられた
裏面側パターンであり、長方形や正方形等の方形状の周
縁4aは各辺4b、4c、4d、4eと、円状の角部4
fで構成されている。5は窒化アルミ2と、表面側パタ
ーン3と、裏面側パターン4とからなる絶縁基板、6は
ベース板であり、上面6aの破線6bは上記裏面側パタ
ーン4の方形状の周縁4aに対向した領域を示す仮想線
で各辺6c、6d、6e、6fと、円状の角部6gを有
している。6hは周縁4aに対向した領域に全周囲に形
成されると共に各角にはアールが形成された凹部で、上
記各辺6c、6d、6e、6fと、円状の角部6gから
内側には1mmの領域寸法L1に形成され、外側には半
田のベース板との接合部8の外周寸法L2近傍の内側の
領域寸法L3に位置され、図4に示すように凹部6hの
外周側の寸法L3の位置から裏面側パターン4の周縁4
aまでの寸法L4は、凹部6hより内側の位置の接合部
6の厚さd1と凹部6hの深さd2とを合計した寸法以
上の寸法に形成されている。7は半導体素子1と絶縁基
板5との固着に用いた半田、8は絶縁基板5とベース板
6との固着に用いた半田からなる接合部、90はベース
板6の角部6gの近傍に金属接合された複数個の突起で
あり、アルミ材等から構成され、互いに平行に配置され
ており、図3においてL5、L6で示すように各端部9
0a、90bは、上記裏面側パターン4に対向する領域
を示す破線6bの各辺6c、6d、6e、6fと、角部
6gから1mm以上離間している。ここで、ベース板6
の破線6bと上記裏面側パターン4の周縁4aとが対向
していることから、突起90の各端部90a、90b
は、図2に破線で示す上記絶縁基板5の裏面側パターン
4との対向領域が、図中、L5,L6のように裏面側パ
ターン4の周縁4aの各辺4b、4c、4d、4eと、
角部4fから1mm以上離間することになる。
【0016】そして、絶縁基板5とベース板6とを金属
接合した場合、実用時の温度サイクル等で接合部8の半
田に加わる熱応力による歪は、実験の結果、図5に示さ
れるように、裏面側パターン4の周縁4aからの寸法が
1mmより小さいと歪が急激に大きくなり、1mm以上
になると歪が大きく低減されることが分かった。この実
施の形態1では、図5のグラフに示される実験結果に基
づき、熱応力が低減している位置、即ち1mm以上の位
置を選択して突起90の端部90a、90bの位置を構
成している。従って、突起90の端部90a、90bの
周囲の接合部8に生じる歪が抑制され、接合部8の耐ク
ラック性が向上し、信頼性に優れる半導体装置を得るこ
とができる。
【0017】ところで、上記絶縁基板5の裏面側パター
ン4と上記ベース板6を半田接合する際に、突起90で
接合部8の厚さが規制されるが、図5のグラフに示され
る実験結果に基づき、熱応力による歪が低減している位
置に、突起90の端部90a、90bを配置する場合、
図6において、裏面側パターン4の周縁4aからの寸法
L5又はL6が10mmを越えて端部90a、90bが
離間すると、突起90の端部90aを中心にして絶縁基
板5に傾きαが生じ、端部90aよりも周縁4aの接合
部8の厚さdが、薄くなり、その薄肉部分に熱応力によ
る歪が集中しようとするが、この発明の実施の形態1で
は、図7において突起90の端部90a、90bの位置
をL5、L6のように裏面側パターン4の周縁4aから
1mm以上で且つ10mm以下に位置させているので、
突起90の端部90a、90bを中心にして絶縁基板5
に傾きαが生じても、その傾きαは僅かであり、接合部
8の厚さを確保できる。ここで、図6において、熱応力
による歪Δεと、接合部8の半田の長さ方向の変形量Δ
Lと、接合部の半田の厚さdとの関係は、Δε=K×Δ
L/dであり、上記のように接合部8の厚さdが確保さ
れることで、熱応力による歪の集中を防止できる。
【0018】また一方、この実施の形態1では、ベース
板6の凹部6hは、図5のグラフに示される実験結果に
基づき、熱応力による歪が大きい位置、即ち裏面側パタ
ーン4の周縁4aからの寸法が1mmより小さい領域の
位置を含むように全周に形成されている。即ち、凹部6
hは、上記裏面側パターン4の方形状の周縁4aに対向
した各辺6c、6d、6e、6fと、円状の角部6gか
ら内側には1mmの領域位置L1み形成されている。従
って、接合部8は、上記凹部6hの範囲の厚さ、即ち熱
応力による歪の大きい領域の範囲の厚さが、凹部6hよ
りも内側の領域の厚さよりも厚く形成されることにな
り、また、凹部6hの外周側の寸法L3の位置から裏面
側パターン4の周縁4aまでの寸法L4は、凹部6hよ
り内側の位置の接合部6の厚さd1と、凹部6hの深さ
d2とを合計した寸法以上の寸法に形成されて、裏面側
パターン4の周縁4aから寸法L3までの接合部8の寸
法を確保できるので、効果的に耐クラック性を向上でき
る。
【0019】即ち、この実施の形態1では、図5のグラ
フに示される実験結果に基づき、突起90の端部90
a、90bの位置をL5、L6のように裏面側パターン
4の周縁4aから1mm以上で且つ10mm以下に位置
させ、また一方では、凹部6hが、上記裏面側パターン
4の方形状の周縁4aに対向した各辺6c、6d、6
e、6fと、円状の角部6gから内側には1mmの領域
寸法L1まで形成されているので、熱応力による歪が大
きい部分を、突起の形成と接合部の厚さのアップの二つ
相乗効果で、半田に生じる熱応力による歪が効果的に抑
制され、信頼性が一層向上する。
【0020】実施の形態2.この発明の実施の形態2を
図8により説明する。なお、図8は半導体装置の部分断
面図である。絶縁基板5とベース板6との固着に用いた
半田からなる接合部8において、裏面側パターン4の周
縁4aに対向する領域の範囲の厚さを、他の領域の厚さ
よりも厚く形成する場合に、上記発明の実施の形態1で
は、ベース板6に凹部6hを形成する場合について述べ
たが、この発明の実施の形態2では図8に示すように絶
縁基板の裏面側パターン4の周縁4aから内側には1m
mの領域寸法L1に段部4gを全周囲に形成している。
この構成でも同様の効果を奏する。
【0021】実施の形態3.この発明の実施の形態3を
図9により説明する。なお、図9は半導体装置の部分断
面図である。図において、6hはベース板6における裏
面側パターン4の周縁4aに対向した領域において、内
側から外側に向かって傾斜状に深く形成された凹部であ
り、内側には上記裏面側パターン4の周縁4aから1m
mの領域L1まで形成され、外側には半田のベース板6
との接合部8の外周L2近傍の内側の領域寸法L3まで
位置され、凹部6hの外周側の寸法L3の位置から裏面
側パターン4の周縁4aまでの寸法L4は、上記周縁4
aに対向する位置の凹部6hより内側の位置の接合部6
の厚さd1と、凹部6hの深さd2とを合計した寸法以
上の寸法に形成されている。
【0022】このように構成されたものにおいては、凹
部6hが内側から外側に向かって傾斜状に深く形成され
ているので、図5の実験の結果で示されるような熱応力
による歪の増大に応じて、凹部6hの深さが深くなり、
熱応力による歪の均一化を図れる。
【0023】実施の形態4.この発明の実施の形態4を
図10ないし図13により説明する。図10は半導体装
置の部分断面図、図11はベース板の部分平面図、図1
2は図11のA−A線における成形状態を示す断面図、
図13は図11のB−B線における成形状態を示す断面
図である。図において、6はベース板であり、上面6a
の破線6bは上記裏面側パターン4の方形状の周縁4a
に対向した領域を示す仮想線で各辺6c、6d、6e、
6fと、円状の角部6gを有している。6hは周縁4a
に対向した領域に全周囲に形成された凹部で、上記各辺
6c、6d、6e、6fと、円状の角部6gから内側に
は1mmの領域位置L1に形成され、外側には半田のベ
ース板との接合部8の外周寸法L2近傍の内側の領域位
置L3に位置され、凹部6hの外周側の寸法L3の位置
から裏面側パターン4の周縁4aまでの寸法L4は、凹
部6hより内側の位置の接合部8の厚さd1と凹部6h
の深さd2とを合計した寸法以上の寸法に形成されてい
る。6jは凹部6hを押し出し成形で形成する際に生じ
る盛り上がりで形成される突起で、上記裏面側パターン
の周縁に面する上記突起の端部は、上記周縁からの寸法
L5とL6が1mm以上離間した領域寸法に位置されて
各角部6gに対応して設けられ上記接合部8の厚さを規
制している。6kは凹部6hを押し出し成形で形成する
際に生じる突起6j以外の領域の盛り上がりで形成され
る盛り上がり部で、上記各辺6c、6d、6e、6fに
対応して形成され、図13のように突起6jの高さd1
より低い高さd3で幅広に形成されている。11は凹部
6hを押し出し成形する際に用いる治具で、図12、図
13で示すように凹部6hに対応する突部11aと突起
6jに対応する凹部11bと盛り上がり部6kを規制す
る面部11cと凹部6hの外側の盛り上がりを防ぐ面部
11dとを有している。
【0024】上記のように構成されたものにおいては、
ベース板6に凹部6hを形成する際の押し出し成形用の
治具11で、押し出し成形で行うことにより、凹部6h
の内側が盛り上がり、また、外側は面部11dにより盛
り上がりが阻止されている。また、凹部6hの内側の盛
り上がりは図12のように凹部11bで突起6jが各角
部6gに対応して高さd1に形成され、更に、図13の
ように面部11cで盛り上がり部6kの高さがd3に規
制され、各辺6c、6d、6e、6fに対応して形成さ
れる。これにより、盛り上がり部6kは突起6jの高さ
d1より低い高さd3で幅広に形成されてる。この構成
では、1工程で凹部6hと突起6jが形成されるので、
製造が容易になる。
【0025】実施の形態5.この発明の実施の形態5を
図14ないし図15により説明する。図14はベース板
の部分平面図、図15は図14のC−C線における断面
図である。図において、6はベース板であり、上面6a
の破線6bは上記裏面側パターン4の方形状の周縁4a
に対向した領域を示す仮想線で各辺6c、6d、6e、
6fと、円状の角部6gを有している。6hは周縁4a
の各角部6gに対向した領域に個別に形成された複数の
凹部で、上記各辺6c、6d、6e、6fと、円状の角
部6gから内側には1mmの領域L1まで形成されてい
る。6jは凹部6hを押し出し成形で形成する際に生じ
る盛り上がりで形成される突起で、上記裏面側パターン
の周縁に面する上記突起の端部は、上記周縁から1mm
以上離間した領域に位置されて各角部6gに対応して設
けられ上記接合部の厚さを規制している。11は凹部6
hを押し出し成形する際に用いる治具で、凹部6hに対
応する突部11aと突起6jに対応する凹部11bと凹
部6hの外側の盛り上がりを防ぐ面部11dとを有して
いる。
【0026】このように構成されたものにおいては、一
般に絶縁基板5とベース板6とを金属接合した場合、半
田からなる接合部に加わる熱応力による歪は、角部に集
中しがちであるが、この発明の実施の形態5では凹部6
hが各角6gに形成されているので、角部6gに集中し
がちな熱応力による歪を抑制でき、角部から発生しよう
とするクラックを確実に防止できる。
【0027】実施の形態6.この発明の実施の形態6を
図16により説明する。図16は半導体装置の部分断面
図である。図において、6hは上記裏面側パターン4の
方形状の周縁4aの各角部6gに対向した領域に個別に
形成された複数の凹部で、上記周縁4aから内側には1
mm以上で10mm以下の領域位置L1まで形成され、
外側には半田のベース板6との接合部8の外周寸法L2
近傍の内側の領域位置L3に位置され、凹部6hの外周
側の寸法L3の位置から裏面側パターン4の周縁4aま
での寸法L4は、凹部6hより内側の位置の接合部8の
厚さd1と凹部6hの深さd2とを合計した寸法以上の
寸法に形成されている。6jは凹部6hを押し出し成形
で形成する際に生じる盛り上がりで形成される突起で、
上記裏面側パターンの周縁に面する上記突起の端部は、
上記周縁から1mm以上で10mm以下の領域に位置さ
れて上記接合部8の厚さを規制している。
【0028】このように構成されたものでは、図5のグ
ラフに示される実験結果に基づき、突起6jの位置を裏
面側パターン4の周縁4aから1mm以上で且つ10m
m以下に位置させ、また一方では、凹部6hが、上記裏
面側パターン4の方形状の周縁4aに対向した各辺6
c、6d、6e、6fと、円状の角部6gから内側には
4aから1mm以上で且つ10mm以下に位置されてい
るので、熱応力による歪が大きい部分を、突起の形成と
接合部の厚さのアップの二つ相乗効果で、半田に生じる
熱応力による歪が効果的に抑制され、また、絶縁基板の
傾きを防止でき、接合部の厚さを確保でき、信頼性が一
層向上する。
【0029】
【発明の効果】この発明は、以上のように構成されてい
るので、以下に示すような効果を奏する。
【0030】突起は、裏面側パターンの周縁に面する端
部が上記周縁から1mm〜10mm離間した領域に位置
し、接合部は、上記裏面側パターンの周縁に対向する位
置から内側に1mm離間した位置の領域までの厚さが、
他の領域の厚さよりも厚くされているので、突起の形成
と接合部の厚さのアップの二つ相乗効果で、裏面側パタ
ーンの周縁から内側に向かって半田に生じる熱応力によ
る歪が抑制され、半田の耐クラック性が向上し、信頼性
に優れる半導体装置を得ることができる。
【0031】また、突起は、裏面側パターンの周縁に面
する端部が上記周縁から1mm〜10mm離間した領域
に位置し、ベース板には上記裏面側パターンの周縁に対
向する位置を含み内側に1mm離間した位置の領域まで
凹部が形成されているので、凹部の深さ比較的自由に選
択でき、半田に生じる熱応力による歪が大幅に抑制さ
れ、一層、信頼性に優れる半導体装置を得ることができ
る。
【0032】更に、突起は、裏面側パターンの周縁に面
する端部が上記周縁から1mm〜10mm離間した領域
に位置し、上記裏面側パターンにはその周縁の位置から
内側に1mm離間した位置の領域まで薄肉部が形成され
ているので、裏面側パターンの印刷時に同時に薄肉部を
形成でき、安価な構成で、半田に生じる熱応力による歪
を抑制できる。
【0033】また、凹部は外側に向かって深く形成され
ているので、裏面側パターンの周縁から内側に向かって
半田に生じる熱応力による歪が均一に抑制され、半田の
熱応力による歪の集中を防止できる。
【0034】また、ベース板には裏面側パターンの周縁
に対向する位置を含み内側に1mm離間した位置の領域
まで凹部が成形で形成され、突起は、成形時に上記凹部
に連続して形成される盛り上がり部の一部で構成される
と共に、上記裏面側パターンの周縁に面する上記突起の
端部は上記周縁から1mm〜10mm離間した領域に位
置され、上記盛り上がり部における上記突起以外の領域
の突出寸法は上記突起の突出寸法よりも低く形成したの
で、突起と凹部を同時形成でき、製造コストを安価にで
きる。
【0035】更に、裏面側パターンは方形状を有し、突
起と凹部とは、夫々が上記裏面側パターンの周縁の角部
にのみ面して形成されているので、裏面側パターンの角
部に集中していた熱応力による歪を抑制でき、信頼性が
一層向上する。
【0036】更にまた、両面に導電パターンが形成さ
れ、その表面側パターンに半導体素子が実装されると共
に、裏面側パターンにベース板が接合部を介して接合さ
れる絶縁基板を備え、上記裏面側パターン又は上記ベー
ス板に上記接合部の厚さを規制する複数個の突起が設け
られる半導体装置において、上記突起は、上記裏面側パ
ターンの周縁に面する端部が上記周縁から1mm〜10
mm離間した領域に位置し、上記接合部は、上記裏面側
パターンの周縁に対向する位置を含み内側に1mm〜1
0mm 離間した位置の領域までの厚さが、他の領域の
厚さよりも厚く形成されているので、熱応力による歪が
大きい部分を、突起の形成と接合部の厚さのアップの二
つ相乗効果で、半田に生じる熱応力による歪が効果的に
抑制され、また、絶縁基板の傾きを防止でき、接合部の
厚さを確保でき、信頼性が一層向上する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示す半導体装置の
断面図である。
【図2】 この発明の実施の形態1を示す絶縁基板の部
分拡大底面図である。
【図3】 この発明の実施の形態1を示すベース板の平
面図である。
【図4】 この発明の実施の形態1を示す半導体装置の
部分断面図である。
【図5】 この発明の実施の形態1を示すベース板6と
絶縁基板5とを接合した半田の熱応力による歪特性図で
ある。
【図6】 この発明の実施の形態1を示す絶縁基板とベ
ース板とを接合した状態を示す断面図である。
【図7】 この発明の実施の形態1を示す絶縁基板の部
分拡大底面図である。
【図8】 この発明の実施の形態2を示す半導体装置の
部分断面図である。
【図9】 この発明の実施の形態3を示す半導体装置の
部分断面図である。
【図10】 この発明の実施の形態4を示す半導体装置
の部分断面図である。
【図11】 この発明の実施の形態4を示すベース板の
部分平面図である。
【図12】 この発明の実施の形態4を示す図11のA
−A線における成形状態を示す断面図である。
【図13】 この発明の実施の形態4示す図11のB−
B線における成形状態を示す断面図である。
【図14】 この発明の実施の形態5を示すベース板の
部分平面図である。
【図15】 この発明の実施の形態5を示す図14のC
−C線における断面図である。
【図16】 この発明の実施の形態6を示す半導体装置
の部分断面図である。
【図17】 従来の半導体装置を示す断面図である。
【符号の説明】
1 半導体素子、2 窒化アルミ、3 表面側パター
ン、4 裏面側パターン、4a 周縁、4b,4c,4
d,4e 辺、4g 段部、5 絶縁基板、6ベース
板、6a 接合面、6h 凹部、6j 突起、6k 盛
り上がり部、8接合部、90 突起、90a,90b
端部。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 両面に導電パターンが形成され、その表
    面側パターンに半導体素子が実装されると共に、裏面側
    パターンにベース板が接合部を介して接合される絶縁基
    板を備え、上記裏面側パターン又は上記ベース板に上記
    接合部の厚さを規制する複数個の突起が設けられる半導
    体装置において、上記突起は、上記裏面側パターンの周
    縁に面する端部が上記周縁から1mm〜10mm離間し
    た領域に位置し、上記接合部は、上記裏面側パターンの
    周縁に対向する位置を含み内側に1mm離間した位置の
    領域までの厚さが、他の領域の厚さよりも厚く形成され
    ていることを特徴とする半導体装置。
  2. 【請求項2】 両面に導電パターンが形成され、その表
    面側パターンに半導体素子が実装されると共に、裏面側
    パターンにベース板が接合部を介して接合される絶縁基
    板を備え、上記裏面側パターン又は上記ベース板に上記
    接合部の厚さを規制する複数個の突起が設けられる半導
    体装置において、上記突起は、上記裏面側パターンの周
    縁に面する端部が上記周縁から1mm〜10mm離間し
    た領域に位置し、上記ベース板には上記裏面側パターン
    の周縁に対向する位置を含み内側に1mm離間した位置
    の領域まで凹部が形成されていることを特徴とする半導
    体装置。
  3. 【請求項3】 両面に導電パターンが形成され、その表
    面側パターンに半導体素子が実装されると共に、裏面側
    パターンにベース板が接合部を介して接合される絶縁基
    板を備え、上記裏面側パターン又は上記ベース板に上記
    接合部の厚さを規制する複数個の突起が設けられる半導
    体装置において、上記突起は、上記裏面側パターンの周
    縁に面する端部が上記周縁から1mm〜10mm離間し
    た領域に位置し、上記裏面側パターンにはその周縁の位
    置を含み内側に1mm離間した位置の領域まで薄肉部が
    形成されていることを特徴とする半導体装置。
  4. 【請求項4】 凹部は外側に向かって深く形成されてい
    ることを特徴とする請求項2に記載の半導体装置。
  5. 【請求項5】 両面に導電パターンが形成され、その表
    面側パターンに半導体素子が実装されると共に、裏面側
    パターンにベース板が接合部を介して接合される絶縁基
    板を備え、上記ベース板に上記接合部の厚さを規制する
    複数個の突起が設けられる半導体装置において、上記ベ
    ース板には上記裏面側パターンの周縁に対向する位置を
    含み内側に1mm離間した位置の領域まで凹部が成形で
    形成され、上記突起は、上記成形時に上記凹部に連続し
    て形成される盛り上がり部の一部で構成されると共に、
    上記裏面側パターンの周縁に面する上記突起の端部は上
    記周縁から1mm〜10mm離間した領域に位置され、
    上記盛り上がり部における上記突起以外の領域の突出寸
    法は上記突起の突出寸法よりも低く形成したことを特徴
    とする半導体装置。
  6. 【請求項6】 裏面側パターンは方形状を有し、突起と
    凹部とは、夫々が上記裏面側パターンの周縁の角部にの
    み面して形成されていることを特徴とする請求項2又は
    4〜5のいずれかに記載の半導体装置。
  7. 【請求項7】 両面に導電パターンが形成され、その表
    面側パターンに半導体素子が実装されると共に、裏面側
    パターンにベース板が接合部を介して接合される絶縁基
    板を備え、上記裏面側パターン又は上記ベース板に上記
    接合部の厚さを規制する複数個の突起が設けられる半導
    体装置において、上記突起は、上記裏面側パターンの周
    縁に面する端部が上記周縁から1mm〜10mm離間し
    た領域に位置し、上記接合部は、上記裏面側パターンの
    周縁に対向する位置を含み内側に1mm〜10mm 離
    間した位置の領域までの厚さが、他の領域の厚さよりも
    厚くされていることを特徴とする半導体装置。
JP2000242321A 2000-08-10 2000-08-10 半導体装置 Pending JP2002057280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000242321A JP2002057280A (ja) 2000-08-10 2000-08-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000242321A JP2002057280A (ja) 2000-08-10 2000-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2002057280A true JP2002057280A (ja) 2002-02-22

Family

ID=18733356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000242321A Pending JP2002057280A (ja) 2000-08-10 2000-08-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2002057280A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP2008085360A (ja) * 2002-08-13 2008-04-10 Fuji Electric Device Technology Co Ltd 半導体装置
JP2010206090A (ja) * 2009-03-05 2010-09-16 Nec Corp 半導体装置
US7999904B2 (en) 2006-12-29 2011-08-16 Au Optronics Corp. Flat display panel
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085360A (ja) * 2002-08-13 2008-04-10 Fuji Electric Device Technology Co Ltd 半導体装置
JP4656126B2 (ja) * 2002-08-13 2011-03-23 富士電機システムズ株式会社 半導体装置
JP2007049085A (ja) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd はんだ引けを改善した半導体基板用放熱板
JP4560644B2 (ja) * 2005-08-12 2010-10-13 Dowaメタルテック株式会社 はんだ引けを改善した半導体基板用放熱板
JP2007311527A (ja) * 2006-05-18 2007-11-29 Mitsubishi Materials Corp パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
US7999904B2 (en) 2006-12-29 2011-08-16 Au Optronics Corp. Flat display panel
JP2010206090A (ja) * 2009-03-05 2010-09-16 Nec Corp 半導体装置
JP2015211157A (ja) * 2014-04-28 2015-11-24 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
WO2016009741A1 (ja) * 2014-07-18 2016-01-21 富士電機株式会社 半導体装置
CN105900231A (zh) * 2014-07-18 2016-08-24 富士电机株式会社 半导体装置
US9559035B2 (en) 2014-07-18 2017-01-31 Fuji Electric Co., Ltd. Semiconductor device
JPWO2016009741A1 (ja) * 2014-07-18 2017-04-27 富士電機株式会社 半導体装置
DE112015000253B4 (de) 2014-07-18 2023-06-29 Fuji Electric Co., Ltd. Halbleitervorrichtung

Similar Documents

Publication Publication Date Title
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
JP2005277380A5 (ja)
JP2004022862A (ja) 半導体装置
CN111341731A (zh) 半导体装置
JP2002057280A (ja) 半導体装置
JP4496404B2 (ja) 金属−セラミックス接合基板およびその製造方法
JP5577221B2 (ja) リードフレーム及び半導体装置
TWI588948B (zh) Flat pin type semiconductor device
JP3602997B2 (ja) 半導体装置及び半導体装置の製造方法
JP2003174114A (ja) 半導体回路基板および半導体装置
US20070187819A1 (en) Semiconductor device
JP6492391B2 (ja) 半導体装置及びその製造方法
JP2003100938A (ja) 半導体装置
JP6204610B2 (ja) 電子素子実装用基板および電子装置
JP2001358267A (ja) 半導体装置及びその製造方法
JP2001024079A (ja) 電子部品の封止構造
JP2018082141A (ja) 抵抗体を含む電子部品
JP2002368018A (ja) 半導体装置及びその製造方法
CN221282101U (zh) 封装结构
JP4418373B2 (ja) 半導体装置
JP2002064159A (ja) 電子部品用金属キャップ、その製造方法及び電子部品
JPH098441A (ja) 半導体装置
JP2002222999A (ja) Led装置
JP3647448B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0345653U (ja)

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20040707

Free format text: JAPANESE INTERMEDIATE CODE: A7421