Nothing Special   »   [go: up one dir, main page]

CN105374827A - 显示设备和用于制造该显示设备的方法 - Google Patents

显示设备和用于制造该显示设备的方法 Download PDF

Info

Publication number
CN105374827A
CN105374827A CN201510441704.7A CN201510441704A CN105374827A CN 105374827 A CN105374827 A CN 105374827A CN 201510441704 A CN201510441704 A CN 201510441704A CN 105374827 A CN105374827 A CN 105374827A
Authority
CN
China
Prior art keywords
tft
oxide semiconductor
electrode
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510441704.7A
Other languages
English (en)
Other versions
CN105374827B (zh
Inventor
禹昌升
洪淳焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105374827A publication Critical patent/CN105374827A/zh
Application granted granted Critical
Publication of CN105374827B publication Critical patent/CN105374827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备和用于制造该显示设备的方法，该显示设备具有：薄膜晶体管(TFT)，所述薄膜晶体管(TFT)包括：连接到栅极线的栅极、连接到数据线的漏极、以及连接到像素电极的源极；以及钝化层，仅在像素的开口和TFT的外围区域中。像素电极与TFT的源极直接接触，并且与TFT的栅极交叠。

Description

显示设备和用于制造该显示设备的方法
本申请要求于2014年8月6日提交的韩国专利申请No.10-2014-0101325的益处，该专利申请通过参考被完全结合于此，用于如同在本文中完全阐述的所有目的。
技术领域
本发明的实施方式涉及包括氧化物半导体薄膜晶体管(TFT)的显示设备和用于制造该显示设备的方法。
背景技术
电子显示设备包括在每个像素处的薄膜晶体管(TFT)，以接通施加到像素的数据电压或驱动像素。非晶硅TFT、多晶硅TFT、氧化物半导体TFT等是已知类型的TFT。
氧化物半导体TFT比非晶硅TFT具有更大的迁移率，并且能够在低温处理中被制造。另外，氧化物半导体TFT具有透明的优点，并且能够发射可见光。因此，氧化物半导体TFT适用于高分辨率显示设备或透明显示设备。
一个问题是TFT的氧化物半导体材料容易溶解在酸溶液中。因此，当堆叠在氧化物半导体材料上的金属被湿蚀刻时，氧化物半导体可能被蚀刻剂损坏或劣化。为了避免该问题，例如可以使用等离子体，干蚀刻堆叠在氧化物半导体上的金属。然而，在干蚀刻中使用的等离子体可能导致对氧化物半导体表面的损坏。
保护氧化物半导体的另一个另选方式是在氧化物半导体上形成蚀刻停止层，以防止TFT的氧化物半导体层的背面蚀刻。然而，在设备制造期间必须增加用于形成蚀刻停止层的光掩模处理。光掩模处理是用于顺序地执行一系列步骤以图案化薄膜的光刻技术处理，一系列步骤包括薄膜沉积处理、光刻胶施加处理、光掩模对准处理、曝光处理、显影处理、蚀刻处理、剥离处理等。光掩模处理的数量的减少使得制造成本降低并且设备产量提高。
而且，栅绝缘体可以由硅氧化物(SiOx)形成，以防止氧化物半导体TFT的特性改变。然而，与被广泛用作栅绝缘体材料的硅氮化物(SiNx)相比，执行硅氧化物(SiOx)的湿蚀刻处理和干蚀刻处理花费更多时间。因此，可以考虑经由干蚀刻处理同时蚀刻蚀刻停止层和栅绝缘体的方法，蚀刻停止层和栅绝缘体中的每个都由硅氧化物(SiOx)形成。然而，因为光刻胶图案由于长处理时间很可能劣化，所以很难执行该方法。因此，将用于图案化由硅氧化物(SiOx)形成的栅绝缘体的单独光掩模处理添加到设备制造中。
在显示器驱动电路中，可以经由金属层将公共电压Vcom提供给像素。在该情况下，金属必须被暴露，以便能够通过蚀刻覆盖金属的栅绝缘体与金属接触。当栅绝缘体由硅氧化物(SiOx)形成时，栅绝缘体经由单独光掩模处理被蚀刻。
覆盖氧化物半导体TFT的钝化层可以使用有机钝化材料。有机钝化层可以由光丙烯(photoacryl)形成。而且，通过蚀刻钝化层在氧化物半导体TFT外面的位置处的部分，像素电极可以连接到氧化物半导体TFT的源极。然而，该方法必须形成孔，以将像素电极暴露至在像素内的开口中的有机钝化层。因此，用于在开口中形成孔的附加处理容限是必须的。容限所需的附加空间导致像素的开口率降低。
发明内容
本发明的实施方式提供一种显示设备和用于制造该显示设备的方法，与现有技术相比，该方法能够减少制造处理的数量并且提高像素的开口率。
在一个方面中，存在一种显示设备，该显示设备包括：薄膜晶体管(TFT)，所述薄膜晶体管包括连接到栅极线的栅极、连接到数据线的漏极、以及连接到像素电极的源极；以及钝化层，钝化层仅在像素的开口和TFT的外围区域中。
像素电极与TFT的源极直接接触，并且与TFT的栅极交叠。
在另一方面中，存在一种显示设备，该显示设备包括：第一金属，第一金属包括栅极线、连接到栅极线的薄膜晶体管(TFT)的栅极、以及接触电极；栅绝缘体，栅绝缘体覆盖TFT的栅极和栅极线，并且不覆盖接触电极；第二金属，在栅绝缘体上，第二金属包括数据线、连接到数据线的TFT的漏极、以及TFT的源极；钝化层，钝化层包括在第二金属的一部分和栅绝缘体上的第一无机钝化层、以及在第一无机钝化层上的有机钝化层，钝化层仅在像素的开口和TFT的外围区域中，使得TFT被暴露在像素内；第一氧化物半导体，第一氧化物半导体在TFT的沟道区中，第一氧化物半导体与数据线和TFT的源极和漏极接触；第二氧化物半导体，第二氧化物半导体与接触电极接触；第二无机绝缘体，第二无机绝缘体覆盖第一氧化物半导体图案的一部分和第二氧化物半导体图案的一部分；以及像素电极，像素电极在第二无机绝缘体上与第二氧化物半导体图案交叠，其中，像素电极与TFT的源极直接接触，并且与TFT的栅极或栅极线交叠。
在又一个方面中，存在一种用于制造显示设备的方法，该方法包括以下步骤：在基板上形成栅极线、薄膜晶体管(TFT)的栅极、以及接触电极；形成覆盖栅极线、TFT的栅极、以及接触电极的栅绝缘体；在栅绝缘体上形成数据线、TFT的源极、以及TFT的漏极；在TFT的源极和漏极之间的沟道区中，暴露接触电极和栅绝缘体；形成钝化层，其中，仅在像素的开口和TFT的外围区域中堆叠无机钝化层和有机钝化层，使得TFT被暴露在像素内；在沟道区和TFT的源极-漏极区以及像素的开口中形成氧化物半导体图案，用光刻胶覆盖TFT和接触电极，对暴露的氧化物半导体执行第一等离子体处理，以使氧化物半导体金属化，并且形成公共电极；形成覆盖在TFT的沟道区中的氧化物半导体和公共电极的蚀刻停止层，并且执行第二等离子体处理，以使在TFT的源极-漏极区中形成的氧化物半导体和在公共电极和接触电极之间的氧化物半导体金属化；以及形成与TFT的源极直接接触并且与TFT的栅极或栅极线交叠的像素电极。
附图说明
附图被包括以提供本发明的进一步理解并被结合且构成本说明书的一部分，附图示出本发明的实施方式，并且与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据本发明的示例性实施方式的显示设备的像素的平面图；
图2A至图7B示出用于制造图1中所示的像素的示例性方法；
图8A至图8E是示出多个阶段中的第二光掩模处理的截面图；以及
图9示出根据本发明的示例性实施方式的显示设备的开口率的改进。
具体实施方式
现在，将对本发明的实施方式详细地作出参考，在附图中示出本发明的实施方式的示例。尽可能贯穿附图使用相同附图标记来指示相同或相似部件。在详细说明中，将省略已知技术。
参考图1，根据本发明的示例性实施方式的显示设备的像素区域包括数据线DL、与数据线DL交叉的栅极线GL、形成在数据线DL和栅极线GL的交叉点的薄膜晶体管(TFT)、连接到TFT的像素电极PIX、以及给其提供公共电压Vcom的公共电极COM。在本文中公开的实施方式中，TFT是氧化物半导体TFT。
TFT经由形成在有机钝化层中的孔被暴露。有机钝化层形成在像素的开口的一部分中，而不形成在像素区域内的TFT上。用作蚀刻停止层的绝缘材料形成在TFT的沟道区中。TFT的源电极和像素电极PIX在TFT的栅极或栅极线GL上彼此直接接触。因此，不需要在有机钝化层中产生孔的宽处理余量。因此，像素的开口率增大，并且通过TFT和像素电极PIX之间的接触面积增大，接触电阻减小。
在本发明的该实施方式中，源极-漏极金属和栅绝缘体GI同时被图案化。这也同时形成氧化物半导体TFT的沟道区和公共电极COM，以减少显示设备的制造处理的数量。因此，与现有技术相比，本发明的该实施方式可以省略至少三个光掩模处理。
公共电极COM可以经由接触电极GM接收公共电压Vcom。因此，可以通过减小接触电阻，减小公共电压Vcom在贯穿显示器的整个屏幕的像素处的偏差。接触电极GM可以由与TFT的栅极和栅极线GL相同的金属形成，并且设置在与栅极金属图案相同的层上。公共电极COM可以包括金属化氧化物半导体，并且经由穿过钝化层的接触孔与接触电极GM接触。
图2A至图7B示出用于制造图1中所示的像素的方法。更具体地，图2A至图7B示出沿图1的线I-I’和II-II’作出的TFT、开口PIXEL和公共电极接触部分CNT的横截面。公共电极接触部分CNT可以形成在显示板的像素区域之外，即，显示板的外部区域中。通过该配置，在图1中没有示出公共电极接触部分CNT。
参考图2A和图2B描述第一光掩模处理。
参考图2A和图2B，金属被沉积在基板SUBS上，并且通过第一光掩模处理被部分蚀刻。作为第一光掩模处理的结果，栅极金属图案形成在基板SUBS上。在用于蚀刻源极-漏极金属的随后蚀刻处理中，必须选择栅极金属作为不被在蚀刻处理中使用的蚀刻剂蚀刻的金属。当源极-漏极金属由铜(Cu)形成时，栅极金属是不被Cu蚀刻剂蚀刻的金属，例如钼(Mo)或钼钛(MoTi)。栅极金属图案包括TFT的栅极、栅极线GL和接触电极GM。TFT的栅极可以与栅极线GL结合。
随后，栅绝缘体GI被沉积，并且覆盖栅极金属图案和接触电极GM。栅绝缘体GI可以由硅氧化物(SiOx)形成。接触电极GM与公共电极COM接触，并且将公共电压Vcom提供给公共电极COM。
根据本发明的实施方式的TFT被形成在栅极线GL和接触电极GM上。在TFT的源极和像素电极PIX之间的接触部分被设置在TFT的栅极或栅极线GL上。因此，与现有技术相比(参见图9的左侧)，根据本发明的实施方式的像素的开口率增大，在现有技术中，在TFT的源极和像素电极之间的接触部分与栅极线GL分开。
参考图3A和图3B描述第二光掩模处理。
参考图3A和图3B，源极-漏极金属SDM被沉积在栅绝缘体GI上，并且执行第二光掩模处理，以形成源极-漏极金属图案和栅绝缘体GI图案。如图8A至8E中所示，第二光掩模处理包括：使用半色调掩模，通过2个步骤形成具有不同高度的光刻胶图案。因此，能够使用一个光掩模，蚀刻并且图案化源极-漏极金属和栅绝缘体GI。第二光掩模处理包括湿蚀刻栅绝缘体GI并且暴露接触电极GM的步骤。然后，第二光掩模处理包括：灰化光刻胶图案，蚀刻覆盖TFT的沟道区的源极-漏极金属，以及在TFT的沟道区中暴露栅绝缘体GI。源极-漏极金属可以由铜(Cu)形成。然而，其它材料可以用于源极-漏极金属。源极-漏极金属图案包括数据线DL和TFT的源极S。TFT的漏极可以与数据线DL结合。
在该实施方式中，在形成源极-漏极金属图案之后，形成氧化物半导体，以防止当湿蚀刻栅绝缘体GI或源极-漏极金属图案(DL、S)时，氧化物半导体被损坏或劣化。
图8A至图8E是示出多个阶段中的第二光掩模处理的截面图。
如图8A中所示，栅绝缘体GI和源极-漏极金属SDM被连续地沉积在基板SUBS上。光刻胶PR被施加在源极-漏极金属SDM上。随后，半色调掩模被对准在光刻胶PR上，并且然后光刻胶PR经由半色调掩模被暴露。然后，暴露的光刻胶被显影。结果，如图8B中所示，在接触电极GM和SDM上的光刻胶PR被去除，并且较薄的光刻胶PR保留在TFT的沟道区中。而且，较厚的光刻胶PR保留在其它部分中。随后，如图8C中所示，执行湿蚀刻，以去除栅绝缘体GI的一部分，并且暴露接触电极GM。
随后，如图8D中所示，光刻胶PR被灰化，以减小光刻胶PR的高度，并且暴露在TFT的沟道区中的源极-漏极金属SDM。随后，如图8E中所示，执行湿蚀刻，以图案化源极-漏极金属SDM。
参考图4A和图4B描述第三光掩模处理。
参考图4A和图4B，本发明的实施方式包括在源极-漏极金属图案和栅绝缘体GI的一部分上沉积第一无机钝化层PAS0和有机钝化层PAC。在本发明的实施方式中，第三光掩模处理部分地蚀刻第一无机钝化层PAS0和有机钝化层PAC，以形成钝化层图案。钝化层图案仅在不包括TFT的像素的开口中，使得TFT被暴露在像素区域内。第一无机钝化层PAS0可以由硅氧化物(SiOx)形成。有机钝化层PAC可以由光丙烯形成。
在第三光掩模处理中，光掩模被对准在有机钝化层PAC上。执行曝光处理、显影处理和干蚀刻处理，以图案化第一无机钝化层PAS0和有机钝化层PAC。结果，第一无机钝化层PAS0和有机钝化层PAC被堆叠的钝化层图案仅保留在像素的开口中，而不在TFT和TFT的外围区域上。
参考图5A至图5C描述第四光掩模处理。
参考图5A至图5C，在本发明的实施方式中，氧化物半导体被沉积在基板SUBS的整个表面上。执行第四光掩模处理，以部分地蚀刻氧化物半导体，并且形成氧化物半导体图案ACT(参考图5C)。氧化物半导体可以是铟-镓-锌氧化物(IGZO)。可以使用其它材料。氧化物半导体图案ACT包括第一氧化物半导体图案和第二氧化物半导体图案，第一氧化物半导体图案形成在TFT的源极S和漏极之间的沟道区中以使TFT的源极S和漏极接触，并且第二氧化物半导体图案形成在像素的开口中。形成在TFT的沟道区中的第一氧化物半导体图案与数据线DL和TFT的漏极和源极S直接接触。所沉积的氧化物半导体(IGZO)是具有高电阻的非导体。然而，氧化物半导体(IGZO)经由下文将描述的等离子体处理和热处理，变成TFT的氧化物半导体图案ACT和像素的公共电极COM。
氧化物半导体(IGZO)的导电特性根据其氧含量而变化。在本发明的实施方式中，通过适当地调节氧含量，在半导体层SEM中使用的与铟-镓-锌氧化物(IGZO)相同的金属氧化物半导体材料具有导体或非导体的特性。当氧含量降低时，因为金属性质增强，所以金属氧化物半导体材料具有导体的特性。等离子体处理可以用于降低氧含量。即，可以对氧化物半导体执行等离子体处理，以去除包含在氧化物半导体中的氧。因此，减小了氧化物半导体的电阻，并且可以使氧化物半导体金属化。
等离子体处理是用于在氦(He)气、氢(H2)气或氩(Ar)气中生成等离子体放电的方法。在接触孔填充(CHF)处理和第四光掩模处理中，执行氧化物半导体的金属化。氧化物半导体的金属化可以在接触孔填充(CHF)处理和第四光掩模处理中执行，或可以随后使用另选处理执行。
接触孔填充(CHF)处理包括：在基板SUBS上施加光刻胶PR，灰化光刻胶PR，以及仅在穿过钝化层的孔中保持光刻胶PR图案。作为接触孔填充(CHF)处理的结果，如图5C中所示，形成在TFT上的氧化物半导体图案ACT和形成在接触电极GM上的氧化物半导体图案ACT由光刻胶PR覆盖。随后，基板SUBS经由等离子体处理被配置成光刻胶PR仅保留在孔中的状态。结果，如图5C中所示，将暴露在钝化层图案上的氧化物半导体图案ACT金属化。氧化物半导体图案ACT的金属化部分用作公共电极COM，公共电压Vcom经由接触电极GM被提供给该公共电极COM。因此，接触孔填充(CHF)处理是用于在没有光掩模处理的情况下选择性地金属化氧化物半导体的处理。
参考图6描述第五光掩模处理。
参考图6，在本发明的实施方式中，无机绝缘体被沉积在基板SUBS上，并且执行第五光掩模处理，以部分地蚀刻无机绝缘体。第二无机绝缘体PAS1覆盖在钝化层图案(PAC、PAS0)和TFT的沟道区上的公共电极COM。氧化物半导体被暴露在除了TFT的沟道区之外的源极接触区和漏极接触区中，并且形成在接触电极GM上的接触孔中。然后，执行第二等离子体处理，以将暴露的氧化物半导体金属化。结果，公共电极COM和接触电极GM连接到具有低电阻的导体。
TFT的源极接触区和漏极接触区被金属化，并且可以形成TFT的源极和漏极以及欧姆接触。因为TFT的沟道区由用作蚀刻停止层的无机绝缘体图案PAS1保护，所以沟道区不被金属化。TFT的源极S与金属化氧化物半导体图案直接接触。TFT的漏极包括与数据线DL直接接触的金属化氧化物半导体图案。因此，TFT的源极和漏极包括金属化氧化物半导体图案。由第二无机绝缘体PAS1覆盖的TFT的沟道区的氧化物半导体图案ACT是形成TFT的沟道的有源层，氧化物半导体图案ACT的氧含量使用热处理调节。
参考图7A和图7B描述第六光掩模处理。
参考图7A和图7B，在本发明的实施方式中，透明电极材料被沉积在基板SUBS上，并且执行第六光掩模处理，以部分地蚀刻透明电极材料。因此，形成像素电极PIX。透明电极材料可以是铟锡氧化物(ITO)。像素电极PIX连接到TFT的源极S并且形成在像素的开口中，由此允许通过公共电极COM形成电场。在像素的开口中，像素电极PIX与公共电极COM交叠，第二无机绝缘体PAS1插入它们之间。像素电极PIX与TFT的源极S直接接触。在像素电极PIX和TFT的源极S之间的接触部分与栅极线GL交叠，并且因此像素的开口率不被减小。
如果单独第三金属形成在源极-漏极金属图案上并且在像素电极PIX下面，可以在第六光掩模处理之前，增加用于部分地蚀刻第三金属的光掩模处理。
图9示出与现有技术相反的根据本发明的实施方式的显示设备的开口率的改进。
参考图9，在图9的左侧示出的现有技术像素是比较示例，其中，TFT的源极和像素电极经由穿过无机钝化层和有机钝化层的接触孔彼此接触。在现有技术像素中，因为与TFT的源极和像素电极接触的接触孔的尺寸很大，所以现有技术像素的开口的尺寸较小。相反，在图9的右侧示出的根据本发明的实施方式的像素中，TFT的源极和像素电极PXL在不具有钝化层的部分中彼此直接接触，并且在TFT的源极和像素电极PXL之间的接触部分位于栅极线GL上。因此，与现有技术像素相比，根据本发明的实施方式的像素的开口的尺寸能够增大。
像素电极PXL的位置和公共电极COM的位置可以翻转。在该情况下，公共电极COM位于像素电极PXL上。
根据本发明的实施方式的显示设备可以应用至在每个像素处形成TFT的任何显示设备。例如，根据本发明的实施方式的TFT阵列基板可以应用至面内切换(IPS)模式或边缘场切换(FFS)模式的液晶显示器。另外，在根据本发明的实施方式的显示设备中，如果像素电极PXL连接至有机发光二极管(OLED)的阳极，则像素电极PXL可以应用至OLED显示器。
如上所述，本发明的实施方式在一个光掩模处理中图案化源极-漏极金属和栅绝缘体，同时形成TFT的氧化物半导体图案和公共电极，并且同时形成无机钝化层和蚀刻停止层，由此减少制造处理和掩模步骤的数量。而且，在本发明的实施方式中，与栅极线或TFT的栅极交叠的TFT的源极和像素电极直接接触，由此增大开口率。
虽然已经参考许多示例性实施方式描述了实施方式，但是应该理解，落入本公开的原理的范围内的很多其它修改和实施方式都可以由本领域技术人员想到。更具体地，在本公开、附图和所附权利要求的范围内的主题组合布置的组成部件和/或布置的变型和修改是可以的。除了组成部件和/或布置的变型和修改以外，另选用途对于本领域技术人员也是显而易见的。

Claims (11)

1.一种显示设备，所述显示设备包括：
薄膜晶体管TFT，所述薄膜晶体管包括连接到栅极线的栅极、连接到数据线的漏极、以及连接到像素电极的源极；以及
钝化层，所述钝化层仅在像素的开口和所述TFT的外围区域中，
其中，所述像素电极与所述TFT的所述源极直接接触，并且与所述TFT的所述栅极交叠。
2.根据权利要求1所述的显示设备，其中，所述TFT包括氧化物半导体，并且
其中，所述TFT的所述源极和所述漏极中的每个都包括所述氧化物半导体的金属化部分。
3.根据权利要求1所述的显示设备，所述显示设备还包括：
公共电极，公共电压被提供给所述公共电极；以及
接触电极，所述接触电极形成在与所述TFT的所述栅极相同的层中，并且连接到所述公共电极，
其中，所述公共电极包括金属化氧化物半导体，并且经由所述钝化层中的接触孔与所述接触电极接触。
4.根据权利要求1所述的显示设备，所述显示设备还包括：
接触电极，公共电压被提供给所述接触电极；
第一氧化物半导体，所述第一氧化物半导体在所述TFT的沟道区中，所述第一氧化物半导体与所述数据线和所述TFT的所述源极和所述漏极接触；
第二氧化物半导体，所述第二氧化物半导体与所述接触电极接触；以及
绝缘体，所述绝缘体覆盖所述第一氧化物半导体的一部分和所述第二氧化物半导体的一部分，
其中，所述像素电极在所述绝缘体上与所述第二氧化物半导体交叠。
5.根据权利要求4所述的显示设备，其中，所述第一氧化物半导体不被所述绝缘体覆盖的部分比所述第一氧化物半导体被所述绝缘体覆盖的部分具有更低的电阻，以及
其中，所述第二氧化物半导体不被所述绝缘体覆盖的部分比所述第二氧化物半导体被所述绝缘体覆盖的部分具有更低的电阻。
6.根据权利要求5所述的显示设备，其中，所述第一氧化物半导体不被所述绝缘体覆盖的部分与所述数据线和所述TFT的所述漏极接触，以及
其中，所述第二氧化物半导体不被所述绝缘体覆盖的部分与所述接触电极接触。
7.根据权利要求6所述的显示设备，其中，所述钝化层仅在所述像素的所述开口中，使得所述TFT被暴露在像素区域内。
8.一种显示设备，所述显示设备包括：
第一金属，所述第一金属包括栅极线、连接到所述栅极线的薄膜晶体管TFT的栅极、以及接触电极；
栅绝缘体，所述栅绝缘体覆盖所述TFT的所述栅极和所述栅极线，并且不覆盖所述接触电极；
第二金属，在所述栅绝缘体上，所述第二金属包括数据线、连接到所述数据线的所述TFT的漏极、以及所述TFT的源极；
钝化层，所述钝化层包括在所述第二金属的一部分和所述栅绝缘体上的第一无机钝化层、以及在所述第一无机钝化层上的有机钝化层，所述钝化层仅在像素的开口和所述TFT的外围区域中，使得所述TFT被暴露在所述像素内；
第一氧化物半导体，所述第一氧化物半导体在所述TFT的沟道区中，所述第一氧化物半导体与所述数据线和所述TFT的所述源极和所述漏极接触；
第二氧化物半导体，所述第二氧化物半导体与所述接触电极接触；
第二无机绝缘体，所述第二无机绝缘体覆盖所述第一氧化物半导体的一部分和所述第二氧化物半导体的一部分；以及
像素电极，所述像素电极在所述第二无机绝缘体上与所述第二氧化物半导体交叠，
其中，所述像素电极与所述TFT的所述源极直接接触，并且与所述TFT的所述栅极交叠。
9.根据权利要求8所述的显示设备，其中，所述第一氧化物半导体不被所述第二无机绝缘体覆盖的部分比所述第一氧化物半导体被所述第二无机绝缘体覆盖的部分具有更低的电阻，并且
其中，所述第二氧化物半导体不被所述第二无机绝缘体覆盖的部分比所述第二氧化物半导体被所述第二无机绝缘体覆盖的部分具有更低的电阻。
10.根据权利要求9所述的显示设备，其中，所述第一氧化物半导体不被所述第二无机绝缘体覆盖的部分与所述数据线和所述TFT的所述漏极接触，并且
其中，所述第二氧化物半导体不被所述第二无机绝缘体覆盖的部分与所述接触电极接触，并且经由所述接触电极接收公共电压。
11.一种用于制造显示设备的方法，所述方法包括以下步骤：
在基板上形成栅极线、薄膜晶体管TFT的栅极、以及接触电极；
形成覆盖所述栅极线、所述TFT的所述栅极、以及所述接触电极的栅绝缘体；
在所述栅绝缘体上形成数据线、所述TFT的源极、以及所述TFT的漏极；
在所述TFT的所述源极和所述漏极之间的沟道区中暴露所述接触电极和所述栅绝缘体；
形成钝化层，其中，仅在像素的开口和所述TFT的外围区域中堆叠无机钝化层和有机钝化层，使得所述TFT被暴露在所述像素内；在所述TFT的沟道区和源极-漏极区以及所述像素中形成氧化物半导体，用光刻胶覆盖所述TFT和所述接触电极，对暴露的氧化物半导体执行第一等离子体处理，以使所述氧化物半导体金属化，并且形成公共电极；
形成覆盖所述TFT的所述沟道区中的所述氧化物半导体和所述公共电极的蚀刻停止层，并且执行第二等离子体处理，以使在所述TFT的所述源极-漏极区中形成的氧化物半导体和在所述公共电极和所述接触电极之间的氧化物半导体金属化；以及
形成与所述TFT的所述源极直接接触并且与所述TFT的所述栅极或所述栅极线交叠的像素电极。
CN201510441704.7A 2014-08-06 2015-07-24 显示设备和用于制造该显示设备的方法 Active CN105374827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0101325 2014-08-06
KR1020140101325A KR102224457B1 (ko) 2014-08-06 2014-08-06 표시장치와 그 제조 방법

Publications (2)

Publication Number Publication Date
CN105374827A true CN105374827A (zh) 2016-03-02
CN105374827B CN105374827B (zh) 2019-04-05

Family

ID=53487262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510441704.7A Active CN105374827B (zh) 2014-08-06 2015-07-24 显示设备和用于制造该显示设备的方法

Country Status (4)

Country Link
US (1) US9741861B2 (zh)
EP (1) EP2983204B1 (zh)
KR (1) KR102224457B1 (zh)
CN (1) CN105374827B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019127796A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9753590B2 (en) * 2014-06-13 2017-09-05 Lg Display Co., Ltd. Display device integrated with touch screen panel and method of fabricating the same
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法
CN110931525B (zh) * 2019-11-22 2023-01-10 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103123429A (zh) * 2011-11-17 2013-05-29 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN103378164A (zh) * 2012-04-23 2013-10-30 乐金显示有限公司 阵列基板及其制造方法
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR101602635B1 (ko) * 2009-11-30 2016-03-22 삼성디스플레이 주식회사 표시 장치, 박막 트랜지스터 기판 및 이의 제조 방법
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN102832254B (zh) * 2012-09-10 2016-04-06 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR102039725B1 (ko) * 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
TW202430006A (zh) * 2012-11-28 2024-07-16 日商半導體能源研究所股份有限公司 顯示裝置
WO2014121469A1 (zh) * 2013-02-06 2014-08-14 深圳市柔宇科技有限公司 一种薄膜晶体管及其像素单元的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123429A (zh) * 2011-11-17 2013-05-29 乐金显示有限公司 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN103378164A (zh) * 2012-04-23 2013-10-30 乐金显示有限公司 阵列基板及其制造方法
CN103021939A (zh) * 2012-11-30 2013-04-03 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US20140159059A1 (en) * 2012-12-10 2014-06-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019127796A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
KR102224457B1 (ko) 2021-03-09
EP2983204A1 (en) 2016-02-10
US20160043229A1 (en) 2016-02-11
EP2983204B1 (en) 2020-02-26
KR20160017867A (ko) 2016-02-17
CN105374827B (zh) 2019-04-05
US9741861B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
US8877534B2 (en) Display device and method for manufacturing the same
US9455324B2 (en) Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
KR20130119174A (ko) 어레이 기판 및 이의 제조방법
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
US20150357356A1 (en) Thin film transistor array substrate and method of manufacturing the same
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN112435962A (zh) 显示基板的制备方法、显示基板和显示装置
TWI471948B (zh) 氧化物薄膜電晶體製程方法
JP2011029373A (ja) 薄膜トランジスタ基板及びその製造方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
CN104752437A (zh) 制造薄膜晶体管阵列基板的方法
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US12133417B2 (en) Displaying substrate, manufacturing method thereof and display panel
US10424628B2 (en) Manufacturing method of OLED backplane
KR102259278B1 (ko) 표시장치와 그 제조 방법
KR102142476B1 (ko) 어레이 기판 및 이의 제조방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20150080674A (ko) 표시 기판 및 이의 제조 방법
KR20150098694A (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR20150121410A (ko) 반도체 박막 트랜지스터, 반도체 박막 트랜지스터 제조방법, 어레이 기판 및 표시장치
KR20140065528A (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant