Nothing Special   »   [go: up one dir, main page]

CN104765247A - 一种亚微米光栅的制作方法 - Google Patents

一种亚微米光栅的制作方法 Download PDF

Info

Publication number
CN104765247A
CN104765247A CN201410003127.9A CN201410003127A CN104765247A CN 104765247 A CN104765247 A CN 104765247A CN 201410003127 A CN201410003127 A CN 201410003127A CN 104765247 A CN104765247 A CN 104765247A
Authority
CN
China
Prior art keywords
photoresist
line
exposure
grating
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410003127.9A
Other languages
English (en)
Inventor
林文魁
王逸群
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201410003127.9A priority Critical patent/CN104765247A/zh
Publication of CN104765247A publication Critical patent/CN104765247A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开一种亚微米光栅的制作方法,包括如下步骤,S1.涂光刻胶、坚膜;S2.利用掩膜版对线条的中心部分进行光学曝光;S3.采用电子束曝光,通过套刻标记将线条边缘细节套刻到所述线条的中心部分;S4.显影,及后处理工艺;S5.去胶,完成光栅制作;或者,S1.涂光刻胶、坚膜;S2.采用电子束曝光,对线条边缘细节进行曝光;S3.利用掩膜版对线条的中心部分进行光学曝光;S4.显影,及后处理工艺;S5.去胶,完成光栅制作。本发明通过一次涂胶、两次曝光、一次显影工艺制作光栅,制作工艺简化,节约时间及成本;同时,由于工艺步骤简化,避免多次工艺拼接造成的变形,保证了光栅线条的精度,提高器件或图形的性能。

Description

一种亚微米光栅的制作方法
技术领域
本发明涉及半导体制造技术领域,具体涉及一种亚微米光栅的制作方法。
背景技术
在平面光栅或者频率选择表面的制作工艺中,需通过光刻进行图形转移。每次光刻都需一块具有相应几何图形的光刻掩膜,即光刻版-Mask。掩膜是光刻工艺的基准,光栅的尺寸决定了光刻掩膜的尺寸。
由于光学曝光技术已接近极限,如:i线光源(365nm)可用于制作约0.35um的线条;准分子激光光源(248nm/193nm)可用于制作约0.25um/0.18um尺寸的线条。因此,利用传统的光学曝光技术和光刻掩膜相结合的方法很难实现0.1um的精细图形制作。目前常采用电子束曝光技术来实现这一目的。
电子束直写曝光技术无需普通光学光刻所需的光刻版,其直接从电脑中读取设计的版图,之后按照版图中设计的图形,通过电子束轰击电子束胶,将图形转移到样品上。电子束直写可以实现几纳米到0.1微米的微细线条的制作,通过电脑直接控制而具有极高的套刻对准精度;但在光栅的制作中,有很大一部分光栅的线条尺寸比较大,如全部采用电子束光刻实现,则需要耗费大量的计时。
对于同一个图形内部,既有尺寸比较大的线条,又有尺寸小于0.1um的线条的情况下,一般采用光学曝光和电子束曝光混合曝光的方法来实现,如专利CN1392593A中记载的“接触式曝光与电子束直写技术相结合的混合曝光方法”。
现有方法一般为光学光刻和电子束光刻分开制作,前后两次光刻通过套刻方法使得图形连在一起,最终完成整个图形的制作,其具体工艺步骤如下:
1、涂普通光刻胶,坚膜;
2、采用掩膜版对大线条图形进行光学曝光、显影,并进行相应的后续工艺;
3、凃电子束光刻胶,坚膜;
4、采用电子束曝光,通过套刻标记将小线条图形套刻到大线条内部,显影,并进行相应的后续工艺。
其中1、2两步在某些情况下可以与3、4两步进行对调,即顺序为3、4、1、2。通过上述方法,大图形的线条的精度会大于0.1um,并且前后两次后续工艺的拼接存在痕迹。例如,当后续工艺为镀膜时,由于大线条已经先行成膜,当采用电子束光刻套刻后,再进行小线条的镀膜时,小线条和大线条拼接处存在一个接触面,该接触面的存在会影响图形的光学和电学等性能。
发明内容
本发明要解决的技术问题在于简化现有的工艺步骤,提高光栅线条精度。
本发明的技术方案包括一种亚微米光栅的制作方法,包括如下步骤,
S1、涂光刻胶、坚膜;S2、利用掩膜版对线条的中心部分进行光学曝光;S3、采用电子束曝光,通过套刻标记将线条边缘细节套刻到所述线条的中心部分;S4、显影,及后处理工艺;S5、去胶,完成光栅制作;
或者,S1、涂光刻胶、坚膜;S2、采用电子束曝光,对线条边缘细节进行曝光;S3、利用掩膜版对线条的中心部分进行光学曝光;S4、显影,及后处理工艺;S5、去胶,完成光栅制作。
优选地,所述光刻胶为对光学波长和电子束均敏感的光刻胶。
优选地,所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
优选地,所述电子束曝光的线条边缘细节的尺寸为100nm-200nm。
优选地,所述后处理工艺为镀膜或者刻蚀。
本发明的另一技术方案包括一种亚微米光栅的制作方法,其包括如下步骤,
S1、涂光刻胶、坚膜;S2、利用掩膜版对大线条图形进行光学曝光;S3、采用电子束曝光,通过套刻标记将小线条图形套刻到所述大线条图形内部;S4、显影,及后处理工艺;S5、去胶,完成光栅制作;
或者,S1、涂光刻胶、坚膜;S2、采用电子束曝光,对小线条图形进行曝光;S3、利用掩膜版对大线条图形进行光学曝光;S4、显影,及后处理工艺;S5、去胶,完成光栅制作。
优选地,所述光刻胶为对光学波长和电子束均敏感的光刻胶。
优选地,所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
优选地,所述后处理工艺为镀膜或者刻蚀。
本发明的有益效果包括:通过一次涂胶、两次曝光、一次显影工艺制作光栅,制作工艺简化,节约时间及成本;同时,由于工艺步骤简化,避免多次工艺拼接造成的变形,保证了光栅线条的精度,提高器件或图形的性能。
附图说明
图1为本发明实施例中的二维的台阶光栅中的目标亚微米光栅结构图。
图2为本发明实施例1、2中的掩膜版结构图。
图3为本发明实施例1、2中的电子束曝光图形。
图4为本发明实施例3、4中的掩膜版结构图。
图5为本发明实施例3、4中的电子束曝光图形。
图6为本发明实施例5中的涂光刻胶示意图。
图7为本发明实施例5中的电子束曝光示意图。
图8为本发明实施例5中的光学曝光示意图。
图9为本发明实施例5中的显影处理工艺示意图。
图10为本发明实施例5中的镀膜处理工艺示意图。
图11为本发明实施例5中的剥离工艺示意图。
图12为本发明实施例5中的刻蚀处理工艺示意图。
图13为本发明实施例5中的去胶工艺示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细说明。
本发明提供一种亚微米光栅的制作方法,用于制作对线条精度要求比较高的光栅,也可用于制作同时含有粗线条和细线条的光栅,包括如下步骤,
S1、涂光刻胶、坚膜;
S2、利用掩膜版对线条的中心部分进行光学曝光;
S3、采用电子束曝光,通过套刻标记将线条边缘细节套刻到所述线条的中心部分;
S4、显影,及后处理工艺;
S5、去胶,完成光栅制作;
或者,S2、采用电子束曝光,对线条边缘细节进行曝光;
S3、利用掩膜版对线条的中心部分进行光学曝光;
或者,S2、利用掩膜版对大线条图形进行光学曝光;
S3、采用电子束曝光,通过套刻标记将小线条图形套刻到所述大线条图形内部;
或者,S2、采用电子束曝光,对小线条图形进行曝光;
S3、利用掩膜版对大线条图形进行光学曝光。
本发明通过一次涂胶、两次曝光、一次显影工艺制作光栅,制作工艺简化,节约时间及成本;同时,由于工艺步骤简化,避免多次工艺拼接造成的变形,保证了光栅线条的精度,提高器件或图形的性能。
进一步地,光刻胶为对光学波长和电子束均敏感的光刻胶。如I线光刻胶、PMMA、HSQ和ZEP。
以在基底材料上刻蚀二维光栅图形为例来说明,如图1所示。该图形为二维的台阶光栅中的一个单元,其具体尺寸如下:A=1um,B=1um,C=200nm,其中对A/B/C尺寸的正负偏差不能超过50nm,在现有技术中,如直接采用光学曝光转移其中1um的图形,则图形的精度无法满足要求,如下采用本发明实施例1、实施例2制作。
实施例1
S1、涂PMMA光刻胶、坚膜;
S2、如图2所示,利用掩膜版对线条的中心部分采用投影式光刻机进行光学曝光;
S3、采用电子束曝光,通过套刻标记将线条边缘细节套刻到所述线条的中心部分,完成线条细节的转移;
S4、显影,及进行刻蚀处理工艺;
S5、去胶,完成光栅制作。
实施例2
S1、涂SU-8光刻胶、坚膜;
S2、采用电子束曝光,对线条边缘细节进行曝光,完成线条细节的转移;
S3、如图2所示,利用掩膜版对线条的中心部分采用投影式光刻机进行光学曝光;
S4、烘烤后显影,及进行刻蚀处理工艺;
S5、去胶,完成光栅制作。
上述步骤中掩膜版仅包含图形中的线条中心部分,其中掩膜版如图2所示,图形的剩余细节部分及图形的边缘部分通过电子束曝光法直接写到图形上,可以有效地提高线条的精度。
进一步,如图3所示,实施例1、实施例2中边缘细节的尺寸a/b/c/d/e/f最佳的大小为100nm-200nm,在上述范围内,既可以有效利用电子束来实现线条的精度,又可以充分提高曝光的效率,还可以有效地避开电子束曝光机的临近效应。
相比现有技术涉及到多次刻蚀,图形精度完全无法保证,本发明实施例1、实施例2通过对图案的边缘采用电子束曝光,保证图形的精度。
如对其中的1um线条的精度要求为100nm或更大时,如下采用本发明实施例3、实施例4制作。
实施例3
S1、涂SU-8光刻胶、坚膜;
S2、如图4所示,利用掩膜版对大线条图形采用投影式光刻机进行光学曝光;
S3、如图5所示,采用电子束曝光,通过套刻标记将小线条图形套刻到所述大线条图形内部;
S4、烘烤后显影,及进行刻蚀处理工艺;
S5、去胶,完成光栅制作。
实施例4
S1、涂I线光刻胶、坚膜;
S2、如图5所示,采用电子束曝光,对小线条图形进行曝光;
S3、如图4所示,利用掩膜版对大线条图形采用投影式光刻机进行光学曝光;
S4、显影,及进行刻蚀处理工艺;
S5、去胶,完成光栅制作。
实施例5
S1、涂I线光刻胶2、坚膜,如图6所示,衬底1也可为目标材料层;
S2、采用电子束曝光,如图7所示,I线光刻胶2经过电子束轰击后为被改性光刻胶21;
S3、将样品直接转移到光学曝光机进行曝光,如图8所示,I线光刻胶2经过光学曝光后为被改性光刻胶22;
S4、将样品放置显影液后,一次显影即可得到目标图形,如图9所示;
后续工艺为镀膜,如图10所示,镀膜的膜层3,如Au,SiO2,具体不限定膜层的类别,根据所设计的亚微米光栅的类型来选择,执行步骤S51;
后续工艺为刻蚀,如图12所示,先进行光刻胶的后烘,提高光刻胶的扛刻蚀能力,后通过刻蚀机以干法刻蚀或者湿法刻蚀,执行步骤S52;
S51、如图11所示,通过剥离工艺,得到目标图形;
S52、如图13所示,通过有机化学药品去除光刻胶,得到目标图形。
本发明只需一次涂胶、一次显影就可以转移所有图形,并且不用现有技术中的硬掩膜。
相较于现有技术选择其中的粗线条用于光学光刻,细线条用于电子束光刻;而本发明是精确地实现设计线条的宽度,不仅仅是细线条用电子束光刻,而且对于粗线条的边缘也采用电子束光刻,由于电子束光刻可以精确地控制线条的精度,因此可以保证整个图形的轮廓就可以得到精确的控制,进而可以保证整个图形的精度。
本发明仅采用一种光刻胶,且只需一次即可完成无需多种辅助膜层以及去除辅助膜层的工艺,并且还需要进行平坦化。
相较于现有技术采用先将图形转移到辅助膜层上,再从辅助膜层转移到目标膜层上,两步刻蚀来完成,多次刻蚀过程,并无法保证图形的100%转移,会发生变形。
另外,现有技术中辅助膜层材料不一致,必然带来不一样的应力,在刻蚀过程中,由于会发热,不用的应力会造成不同的图案变形。
本发明采用的I线光刻胶,对光学曝光机的波长敏感,也对电子束敏感,;第一次曝光后,所曝光区域的光刻胶已经改性,如图5所示;此时再将样品放置另外一个光刻机中进行其他区域的曝光,如图6所示,待两个区域都曝光后,再将所有曝光区域一次显影即可。
以上所述本发明的具体实施方式,并不构成对本发明保护范围的限定。任何根据本发明的技术构思所作出的各种其他相应的改变与变形,均应包含在本发明权利要求的保护范围内。

Claims (9)

1.一种亚微米光栅的制作方法,其特征在于,包括如下步骤,
S1、涂光刻胶、坚膜;
S2、利用掩膜版对线条的中心部分进行光学曝光;
S3、采用电子束曝光,通过套刻标记将线条边缘细节套刻到所述线条的中心部分;
S4、显影,及后处理工艺;
S5、去胶,完成光栅制作;
或者,
S1、涂光刻胶、坚膜;
S2、采用电子束曝光,对线条边缘细节进行曝光;
S3、利用掩膜版对线条的中心部分进行光学曝光;
S4、显影,及后处理工艺;
S5、去胶,完成光栅制作。
2.如权利要求1所述的制作方法,其特征在于,所述光刻胶为对光学波长和电子束均敏感的光刻胶。
3.如权利要求1所述的制作方法,其特征在于,所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
4.如权利要求1所述的制作方法,其特征在于,所述电子束曝光的线条边缘细节的尺寸为100nm-200nm。
5.如权利要求1所述的制作方法,其特征在于,所述后处理工艺为镀膜或者刻蚀。
6.一种亚微米光栅的制作方法,其特征在于,包括如下步骤,
S1、涂光刻胶、坚膜;
S2、利用掩膜版对大线条图形进行光学曝光;
S3、采用电子束曝光,通过套刻标记将小线条图形套刻到所述大线条图形内部;
S4、显影,及后处理工艺;
S5、去胶,完成光栅制作;
或者,
S1、涂光刻胶、坚膜;
S2、采用电子束曝光,对小线条图形进行曝光;
S3、利用掩膜版对大线条图形进行光学曝光;
S4、显影,及后处理工艺;
S5、去胶,完成光栅制作。
7.如权利要求6所述的制作方法,其特征在于,所述光刻胶为对光学波长和电子束均敏感的光刻胶。
8.如权利要求6所述的制作方法,其特征在于,所述光学曝光采用接近式光刻机、接触式光刻机或者投影式光刻机。
9.如权利要求6所述的制作方法,其特征在于,所述后处理工艺为镀膜或者刻蚀。
CN201410003127.9A 2014-01-03 2014-01-03 一种亚微米光栅的制作方法 Pending CN104765247A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410003127.9A CN104765247A (zh) 2014-01-03 2014-01-03 一种亚微米光栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410003127.9A CN104765247A (zh) 2014-01-03 2014-01-03 一种亚微米光栅的制作方法

Publications (1)

Publication Number Publication Date
CN104765247A true CN104765247A (zh) 2015-07-08

Family

ID=53647168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410003127.9A Pending CN104765247A (zh) 2014-01-03 2014-01-03 一种亚微米光栅的制作方法

Country Status (1)

Country Link
CN (1) CN104765247A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568720A (zh) * 2019-08-27 2019-12-13 清华大学深圳研究生院 一种微偏振片模板制作方法
CN114089457A (zh) * 2021-11-17 2022-02-25 天津华慧芯科技集团有限公司 一种电子束光刻制备亚微米闪耀光栅压印模板及其方法
CN116500713A (zh) * 2023-05-05 2023-07-28 广纳四维(广东)光电科技有限公司 一种二维光栅制备方法及二维光栅

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188729A (ja) * 1989-01-17 1990-07-24 Sharp Corp 光学素子の回析格子製造方法
JP2004078026A (ja) * 2002-08-21 2004-03-11 Konica Minolta Holdings Inc 電子ビーム描画方法、光学素子用金型の製造方法、光学素子の製造方法及び電子ビーム描画装置
CN103135337A (zh) * 2011-12-01 2013-06-05 中芯国际集成电路制造(上海)有限公司 对准标记的曝光方法及系统
CN103187247A (zh) * 2011-12-31 2013-07-03 中国科学院微电子研究所 一种混合线条的制造方法
CN103187246A (zh) * 2011-12-31 2013-07-03 中国科学院微电子研究所 一种混合线条的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188729A (ja) * 1989-01-17 1990-07-24 Sharp Corp 光学素子の回析格子製造方法
JP2004078026A (ja) * 2002-08-21 2004-03-11 Konica Minolta Holdings Inc 電子ビーム描画方法、光学素子用金型の製造方法、光学素子の製造方法及び電子ビーム描画装置
CN103135337A (zh) * 2011-12-01 2013-06-05 中芯国际集成电路制造(上海)有限公司 对准标记的曝光方法及系统
CN103187247A (zh) * 2011-12-31 2013-07-03 中国科学院微电子研究所 一种混合线条的制造方法
CN103187246A (zh) * 2011-12-31 2013-07-03 中国科学院微电子研究所 一种混合线条的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568720A (zh) * 2019-08-27 2019-12-13 清华大学深圳研究生院 一种微偏振片模板制作方法
CN110568720B (zh) * 2019-08-27 2023-11-17 清华大学深圳研究生院 一种微偏振片模板制作方法
CN114089457A (zh) * 2021-11-17 2022-02-25 天津华慧芯科技集团有限公司 一种电子束光刻制备亚微米闪耀光栅压印模板及其方法
CN114089457B (zh) * 2021-11-17 2024-05-24 天津华慧芯科技集团有限公司 一种电子束光刻制备亚微米闪耀光栅压印模板及其方法
CN116500713A (zh) * 2023-05-05 2023-07-28 广纳四维(广东)光电科技有限公司 一种二维光栅制备方法及二维光栅
CN116500713B (zh) * 2023-05-05 2024-02-09 广纳四维(广东)光电科技有限公司 一种二维光栅制备方法及二维光栅

Similar Documents

Publication Publication Date Title
JP5100609B2 (ja) 半導体装置の製造方法
US7922960B2 (en) Fine resist pattern forming method and nanoimprint mold structure
US20100264113A1 (en) Template, method of manufacturing the same, and method of forming pattern
US7803503B2 (en) Halftone mask and method for making pattern substrate using the halftone mask
KR20050075066A (ko) 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법.
JP2011066238A (ja) パターン形成用テンプレートの作製方法
KR101895122B1 (ko) 포토마스크의 제조 방법, 포토마스크 및 표시 장치의 제조 방법
WO2016023253A1 (zh) 曝光方法及曝光机
JP4625445B2 (ja) モールドの製造方法。
CN104765247A (zh) 一种亚微米光栅的制作方法
WO2015043321A1 (zh) 一种纳米压印光刻装置及其方法
CN106610563B (zh) 掩膜版及双重图形化法的方法
WO2016161847A1 (zh) 掩膜板及其制备方法
KR20080070350A (ko) 반도체 소자 및 그 제조 방법
KR20120019241A (ko) 박막 패턴의 제조 방법
WO2013022112A1 (ja) スロープ及び該スロープの形成方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
TWI553705B (zh) 利用無光罩製程形成半導體結構之方法
CN110658677B (zh) 一种压印方法、压印结构及显示基板
KR101159689B1 (ko) 반도체 소자의 오버레이 버니어 형성 방법
US7678626B2 (en) Method and system for forming a thin film device
US8021802B2 (en) Phase shift mask for double patterning and method for exposing wafer using the same
US20160170295A1 (en) Photomask and method of forming fine pattern using the same
KR20110008495A (ko) 미세 패턴 형성을 위한 더블 패터닝 방법
KR102096180B1 (ko) 산화막 임프린팅 기법을 이용한 기판 패턴 형성 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150708

RJ01 Rejection of invention patent application after publication