LAPORAN PRAKTIKUM ELEKTRONIKA

UNIT : VI

JFET

Nama : Fatwa Afifie

NIM : 16/394933/TK/44225

Waktu : Jumat, 12 April 2017

Kel :2

LABORATORIUM ELEKTRONIKA DASAR

JURUSAN TEKNIK ELEKTRO DAN TEKNOLOGI INFORMASI

FAKULTAS TEKNIK UNIVERSITAS GADJAH MADA

YOGYAKARTA

2017
A. Pendahuluan

1. Maksud dan Tujuan

Mahasiswa mengetahui jenis JFET

Mahasiswa mengetahui kaki-kaki JFET
Mahasiswa mengetahui karakteristik JFET
Mahasiswa mengetahui kegunaan JFET
Mahasiswa mengetahui kelebihan dan kekurangan JFET
Mahasiswa mengetahui software LAB VIEW dan NI ELVIS

2. Landasan Teori

a. JFET

Field Effect Transistor atau disingkat dengan FET adalah komponen Elektronika aktif
yang menggunakan Medan Listrik untuk mengendalikan Konduktifitasnya. Field Effect
Transistor (FET) dalam bahasa Indonesia disebut dengan Transistor Efek Medan. Dikatakan
Field Effect atau Efek Medan karena pengoperasian Transistor jenis ini tergantung pada
tegangan (medan listrik) yang terdapat pada Input Gerbangnya. FET merupakan Komponen
Elektronika yang tergolong dalam keluarga Transistor yang memilki Tiga Terminal Kaki
yaitu Gate (G), Drain (D) dan Source (S).

Field Effect Transistor atau FET memiliki fungsi yang hampir sama dengan
Transistor bipolar pada umumnya. Perbedaannya adalah pada pengendalian arus Outputnya.
Arus Output (IC) pada Transistor Bipolar dikendalikan oleh arus Input (I B) sedangkan Arus
Output (ID) pada FET dikendalikan oleh Tegangan Input (V G) FET. Jadi perlu diperhatikan
bahwa perbedaan yang paling utama antara Transistor Bipolar (NPN & PNP) dengan Field
Effect Transistor (FET) adalah terletak pada pengendalinya (Bipolar menggunakan Arus
sedangkan FET menggunakan Tegangan).
 Field Effect Transistor ini sering disebut juga dengan Unipolar Transistor atau
Transistor Eka Kutup, hal ini dikarena FET adalah Transistor yang bekerja bergantung dari
satu pembawa muatan saja, apakah itu Elektron maupun Hole. Sedangkan pada Transistor
Bipolar (NPN & PNP) pada umumnya, terdapat dua pembawa muatan yaitu Elektron yang
membawa muatan Negatif dan Hole sebagai pembawa muatan Positif.

Karakteristek Depletion Junction Field-Effect Transistor JFET . Pada

tegangan yang lebih tinggi, karakteristik diperumit oleh adanya ketidak
simetrian daerah deplesi. S akan lebih positif terhadap G dan D akan lebih
positif terhadap S. Karenanya dekat ujung D dan saluran menjadi paling
positif terhadap G, panjar mundur menjadi terbesar, dan daerah deplesi
menjadi paling lebar. Dengan menurunnya v DS, panjar mundur meninggi
sampai kedua daerah deplesi hampir bertemu, terdapat kecenderungan
untuk mencomot (pinch-off) saluran konduksi. Pada gambar diatas,
tegangan pinch-off vp untuk = 0 vGS adalah sekitar 5 V. Di atas pinch-off ,
kenaikan vDS akan menurunkan lebar saluran, membuat offset kenaikan
kerapatan arus akibat kenaikan tegangan D-S, dan kurva i D akan menjadi
datar.

Karena tegangan saluran-G menentukan lebar lapisan deplesi, dengan adanya

tegangan negatif yang dikenakan pada G, pinch-off terjadi tegangan D-S yang rendah dan
arus D berharga rendah. Perhatikan bahwa untuk vGS = 0 pada gambar diatas, harga vDS 5V
memberikan tegangan saluran-G sebesar 5 V dan pinch-off terjadi; jika v GS = -4V, pinch-off
terjadi pada vDS 2V dimana tegangan saluran-G sama dengan V p. Di atas pinch-off kurva
arus relatif datar sampai tegangan G-D mencapai suatu harga terjadinya patahan avalanche.
Bagian kurva karakteristik i-v dimana i Dhampir tidak tergantung pada vDS disebut arus-tetap
atau daerah jenuh (saturation region)

Junction FET atau sering disingkat dengan JFET memiliki 2 tipe berdasarkan tipe
bahan semikonduktor yang digunakan pada saluran atau kanalnya. JFET tipe N-Channel
(Kanal N) terbuat dari bahan Semikonduktor tipe N dan P-Channel (Kanal P) yang terbuat
dari Semikonduktor tipe P.

JFET Kanal-N

Berikut dibawah ini adalah gambar struktur dasar JFET jenis Kanal-N.

Saluran atau Kanal pada jenis ini terbentuk dari bahan semikonduktor tipe N dengan
satu ujungnya adalah Source (S) dan satunya lagi adalah Drain (D). Mayoritas pembawa
muatan atau Carriers pada JFET jenis Kanal-N ini adalah Elektron. Gate atau Gerbang pada
JFET jenis Kanal-N ini terdiri dari bahan semikonduktor tipe P. Bagian lain yang terbuat dari
Semikonduktor tipe P pada JFET Kanal-N ini adalah bagian yang disebut
denganSubtrate yaitu bagian yang membentuk batas di sisi saluran berlawanan Gerbang (G).
Tegangan pada Terminal Gerbang (G) menghasilkan medan listrik yang mempengaruhi aliran
pada pembawa muatan yang melalui saluran tersebut. Semakin Negatifnya V G, semakin
sempit pula salurannya yang akhirnya mengakibatkan semakin kecil arus pada outputnya (I D).

JFET Kanal-P

Berikut dibawah ini adalah gambar struktur dasar JFET jenis Kanal-P.
 Saluran pada JFET jenis Kanal-P terbuat dari Semikonduktor tipe P. Mayoritas
pembawa muatannya adalah Hole. Bagian Gate atau Gerbang (G) dan Subtrate-nya terbuat
dari bahan Semikonduktor tipe N. Di JFET Kanal-P, semakin Positifnya V G, semakin sempit
pula salurannya yang akhirnya mengakibatkan semakin kecilnya arus pada Output JFET (I D).
Dari Simbolnya, kita dapat mengetahui mana yang JFET Kanal-N dan JFET Kanal-P. Anak
Panah pada simbol JFET Kanal-N adalah menghadap ke dalam sedangkan anak panah pada
simbol JFET Kanal-P menghadap keluar.

FET yang paling sering digunakan adalah MOSFET. Teknologi

proses CMOS (complementary-symmetry metal oxide semiconductor) adalah dasar dari
sirkuit terpadu digital modern. Lapisan isolasi tipis antara gerbang dan kanal membuat FET
rawan terhadap kerusakan akibat pengosongan elektrostatik selama penanganan. Biasanya ini
bukanlah sebuah masalah setelah peranti terpasang. Pada FET, elektron dapat mengalir pada
kedua arah melalui kanal ketika dioperasikan pada moda linier, dan konvensi penamaan
antara saluran sumber dan saluran cerat agak merupakan keputusan sendiri, karena peranti
FET biasanya (tetapi tidak selalu) dibuat simetris dari sumber ke cerat. Ini membuat FET
cocok untuk mensakelarkan isyarat analog di antara kedua arah (pemultipleks).

Jika dibandingkan dengan Transistor Bipolar, FET memiliki beberapa kelebihan dan
kelemahan. Salah satu kelebihan FET adalah dapat bekerja dengan baik di rangkaian
elektronika yang bersinyal rendah seperti pada perangkat komunikasi dan alat-alat penerima
(receiver). FET juga sering digunakan pada rangkaian-rangkaian elektronika yang
memerlukan Impedansi yang tinggi. Namun pada umumnya, FET tidak dapat digunakan pada
perangkat atau rangkaian Elektronika yang bekerja untuk penguatan daya tinggi seperti pada
perangkat Komunikasi berdaya tinggi dan alat-alat Pemancar (Transmitter).

B. Alat dan Bahan

 JFET

Resistor

Fungsi Generator ( NI ELVIS )

Penyedia daya variable ( NI ELVIS )

Multimeter digital ( NI ELVIS )

Osiloskop ( NI ELVIS )

Breadboard ( NI ELVIS )

Kabel Jumper ( penghubung )

Kabel Probe

C. Analisa Gambar Rangkaian

Gambar 1

Pada rangkaian ini FET merupakan komponen utama yang berfungsi sebagai saklar
(switching) pada rangkaian di atas. Dalam rangkaian tersebut sumber arus DC terhubung ke kaki
Drain dari FET yang dimana resistor dihubung secara seri antara sumber dan kaki Drain. Fungsi dari
resistor tersebut sebagai pembeda yang terjadi pada rangkaian . Selain itu resistor berfungsi sebagai
pembagi tegangan agar transistor dapat bekerja sesuai dengan tegangan yang masuk.

Disamping itu juga ada Fungsi Generator yang memiliki fungsi sebagai power suppy sinyal
(frekuensi) yang dihubungkan pada kaki Gate FET tersebut. Pada rangkaian ini terlihat ada 2 scope,
scope tersebut memiliki tujuan untuk melihat gelombang yang terjadi pada osiloskkop, sehingga kita
dapat mengalisa bentuk gelombang maupun noise yang terjadi pada rangkaian tersebut.

Gambar 2
 Pada rangkaian kedua ini tidak jauh berbeda dengan gambar rangkaian pertama,
perbedaannya terletak pada Fungsi Generator dan Variable supply. Yang dimana awalnya Fungsi
generator terhbung pada kaki Gete digantikan oleh Variable supply. Tujuan pergantian tersebut adalah
melihat frekuensi yang mengalir dari sisi kaki Drain. Dari percobaan tersebut kita dapat membedakan
aliran frekuensi yang mengalir dari sisi kaki Drain maupun Gate.
 Merah ke G Merah ke G Merah ke D
JFET 2N3819
Hitam ke D Hitam ke S Hitam ke S

1,019 M Ohm 1,029 M Ohm Over . . . .

Hitam ke G Hitam ke G Hitam ke D

Merah ke D Merah ke S Merah ke S

Over . . . . Over . . . . Over . . . .

D. Hasil Pengujian

Pengujian kaki-kaki JFET

Data pengujian pada gambar 1 Frek. 1000 Hz

No. Input Vpp ID V G-S Gmb. Gel. Y1 Gmb. Gel. Y2

1 0.5 Vpp 3,29 mA AC 123,500 mV AC Pada Lampiran Pada Lampiran

2 1 Vpp 7,21 mA AC 0,22815 V AC Pada Lampiran Pada Lampiran
3 2 Vpp 22,07 mA AC 0,43727 V AC Pada Lampiran Pada Lampiran
4 3 Vpp 31,13 mA AC 0,58938 V AC Pada Lampiran Pada Lampiran

Data pengujian pada gambar 2 dengan VGS 0 Volt. Frek. 1000 Hz. 3 Vpp ( Perubahan V Gate )

No. V Gate ID V D-S Gmb. Gel. Y1 Gmb. Gel. Y2

1 0,5 V 4,30 mA AC 0,67743 V AC Pada Lampiran Pada Lampiran
2 1V 4,99 mA AC 0,77920 V AC Pada Lampiran Pada Lampiran
3 2V 6,68 mA AC 92,007 mV AC Pada Lampiran Pada Lampiran
4 3V 6,95 mA AC 27,890 mV AC Pada Lampiran Pada Lampiran

E. Analisa Hasil Pengujian.

Pengujian kaki-kaki FET
Pada pengujian kaki-kaki FET tersebut merupakan bentuk pemahaman kita terhadap jalannya
arus yang mengalir pada FET. Artinya FET tersebut tidak bisa asal dipasang dengan arus dan potensi
yang salah. Dari percobaan pengukuran pada nilai FET tersebut dapat diambil kesimpulan bahwa kaki
Gate pada FET harus dilalui arus atau potensial yang positif sehingga FET tersebut berfungsi
sebagaimana mestinya. Namun jika sebaliknya Gate dilalui arus maupun potensial negatif makan FET
tersebut tidak akan bisa bekerja.

Kurva karakteristik drain menyatakan besar arus drain (I D) yang terjadi terhadap tegangan
drain-source (VDS). Kurva yang terjadi mirip dengan kurva kolektor dari transistor bipolar, hanya
variabel pengendalinya yang berbeda yaitu tegangan gate.

Pada saat tegangan gate 0V, jika V DD ditambah (VDS juga ikut bertambah), ID akan bertambah
sebanding dengan pertambahan tegangan V DS. Pada daerah ini hanya resistansi channel yang
berpengaruh. Besarnya resistansi saluran ini dapat diubah dengan memberi tegangan pada gate,
sehingga JFET biasa disebut juga sebagai resistor terkendali tegangan. Setelah mencapai nilai
tegangan tertentu pertambahan arus berhenti dan I D menjadi konstan meskipun tegangan VDS terus
ditambah. Tegangan pada saat arus berhenti bertambah (titik B) dinamakan tegangan Pinch-Off
(VP). Apabila tegangan ini ditambah terus maka pada suatu saat I D akan mulai bertambah dengan
sangat cepat dengan sedikit pertambahan tegangan V DS. Keadaan ini dinamakan breakdown (dadal).
Biasanya JFET beroperasi pada daerah arus tetap. Rangkaian untuk memperoleh karakteristik JFET
ditunjukkan pada gambar dibawah sedangkan kurva karakteristik Drain ditunjukkan pada gambar
dibawah ini.

(a) Rangkaian bias untuk menggambar karakteristik JFET

(b) Karakteristik arus Drain terhadap tegangan VDS.

Apabila gate diberi tegangan (bias balik/negatif), maka nilai konstan arus drain I Dakan
berkurang. Semakin negatif tegangan gate arus drain akan semakin berkurang, sehingga suatu saat
akan tercapai harga tegangan dimana arus drain menjadi nol. Tegangan VGS yang menyebabkan arus
drain menjadi nol disebut tegangan Cut-Off (VGS(off)). JFET harus dioperasikan pada daerah antara
VGS = 0 dan VGS(off).
 Pada JFET VGS(off) dan VP selalu sama besarnya, hanya tandanya yang berbeda. Dalam
lembaran data biasanya hanya mencantumkan salah satu antara VGS(off) atau VP.
Karakteristik transkonduktansi JFET berhubungan langsung dengan karakteristik drain.
Keduanya memiliki sumbu Y yang sama yaitu arus drain (I D), seperti ditunjukkan pada gambar (c).
Kurva ini tidak berupa garis lurus, yang menyatakan bahwa hubungan antara arus keluaran dan
tegangan masukan tidak linier. Jadi transkonduktansi adalah kurva yang menunjukkan perbandingan
antara arus drain (ID) dengan tegangan gate-source (VGS).

(c)
Transkonduktansi adalah besaran AC, sehingga nilainya berbeda untuk setiap titik kurva, dan
bisa dihitung dengan perubahan kecil pada arus drain (I D) dibagi dengan perubahan kecil pada
tegangan gate-source (VGS)

JFET beroperasi dengan tegangan bias balik pada gate-source, sehingga resistansi input pada gate
sangat tinggi. Resistansi input yang tinggi ini merupakan keuntungan bagi JFET bila dibandingkan
dengan transistor bipolar.
Lembaran data sering mencantumkan resistansi input JFET pada nilai arus balik gate yang
ditentukan, IGSS pada tegangan gate-source tertentu, sehingga resistansi input dapat dihitung dengan
persamaan di bawah ini

Sebagai contoh lembaran data JFET 2N5457 memberikan nilai maksimum dari V GS = -15V adalah
IGSS = -1nA pada suhu 250C, maka resistansi inputnya adalah
 Sementara itu kapasitansi input JFET, C iss, lebih besar daripada kapasitansi input pada
transistor bipolar yang disebabkan oleh bias balik PN junction. Sebagai contoh untuk JFET 2N5457
memiliki Ciss maksimum 7 pF untuk VGS = 0 V.
Membias JFET relatif mudah. Untuk menetapkan reverse bias bagi gate, dapat dengan
menggunakan cara pembiasan sendiri, seperti ditunjukkan pada gambar (d). Gate dibias 0V dengan
resistor RG yang dihubungkan dengan ground. Meskipun akan terjadi arus bocor yang sangat kecil
pada RG, akan tetapi dapat diasumsikan bahwa tidak ada arus pada R G sehingga tidak ada tegangan
jatuh pada RG. Kegunaannya adalah untuk menetapkan agar tegangan gate 0V tanpa dipengaruhi oleh
sinyal ac yang akan diumpankan nantinya.
Untuk mendapatkan tegangan negatif pada gate dapat dibuat dengan menerapkan tegangan
positif pada source. Pada N-channel JFET dalam gambar (d) dibawah, ID akan menghasilkan sebuah
tegangan jatuh pada RS, sehingga terminal source menjadi positif terhadap ground. Karena V G = 0V
dan VS = IDRS, maka tegangan gate-source adalah

VGS = VG VS = 0 IDRS sehingga VGS = -IDRS

Hasil ini menunjukkan bahwa tegangan gate-source adalah negatif, sehingga merupakan reverse
bias. Tegangan drain terhadap ground ditentukan sebagai berikut :

VD = VDD - IDRD

Karena VS = IDRS, maka tegangan drain-source adalah

VDS = VD - VS
VDS = VDD ID (RD + RS)
 Gambar (d). Rangkaian Pembiasan Sendiri (Self Biasing)

Kurva transkonduktansi bisa digunakan untuk menentukan berapa nilai resistansi untuk
pembiasan sendiri (self biasing) R S. Misalnya kita memiliki JFET MPF 3821 yang memiliki kurva
transkonduktansi seperti pada gambar (f). Gambar garis lurus mulai dari titik asal ke titik dimana
VGS(off) = (-4V) dan dengan IDSS = 2,5 mA. Kemiringan garis ini digunakan untuk menentukan nilai
RS yaitu

Nilai mutlak dari VGS yang digunakan dalam perhitungan. Hasilnya adalah nilai R = 1,6 K dengan
toleransi 5% dapat digunakan. Atau kalau menggunakan resistansi dengan toleransi 10% bisa
menggunakan 1,5K. Titik potong antara garis R dengan kurva transkonduktansi menghasilkan titik Q.

(f)
 Seperti diketahui transistor dan JFET dalam kurva karakteristiknya memiliki daerah arus
konstan. Daerah ini digambarkan dengan garis yang hampir mendatar yang merepresentasikan
resistansi dalam dari sumber yang sangat tinggi. Untuk sebagian besar aplikasi JFET dan transistor
dapat diasumsikan sebagai sebuah sumber arus ideal.

Bias sumber arus banyak digunakan dalam IC, tetapi ia memerlukan banyak transistor.
Sebuah transistor berfungsi sebagai sumber arus untuk mendorong arus drain (I D) agar tetap konstan.
Pembiasan sumber arus juga dapat membangkitkan penguatan.

Harga arus ditentukan oleh IDSS dan nilai resistansi R S. Karena harga IDSS sangat bervariasi,
maka harga arus ini akan tergantung pada cara memilih FET sebagai sumber arusnya. Sumber arus
tidak mesti menghasilkan arus yang lebih besar daripada I DSS , untuk memastikan VGS negatif.
Arus dihasilkan oleh transistor bipolar. Karena basis ditanahkan, tegangan emitor akan menjadi
-0,7V, sesuai dengan pembiasan maju bagi dioda emitor. Ini berarti ada tegangan konstan melintas R E,
sehingga akan menghasilkan arus yang tetap pada JFET. Arus ini lebih kecil daripada I DSS .

F. Kesimpulan

FET dapat dibagi menjadi dua yaitu Junction FET (JFET) dan MOSFET. JFET
memiliki tegangan bias balik gate-source pada sisi inputnya.
JFET dibagi menjadi N-Channel dan P-Channel.
JFET memiliki tiga terminal yaitu drain, gate dan source yang ekivalen dengan
kolektor, basis dan emitor pada transistor.
JFET memiliki resistansi input yang sangat tinggi sesuai dengan tegangan balik pada
gate source.
JFET adalah komponen yang bersifat normally on. Arus drain dikendalikan dengan
tegangan bias pada gate-source.
Kurva karakteristik drain untuk JFET dibagi dalam daerah ohm dan daerah arus
konstan.
Rangkaian pembiasan JFET adalah self bias, voltage-divider bias dan current source
bias.

G. Lampiran