Practica 3.1 y Teoria Del JFET

1
PRACTICA N 3.1: POLARIZACION DEL FET

I.
II.
OBJETIVOS: Verificar el funcionamiento de un JFET y Experimentar circuitos de polarizacin del JFET

FUNDAMENTO TEORICO: En los transistores bipolares, una pequea corriente de entrada (corriente de
base) controla la corriente de salida (corriente de colector); en los casos de los FET, es un pequeo
voltaje de entrada que controla la corriente de salida.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio). Esto es
una gran ventaja, cuando la seal proviene de un dispositivo tal como un micrfono de condensador o un
transductor piezo elctrico, los cuales proporcionan corrientes insignificantes.
Los FETs, bsicamente son de dos tipos:
El transistor de efecto de campo de Juntura o JFET.
El transistor de efecto de campo con compuerta aislada o IGFET, tambin conocido como
semiconductor de xido de metal, MOS, o simplemente MOSFET.
Figura No. 1. EL JFET
El JFET est constituido por una barra de silicio tipo N o canal N, introducido en una barra o anillo de silicio tipo P tal
como se muestra en la Figura No. 1. EL JFET
Los terminales del canal N son denominados SURTIDOR (SOURCE) y DRENADOR (DRAIN). El anillo forma el
tercer terminal del JFET llamado COMPUERTA (GATE).
Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula nicamente desde el
surtidor al Drenador sin cruzar la juntura PN.
Figura No. 2. POLARIZACION CANONICA DEL JFET CANAL P
El control de esta corriente se efecta por medio de la aplicacin de un voltaje de polarizacin inverso, aplicado entre
la compuerta y el surtidor (VGS), formando un campo elctrico el cual limita el paso de la corriente a travs del canal
N (Fig.B). Al aumentar el voltaje inverso, aplicado a la compuerta, aumenta el campo elctrico, y la corriente de
Surtidor a Drenador disminuye.
Tambin se construyen JFETs con barra de silicio tipo P y anillos de silicio tipo N, denominndose
El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de ruptura (tpicamente 50V)
porque destruira el dispositivo.
Si se aplica polarizacin directa a la compuerta, circular una alta corriente por la compuerta que puede destruir el
JFET si no est limitada por una resistencia en serie con la compuerta.
VALORES COMERCIALES PARA EL JFET
Voltaje VDS (V):
25,30,40,50
Potencia (W):
0.15,0.3,1.8,30
2
Practica 3.1: PRUEBA DEL JFET
Se comprueba con un ohmmetro en la escala de Rx1 Rx10.
Entre compuerta y surtidor o compuerta y Drenador debe marcar como si fuera un diodo de silicio; es decir alta
resistencia en un sentido y baja en el inverso.
Entre Drenador y surtidor, el valor hmico exclusivamente del material del canal. Su valor vara entre 2K y 10K,
siendo el mismo en ambos sentidos.
III.
EQUIPO Y MATERIALES
Dos fuentes de voltaje ajustables de 0 a 15 V.
Un transistor 2N3904
Un multitester digital o analgico
Un JFET K373
Un LED de color (verde, rojo o amarillo)
Resistores W: de 270 , 470, 33K, 4.7K, 100K, 1.8K, 2K, 1M.
Potencimetro de 10K.
IV.
PROCEDIMIENTO.
MEDICION DE IDSS Y VP
Figura No. 3 (a y b). POLARIZACION DEL JFET CANAL P
1 Arme el circuito mostrado en la Figura 3a, coloque un ampermetro entre el circuito y la fuente de voltaje, encienda
esta y observe tanto el ampermetro como el LED, si no pasa corriente (LED apagado), apague la fuente e invierta las
conexiones del LED. (Verifique la posicin del LED).
2 Arme y conecte el divisor de voltaje de la Figura 3b y conecte el terminal central a la compuerta (retirarla
previamente del nivel de referencia), gire el potencimetro y observe la corriente, con el voltmetro mida la tensin
VGS en el momento en que ID se hace cero.
Los resultados para la Figura 3a, se muestran en la siguiente tabla:
MAGNITUD
VALOR MEDIDO
VDS
8V
VGS
0V
VGD
8V
IS
5 mA
ID
5.5 mA
IG
0 mA
Los resultados para la Figura 3b, se muestran en la siguiente tabla:
MAGNITUD
VALOR MEDIDO
VDS
8.5 V
VGS
-1.85 V
VGD
11 V
IS
0 mA
ID
0 mA
IG
0 mA
De donde deducimos que:
IDSS = 5 mA
VP = - 1.85 V
3
Practica 3.2: POLARIZACION FIJA
Figura 4. Polarizacin fija del JFET
Arme el siguiente circuito de la figura 4, ubique en forma adecuada los instrumentos tal que pueda medir ID y VGS;
encienda las fuentes y anote los valores de ID y VGS as tambin VDS. De ser posible cambie el transistor con otra
mesa y anote las nuevas medidas.
Los resultados se muestran en la siguiente tabla:
MAGNITUD
VALOR MEDIDO
VALOR CALCULADO
VDS
5.8V
6.13V
VGS
-0.7V
-0.7V
VGD
6.2V
6.83V
IS
2mA
1.93mA
ID
1.8mA
1.93mA
IG
0mA
0mA
VALORES TEORICOS CALCULADOS

Sabemos que IG = 0, adems:
Tenemos adems que ID = IS
4
VDS = 10V (RD)(ID)
VDS = 10V (2K)(1.93mA)
VDS = 6.13 V
VGS = -VGG = -0.7V
VGD = VD VG = 6.13V (-0.7V) = 6.83V
Practica 3.3: AUTOPOLARIZACION
Arme el circuito mostrado. Conecte adecuadamente los instrumentos para medir ID y VGS, encienda las fuente y
anote los valores de ID, VGS y las dems tensiones del circuito.
Todo circuito debe ser armado con las fuentes apagadas previamente ajustadas al valor dado en el diagrama.
Figura No.5. Autopolarizacin
MAGNITUD
VALOR MEDIDO
VALOR CALCULADO
VDS
5V
5.23 V
VGS
-0.6 V
- 0.65 V
VGD
5.4 V
5.86 V
IS
2 mA
2.3 mA
ID
2.3 mA
2.3 mA
IG
0 mA
0 mA

VGS = - ID . RS
Eligiendo ID = 4 mA
Tenemos: VGS = - (4 mA)(270)
VGS = - 1.1 V
Estos dos datos nos permiten graficar y mediante la superposicin de grficas se obtienen los siguientes datos:
IDQ = 2.3 mA
VGSQ = - 0.65 V
VDS = 10V (ID) (RD+ RS)
VDS = 10V (2.3 mA) (1800+270)
VDS = 5.23 V
VD = 10V (2.3 mA) (1800)
VD = 5.86 V
VG = 0V
VGD = VD VG = 5.86 V 0 = 5.86 V
Practica 3.4: POLARIZACION POR DIVISOR DE TENSION
Arme el circuito mostrado en la figura No.6 y haga las medidas de ID as como las tensiones en los diferentes nudos y
puntos del circuito.
Figura No.6. Polarizacin Por Divisor De Tensin
MAGNITUD
VALOR MEDIDO
VALOR CALCULADO
VDS
6.2 V
6.28 V
VGS
- 0.65 V
- 0.7 V
VGD
6.5 V
6.95 V
IS
2 mA
2.1 mA
ID
2.1 m A
2.1 mA
IG
0 mA
0 mA

VG = (R2.VDD)/(R1 +R2)
VG = (33K x 10V)/(100K +33K)
VG = 2.48 V
Sabemos que VGS = VG ID.RS
VGS = 2.48 V ID(1.5K)
Cuando ID = 0 mA, entonces VGS = +2.48V
Cuando VGS = 0 V entones ID = 1.6 mA
Estos dos datos nos permiten graficar y mediante la superposicin de grficas se obtienen los siguientes datos:
IDQ = 2.1 mA
VGSQ = - 0.7 V
VDS = 10V (ID) (RD+ RS)
VDS = 10V (2.1 mA) (270+1500)
VDS = 6.28 V
VD = 10V (2.1 mA) (270)
VD = 9.43 V
VG = 2.48V
VGD = VD VG = 9.43 V 2.48 = 6.95 V
Explicar con sus propias palabras como funciona un JFET?

Qu diferencia y similitudes existen entre el JFET y el BJT?
Investigue cuales son las ventajas y desventajas del FET.
Qu significa esto? Significa que un amplificador JFET tiene mucha menor ganancia de voltaje que un amplificador
bipolar. Por esta razn la primera regla de diseo que gobierna a los dispositivos es sta: utilice bipolares para
ganancia de voltaje alta y emplee JFET para alta impedancia de entrada.

Practica 3.1 y Teoria Del JFET

Cargado por

Copyright:

Formatos disponibles

Practica 3.1 y Teoria Del JFET

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Practica 3.1 y Teoria Del JFET

Cargado por

Copyright:

Formatos disponibles

1

PRACTICA N 3.1: POLARIZACION DEL FET

OBJETIVOS: Verificar el funcionamiento de un JFET y Experimentar circuitos de polarizacin del JFET

Figura No. 1. EL JFET

Figura No. 2. POLARIZACION CANONICA DEL JFET CANAL P

Figura No. 3 (a y b). POLARIZACION DEL JFET CANAL P

Figura 4. Polarizacin fija del JFET

VALORES TEORICOS CALCULADOS

Figura No.5. Autopolarizacin

Los resultados se muestran en la siguiente tabla:

VALORES TEORICOS CALCULADOS

Figura No.6. Polarizacin Por Divisor De Tensin

Los resultados se muestran en la siguiente tabla:

VALORES TEORICOS CALCULADOS

Explicar con sus propias palabras como funciona un JFET?

También podría gustarte