School Work e organização de computadores logisim ula divisor de clock">
Processador 4 Bits - LOGISIM
Processador 4 Bits - LOGISIM
Processador 4 Bits - LOGISIM
ORGANIZAO DE COMPUTADORES
Projeto - Processador
13 de junho de 2014.
Vila Velha - ES
1. PROCESSADOR
2. UNIDADE DE CONTROLE
Como podemos ver na figura 02, toda lgica da unidade de controle foi
feita utilizando portas lgicas assim como em todo o processador.
2.1.
Divisor de clock
Esse divisor de clock foi feito utilizando dois flip-flops do tipo D, gerando
um contador Gray (faz com que a cada clock s atualize um bit por vez) de 2
bits, filtrando a sada do contador com portas AND, gerando C1, C2, C3 e C4.
2.2.
Conjunto de instrues
Cod.
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Conjunto de Instrues
Funo OPC+E
Descrio
MOV
0000
AC <= X
MOV
0001
AC <= M(X)
ADD
0010
AC <= AC + X
ADD
0011
AC <= AC + M(X)
SUB
0100
AC <= AC X
SUB
0101
AC <= AC M(X)
OR
0110
AC <= AC OR X
OR
0111
AC <= AC OR M(X)
NOT
1000
AC <= AC NOT X
NOT
1001
AC <= AC NOT M(X)
IN
1010
AC <= AC << USB 3.0
OUT
1011
AC <= AC >> HDMI
JPZ
1100
PC <= X SE FLAG Z
JPO
1101
PC <= X SE FLAG O
GO
1110
PC <= X
STR
1111
M(X) <= AC
Tabela 01: Conjunto de Instrues.
2.3.
Entradas
2.4.
Sadas
3. ACUMULADORES
3.1.
3.2.
3.3.
AC Accumulator (Acumulador)
4.1.
Enable
4.2.
Funo
MOV
ADD
SUB
OR
NOT
OPC
000
001
010
011
100
11
4.3.
MOV - Mover
4.4.
ADD Somador
Vem
0
0
0
0
1
1
1
1
A
0
0
1
1
0
0
1
1
B
0
1
0
1
0
1
0
1
Sada
0
1
1
0
1
0
0
1
Vai
0
0
0
1
0
1
1
1
12
13
Podemos notar que para este circuito foi isolado de certa forma o vem
um forando a sempre entrar zero, mas no alterando o vai um do ltimo
circuito, o flag de overflow.
4.5.
SUB Subtrator
Para este circuito foi utilizado um circuito somador, mas foi implementado
o complemento dois. O complemento dois nada mais do que inverter os bits da
parte negativa e somar mais um bit:
Dessa forma foi utilizado um mtodo para que sempre que fosse ativado
o SUB pelo GPC, ele invertesse a parte negativa.
14
A figura 16 mostra que foi utilizado uma porta XOR (essa porta faz com
que retorne 1 apenas quando as entradas forem diferentes) da seguinte forma.
Em uma das entradas chega B de 4 bits, e para inverter os bits de B foi feito
um XOR com uma entrada de 4 bits, todas elas em nvel Alto (nmero quinze 1111), por exemplo, quando SUB estiver ativado e B for 0100 (nmero quatro
em binrio) e na outra entrada for 1111 (nmero quinze em binrio), e sabendo
como a porta XOR funciona, a sada ser o valor 1011, o inverso de B, e para
finalizar o Complemento 2, uma sada nvel alto entra no Vem Um do primeiro
somador de 1 bit fazendo com que agora o valor de B seja 1100, dessa forma o
valor de B est pronto para ser somado com A. Quando a OPC libera a funo
SUB para o GPC, o mesmo retorna nvel alto para o Enable do SUB, um detalhe
importante que podemos observar na figura 16 que a mesma entrada do
Enable serve para ativar (retornar um) ao vem um e ativar a segunda entrada do
XOR.
4.6.
OR OU
15
4.7.
NOT NO
O circuito NOT faz uma negao do que entra em B (4 bits), fazendo com
que retorne o valor inverso da entrada.
16
5.1.
Memria ROM
5.2.
Memria RAM
17
6.1.
Entradas
Figura 21: Dispositivo de Entrada USB 3.0 viso interna e viso geral.
18
6.2.
Sadas
19