WO2023032859A1 - 信号伝送デバイス - Google Patents
信号伝送デバイス Download PDFInfo
- Publication number
- WO2023032859A1 WO2023032859A1 PCT/JP2022/032257 JP2022032257W WO2023032859A1 WO 2023032859 A1 WO2023032859 A1 WO 2023032859A1 JP 2022032257 W JP2022032257 W JP 2022032257W WO 2023032859 A1 WO2023032859 A1 WO 2023032859A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- lower electrode
- upper electrode
- transmission device
- signal transmission
- electrode
- Prior art date
Links
- 230000008054 signal transmission Effects 0.000 title claims description 35
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005684 electric field Effects 0.000 description 55
- 230000002093 peripheral effect Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 9
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000006386 memory function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/22—Electrostatic or magnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
- H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1205—Capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Definitions
- the present disclosure relates to a signal transmission device having a capacitor coupler.
- Patent Document 1 proposes a signal transmission device including a capacitor coupler composed of a low-voltage side lower electrode and a high-voltage side upper electrode with an insulating film interposed therebetween.
- a shield part is provided between a capacitor coupler and a peripheral element provided therearound, and a shield part is provided in which conductor vias and conductive interconnection structures are alternately stacked in multiple layers, and a high electric field is applied to the peripheral element. addition is suppressed.
- a high electric field of 1 kVrms is applied between the upper electrode and the lower electrode.
- a high electric field is also applied around the capacitor coupler.
- a high electric field wraps around from above the shield portion, and a control circuit composed of peripheral elements etc. will be affected.
- a memory is provided as a peripheral element, negative charge leakage occurs due to the high electric field, which causes a problem that the memory function cannot be exhibited.
- a high electric field may cause wiring noise.
- a signal transmission device having a capacitor coupler in one aspect of the present disclosure includes a semiconductor substrate, a low voltage circuit area having a control circuit that operates based on a low voltage reference potential built into the semiconductor substrate, an insulating film formed thereon, a lower electrode formed on the semiconductor substrate with the insulating film interposed therebetween and outputting a control signal from a control circuit, arranged to face the lower electrode with the insulating film interposed therebetween,
- An upper electrode that forms a capacitor together with the lower electrode and to which a high voltage higher than the low voltage is applied, is formed at least in the insulating film, and is arranged between the lower electrode and the upper electrode and the low voltage circuit region, and a shield portion configured to have a conductor to which a voltage applied from a low voltage by a control circuit operation is applied.
- the shield portion is located higher than the low-voltage circuit region with the stacking direction of the lower electrode and the upper electrode as the height direction, and has an eaves portion extending in the opposite direction to the lower electrode and
- the structure is such that the eaves are provided on the shield, and the eaves formed of the conductor are extended toward the side opposite to the lower electrode and the upper electrode, that is, upward of the control circuit.
- the overhanging portion suppresses a high electric field from entering the low-voltage circuit region in which the control circuit is arranged, thereby suppressing an influence on the control circuit and the like.
- FIG. 1 is a partial cross-sectional view of a signal transmission device having a capacitor coupler according to a first embodiment
- FIG. 2 is a diagram showing a top view of a capacitor coupler and a shield part in FIG. 1
- FIG. FIG. 10 is a diagram showing the result of examining how an electric field is applied in the vicinity of a capacitor coupler with and without an eaves.
- FIG. 10 is a diagram showing the result of examining how an electric field is applied in the vicinity of a capacitor coupler when there is no shield part and when the width of the eaves part is changed with the shield part provided.
- FIG. 10 is a diagram showing the result of examining how an electric field is applied in the vicinity of a capacitor coupler when there is no shield part and when the width of the eaves part is changed with the shield part provided.
- FIG. 10 is a diagram showing the result of examining how an electric field is applied in the vicinity of a capacitor coupler when the shortest distance L from the upper electrode to the shield portion is changed;
- FIG. 11 is a partial cross-sectional view of the signal transmission device when the arrangement of the eaves portion is changed, which is explained in the modified example of the first embodiment;
- FIG. 11 is a partial cross-sectional view of the signal transmission device when the arrangement of the eaves portion is changed, which is explained in the modified example of the first embodiment;
- FIG. 11 is a partial cross-sectional view of the signal transmission device when the arrangement of the eaves portion is changed, which is explained in the modified example of the first embodiment;
- FIG. 11 is a partial cross-sectional view of the signal transmission device when the arrangement of the eaves portion is changed, which is explained in the modified example of the first embodiment;
- FIG. 11 is a partial cross-sectional view of the signal transmission device when the arrangement of the eaves portion is changed, which is explained in the modified
- FIG. 11 is a top view of a capacitor coupler and a shield part in a signal transmission device according to a second embodiment;
- FIG. 11 is a top view of a capacitor coupler and a shield part in a signal transmission device according to a third embodiment;
- FIG. 11 is a partial cross-sectional view of a signal transmission device according to a fourth embodiment;
- FIG. 10 is a top view of the capacitor coupler, the shield part, and the float conductor in FIG. 9;
- FIG. 10 is a top view of a capacitor coupler, a shield part, and a float conductor when two capacitor couplers are provided;
- a signal transmission device having a capacitor coupler described in this embodiment is used for controlling a power switching element used for driving a motor or the like, for example.
- the capacitor couplers of the low-voltage chip and the high-voltage chip are connected to each other, and when a signal is output from the low-voltage control circuit, the signal is transmitted through the capacitor couplers.
- the power switching element is driven through a drive circuit provided in the chip on the high voltage side.
- the capacitor coupler formed on the chip on the low voltage side will be described as an example, but the capacitor coupler on the high voltage side can also have the same structure as the capacitor coupler on the low voltage side. .
- the signal transmission device includes a low voltage circuit region 20 on a semiconductor substrate 10 and a capacitor coupler composed of a lower electrode 40 and an upper electrode 50 with an insulating film 30 interposed therebetween. It is configured. Between the lower electrode 40 and the upper electrode 50 and the low voltage circuit region 20, a shield portion 60 is provided for partitioning them.
- the semiconductor substrate 10 is made of, for example, a silicon substrate, and peripheral elements included in the low-voltage circuit area 20, such as IGBTs (insulated gate bipolar transistors) and MOSFETs, are incorporated.
- IGBTs insulated gate bipolar transistors
- MOSFETs insulated gate bipolar transistors
- the low-voltage circuit area 20 is an area in which control circuits for controlling high-voltage side driven objects, such as power switching elements and their drive circuits, are formed.
- the control circuit provided in the low-voltage circuit area 20 is driven based on a low-voltage reference voltage, such as ground potential (hereinafter referred to as GND).
- GND ground potential
- peripheral elements are built in by performing a semiconductor manufacturing process on the semiconductor substrate 10, and wiring portions connected to the peripheral elements are patterned in the insulating film 30, It is considered an integrated circuit.
- Peripheral elements that make up the control circuit include memory and the like. When the product of the signal transmission device is shipped, data is written by injecting negative charges into the memory. is adjusted to perform the operation of
- the insulating film 30 has a laminated structure of multiple layers.
- the case where the insulating film 30 has a five-layer structure of the first film 31 to the fifth film 35 will be described as an example, but the number of layers is arbitrary.
- a first film 31 is formed on the surface of the semiconductor substrate 10 , and a lower electrode 40 is formed on the first film 31 .
- the second film 32 to the fifth film 35 are formed between the lower electrode 40 and the upper electrode 50 .
- first film 31 to the fifth film 35 are made of the same insulating material, they may be made of different materials.
- the first to fifth films 31 to 35 are made of TEOS (tetraethoxysilane).
- the film thicknesses of the first film 31 to the fifth film 35 are arbitrary, but the film thicknesses of the second film 32 to the fifth film 35 are set to 100 to set the distance between the lower electrode 40 and the upper electrode 50. is determined. Further, in the case of the present embodiment, the film thicknesses of the first film 31 to the fourth film 34 are determined when setting the height of the shield part 60 and the like.
- the total film thickness of the second film 32 to the fifth film 35 determines the formation height of the lower electrode 40 and the upper electrode 50 with the stacking direction of the lower electrode 40 and the upper electrode 50 as the height direction. Since the total thickness of the second to fifth films 32 to 35 determines the capacitance value of the capacitor formed by the lower electrode 40 and the upper electrode 50, the second to fifth films 32 to 35 may be formed according to the necessary capacitance value.
- the thickness of membrane 35 is determined.
- the film thicknesses of the second to fifth films 32 to 35 are set such that the distance between the lower electrode 40 and the upper electrode 50 is 4 to 10 ⁇ m, preferably 5 to 8 ⁇ m.
- the first film 31 to the fourth film 34 are alternately and repeatedly formed with conductors 61a to 61d, which constitute the shield part 60 and will be described later.
- the total film thickness of the first film 31 to the fourth film 34 is the height of the shield part 60 .
- the film thickness of each of the first film 31 to the fourth film 34 is set to a thickness that allows the conductors 61a to 61d and the vias 62a to 62d forming the shield part 60 to be well embedded.
- the lower electrode 40 is one electrode of a capacitor that constitutes a capacitor coupler.
- the lower electrode 40 is formed on the first film 31, and is electrically connected to a desired portion of the control circuit through the lead wiring 41 shown in FIG. 2, which is also formed on the first film 31. .
- a signal is transmitted to the upper electrode 50 by outputting a signal from the control circuit to the lower electrode 40 .
- a low voltage is applied to the lower electrode 40 since a control signal is transmitted from a control circuit that operates based on a low voltage reference voltage.
- the lower electrode 40 is, for example, a rectangular shape with rounded corners and a side length of 50 to 600 ⁇ m and a thickness of 0.2 to 1 ⁇ m.
- the material of the lower electrode 40 may be any metal as long as it is a metal used as an electrode material. Ta (tantalum) or the like can be used.
- the upper electrode 50 is, for example, a rectangular shape with rounded corners and a side length of 50 to 600 ⁇ m. ing.
- the upper electrode 50 is formed on the lower electrode 40 with the second to fifth films 32 to 35 interposed therebetween.
- the upper electrode 50 is arranged to face the lower electrode 40, and in the present embodiment, the upper electrode 50 is smaller than the lower electrode 40 in terms of the dimension in plan view shown in FIG. there is
- the sides of the quadrangle formed by the upper electrode 50 and the sides of the quadrangle formed by the lower electrode 40 are arranged parallel to each other, and the center position of the upper electrode 50 and the center position of the lower electrode 40 are aligned. .
- the sides of the quadrangle formed by the upper electrode 50 and the sides of the quadrangle formed by the lower electrode 40 may not be arranged in parallel.
- the upper electrode 50 is located inside the lower electrode 40 when viewed from the direction normal to the upper surface of the upper electrode 50, the center position of the upper electrode 50 and the center position of the lower electrode 40 do not match. Also good.
- the constituent material of the upper electrode 50 any metal can be used as long as it is a metal used as an electrode material.
- Al, W, Cu, Ti, and Ta can be used.
- Constituent materials of the upper electrode 50 and the lower electrode 40 may be the same material or different materials.
- Wire bonding (not shown) is performed on the surface of the upper electrode 50, so that the upper electrode 50 is electrically connected to a chip provided with a drive circuit for a power switching element provided outside.
- a high voltage is applied to the upper electrode 50 because it is connected to a drive circuit or the like that operates at a higher reference voltage than the low voltage that the low voltage circuit region 20 uses as a reference.
- the shield part 60 is formed at least within the insulating film 30 and serves to suppress the influence of the high electric field applied to the capacitor coupler on the peripheral elements provided in the low voltage circuit area 20 .
- the shield portion 60 is connected to a voltage applied from a low voltage for control circuit operation, for example, a reference potential point of the low voltage circuit region 20, which is the GND potential which is the potential of the semiconductor substrate 10 here.
- the shield part 60 is arranged so as to completely surround the lower electrode 40 and the upper electrode 50 that constitute the capacitor coupler.
- the shield section 60 includes conductors 61a to 61d and vias 62a to 62d.
- the conductors 61a to 61d are provided on the respective surfaces of the first to fourth films 31 to 34, and are formed by forming films of a conductive material on the respective surfaces of the first to fourth films 31 to 34 and then patterning them.
- the vias 62a-62d are formed by filling via holes formed in the first film 31-fourth film 34 with a conductor material, for example, part of the constituent material of the conductors 61a-61d.
- the shield portion 60 is formed by stacking and connecting the conductors 61a to 61d and the vias 62a to 62d in the height direction.
- a part of the conductors 61a to 61d included in the shield part 60, here, the conductor 61d of the uppermost layer, which is closest to the upper electrode 50, is positioned higher than the low voltage circuit area 20, specifically the low voltage circuit. It is positioned higher than the peripheral elements included in region 20 .
- a conductor 61d positioned higher than the peripheral element is used as a canopy part 63, and the canopy part 63 protrudes more than the other conductors 61a to 61c on the opposite side of the lower electrode 40 and the upper electrode 50, and the peripheral element covers the top of Regarding the eaves portion 63, the width, that is, the distance from the end portion closer to the lower electrode 40 and the upper electrode 50 to the end portion farther from the lower electrode 40 and the upper electrode 50, may be longer than the conductors 61a to 61c other than the eaves portion 63. is preferably 10 ⁇ m or more.
- the shield part 60 can be placed at any location, the shortest distance L from the upper electrode 50 to the shield part 60 is made longer than the distance from the upper electrode 50 to the lower electrode 40 .
- the shortest distance L is 13 ⁇ m or more.
- a signal transmission device having a capacitor coupler composed of a capacitor formed by the lower electrode 40 and the upper electrode 50 is configured.
- the signal transmission device configured in this manner outputs a control signal to the lower electrode 40 from a control circuit (not shown), which is transmitted to the upper electrode 50 and transmitted to the external chip through the bonding wire.
- the drive circuit provided in the external chip drives the power switching element based on the control signal from the control circuit. Therefore, it becomes possible to drive a motor or the like.
- a high electric field of, for example, 1 kVrms is applied between the lower electrode 40 and the upper electrode 50 in a signal transmission device having such a capacitor coupler. Furthermore, a high electric field of 3 kVrms is applied between the lower electrode 40 and the upper electrode 50 when judging quality by screening before product shipment. When these high electric fields are applied, a high electric field is also applied around the capacitor coupler.
- the shield portion 60 is provided with the eaves portion 63, and the eaves portion 63 formed of the conductor 61d is extended toward the upper side of the control circuit. Therefore, the eaves portion 63 prevents a high electric field from leaking into the low-voltage circuit region 20 where the control circuit is arranged, thereby preventing the control circuit from being affected.
- FIG. 3 shows the result of examining how the electric field is applied in the vicinity of the capacitor coupler when the shield part 60 is not provided with the eaves part 63 and when it is provided.
- FIG. 4 shows the result of examining how the electric field is applied in the vicinity of the capacitor coupler when there is no shield part 60 and when the width of the eaves part 63 is changed to 10 ⁇ m, 18 ⁇ m, and 25 ⁇ m with the shield part 60 provided.
- a high electric field is applied to the low voltage circuit region 20 without the shield part 60, but in the structure with the shield part 60, the high electric field is rejected by the shield part 60.
- FIG. 3 shows the result of examining how the electric field is applied in the vicinity of the capacitor coupler when the shield part 60 is not provided with the eaves part 63 and when it is provided.
- FIG. 4 shows the result of examining how the electric field is applied in the vicinity of the capacitor coupler when there is no shield part 60 and when the width of the eaves part 63 is changed to 10
- the shield portion 60 does not simply have the eaves portion 63, i.e., if it does not have a structure that extends upward from the low voltage circuit region 20, the high electric field will reach the low voltage circuit region. It turns around to the 20th side.
- the shield part 60 is provided with the eaves part 63, the high electric field is suppressed from going around to the low voltage circuit area 20 side.
- the width of the eaves portion 63 is 10 ⁇ m, the high electric field slightly wraps around to the low-voltage circuit region 20 side but does not substantially wrap around.
- the width of the eaves portion 63 was 18 ⁇ m and 25 ⁇ m, the high electric field did not reach the low voltage circuit region 20 side at all.
- simulations were performed by changing the width of the eaves portion 63 and the distance between the lower electrode 40 and the upper electrode 50.
- the eaves portion 63 has a width of 10 ⁇ m or more, the low-voltage circuit can be operated in general.
- the wraparound of the high electric field to the region 20 side could be suppressed.
- the width of the eaves portion 63 is set to 20 to 40 ⁇ m, the high electric field hardly reaches the low voltage circuit region 20 side.
- the shield part 60 with the eaves part 63, it is possible to suppress the high electric field from going around to the low voltage circuit area 20 side, and to suppress the influence on the control circuit and the like.
- a memory is provided as a peripheral element, it is possible to suppress negative charge leakage due to a high electric field, thereby suppressing the inability to perform the memory function. Also, it is possible to suppress the generation of wiring noise due to the high electric field.
- the shield part 60 has the same potential as the lower electrode 40, here, the GND potential, if the distance from the upper electrode 50 on the high voltage side is too short, the upper electrode 50 of the shield part 60 may Electric field concentration can occur at nearby positions. Therefore, the shortest distance L is made longer than the distance from the upper electrode 50 to the lower electrode 40 . As a result, the concentration of electric charges at the position closest to the upper electrode 50 in the shield part 60 can be alleviated.
- FIG. 5 shows the result of examining how the electric field is applied near the capacitor coupler when the width of the eaves portion 63 is 25 ⁇ m and the shortest distance L is changed to 10 ⁇ m, 20 ⁇ m, and 28 ⁇ m.
- the shortest distance L is 10 ⁇ m
- the high electric field is generally suppressed from going around to the low voltage circuit region 20 side.
- the shortest distance L was 20 ⁇ m and 28 ⁇ m, the high electric field did not reach the low voltage circuit region 20 side at all.
- the measurement results when the width of the eaves portion 63 is 25 ⁇ m are shown, but similar measurement results were obtained when the width was changed. Analyzing each measurement result, when the distance between the lower electrode 40 and the upper electrode 50 is 4 to 10 ⁇ m, if the shortest distance L is 13 ⁇ m or more, the high electric field is almost on the low voltage circuit region 20 side. didn't turn around. When the distance between the lower electrode 40 and the upper electrode 50 is set to 10 ⁇ m or more, the high electric field is less likely to reach the low voltage circuit region 20 side. Therefore, when the distance between the lower electrode 40 and the upper electrode 50 is 4 ⁇ m or more, the shortest distance L should be 13 ⁇ m or more. Therefore, it is preferable that the shortest distance L is 13 ⁇ m or more.
- the upper electrode 50 is made thicker than the lower electrode 40 .
- electric field concentration occurs at the lower end on the lower electrode 40 side and the upper end on the opposite side of the lower electrode 40 among the ends of the upper electrode 50 . do.
- the thickness of the upper electrode 50 is thin, the electric field concentration points at the upper end and the lower end of the upper electrode 50 are close to each other, and the electric field concentration tends to cause dielectric breakdown.
- the thickness of the upper electrode 50 is made thicker than that of the lower electrode 40, the electric field concentration portion can be separated. As a result, the electric field concentration generated at the upper end and the lower end of the upper electrode 50 can be prevented from overlapping, and the electric field concentration can be alleviated, so that the dielectric breakdown due to the electric field concentration can be further suppressed.
- the eaves portion 63 is formed by the conductor 61d at the highest position in the shield portion 60 is taken as an example, but the eaves portion 63 is not formed at the highest position. Also good. Also, although the shield part 60 has a four-layer structure of conductors 61a to 61d and vias 62a to 62d, the number of layers is arbitrary.
- the eaves portion 63 may be configured with a conductor 61b or a conductor 61c that is not at the highest position.
- the shield portion 60 is provided with a conductor 61e provided on the surface of the fifth film 35 and vias 62e in which a conductor material is embedded in via holes formed in the fifth film 35, thereby forming an insulating film.
- a structure in which the shield part 60 is provided up to the uppermost surface of 30 may be employed. In such a structure, as shown in FIG. 6C, the eaves portion 63 can be formed on the outermost surface of the insulating film 30 .
- the eaves portion 63 When the eaves portion 63 is formed on the outermost surface of the insulating film 30, it is possible to suppress the wraparound of the high electric field and to suppress creeping discharge through the outermost surface of the insulating film 30 as well.
- one of the plurality of conductors 61a to 61e constitutes the eaves portion 63, it is not limited to one and may consist of a plurality of conductors. That is, at least one of the plurality of conductors 61a to 61e should constitute the eaves portion 63. As shown in FIG.
- the shield part 60 is not arranged so as to surround the entire periphery of the lower electrode 40 and the upper electrode 50, but is formed at a position corresponding to only a part of them.
- the shield part 60 is provided only between the low-voltage circuit region 20 and the lower electrode 40 and the upper electrode 50. placed.
- the low voltage circuit region 20 is provided along one side of the rectangular lower electrode 40 and the upper electrode 50, at least one side and the low voltage circuit region 20 are interposed therebetween.
- a shield part 60 is arranged. In order to prevent the high electric field from going around the shield part 60 in the lateral direction and affecting the low-voltage circuit region 20, the shield part 60 is also provided so as to face part of the two adjacent sides. .
- the shield is placed in a position corresponding to only a part of the periphery of the lower electrode 40 and the upper electrode 50.
- a unit 60 may be provided. Even with such a structure, the same effect as in the first embodiment can be obtained.
- the structure is provided with one capacitor coupler, but in the case of the structure with two capacitor couplers as shown in FIG. may be configured.
- the signal transmission device can be used in the form of transmitting one signal with two capacitor couplers as one set.
- the signal transmission device is used to control power switching elements for driving a three-phase motor, a total of six power switching elements provided for each of the upper arm and lower arm for three phases are controlled. In that case, 12 capacitor couplers would be provided. In such a case, one set of two capacitor couplers used for signal transmission is surrounded by one shield section 60 .
- a fourth embodiment will be described.
- This embodiment proposes a structure that can further suppress the influence of a high electric field compared to the first to third embodiments, and is otherwise the same as the first to third embodiments. Only parts different from the third embodiment will be described.
- the structure of the present embodiment is applied to the structure in which the shield part 60 is arranged so as to surround the entire circumference of the capacitor coupler will be described as an example.
- a float conductor 70 is provided between the lower electrode 40 and the upper electrode 50 .
- the float conductor 70 is arranged in the insulating film 30, is electrically insulated and separated from the lower electrode 40, the upper electrode 50 and the shield part 60, and has a float potential.
- the floating conductor 70 is arranged between the lower electrode 40 and the upper electrode 50 , that is, at an intermediate height between the height of the lower electrode 40 and the height of the upper electrode 50 .
- the float conductor 70 is arranged between at least one of the lower electrode 40 and the upper electrode 50 and the shield section 60 in the top view shown in FIG.
- Floating conductor 70 may be formed apart from each of lower electrode 40 and upper electrode 50, but is preferably formed at a predetermined distance or more from each. For example, it is preferable that the float conductor 70 is arranged at a distance of 5 ⁇ m or more from each of the lower electrode 40 and the upper electrode 50 .
- the thickness of the float conductor 70 is arbitrary, but in this embodiment, it is approximately the same thickness as the lower electrode 40, for example.
- the float conductor 70 is configured in a frame shape and arranged outside the smaller one of the lower electrode 40 and the upper electrode 50 .
- the float conductor 70 of this embodiment has a rectangular frame shape with rounded corners.
- the width of the float conductor 70 that is, the dimension in the surface direction of the semiconductor substrate 10 is arbitrary.
- the inner peripheral dimension of the float conductor 70 is larger than the outer peripheral dimension of the upper electrode 50, and the outer peripheral dimension is equal to or greater than the outer peripheral dimension of the lower electrode 40.
- the signal transmission device of this embodiment has the float conductor 70 .
- the float conductor 70 becomes an intermediate potential between the lower electrode 40 and the upper electrode 50, so that the electric field is also directed to the float conductor 70 side, and the end portion of the upper electrode 50 to which a high voltage is applied. electric field direction is dispersed. Therefore, the maximum electric field strength at the edge of the upper electrode 50 can be reduced. Therefore, the electric field concentration at the edge of the upper electrode 50 is relaxed, the dielectric breakdown due to the electric field concentration can be suppressed, and the withstand voltage can be improved.
- the structure of the present embodiment is applied to the structure in which the shield part 60 is arranged so as to surround the entire circumference of the capacitor coupler was taken as an example. It is also applicable to the structure of the third embodiment. For example, when two capacitor couplers are provided as in the third embodiment, as shown in FIG. A body 70 is placed. Both the two capacitor couplers and the float conductor 70 are surrounded by one shield section 60 . Such a configuration can also be applied to the structure of the third embodiment. Although not shown in the second embodiment, the floating conductor 70 may be arranged between the capacitor coupler and the shield section 60 so as to surround at least one of the lower electrode 40 and the upper electrode 50 .
- the dimensional relationship between the lower electrode 40 and the upper electrode 50 described in each of the above embodiments is arbitrary.
- the electrode 50 may be made larger.
- the float conductor 70 is formed so as to surround at least one of the lower electrode 40 and the upper electrode 50, whichever is smaller, when viewed from above. It would be nice if it was. If the lower electrode 40 and the upper electrode 50 have the same dimensions, the floating conductor 70 should be formed so as to surround both of them in top view.
- the lower electrode 40 and the upper electrode 50 are configured in a quadrangular shape with rounded corners, but may be configured in other shapes such as a circular shape or other polygonal shape.
- a plurality of eaves 63 may be formed at different height positions.
- the conductors 61a to 61e and the vias 62a to 62e are arranged linearly in the height direction, but they do not have to be arranged linearly.
- the conductors 61a to 61e and the vias 62a to 62e may be gradually separated from the capacitor coupler at higher positions.
- the eaves portion 63 may be formed by extending only a part of the conductors away from the capacitor coupler.
- the case where one float conductor 70 is formed for one capacitor coupler has been exemplified, but a plurality of float conductors 70 may be provided. Also, in the top view, the float conductor 70 is formed so as to surround at least one of the lower electrode 40 and the upper electrode 50 in the capacitor coupler, but it does not have to surround the entire circumference.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
下部電極(40)および上部電極(50)と低電圧回路領域(20)との間に、低電圧が印加される導電体(61a~61e)を有して構成されたシールド部(60)を備える。そして、シールド部に、下部電極と上部電極の積層方向を高さ方向として、低電圧回路領域よりも高くに位置すると共に、下部電極および上部電極と反対側に伸びる庇部(63)を備える。
Description
本出願は、2021年8月30日に出願された日本特許出願番号2021-139939号に基づくもので、ここにその記載内容が参照により組み入れられる。
本開示は、キャパシタカプラを有する信号伝送デバイスに関するものである。
高電圧回路と低電圧回路との間を電気的に絶縁して切り離しつつ、この間で信号の伝送を行うキャパシタカプラを有する信号伝送デバイスが知られている。例えば、特許文献1に、絶縁膜を介して低電圧側の下部電極と高電圧側の上部電極とにより構成されたキャパシタカプラを備える信号伝送デバイスが提案されている。この信号伝送デバイスでは、キャパシタカプラとその周辺に備えられる周辺素子との間に、導体ビアと導電性相互接続構造とが交互に繰り返し複数段積層されたシールド部が備えられ、周辺素子に高電界が加わることが抑制されている。
キャパシタカプラを有する信号伝送デバイスを高電圧駆動のモータ等の制御を行うパワースイッチング素子のオンオフ制御に用いる場合、上部電極と下部電極との間に1kVrmsの高電界が印加される。このような高電界が印加されると、キャパシタカプラの周辺にも高電界が加えられる。このため、特許文献1に示されるような導体ビアと導電性相互接続構造とを交互に繰り返し複数段積層したシールド部だけでは、シールド部の上方から高電界が回り込み、周辺素子が構成する制御回路などに影響を与えてしまう。例えば、周辺素子として、メモリを備えた場合であれば、高電界によって負電荷抜けが生じ、メモリ機能が発揮できなくなるという課題を生じさせる。また、高電界によって配線ノイズを発生させることもある。
本開示は、より確実に高電界が制御回路に与える影響を抑制することが可能な構造のキャパシタカプラを有する信号伝送デバイスを提供することを目的とする。
本開示は、より確実に高電界が制御回路に与える影響を抑制することが可能な構造のキャパシタカプラを有する信号伝送デバイスを提供することを目的とする。
本開示の1つの観点におけるキャパシタカプラを有する信号伝送デバイスは、半導体基板と、半導体基板に作り込まれた低電圧の基準電位を基準として動作する制御回路を有する低電圧回路領域と、半導体基板の上に形成された絶縁膜と、絶縁膜を介して半導体基板の上に形成され、制御回路からの制御信号が出力される下部電極と、絶縁膜を介して下部電極に対向して配置され、下部電極と共にキャパシタを構成し、低電圧よりも高い高電圧が印加される上部電極と、少なくとも絶縁膜内に形成されており、下部電極および上部電極と低電圧回路領域との間に配置され、低電圧から制御回路動作で印加される電圧が印加される導電体を有して構成されたシールド部と、を備えている。そして、シールド部は、下部電極と上部電極の積層方向を高さ方向として、低電圧回路領域よりも高くに位置すると共に、下部電極および上部電極と反対側に伸びる庇部を有している。
このように、シールド部に庇部を設けた構造とし、下部電極および上部電極と反対側に伸びるように、つまり制御回路の上方に向けて導電体で構成される庇部が伸ばされるようにしている。このため、庇部によって制御回路の配置された低電圧回路領域に高電界が回り込むことが抑制され、制御回路などに影響を与えることが抑制される。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について説明する。本実施形態で説明するキャパシタカプラを有する信号伝送デバイスは、例えばモータ等の駆動に用いるパワースイッチング素子の制御に用いられ、低電圧側及び高電圧側の制御回路と共にキャパシタカプラを1チップに集積して構成される。例えば、低電圧側の制御回路やキャパシタカプラなどを形成したチップと、高電圧側の制御回路やキャパシタカプラおよびパワースイッチング素子の駆動回路などを形成したチップとが、別チップとして備えられる。そして、低電圧側のチップと高電圧側のチップの互いのキャパシタカプラ同士が接続されており、低電圧側の制御回路から信号出力が行われると、互いのキャパシタカプラを通じて信号伝送が行われる。これに基づき、高電圧側のチップに備えられた駆動回路を通じてパワースイッチング素子が駆動されるようになっている。なお、以下の説明では、低電圧側のチップに形成されたキャパシタカプラを例に挙げて説明するが、高電圧側のキャパシタカプラについても低電圧側のキャパシタカプラと同様の構造とすることができる。
第1実施形態について説明する。本実施形態で説明するキャパシタカプラを有する信号伝送デバイスは、例えばモータ等の駆動に用いるパワースイッチング素子の制御に用いられ、低電圧側及び高電圧側の制御回路と共にキャパシタカプラを1チップに集積して構成される。例えば、低電圧側の制御回路やキャパシタカプラなどを形成したチップと、高電圧側の制御回路やキャパシタカプラおよびパワースイッチング素子の駆動回路などを形成したチップとが、別チップとして備えられる。そして、低電圧側のチップと高電圧側のチップの互いのキャパシタカプラ同士が接続されており、低電圧側の制御回路から信号出力が行われると、互いのキャパシタカプラを通じて信号伝送が行われる。これに基づき、高電圧側のチップに備えられた駆動回路を通じてパワースイッチング素子が駆動されるようになっている。なお、以下の説明では、低電圧側のチップに形成されたキャパシタカプラを例に挙げて説明するが、高電圧側のキャパシタカプラについても低電圧側のキャパシタカプラと同様の構造とすることができる。
図1に示すように、信号伝送デバイスは、半導体基板10に対して、低電圧回路領域20を備えると共に、絶縁膜30を介して下部電極40や上部電極50により構成されるキャパシタカプラを備えた構成とされている。また、下部電極40および上部電極50と低電圧回路領域20との間には、これらを区画するシールド部60が備えられている。
半導体基板10は、例えばシリコン基板などによって構成されており、低電圧回路領域20に含まれる周辺素子、例えばIGBT(絶縁ゲート型バイポーラトランジスタ)やMOSFETなどが作り込まれている。
低電圧回路領域20は、高電圧側の駆動対象、例えばパワースイッチング素子やその駆動回路を制御するための制御回路が形成された領域である。低電圧回路領域20に備えられる制御回路は、低電圧の基準電圧、例えば接地電位(以下、GNDという)を基準として駆動される。ここでは制御回路の詳細については図示しないが、半導体基板10に対して半導体製造プロセスを行うことで周辺素子が作り込まれており、絶縁膜30内に周辺素子に繋がる配線部がパターニングされて、集積回路とされている。制御回路を構成する周辺素子には、メモリなどが含まれており、信号伝送デバイスの製品出荷の際にはメモリに負電荷が注入されることでデータの書き込みが行われ、信号伝送デバイスが所望の動作を行うように調整される。
絶縁膜30は、複数層の積層構造で構成されている。ここでは、絶縁膜30が第1膜31~第5膜35の5層構造で構成される場合を例に挙げて説明するが、積層数については任意である。第1膜31は、半導体基板10の表面に形成され、この第1膜31の上に下部電極40が形成されている。また、第2膜32~第5膜35は、下部電極40と上部電極50との間に形成されている。
第1膜31~第5膜35は、同じ材質の絶縁材料で構成されているが、異なる材質で構成されていても良い。ここでは、第1膜31~第5膜35をTEOS(テトラエトキシシラン)によって構成している。
第1膜31~第5膜35の膜厚については任意であるが、第2膜32~第5膜35については、下部電極40と上部電極50との間の距離を設定する上で膜厚が決められる。また、本実施形態の場合、第1膜31~第4膜34について、シールド部60の高さなどを設定する上で膜厚が決められる。
第2膜32~第5膜35の合計膜厚は、下部電極40と上部電極50の積層方向を高さ方向とする下部電極40および上部電極50の形成高さを決める。この第2膜32~第5膜35の合計膜厚により、下部電極40と上部電極50とにより構成されるキャパシタの容量値が決まるため、必要な容量値に応じて第2膜32~第5膜35の膜厚が決められる。例えば、下部電極40と上部電極50との間の間隔が4~10μm、好ましくは5~8μmとなるように第2膜32~第5膜35の膜厚を設定している。
また、第1膜31~第4膜34は、シールド部60を構成する後述する導電体61a~61dと交互に繰り返し形成されている。本実施形態の場合、これら第1膜31~第4膜34の合計膜厚がシールド部60の高さとなる。第1膜31~第4膜34それぞれの膜厚については、導電体61a~61dと共にシールド部60を構成するビア62a~62dが良好に埋め込める厚みに設定される。
下部電極40は、キャパシタカプラを構成するキャパシタの一方の電極である。下部電極40は、第1膜31の上に形成されており、同様に第1膜31の上に形成された図2に示す引出配線41を通じて制御回路における所望部位と電気的に接続されている。この下部電極40に対して制御回路から信号出力が行われることで、上部電極50との間において信号伝送を行う。下部電極40は、低電圧の基準電圧に基づいて作動する制御回路からの制御信号が伝えられることから、低電圧が印加されることになる。
下部電極40は、図2に示すように、例えば各角部が丸められた一辺が50~600μmの四角形状で構成されており、0.2~1μmの厚みで構成されている。下部電極40の構成材料については、電極材料とされる金属であればどのようなものであっても良いが、例えばAl(アルミニウム)、W(タングステン)、Cu(銅)、Ti(チタン)、Ta(タンタル)などを用いることができる。
上部電極50は、図2に示すように、例えば各角部が丸められた一辺が50~600μmの四角形状で構成されており、下部電極40よりも厚く、例えば3~5μmの厚みで構成されている。上部電極50は、第2膜32~第5膜35を介して下部電極40の上に形成されている。上部電極50は、下部電極40と対向して配置されており、本実施形態では、図2に示す上面視の寸法、つまり平面方向の寸法について、上部電極50が下部電極40よりも小さくされている。
上部電極50が構成する四角形の各辺と下部電極40が構成する四角形の各辺とが平行に配置され、かつ、上部電極50の中心位置と下部電極40の中心位置が一致していると好ましい。ただし、上部電極50が構成する四角形の各辺と下部電極40が構成する四角形の各辺とが平行に配置されていなくても良い。また、上部電極50の上面に対する法線方向から見て、上部電極50が下部電極40の内側に位置していれば、上部電極50の中心位置と下部電極40の中心位置が一致していなくても良い。上部電極50の構成材料についても、電極材料とされる金属であればどのようなものであっても良いが、例えばAl、W、Cu、Ti、Taなどを用いることができる。上部電極50と下部電極40の構成材料については、同材料であっても、異なる材料であっても良い。
この上部電極50の表面に図示しないワイヤボンディングがなされることで、上部電極50が外部に備えられるパワースイッチング素子の駆動回路が備えられたチップと電気的に接続されている。そして、上部電極50は、低電圧回路領域20が基準とする低電圧よりも高電圧の基準電圧で作動する駆動回路などに接続されることになるため、高電圧が印加されることになる。
シールド部60は、少なくとも絶縁膜30内に形成され、キャパシタカプラに印加される高電界が低電圧回路領域20に備えられる周辺素子に影響することを抑制するためのものである。シールド部60は、低電圧から制御回路動作で印加される電圧、例えば低電圧回路領域20の基準電位点、ここでは半導体基板10の電位であるGND電位の部位と接続されている。本実施形態では、図2に示すように、シールド部60は、キャパシタカプラを構成する下部電極40と上部電極50の周囲を1周全周囲むように配置されている。
図1に示すように、シールド部60は、導電体61a~61dとビア62a~62dとを有して構成されている。導電体61a~61dは、第1膜31~第4膜34の各表面に備えられ、第1膜31~第4膜34の各表面に導電材料を成膜したのちパターニングすることで形成されている。ビア62a~62dは、第1膜31~第4膜34に対して形成されたビアホール内に導体材料、例えば導電体61a~61dの構成材料の一部を埋め込むことで形成されている。これら導電体61a~61dとビア62a~62dとが高さ方向に積層されて連結されることでシールド部60が構成されている。
シールド部60に含まれる導電体61a~61dの一部、ここでは最も上部電極50側となる最上層の導電体61dについては、低電圧回路領域20よりも高い位置、具体的には低電圧回路領域20に含まれる周辺素子よりも高くに位置している。そして、その周辺素子よりも高くに位置している導電体61dを庇部63として、庇部63が下部電極40および上部電極50と反対側において他の導電体61a~61cよりも張り出し、周辺素子の上方を覆っている。庇部63については、庇部63以外の導電体61a~61cよりも幅、つまり下部電極40および上部電極50に近い側の端部から遠い側の端部までの距離が長くなっていれば良いが、10μm以上にすると好ましい。
また、シールド部60の配置場所は任意であるが、上部電極50からシールド部60までの最短距離Lが、上部電極50から下部電極40までの距離よりも長くなるようにしている。好ましくは、最短距離Lが13μm以上とされていると良い。
以上のようにして、下部電極40と上部電極50とによるキャパシタにより構成されたキャパシタカプラを有する信号伝送デバイスが構成されている。このように構成された信号伝送デバイスは、図示しない制御回路から下部電極40に対して制御信号を出力することで、それが上部電極50に伝送され、ボンディングワイヤを通じて外部チップに伝えられる。これにより、制御回路からの制御信号に基づいて、外部チップに備えられた駆動回路がパワースイッチング素子を駆動する。したがって、モータ等を駆動することが可能となる。
このようなキャパシタカプラを有する信号伝送デバイスでは、下部電極40と上部電極50との間に例えば1kVrmsという高電界が印加される。さらに、製品出荷前のスクリーニングによる良不良判定の際には、下部電極40と上部電極50との間に3kVrmsという高電界が印加される。これらの高電界が印加されると、キャパシタカプラの周辺にも高電界が加えられる。
このため、特許文献1に示されるような導体ビアと導電性相互接続構造とを交互に繰り返し複数段積層したシールド部だけでは、シールド部の上方から高電界が回り込み、周辺素子が構成する制御回路などに影響を与えてしまう。例えば、周辺素子として、メモリを備えた場合であれば、高電界によって負電荷抜けが生じ、メモリ機能が発揮できなくなるという課題を生じさせる。また、高電界によって配線ノイズを発生させることもある。
これに対して、本実施形態では、シールド部60に庇部63を設けた構造とし、制御回路の上方に向けて導電体61dで構成される庇部63が伸ばされるようにしている。このため、庇部63によって制御回路の配置された低電圧回路領域20に高電界が回り込むことが抑制され、制御回路などに影響を与えることが抑制される。
図3は、シールド部60に庇部63を備えていない場合と備えた場合におけるキャパシタカプラ近傍での電界の加わり方を調べた結果を示している。図4は、シールド部60が無い場合とシールド部60を備えつつ庇部63の幅を10μm、18μm、25μmと変化させた場合のキャパシタカプラ近傍での電界の加わり方を調べた結果を示している。これらの図に示すように、シールド部60が無い場合には低電圧回路領域20に高電界が印加されてしまうが、シールド部60を備えた構造ではシールド部60によって高電界が退けられる。
このとき、図3に示すように、単にシールド部60が庇部63を備えていない構造、つまり低電圧回路領域20の上に向けて伸びる構造になっていないと、高電界が低電圧回路領域20側に回り込んでくる。しかしながら、図4に示すように、シールド部60に庇部63を備えると、高電界が低電圧回路領域20側に回り込むことが抑制される。例えば、庇部63の幅が10μmの場合には僅かに高電界が低電圧回路領域20側に回り込んでいるもののほぼ回り込んでいない状態になっていた。また、庇部63の幅が18μm、25μmの場合には低電圧回路領域20側に高電界が全く回り込んでいない状態になっていた。ここには示していないが、庇部63の幅や下部電極40と上部電極50との間の距離などを変更したシミュレーションを行ったが、庇部63の幅が10μm以上あれば概ね低電圧回路領域20側への高電界の回り込みを抑制できていた。特に、庇部63の幅を20~40μmとした場合には、殆ど低電圧回路領域20側に高電界が回り込んでいない状態にできていた。
このように、シールド部60に庇部63を備えることにより、低電圧回路領域20側への高電界の回り込みを抑制でき、制御回路などに影響を与えることを抑制することができる。これにより、例えば、周辺素子として、メモリを備えた場合であれば、高電界によって負電荷抜けが生じることが抑制され、メモリ機能が発揮できなくなることが抑制される。また、高電界によって配線ノイズを発生させることも抑制できる。
また、シールド部60は、下部電極40と同電位、ここではGND電位とされることから、高電圧側となる上部電極50からの距離が近すぎると、シールド部60のうち最も上部電極50から近い位置に電界集中が発生し得る。このため、最短距離Lが、上部電極50から下部電極40までの距離よりも長くなるようにしている。これにより、シールド部60のうち上部電極50から最も近い位置での電荷集中を緩和できる。
図5は、庇部63の幅を25μmとして、最短距離Lを10μm、20μm、28μmと変化させた場合のキャパシタカプラ近傍での電界の加わり方を調べた結果を示している。この図に示すように、最短距離Lが10μmの場合であっても、概ね高電界が低電圧回路領域20側に回り込むことが抑制されている。そして、最短距離Lが20μm、28μmの場合には低電圧回路領域20側に高電界が全く回り込んでいない状態になっていた。
ここでは、庇部63の幅を25μmとした場合の測定結果を示してあるが、幅を変化させても同様の測定結果となった。そして、各測定結果を解析したところ、下部電極40と上部電極50との間の距離を4~10μmとする場合、最短距離Lが13μm以上あれば、ほとんど高電界が低電圧回路領域20側に回り込まなかった。下部電極40と上部電極50との間の距離を10μm以上とする場合には、より高電界が低電圧回路領域20側に回り込みにくくなる。このため、下部電極40と上部電極50との間の距離が4μm以上の場合、最短距離Lが13μm以上あれば良いと言える。したがって、最短距離Lが13μm以上とされていると好ましい。
さらに、本実施形態では、上部電極50を下部電極40より厚くしている。下部電極40と上部電極50との間に電位差を生じさせると、上部電極50の端部のうち下部電極40側となる下端と、下部電極40と反対側となる上端のそれぞれに電界集中が発生する。上部電極50の厚みが薄いと、この上部電極50の上端および下端での電界集中箇所が近づき、電界集中による絶縁破壊が生じやすくなる。これに対して、上部電極50の厚みを下部電極40より厚くすれば、電界集中箇所を分離できる。これにより、上部電極50の上端と下端において発生する電界集中が重ならないようにでき、電界集中を緩和できるため、さらに電界集中による絶縁破壊を抑制することが可能となる。
(第1実施形態の変形例)
上記第1実施形態では、庇部63がシールド部60のうちの最も高い位置にある導電体61dによって構成される場合を例に挙げたが、最も高い位置に庇部63が構成されていなくても良い。また、シールド部60が導電体61a~61dおよびビア62a~62dの4層構造によって構成されている場合を示したが、層数については任意である。
上記第1実施形態では、庇部63がシールド部60のうちの最も高い位置にある導電体61dによって構成される場合を例に挙げたが、最も高い位置に庇部63が構成されていなくても良い。また、シールド部60が導電体61a~61dおよびビア62a~62dの4層構造によって構成されている場合を示したが、層数については任意である。
例えば、図6Aや図6Bに示すように、最も高い位置ではない導電体61bや導電体61cによって庇部63を構成しても良い。また、図6Cに示すように、シールド部60に、第5膜35の表面に設けた導電体61eおよび第5膜35に形成したビアホール内に導体材料を埋め込んだビア62eを備えることで絶縁膜30の最表面よりも上までシールド部60を設けた構造としても良い。このような構造とする場合、図6Cに示すように、庇部63を絶縁膜30の最表面の上に形成した構造にできる。そして、庇部63を絶縁膜30の最表面の上に形成した構造とする場合には、高電界の回り込みを抑制できると共に、絶縁膜30の最表面を通じての沿面放電も抑制できる。なお、複数の導電体61a~61eのうちの1つによって庇部63を構成しているが、1つに限らず、複数によって構成していても良い。つまり、複数の導電体61a~61eのうちの少なくとも1つによって庇部63を構成していれば良い。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対してシールド部60のレイアウトを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第2実施形態について説明する。本実施形態は、第1実施形態に対してシールド部60のレイアウトを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図7に示すように、本実施形態では、シールド部60を下部電極40と上部電極50の周囲を全周囲むように配置するのではなく、そのうちの一部のみと対応する位置に形成する。
すなわち、低電圧回路領域20が下部電極40および上部電極50の周囲の一部にのみ配置されている場合、その低電圧回路領域20と下部電極40および上部電極50の間にのみシールド部60が配置されるようにしている。本実施形態の場合、四角形状とされた下部電極40および上部電極50のうちの一辺に沿って低電圧回路領域20が備えられているため、少なくともその一辺と低電圧回路領域20との間にシールド部60を配置している。そして、横方向からシールド部60を回り込んで低電圧回路領域20に高電界が影響を与えないように、その一辺と隣り合う二辺の一部にも対向してシールド部60を備えている。
このように、低電圧回路領域20が配置される場所が下部電極40および上部電極50の周囲の一部である場合、下部電極40および上部電極50の周囲の一部のみと対応する位置にシールド部60を備えるようにしても良い。このような構造としても、第1実施形態と同様の効果を得ることができる。
(第3実施形態)
第3実施形態について説明する。本実施形態は、第1実施形態に対してシールド部60のレイアウトを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第3実施形態について説明する。本実施形態は、第1実施形態に対してシールド部60のレイアウトを変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
上記した第1実施形態では、キャパシタカプラを1つ備えた構造としているが、図8に示すように2つ備えた構造とする場合に、2つのキャパシタカプラを1つのシールド部60で囲むように構成しても良い。
例えば、信号伝送デバイスについては、2つのキャパシタカプラを1セットとして1つの信号を伝送するという形態で用いることができる。信号伝送デバイスを三相モータ駆動用のパワースイッチング素子の制御に用いる場合、三相分の上アームおよび下アームそれぞれに備えられる合計6個のパワースイッチング素子を制御することになる。その場合、12個のキャパシタカプラが備えられることになる。このような場合に、信号の伝送に用いられる2つのキャパシタカプラの1セットごとに、1つのシールド部60によって囲む構造とする。
このように、2つのキャパシタカプラを1つのシールド部60で囲むように構成しても、第1実施形態と同様の効果を得ることができる。
(第4実施形態)
第4実施形態について説明する。本実施形態は、第1~第3実施形態に対して更に高電界の影響を抑制できる構造を提案するものであり、その他については第1~第3実施形態と同様であるため、第1~第3実施形態と異なる部分についてのみ説明する。なお、ここでは第1実施形態のように、キャパシタカプラの周囲を1周全周囲むようにシールド部60を配置する構造に対して本実施形態の構造を適用する場合を例に挙げて説明する。
第4実施形態について説明する。本実施形態は、第1~第3実施形態に対して更に高電界の影響を抑制できる構造を提案するものであり、その他については第1~第3実施形態と同様であるため、第1~第3実施形態と異なる部分についてのみ説明する。なお、ここでは第1実施形態のように、キャパシタカプラの周囲を1周全周囲むようにシールド部60を配置する構造に対して本実施形態の構造を適用する場合を例に挙げて説明する。
図9に示すように、下部電極40と上部電極50との間にフロート導電体70を備えている。
フロート導電体70は、絶縁膜30内に配置され、下部電極40や上部電極50およびシールド部60から電気的に絶縁分離されており、フロート電位とされている。フロート導電体70は、下部電極40と上部電極50の間に、つまり下部電極40の高さと上部電極50の高さの中間高さの位置に配置されている。また、フロート導電体70は、図10に示す上面視において、下部電極40および上部電極50の少なくとも一方とシールド部60との間に配置されている。フロート導電体70は、下部電極40および上部電極50それぞれから離れて形成されていれば良いが、それぞれから所定距離以上離れて形成されているのが好ましい。例えば、フロート導電体70が下部電極40および上部電極50それぞれから5μm以上離れて配置されていると好ましい。
フロート導電体70の厚みについては任意であるが、本実施形態では、例えば下部電極40と同程度の厚みとされている。
本実施形態の場合、フロート導電体70は、枠体形状で構成されており、下部電極40と上部電極50のうちのいずれか小さい方よりも外側に配置されている。具体的には、図10に示すように、本実施形態のフロート導電体70は、各角部が丸められた四角形枠体形状とされている。フロート導電体70の幅、つまり半導体基板10の表面方向の寸法については任意である。ここでは、フロート導電体70の内周側の寸法が上部電極50の外周側の寸法より大きくされ、外周側の寸法が下部電極40の外周側の寸法と同一もしくはそれ以上とされている。
このように、本実施形態の信号伝送デバイスは、フロート導電体70を備えている。フロート導電体70を備えると、フロート導電体70が下部電極40と上部電極50の中間電位になることで、フロート導電体70側にも電界が向き、高電圧を印加する上部電極50の端部の電界方向が分散される。このため、上部電極50の端部での最大電界強度を低減することが可能になる。したがって、上部電極50の端部での電界集中が緩和され、電界集中に基づく絶縁破壊を抑制できて、耐圧向上を図ることが可能となる。
なお、ここでは第1実施形態のように、キャパシタカプラの周囲を1周全周囲むようにシールド部60を配置する構造に対して本実施形態の構造を適用する場合を例に挙げたが、第2、第3実施形態の構造に対しても適用可能である。例えば、第3実施形態のようにキャパシタカプラを2つ備える場合には、図11に示すように、上面視において、各キャパシタカプラにおける下部電極40および上部電極50の少なくとも一方を囲むようにフロート導電体70を配置する。そして、2つのキャパシタカプラおよびフロート導電体70の両方ともを1つのシールド部60で囲む。このような構成とすることで、第3実施形態の構造に対しても適用できる。第2実施形態については図示しないが、キャパシタカプラとシールド部60との間において、下部電極40および上部電極50の少なくとも一方を囲むようにフロート導電体70を配置すれば良い。
(他の実施形態)
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
例えば、上記各実施形態で説明した下部電極40および上部電極50の寸法関係については任意であり、下部電極40と上部電極50とが同じ寸法とされていても良いし、下部電極40よりも上部電極50の方が大きくされていても良い。その場合、第4実施形態に示したようなフロート導電体70を形成する際には、上面視において、少なくとも下部電極40および上部電極50のいずれか小さい方を囲むようにフロート導電体70が形成されていれば良い。また、下部電極40および上部電極50が同じ寸法とされる場合には、上面視において、これら両方を囲むようにフロート導電体70が形成されていれば良い。
また、上記各実施形態では、下部電極40と上部電極50を各角部が丸められた四角形で構成したが、他の形状、例えば円形状や他の多角形状などで構成しても良い。
また、第1実施形態とその変形例とを組み合わせ、異なる高さの位置に庇部63を複数個形成しても良い。
また、上記各実施形態では、導電体61a~61eとビア62a~62eとが高さ方向において直線状に並んだ構造としているが、これらが直線状に並んでいなくても良い。例えば、高い位置に行くほど導電体61a~61eとビア62a~62eとが徐々にキャパシタカプラから離れるようにしても良い。その場合でも、一部の導電体のみをキャパシタカプラから離れる側に伸ばして庇部63を構成すれば良い。
また、上記第4実施形態では、1つのキャパシタカプラにつきフロート導電体70を1つ形成する場合について例に挙げたが、複数個備えるようにしても良い。また、上面視において、キャパシタカプラにおける下部電極40および上部電極50の少なくとも一方を1周全周囲むようにフロート導電体70を形成したが、全周囲んでいなくても良い。
なお、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
Claims (9)
- キャパシタカプラを有する信号伝送デバイスであって、
半導体基板(10)と、
前記半導体基板に作り込まれた低電圧の基準電位を基準として動作する制御回路を有する低電圧回路領域(20)と、
前記半導体基板の上に形成された絶縁膜(30)と、
前記絶縁膜を介して前記半導体基板の上に形成され、前記制御回路からの制御信号が出力される下部電極(40)と、
前記絶縁膜を介して前記下部電極に対向して配置され、前記下部電極と共にキャパシタを構成し、前記低電圧よりも高い高電圧が印加される上部電極(50)と、
少なくとも前記絶縁膜内に形成されており、前記下部電極および前記上部電極と前記低電圧回路領域との間に配置され、前記低電圧から前記制御回路動作で印加される電圧が印加される導電体(61a~61e)を有して構成されたシールド部(60)と、を備え、
前記シールド部は、前記下部電極と前記上部電極の積層方向を高さ方向として、前記低電圧回路領域よりも高くに位置すると共に、前記下部電極および前記上部電極と反対側に伸びる庇部(63)を有している、キャパシタカプラを有する信号伝送デバイス。 - 前記絶縁膜は、複数層の積層構造で構成されており、
前記シールド部は、前記複数層で構成される前記絶縁膜の各層と交互に形成された複数の導電体(61a~61e)と前記各層に形成されたビアホール内に配置されたビア(62a~62e)とが前記高さ方向において連結されることで構成されており、前記複数の導電体のうちの一部のみが前記下部電極および前記上部電極と反対側に伸びることで前記庇部が構成されている、請求項1に記載のキャパシタカプラを有する信号伝送デバイス。 - 前記複数の導電体のうち最も高い位置にある導電体(61d、61e)によって前記庇部が構成されている、請求項2に記載のキャパシタカプラを有する信号伝送デバイス。
- 前記上部電極が前記下部電極よりも厚くされている、請求項1ないし3のいずれか1つに記載のキャパシタカプラを有する信号伝送デバイス。
- 前記絶縁膜内において、前記下部電極の高さと前記上部電極の高さの中間高さの位置に配置され、フロート電位とされるフロート導電体(70)を有している、請求項1ないし4のいずれか1つに記載のキャパシタカプラを有する信号伝送デバイス。
- 前記シールド部は、前記半導体基板の電位である接地電位とされる、請求項1ないし5のいずれか1つに記載のキャパシタカプラを有する信号伝送デバイス。
- 前記庇部は、前記下部電極および前記上部電極に近い側の端部から遠い側の端部までの距離に相当する幅が10μm以上とされている、請求項1ないし6のいずれか1つに記載のキャパシタカプラを有する信号伝送デバイス。
- 前記庇部は、前記下部電極および前記上部電極に近い側の端部から遠い側の端部までの距離に相当する幅が20~40μmとされている、請求項1ないし6のいずれか1つに記載のキャパシタカプラを有する信号伝送デバイス。
- 前記シールド部は、前記上部電極からの最短距離(L)が13μm以上とされている、請求項1ないし8のいずれかつに記載のキャパシタカプラを有する信号伝送デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/394,881 US20240128309A1 (en) | 2021-08-30 | 2023-12-22 | Signal transmission device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-139939 | 2021-08-30 | ||
JP2021139939A JP2023033947A (ja) | 2021-08-30 | 2021-08-30 | 信号伝送デバイス |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US18/394,881 Continuation US20240128309A1 (en) | 2021-08-30 | 2023-12-22 | Signal transmission device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2023032859A1 true WO2023032859A1 (ja) | 2023-03-09 |
Family
ID=85412722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2022/032257 WO2023032859A1 (ja) | 2021-08-30 | 2022-08-26 | 信号伝送デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240128309A1 (ja) |
JP (1) | JP2023033947A (ja) |
WO (1) | WO2023032859A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330379A (ja) * | 1998-05-20 | 1999-11-30 | Kokusai Electric Co Ltd | 半導体デバイス |
JP2000150802A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | アナログ信号パッドのシールド法、および半導体集積回路 |
JP2007081044A (ja) * | 2005-09-13 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US9793203B2 (en) * | 2015-10-02 | 2017-10-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Isolation device |
JP2019204826A (ja) * | 2018-05-21 | 2019-11-28 | 株式会社デンソー | 半導体装置 |
JP2021509540A (ja) * | 2017-12-29 | 2021-03-25 | 日本テキサス・インスツルメンツ合同会社 | 高電圧絶縁構造及び方法 |
-
2021
- 2021-08-30 JP JP2021139939A patent/JP2023033947A/ja active Pending
-
2022
- 2022-08-26 WO PCT/JP2022/032257 patent/WO2023032859A1/ja active Application Filing
-
2023
- 2023-12-22 US US18/394,881 patent/US20240128309A1/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11330379A (ja) * | 1998-05-20 | 1999-11-30 | Kokusai Electric Co Ltd | 半導体デバイス |
JP2000150802A (ja) * | 1998-11-18 | 2000-05-30 | Nec Corp | アナログ信号パッドのシールド法、および半導体集積回路 |
JP2007081044A (ja) * | 2005-09-13 | 2007-03-29 | Renesas Technology Corp | 半導体装置 |
US9793203B2 (en) * | 2015-10-02 | 2017-10-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Isolation device |
JP2021509540A (ja) * | 2017-12-29 | 2021-03-25 | 日本テキサス・インスツルメンツ合同会社 | 高電圧絶縁構造及び方法 |
JP2019204826A (ja) * | 2018-05-21 | 2019-11-28 | 株式会社デンソー | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20240128309A1 (en) | 2024-04-18 |
JP2023033947A (ja) | 2023-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11657953B2 (en) | Semiconductor device and semiconductor module | |
US11044022B2 (en) | Back-to-back isolation circuit | |
US10418321B2 (en) | Semiconductor device | |
TW201351585A (zh) | 半導體元件及其製造方法 | |
JP2001223324A (ja) | 半導体装置 | |
WO2019074130A1 (ja) | 電子部品および電子部品モジュール | |
JP7038570B2 (ja) | 半導体装置 | |
US20170148732A1 (en) | Semiconductor device | |
WO2022181402A1 (ja) | 絶縁モジュールおよびゲートドライバ | |
JP2019016799A (ja) | 半導体装置および半導体モジュール | |
JP2022101068A (ja) | ゲートドライバ | |
US20070102787A1 (en) | Capacitor integrated in a structure surrounding a die | |
WO2023032859A1 (ja) | 信号伝送デバイス | |
JP2017204540A (ja) | 電子部品およびその製造方法 | |
JP2008071931A (ja) | 半導体装置 | |
JP2005167468A (ja) | 電子装置および半導体装置 | |
TWI738073B (zh) | 記憶體元件及其製作方法 | |
JP2007095817A (ja) | 貫通型積層コンデンサアレイ | |
US20060267142A1 (en) | Capacitor device, semiconductor devioce, and setting method of terminal capacitance of pad electrode thereof | |
JP5628470B2 (ja) | 半導体装置 | |
WO2019087699A1 (ja) | 半導体装置 | |
WO2022210541A1 (ja) | 絶縁トランス | |
WO2023218947A1 (ja) | 信号伝送デバイス | |
JP2023033946A (ja) | 信号伝送デバイス | |
US8174169B2 (en) | Piezoelectric transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22864443 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 22864443 Country of ref document: EP Kind code of ref document: A1 |