Nothing Special   »   [go: up one dir, main page]

WO2018221054A1 - 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法 - Google Patents

結晶積層体、半導体デバイスおよび半導体デバイスの製造方法 Download PDF

Info

Publication number
WO2018221054A1
WO2018221054A1 PCT/JP2018/016093 JP2018016093W WO2018221054A1 WO 2018221054 A1 WO2018221054 A1 WO 2018221054A1 JP 2018016093 W JP2018016093 W JP 2018016093W WO 2018221054 A1 WO2018221054 A1 WO 2018221054A1
Authority
WO
WIPO (PCT)
Prior art keywords
crystal
substrate
type impurity
laminate
temperature
Prior art date
Application number
PCT/JP2018/016093
Other languages
English (en)
French (fr)
Inventor
文正 堀切
丈洋 吉田
三島　友義
Original Assignee
住友化学株式会社
株式会社サイオクス
学校法人法政大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社, 株式会社サイオクス, 学校法人法政大学 filed Critical 住友化学株式会社
Priority to US16/617,799 priority Critical patent/US11640906B2/en
Publication of WO2018221054A1 publication Critical patent/WO2018221054A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Definitions

  • the present invention relates to a crystal laminate, a semiconductor device, and a method for manufacturing a semiconductor device.
  • a crystal substrate made of a group III nitride single crystal, and a crystal formed by epitaxially growing a group III nitride crystal on the main surface of the substrate In some cases, a crystal laminate including a layer is used. After ion implantation of impurities such as Mg into the crystal layer, annealing treatment (activation annealing) is performed for the purpose of recovering crystal damage generated in the crystal layer or activating the ion-implanted impurity. There are cases (see Patent Document 1).
  • It consists of a single crystal of a group III nitride represented by the composition formula of In x Al y Ga 1-xy N (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and Si
  • a group III nitride crystal is epitaxially grown on the main surface of the crystal substrate, and at least one p-type impurity selected from the group consisting of C, Mg, Fe, Be, Zn, V, and Sb is ion-implanted.
  • a crystal layer, Absorption coefficient of the light by the crystal substrate when irradiated with light of a wavelength of 2000nm is, under a temperature condition of room temperature, and is configured to fit in 1.8 cm -1 or 4.6 cm -1 within the range Crystal stacks and related techniques are provided.
  • the annealing process after ion implantation can be performed in a short time and accurately, and it becomes possible to improve the characteristics of the finally manufactured semiconductor device and improve the manufacturing yield.
  • FIG. (A) is a plan view of a crystal laminate 20 in which a GaN substrate 10 and a crystal layer 11 are laminated, and (b) is a cross-sectional view thereof.
  • 1 is a schematic configuration diagram of a vapor phase growth apparatus 200.
  • FIG. (A) is a figure which shows a mode that the GaN crystal film 6 was grown thickly on the seed substrate 5, (b) acquired the some GaN substrate 10 by slicing the GaN crystal film 6 grown thickly. It is a figure which shows a mode.
  • (A) shows a state in which the crystal layer 11 is grown on the main surface of the GaN substrate 10 to obtain the crystal laminate 20, and (b) shows a state in which a mask pattern 11 m is formed on the main surface of the crystal layer 11 and then the crystal (C) shows a state in which a protective film 12 is formed on the main surface of the crystal layer 11 after the ion implantation, and (d) shows a state in which ion implantation is performed on the ion implantation region 11p which is a part of the layer 11.
  • (E) shows a state in which the crystal laminate 20 is heated by irradiating the crystal laminate 20 with infrared rays while the back side of the crystal laminate 20 is held at three points.
  • a crystal laminate (also referred to as a laminate) 20 in the present embodiment is a disc-shaped crystal substrate (including a GaN single crystal (also referred to as a GaN crystal or a GaN single crystal)) ( And a crystal layer (also referred to as an epi layer) 11 formed on the main surface of the substrate 10.
  • 1A and 1B are a plan view and a side view of the laminate 20, respectively.
  • the substrate 10 is preferably used for the purpose of manufacturing a semiconductor device such as a laser diode, an LED, and a high-speed transistor, for example.
  • a semiconductor device such as a laser diode, an LED, and a high-speed transistor, for example.
  • the diameter D is less than 25 mm, the productivity of the semiconductor device is likely to be reduced. It is preferable to set it as the diameter.
  • the thickness T is less than 150 ⁇ m, it becomes difficult to maintain a self-supporting state because the mechanical strength of the substrate 10 is lowered. Therefore, the thickness is 150 ⁇ m or more, for example, about 400 ⁇ m. Is preferred.
  • the dislocation density in the main surface of the substrate 10 is, for example, 5 ⁇ 10 6 pieces / cm 2 or less.
  • the substrate 10 is formed by epitaxially growing a GaN single crystal on a seed crystal substrate made of a GaN single crystal using a hydride vapor phase epitaxy method (hereinafter referred to as HVPE method), and slicing the thickly grown crystal ingot. It can be obtained by passing through the process of making it. Further, the substrate 10 uses a GaN layer provided on a heterogeneous substrate such as a sapphire substrate as an underlayer, and a crystal ingot obtained by growing the GaN layer thickly through a nanomask or the like is peeled from the heterogeneous substrate. It can also be obtained by removing facet grown crystals on the different substrate side.
  • HVPE method hydride vapor phase epitaxy method
  • the epi layer 11 can be formed by epitaxially growing a single crystal of GaN on the main surface of the substrate 10.
  • the thickness of the epi layer 11 can be set to a predetermined thickness within a range of 3 ⁇ m to 30 ⁇ m, for example.
  • the n-type impurity concentration in the epi layer 11 is, for example, lower than the n-type impurity concentration in the substrate 10, for example, 1.0 ⁇ 10 15 at ⁇ cm ⁇ 3 to 5.0 ⁇ 10 16 at ⁇ cm ⁇ 3.
  • the predetermined concentration can be set within the following range. However, the dimensions shown here are merely examples, and the present embodiment is not limited to this.
  • the epi layer 11 is formed on the main surface of the substrate 10 by a known vapor deposition method such as a metal organic chemical vapor deposition method (hereinafter referred to as MOVPE method) or an HVPE method, a known Na flux method or an ammonothermal method. It can be grown using liquid phase growth. As will be described later, carbon (C), magnesium (Mg), iron (Fe), beryllium (Be), zinc (Zn), vanadium (V) and at least a part of the region of the epi layer 11 are included. At least one p-type impurity selected from the group consisting of antimony (Sb) is ion-implanted.
  • MOVPE method metal organic chemical vapor deposition method
  • HVPE method known Na flux method or an ammonothermal method. It can be grown using liquid phase growth.
  • carbon (C), magnesium (Mg), iron (Fe), beryllium (Be), zinc (Zn), vanadium (V) and at least a part of the region of the epi layer 11
  • a region where ion implantation can be performed in the epi layer 11 or a region where ion implantation has already been performed is generically referred to as an ion implantation region.
  • the p-type impurity is preferably at least one of Mg and Zn from the viewpoint of shape control of the ion implantation region and control of the conductive characteristics.
  • the substrate 10 has an absorption coefficient of light when irradiated with light (infrared rays) having a wavelength of 2000 nm corresponding to the temperature of black body radiation when the temperature is about 1200 ° C., that is, within a range of 20 to 30 ° C. under a temperature condition of, for example, 1.8 cm -1 or 4.6 cm -1 or less, preferably configured to fit within the 2.2 cm -1 or 3.7 cm -1 or less.
  • the substrate 10 contains at least one n-type impurity (dopant) selected from the group consisting of silicon (Si), germanium (Ge), and oxygen (O), for example, 1 ⁇ 10 18 at ⁇ cm ⁇ .
  • the concentration of free electrons (free carriers) generated in the substrate 10 due to the addition of the n-type impurity is the concentration of the n-type impurity incorporated in the crystal lattice and activated as a donor under the temperature condition at room temperature.
  • the concentration is 1 ⁇ 10 18 cm ⁇ 3 or more and 2.5 ⁇ 10 18 cm ⁇ 3 or less, preferably 1.2 ⁇ 10 18 cm ⁇ 3 or more and 2.0 ⁇ 10 18 cm ⁇ 3 or less. It becomes.
  • the horizontal axis represents the wavelength (nm) of the irradiated light
  • the vertical axis represents the absorption coefficient (cm ⁇ 1 ) due to free carrier absorption.
  • the absorption coefficient when irradiated with light of a wavelength of 2000nm against GaN crystal samples 1-3, respectively, 3.7 cm -1, 2.2 cm -1, the 0.2 cm -1 I found out that FIG. 6 shows the relationship of the absorption coefficient at a wavelength of 2000 nm with respect to the free electron concentration in Samples 1 to 3. According to FIG. 6, it was found that the absorption coefficient when the GaN crystals of Samples 1 to 3 were irradiated with light having a wavelength of 2000 nm was proportional to the free carrier concentration.
  • the absorption coefficient due to free carrier absorption is within an appropriate range of 1.8 cm ⁇ 1 to 4.6 cm ⁇ 1 . It was found that heating was possible at a practical temperature rise rate when infrared irradiation was performed. On the other hand, in the GaN crystal in which the n-type impurity concentration (free carrier concentration) is adjusted as in sample 3, the absorption coefficient due to free carrier absorption is much lower than those in samples 1 and 2. It was found that it was difficult to heat at a practical temperature rise rate even when infrared irradiation was performed.
  • FIG. 7 shows the result.
  • the horizontal axis represents the temperature (° C.) of the GaN crystal
  • the vertical axis represents the concentration (cm ⁇ 3 ) of the intrinsic carrier.
  • the concentration of intrinsic carriers generated in the GaN crystal is less than 1 ⁇ 10 17 cm ⁇ 3 under the temperature condition of at least 1250 ° C., that is, the GaN crystal of Sample 3 described above has It was found that the concentration was smaller than the concentration of free carriers due to n-type impurities.
  • the infrared absorption coefficient of the n-type GaN crystal is sufficient if only the free carriers generated by the addition of n-type impurities are taken into account at least under the temperature condition of room temperature to 1250 ° C. It can be seen that there is no need to consider the influence of the true carrier. That is, it has been found that most of the absorption coefficient of the substrate 10 of the present embodiment is determined by the amount of n-type impurities added to the substrate 10 under a temperature condition of at least room temperature and 1250 ° C. In other words, in order to keep the absorption coefficient of the substrate 10 within the above range, it has been found that it is very important to precisely control the amount of the n-type impurity added to the substrate 10.
  • the concentration of O that is relatively difficult to control the amount of addition is reduced to the limit, while the substrate 10
  • the addition amount of the n-type impurity is determined by the total concentration of Si and Ge for which the addition amount is relatively easy to control.
  • the free carrier concentration in the substrate 10 becomes substantially equal to the total concentration of Si and Ge. Specifically, the total concentration of Si and Ge added to the substrate 10 is reduced to 1 ⁇ 10 18 atm while reducing the concentration of O added to the substrate 10 to less than 1 ⁇ 10 17 at ⁇ cm ⁇ 3.
  • each concentration of O and carbon (C) added to the substrate 10 can be reduced to a size of less than 5 ⁇ 10 15 at ⁇ cm ⁇ 3
  • boron (B) It has been found that each concentration of iron (Fe) can be reduced to a magnitude of less than 1 ⁇ 10 15 at ⁇ cm ⁇ 3 .
  • the concentrations of elements other than these can be reduced to concentrations below the detection lower limit in SIMS measurement. Note that the actual concentration of impurities other than Si and Ge is considered to be less than 1 ⁇ 10 14 at ⁇ cm ⁇ 3 because the free carrier concentration in the substrate 10 is substantially equal to the total concentration of Si and Ge. You can also.
  • HVPE apparatus vapor phase growth apparatus
  • the HVPE apparatus 200 includes a reaction vessel (airtight vessel) 203 in which a film formation chamber (reaction chamber) 201 is configured.
  • An inner cover 204 is provided in the film forming chamber 201, and a susceptor 208 as a base on which a seed crystal substrate (hereinafter also referred to as a seed substrate) 5 is disposed at a position surrounded by the inner cover 204.
  • the susceptor 208 is connected to a rotation shaft 215 included in the rotation mechanism 216, and is configured to be rotatable in accordance with the drive of the rotation mechanism 216.
  • a pipe 232d and a gas supply pipe 232e for supplying N 2 gas as a purge gas into the film forming chamber 201 are connected.
  • the gas supply pipes 232a to 232e are respectively provided with flow rate controllers 241a to 241e and valves 243a to 243e in order from the upstream side.
  • a gas generator 233a for storing Ga melt as a raw material is provided downstream of the gas supply pipe 232a.
  • the gas generator 233a is provided with a nozzle 249a that supplies gallium chloride (GaCl) gas generated by the reaction between HCl gas and Ga melt toward the seed substrate 5 or the like disposed on the susceptor 208. Yes.
  • GaCl gallium chloride
  • nozzles 249b and 249c for supplying various gases supplied from these gas supply pipes toward the seed substrate 5 and the like disposed on the susceptor 208 are connected, respectively. .
  • the nozzles 249a to 249c are arranged so as to flow gas in a direction intersecting the surface of the susceptor 208.
  • the doping gas supplied from the nozzle 249c is a mixed gas of a doping source gas and a carrier gas such as N 2 / H 2 gas.
  • HCl gas may be flowed together for the purpose of suppressing thermal decomposition of the halide gas of the doping raw material.
  • the doping source gas constituting the doping gas for example, in the case of silicon (Si) doping, in the case of dichlorosilane (SiH 2 Cl 2 ) gas or silane (SiH 4 ) gas, germanium (Ge) doping Tetrachlorogermane (GeCl 4 ) gas, dichlorogermane (GeH 2 Cl 2 ) gas or germane (GeH 4 ) gas may be used, but is not necessarily limited thereto.
  • the other end of the reaction vessel 203 is provided with an exhaust pipe 230 for exhausting the film forming chamber 201.
  • the exhaust pipe 230 is provided with a pump (or blower) 231.
  • Zone heaters 207a and 207b are provided on the outer periphery of the reaction vessel 203 to heat the seed substrate 5 and the like in the gas generator 233a and on the susceptor 208 to a desired temperature for each region.
  • a temperature sensor (not shown) for measuring the temperature in the film forming chamber 201 is provided in the reaction vessel 203.
  • the constituent members of the HVPE apparatus 200 described above particularly the members for forming various gas flows, for example, as described below, it is possible to perform crystal growth at a low impurity concentration as described later. It is configured.
  • the reaction vessel 203 is heated to the crystal growth temperature (for example, 1000 ° C. or more) by receiving the radiation of the zone heaters 207a and 207b.
  • the crystal growth temperature for example, 1000 ° C. or more
  • a member made of a material containing no quartz and no boron as a member constituting a high temperature region that is a region that is in contact with the gas supplied to the seed substrate 5.
  • SiC silicon carbide
  • each member is configured using SiC-coated graphite without using high-purity quartz in a high-temperature region that is relatively high in temperature and in contact with HCl gas or the like.
  • the inner cover 204, the susceptor 208, the rotating shaft 215, the gas generator 233a, the nozzles 249a to 249c, and the like are made of SiC-coated graphite. Since the reactor core tube constituting the reaction vessel 203 can only be made of quartz, an inner cover 204 surrounding the susceptor 208, the gas generator 233a, and the like is provided in the film forming chamber 201. What is necessary is just to comprise about the wall part of the both ends of the reaction container 203, the exhaust pipe 230, etc. using metal materials, such as stainless steel.
  • each member is configured using SiC-coated graphite in a high temperature region where the temperature is relatively high and the gas contacts with HCl gas or the like.
  • impurities such as Si, O, C, Fe, Cr, Ni and the like due to quartz, stainless steel, etc. are supplied to the crystal growth portion. Can be cut off. As a result, it is possible to grow a GaN crystal that is highly pure and that exhibits good thermal properties and electrical characteristics.
  • Each member included in the HVPE apparatus 200 is connected to a controller 280 configured as a computer, and is configured so that processing procedures and processing conditions described later are controlled by a program executed on the controller 280. Yes.
  • the manufacturing process of the substrate 10 includes a carry-in step, a crystal growth step, a carry-out step, and a slice step.
  • the furnace port of the reaction vessel 203 is opened, and the seed substrate 5 is placed on the susceptor 208.
  • the seed substrate 5 placed on the susceptor 208 is a base (seed) for manufacturing the substrate 10 described later, and is a plate-shaped substrate made of a single crystal of GaN which is an example of a nitride semiconductor.
  • the surface of the seed substrate 5 placed on the susceptor 208 that is, the main surface (crystal growth surface, base surface) on the side facing the nozzles 249a to 249c.
  • the (0001) plane of the GaN crystal that is, the + C plane (Ga polar plane).
  • Crystal growth step In this step, after the carry-in of the seed substrate 5 into the film formation chamber 201 is completed, the furnace port is closed and the H 2 gas into the film formation chamber 201 is heated and exhausted in the film formation chamber 201. Alternatively, supply of H 2 gas and N 2 gas is started. Then, the HCl gas and NH 3 gas from the gas supply pipes 232a and 232b are reached in a state where the inside of the film forming chamber 201 reaches a desired processing temperature and pressure and the atmosphere in the film forming chamber 201 becomes a desired atmosphere. Then, GaCl gas and NH 3 gas are respectively supplied to the surface of the seed substrate 5.
  • a GaN crystal is epitaxially grown in the c-axis direction on the surface of the seed substrate 5 to form a GaN crystal 6.
  • Si as an n-type impurity can be added into the GaN crystal 6 by supplying SiH 2 Cl 2 gas.
  • this step in order to prevent thermal decomposition of the GaN crystals constituting the seed substrate 5, NH 3 gas into the film formation chamber 201 is reached when the temperature of the seed substrate 5 reaches 500 ° C. or before that. Is preferably started. In order to improve the in-plane film thickness uniformity of the GaN crystal 6 and the like, this step is preferably performed with the susceptor 208 rotated.
  • the temperature of the zone heaters 207a and 207b is set to a temperature of, for example, 700 to 900 ° C. in the heater 207a for heating the upstream portion in the film forming chamber 201 including the gas generator 233a and includes the susceptor 208.
  • the temperature is preferably set to 1000 to 1200 ° C., for example.
  • the susceptor 208 is adjusted to a predetermined temperature of 1000 to 1200 ° C.
  • the internal heater (not shown) may be used in an off state, but as long as the temperature of the susceptor 208 is in the range of 1000 to 1200 ° C., temperature control using the internal heater is performed. You may carry out.
  • Examples of other processing conditions in this step include the following. Processing pressure: 0.5 to 2 atmospheres GaCl gas partial pressure: 0.1 to 20 kPa NH 3 gas partial pressure / GaCl gas partial pressure: 1 to 100 H 2 gas partial pressure / GaCl gas partial pressure: 0 to 100 Partial pressure of SiH 2 Cl 2 gas: 2.5 ⁇ 10 ⁇ 5 to 1.0 ⁇ 10 ⁇ 4 kPa
  • N 2 gas as a carrier gas may be added from each of the gas supply pipes 232a to 232b.
  • the flow rate of the gas supplied from the nozzles 249a to 249b by adding N 2 gas the distribution of the supply amount of the source gas on the surface of the seed substrate 5 is appropriately controlled, and is uniform over the entire surface. Can achieve a high growth rate distribution. It may be added to rare gas such as Ar gas or He gas instead of N 2 gas.
  • the GaN crystal ingot (the seed substrate 5 on which the GaN crystal 6 is formed on the main surface) can be carried out from the reaction vessel 203 in the film forming chamber 201. Lower the temperature. Thereafter, the crystal ingot is carried out from the film forming chamber 201 to the outside.
  • the unloaded crystal ingot is sliced, for example, in a direction parallel to the growth surface of the GaN crystal 6, whereby one or more substrates 10 can be obtained as shown in FIG. Since various compositions and various physical properties of the substrate 10 are as described above, description thereof is omitted.
  • This slicing can be performed using, for example, a wire saw or an electric discharge machine.
  • the thickness of the substrate 10 is 250 ⁇ m or more, for example, about 400 ⁇ m.
  • the surface (+ c surface) of the substrate 10 is subjected to a predetermined polishing process to make this surface an epi-ready mirror surface.
  • the back surface (-c surface) of the substrate 10 is a wrap surface or a mirror surface.
  • an epitaxial layer 11 is formed by epitaxially growing a single crystal of GaN on the main surface of the substrate 10, and the substrate 10 and the epitaxial layer 11 are laminated.
  • a laminate 20 is produced.
  • the epi layer 11 can be formed using a known vapor phase growth method such as MOVPE method or HVPE method, or a known liquid phase growth method such as Na flux method or ammonothermal method.
  • the HVPE method the above-described crystal growth method can be used by using the HVPE apparatus 200 used when the substrate 10 is manufactured.
  • the thickness of the epi layer 11 is, for example, within a range of 3 ⁇ m to 20 ⁇ m.
  • the epi layer in this embodiment is a layer that does not contain n-type impurities such as Si, Ge, and O, and p-type impurities such as C, Mg, Fe, Be, Zn, V, and Sb, that is, non-doped layers. It is formed as a GaN layer.
  • a mask pattern 11m is formed on the main surface of the epi layer 11 using a known method such as photolithography as shown in FIG. Thereafter, at least one selected from the group consisting of C, Mg, Fe, Be, Zn, V, and Sb with respect to the exposed portion of the epi layer 11 that is not covered with the mask pattern 11m, that is, the ion implantation region 11p.
  • Such p-type impurities are implanted.
  • a known ion implantation method can be used as appropriate.
  • Various conditions such as the shape and dimensions of the mask pattern 11m, the type of p-type impurity, the implantation depth, and the implantation amount can be appropriately selected based on the specifications of the semiconductor device to be fabricated.
  • the protective film 12 can be composed of, for example, a silicon nitride film (SiN film) or an aluminum nitride film (AlN film), and the thickness thereof can be in the range of 20 to 50 nm.
  • the laminated body 20 is carried into a heat treatment furnace (not shown) equipped with an infrared heater and an infrared lamp, and the laminated body 20 is irradiated with infrared rays, so that the above-described inside of the substrate 10 is performed. Free carrier absorption occurs, whereby the laminate 20 is heated.
  • the temperature rise from the start temperature to the annealing temperature is performed for a time within the range of 3 to 30 seconds, the holding at the annealing temperature is performed for the time within the range of 20 seconds to 3 minutes, and then the annealing temperature
  • the temperature is lowered from the stop temperature to the stop temperature in a processing procedure and processing conditions in which the temperature falls within a range of 1 to 10 minutes.
  • the stop temperature and the start temperature are set to temperatures in the range of 500 to 800 ° C., for example.
  • the annealing temperature is, for example, a temperature in the range of 1100 ° C. to 1250 ° C.
  • the atmosphere for the annealing treatment is an inert gas atmosphere such as N 2 gas or a rare gas, and the pressure is, for example, in the range of 100 to 250 kPa.
  • the crystal damage received by the epi layer 11 due to the ion implantation can be recovered by performing the annealing process with the above-described processing procedure and processing conditions.
  • the ion-implanted p-type impurity can be incorporated into the crystal lattice of the epi layer 11 and activated as an acceptor.
  • this annealing treatment is performed by using a plurality of (for example, three) convex portions 300p provided on the upper surface of the holding plate 300, etc. It is preferable that the holding plate 300 and the laminated body 20 be separated from each other, that is, in a state where the laminated body 20 is floated. In this case, the stacked body 20 is heated not by heat transfer from the holding plate 300 but mainly by infrared radiation. On the other hand, when heating the laminated body 20 by heat transfer from the holding plate 300 (or when combining heat transfer), depending on the back surface state of the laminated body 20 or the surface state of the holding plate 300, the laminated body 20. It becomes difficult to uniformly heat the entire area in the plane.
  • the laminate 20 is warped, and the contact condition between the laminate 20 and the holding plate 300 gradually changes, so that the heating condition of the laminate 20 is not improved over the entire area. It may be uniform.
  • the contact area between the convex portion 300p and the laminated body 20 is 5% or less of the supported surface of the laminated body 20, preferably 3% or less. It is preferable to appropriately select the shape and dimensions of the convex portion 300p.
  • the protective film 12 is removed from the stacked body 20 using a known technique such as etching. Thereafter, various processes such as crystal growth, photolithography, heat treatment, and etching are performed on the stacked body 20 to complete the manufacture of the semiconductor device.
  • the absorption coefficient of the substrate 10 with respect to light having a wavelength of 2000nm is, under a temperature condition of room temperature, annealing from to fall 1.8 cm -1 or 4.6 cm -1 within the range, the crystal using infrared rays Processing can be performed accurately in a short time.
  • a short time such as several tens of seconds to several minutes.
  • the absorption coefficient at room temperature is less than 1.8 cm ⁇ 1 , it is difficult to accurately perform the above-described temperature raising and lowering process in a short time, and the laminate 20 is damaged during the annealing process. May end up.
  • the laminate 20 is exposed to a temperature condition of 1100 ° C. or higher for a long time, the N component is desorbed from the substrate 10 and it becomes difficult to maintain the conductive characteristics (n-type characteristics) of the substrate 10.
  • the annealing process time becomes long, the p-type impurity ions implanted into the epi layer 11 diffuse, making it difficult to control the shape of the ion implantation region 11p (p-type channel) and the conductive characteristics.
  • the absorption coefficient is 1.8cm less than -1 at a temperature of room temperature
  • the amount of n-type impurity substrate 10 contains namely, it means that the conductivity of the substrate 10 is too small
  • the absorption coefficient at room temperature exceeds 4.6 cm ⁇ 1 means that the amount of n-type impurities contained in the substrate 10 exceeds 2.5 ⁇ 10 18 at ⁇ cm ⁇ 3 in order to realize this. Means that the crystallinity of the substrate 10 is adversely affected. For example, if the concentration of the n-type impurity added to the substrate 10 is excessive, the defect density of the substrate 10 increases, and epitaxial growth on the substrate 10 becomes difficult, or a semiconductor manufactured using the stacked body 20. In some cases, the device characteristics may be deteriorated or the lifetime may be shortened.
  • the absorption coefficient of the substrate 10 By setting the absorption coefficient of the substrate 10 to 4.6 cm ⁇ 1 or less as in the present embodiment, the above-described problem can be solved.
  • the infrared absorption efficiency by the substrate 10 made of GaN crystal is a free carrier generated when an n-type impurity is added to the GaN crystal under the temperature condition of at least room temperature and 1250 ° C. It is sufficient to consider only, and there is no need to consider the intrinsic carrier. In other words, most of the infrared absorption coefficient in the substrate 10 is determined by the amount of the n-type impurity added to the GaN crystal at least under the temperature conditions described above. Therefore, according to the present embodiment, it is easy to design the processing conditions for performing the annealing process, and it is easy to perform the annealing process for a short time accurately and with good reproducibility.
  • the n-type impurity for the substrate 10 is reduced to the limit while the concentration of O, whose addition amount is relatively difficult to control.
  • the total addition amount of Si is determined mainly by the total addition amount of Si and Ge for which the control of the addition amount is relatively easy. This makes it possible to accurately perform the infrared absorption coefficient of the substrate 10 within the above-described range with good reproducibility.
  • the substrate 10 and the epi layer 11 are not limited to GaN, but include aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), indium gallium nitride (InGaN), aluminum indium gallium nitride (AlInGaN), and the like.
  • Group III nitride crystal that is, a crystal represented by a composition formula of In x Al y Ga 1-xy N (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) May be.
  • crystallization which comprises the epi layer 11 may be the same, and may differ.
  • the n-type impurity added to the substrate 10 is not limited to Si. That is, Ge may be used as the n-type impurity added to the substrate 10, O may be used, and these may be arbitrarily combined.
  • (Appendix 1) consists of a single crystal of a group III nitride represented by the composition formula of In x Al y Ga 1-xy N (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and Si
  • a crystal stack is provided.
  • the concentration of the intrinsic carrier in the crystal substrate is at least 1 ⁇ 10 17 cm ⁇ 3 at a temperature of normal temperature to 1250 ° C.
  • the concentration of free electrons generated in the crystal substrate by addition of the n-type impurity is 1 ⁇ 10 18 cm ⁇ 3 or more and 2.5 ⁇ 10 18 cm ⁇ 3 or less under a temperature condition at room temperature. .
  • the crystal laminate according to any one of appendices 1 to 3 The concentration of the n-type impurity contained in the crystal substrate is 1 ⁇ 10 18 at ⁇ cm ⁇ 3 to 2.5 ⁇ 10 18 at ⁇ cm ⁇ 3 .
  • the crystal laminate according to any one of appendices 1 to 4 is 1 ⁇ 10 17 at ⁇ cm ⁇ 3 or less (preferably 5 ⁇ 10 15 at ⁇ cm ⁇ 3 or less), and the total concentration of Si and Ge contained in the crystal substrate is It is 1 ⁇ 10 18 at ⁇ cm ⁇ 3 or more and 2.5 ⁇ 10 18 at ⁇ cm ⁇ 3 or less.
  • (Appendix 6) consists of a single crystal of a group III nitride represented by the composition formula of In x Al y Ga 1-xy N (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and Si
  • a group III nitride crystal is epitaxially grown on the main surface of the crystal substrate, and includes at least one p-type impurity selected from the group consisting of C, Mg, Fe, Be, Zn, V, and Sb.
  • a crystal layer, Absorption coefficient of the crystal substrate when irradiated with light of a wavelength of 2000nm is, under a temperature condition of room temperature, a semiconductor device that is configured to fit within the 1.8 cm -1 or 4.6 cm -1 or less Provided.
  • (Appendix 7) consists of a single crystal of a group III nitride represented by the composition formula of In x Al y Ga 1-xy N (where 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1), and Si
  • the absorption coefficient of the crystal substrate when irradiated with light of a wavelength of 2000nm is, under a temperature condition of room temperature, preparing a 1.8 cm -1 or 4.6 cm -1 or less crystal laminate, Ion-implanting at least one p-type impurity selected from the group consisting of C, Mg, Fe, Be, Zn, V and Sb into the main surface of the crystal layer; Irradiating the crystal stack with infrared rays to heat the crystal stack;
  • a method of manufacturing a semiconductor device including a step of performing the steps.
  • the method according to appendix 7, wherein The step of heating the crystal laminate includes supporting a supported surface of the crystal laminate at three or more positions, a support plate existing on the supported surface side of the crystal laminate, and the crystal laminate, Are performed in a state of being separated from each other.
  • the method according to appendix 7 or 8, wherein The step of preparing the crystal laminate includes carrying a seed crystal substrate and a raw material containing a group III element into a reaction vessel and heating the raw material halide to the seed crystal substrate heated to a predetermined crystal growth temperature. And a nitriding agent to supply a crystal growth step of growing a nitride crystal of the group III element on the seed crystal substrate, In the crystal growth step, As a member constituting a high-temperature region in the reaction vessel that is at least heated to the crystal growth temperature and in contact with the gas supplied to the seed crystal substrate, at least the surface thereof does not contain quartz. And a member made of a material not containing boron.
  • Appendix 10 The method according to appendix 9, preferably, As the member constituting the high temperature region, a member made of silicon carbide coated graphite is used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物がイオン注入される結晶層と、を備え、２０００ｎｍの波長の光を照射したときの結晶基板の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている結晶積層体。

Description

結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
　本発明は、結晶積層体、半導体デバイスおよび半導体デバイスの製造方法に関する。
　発光素子や高速トランジスタ等の半導体デバイスを作製する際、その過程において、III族窒化物の単結晶からなる結晶基板と、この基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなる結晶層と、を備える結晶積層体が用いられる場合がある。結晶層に対してＭｇ等の不純物をイオン注入した後、結晶層に生じた結晶ダメージを回復させたり、イオン注入した不純物を活性化させたりする目的で、アニール処理（活性化アニール）が行われる場合がある（特許文献１参照）。
特開２０１４－２２５５０６号公報
　本発明は、イオン注入後のアニール処理を短時間かつ正確に行うことが可能となる技術を提供することにある。
　本発明の一態様によれば、
　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、
　前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物がイオン注入される結晶層と、を備え、
　２０００ｎｍの波長の光を照射したときの前記結晶基板による前記光の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている結晶積層体、および、それに関連する技術が提供される。
　本発明によれば、イオン注入後のアニール処理を短時間かつ正確に行うことができ、最終的に製造される半導体デバイスの特性を高めたり、製造歩留まりを向上させたりすることが可能となる。
（ａ）はＧａＮ基板１０と結晶層１１とが積層されてなる結晶積層体２０の平面図を、（ｂ）はその断面図を示す図である。 気相成長装置２００の概略構成図である。 （ａ）は種基板５上にＧａＮ結晶膜６を厚く成長させた様子を示す図であり、（ｂ）は厚く成長させたＧａＮ結晶膜６をスライスすることで複数のＧａＮ基板１０を取得した様子を示す図である。 （ａ）はＧａＮ基板１０の主面上に結晶層１１を成長させて結晶積層体２０を得た状態を、（ｂ）は結晶層１１の主面上にマスクパターン１１ｍを形成した後、結晶層１１の一部であるイオン注入領域１１ｐに対してイオン注入を行う様子を、（ｃ）はイオン注入後の結晶層１１の主面上に保護膜１２を形成した様子を、（ｄ）は結晶積層体２０の裏面側を３点で保持した状態で結晶積層体２０に対して赤外線を照射して結晶積層体２０を加熱する様子を、（ｅ）はアニール処理後の結晶積層体２０から保護膜１２を除去した様子をそれぞれ示す図である。 ＧａＮ結晶による光の吸収係数と、ＧａＮ結晶中に存在する自由キャリアの濃度と、の関係を示す図である。 自由電子濃度に対する、波長２０００ｎｍでの吸収係数の関係を示す図である。 真性半導体として構成されたノンドープＧａＮ結晶の温度と、ＧａＮ結晶中に発生する真性キャリアの濃度と、の関係を示す図である。
＜本発明の一実施形態＞
（１）結晶積層体２０の構成
　本実施形態における結晶積層体（積層体とも称する）２０は、ＧａＮの単結晶（ＧａＮ結晶、或いは、ＧａＮ単結晶とも称する）からなる円板状の結晶基板（基板、或いは、ウエハとも称する）１０と、基板１０の主面上に形成された結晶層（エピ層とも称する）１１と、を備えている。図１（ａ）、図１（ｂ）に、積層体２０の平面図、側面図をそれぞれ示す。
　基板１０は、例えば、レーザダイオード、ＬＥＤ、高速トランジスタ等の半導体デバイスを作製する目的で好適に用いられるが、直径Ｄが２５ｍｍ未満となると半導体デバイスの生産性が低下しやすくなることから、それ以上の直径とするのが好ましい。また、厚さＴが１５０μｍ未満となると基板１０の機械的強度が低下する等して自立状態の維持が困難となることから、１５０μｍ以上の厚さであって、例えば４００μｍ程度の厚さとするのが好ましい。また、基板１０の主面における転位密度は、例えば、５×１０６個／ｃｍ２以下である。但し、ここに示した寸法等はあくまで一例であり、本実施形態はこれに限定されるものではない。基板１０は、例えば、ＧａＮ単結晶からなる種結晶基板上に、ハイドライド気相成長法（以下、ＨＶＰＥ法）を用いてＧａＮ単結晶をエピタキシャル成長させ、この厚く成長させた結晶インゴットをスライスして自立化させる工程を経ることにより取得することができる。また、基板１０は、サファイヤ基板等の異種基板上に設けられたＧａＮ層を下地層として用い、ナノマスク等を介してＧａＮ層を厚く成長させた結晶インゴットを異種基板から剥離させ、この結晶インゴットから、異種基板側のファセット成長した結晶を除去することによって取得することもできる。
　エピ層１１は、基板１０の主面上に、ＧａＮの単結晶をエピタキシャル成長させることによって形成することができる。エピ層１１の厚さは、例えば３μｍ以上３０μｍ以下の範囲内の所定の厚さとすることができる。エピ層１１中のｎ型不純物濃度は、例えば、基板１０中のｎ型不純物濃度よりも低く、例えば、１．０×１０１５ａｔ・ｃｍ－３以上５．０×１０１６ａｔ・ｃｍ－３以下の範囲内の所定の濃度とすることができる。但し、ここに示した寸法等はあくまで一例であり、本実施形態はこれに限定されるものではない。エピ層１１は、基板１０の主面上に、例えば、有機金属気相成長法（以下、ＭＯＶＰＥ法）やＨＶＰＥ法といった公知の気相成長法や、Ｎａフラックス法やアモノサーマル法といった公知の液相成長法を用いて成長させることができる。なお、後述するように、エピ層１１のうち少なくとも一部の領域には、炭素（Ｃ）、マグネシウム（Ｍｇ）、鉄（Ｆｅ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、バナジウム（Ｖ）およびアンチモン（Ｓｂ）からなる群より選択される少なくともいずれかのｐ型不純物が、イオン注入されることになる。本明細書では、エピ層１１のうちイオン注入が行われ得る予定領域、或いは、イオン注入が既に行われた領域を総称して、イオン注入領域と称することにする。なお、イオン注入領域の形状制御や導電特性の制御の観点からは、ｐ型不純物は、ＭｇおよびＺｎの少なくともいずれかであることが好ましい。
　基板１０は、温度が約１２００℃であるときの黒体輻射の温度に相当する２０００ｎｍの波長の光（赤外線）を照射したときの光の吸収係数が、常温、すなわち２０～３０℃の範囲内の温度条件下において、例えば、１．８ｃｍ－１以上４．６ｃｍ－１以下、好ましくは２．２ｃｍ－１以上３．７ｃｍ－１以下の範囲内に収まるよう構成されている。これは、基板１０が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および酸素（Ｏ）からなる群より選択される少なくともいずれかのｎ型不純物（ドーパント）を、例えば、１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下、好ましくは１．２×１０１８ａｔ・ｃｍ－３以上２．０×１０１８ａｔ・ｃｍ－３以下の濃度で含有しているためである。ｎ型不純物が添加されることで基板１０中に発生する自由電子（自由キャリア）の濃度は、常温の温度条件下において、結晶格子中に組み込まれドナーとして活性化されたｎ型不純物の濃度と同様の濃度となり、例えば、１×１０１８ｃｍ－３以上２．５×１０１８ｃｍ－３以下、好ましくは１．２×１０１８ｃｍ－３以上２．０×１０１８ｃｍ－３以下の濃度となる。
　自由キャリアを有するＧａＮ結晶に対し、例えば７００～２５００ｎｍの波長を有する赤外線を照射すると、自由キャリアによる赤外線の吸収（自由キャリア吸収）が起こり、その運動エネルギーの増加等に伴ってＧａＮ結晶が加熱される。発明者等は、サンプル１～３として、常温の温度条件下における自由キャリア濃度がそれぞれ２．０×１０１８ｃｍ－３、１．２×１０１８ｃｍ－３、１．０×１０１７ｃｍ－３となるようにＳｉ濃度を調整したｎ型のＧａＮ結晶を作製し、これら各サンプルについて吸収係数の波長依存性を測定した。図５にその結果を示す。図５の横軸は照射光の波長（ｎｍ）を、縦軸は自由キャリア吸収による吸収係数（ｃｍ－１）をそれぞれ示している。図５によれば、サンプル１～３のＧａＮ結晶に対して２０００ｎｍの波長の光を照射したときの吸収係数は、それぞれ、３．７ｃｍ－１、２．２ｃｍ－１、０．２ｃｍ－１になることが分かった。また、サンプル１～３において、自由電子濃度に対する、波長２０００ｎｍでの吸収係数の関係を、図６に示す。図６によれば、サンプル１～３のＧａＮ結晶に対して２０００ｎｍの波長の光を照射したときの吸収係数は、自由キャリア濃度に比例することが分かった。すなわち、サンプル１，２のようにｎ型不純物濃度（自由キャリア濃度）が調整されたＧａＮ結晶では、自由キャリア吸収による吸収係数が１．８ｃｍ－１以上４．６ｃｍ－１以下の適正な範囲内に収まり、赤外線照射を行った場合に実用的な昇温レートで加熱できることが分かった。これに対し、サンプル３のようにｎ型不純物濃度（自由キャリア濃度）が調整されたＧａＮ結晶では、自由キャリア吸収による吸収係数がサンプル１，２のそれらと比較して桁違いに低くなってしまい、赤外線照射を行っても実用的な昇温レートで加熱することは困難であることが分かった。
　なお、不純物が添加されていない場合でも、真性半導体としてのＧａＮ結晶中には、加熱による励起に伴って、真性キャリア、すなわち、自由電子とホールとの対が発生する。発明者等は、真性半導体としてのＧａＮ結晶中に発生する真性キャリアの濃度についても計算により推定した。図７にその結果を示す。図７の横軸はＧａＮ結晶の温度（℃）を、縦軸は真性キャリアの濃度（ｃｍ－３）をそれぞれ示している。図７によれば、少なくとも１２５０℃以下の温度条件下において、ＧａＮ結晶中に発生する真性キャリアの濃度は１×１０１７ｃｍ－３未満であること、すなわち、上述のサンプル３のＧａＮ結晶が有する、ｎ型不純物起因の自由キャリアの濃度よりも小さいことが分かった。
　これらの測定結果から、ｎ型のＧａＮ結晶による赤外線の吸収係数は、少なくとも常温以上１２５０℃以下の温度条件下において、ｎ型不純物が添加されることにより発生する自由キャリアのみを考慮すれば充分であり、真性キャリアの影響については考慮の必要がないことが分かる。すなわち、本実施形態の基板１０が有する吸収係数は、少なくとも常温以上１２５０℃以下の温度条件下において、基板１０中に添加されるｎ型不純物の量によってその殆どが決定されることが分かった。言い換えれば、基板１０の吸収係数を上述の範囲内に収めるには、基板１０中に添加されるｎ型不純物の量を精緻に制御することが非常に重要であることが分かった。
　このような要求に応えるため、本実施形態では、ｎ型不純物として用いることのできるＳｉ、ＧｅおよびＯのうち、添加量の制御が比較的難しいＯの濃度を極限まで低下させつつ、基板１０のｎ型不純物の添加量を、添加量の制御が比較的容易であるＳｉおよびＧｅの合計濃度により決定するようにしている。これにより、基板１０中の自由キャリア濃度が、ＳｉおよびＧｅの合計濃度とほぼ等しくなる。具体的には、基板１０に添加するＯの濃度を１×１０１７ａｔ・ｃｍ－３未満の大きさにまで低減させつつ、基板１０に添加するＳｉおよびＧｅの合計濃度を１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下の大きさとしている。Ｏ濃度を上述のように低下させるには、後述する結晶成長手法を採用することが非常に有効であることを、発明者等は確認済みである。この手法によれば、基板１０に添加されるＯおよび炭素（Ｃ）の各濃度を５×１０１５ａｔ・ｃｍ－３未満の大きさにまで低減させることができ、さらには、ボロン（Ｂ）および鉄（Ｆｅ）の各濃度を１×１０１５ａｔ・ｃｍ－３未満の大きさにまで低減させることが可能であることが分かっている。また、この方法によれば、これら以外の元素の各濃度も、ＳＩＭＳ測定における検出下限値未満の濃度にまで低減させることが可能であることが分かっている。なお、基板１０中の自由キャリア濃度がＳｉおよびＧｅの合計濃度とほぼ等しくなることから、ＳｉおよびＧｅ以外の不純物の実際の濃度は、１×１０１４ａｔ・ｃｍ－３未満であると考えることもできる。
（２）半導体デバイスの製造方法
　続いて、半導体デバイスの製造工程の一部として行われるいくつかの工程、すなわち、基板１０および積層体２０の製造工程、イオン注入工程、アニール工程等について、順に説明する。
（ＨＶＰＥ装置の構成）
　まず、基板１０の製造に用いるＨＶＰＥ装置（気相成長装置）２００の構成について、図２を参照しながら詳しく説明する。
　ＨＶＰＥ装置２００は、成膜室（反応室）２０１が内部に構成された反応容器（気密容器）２０３を備えている。成膜室２０１内には、インナーカバー２０４が設けられているとともに、そのインナーカバー２０４に囲われる位置に、種結晶基板（以下、種基板ともいう）５が配置される基台としてのサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、その回転機構２１６の駆動に合わせて回転可能に構成されている。
　反応容器２０３の一端には、ガス生成器２３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ａ、インナーカバー２０４内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｂ、インナーカバー２０４内へ後述するドーピングガスを供給するガス供給管２３２ｃ、インナーカバー２０４内へパージガスとして窒素（Ｎ２）ガスおよび水素（Ｈ２）ガスの混合ガス（Ｎ２／Ｈ２ガス）を供給するガス供給管２３２ｄ、および、成膜室２０１内へパージガスとしてのＮ２ガスを供給するガス供給管２３２ｅが接続されている。ガス供給管２３２ａ～２３２ｅには、上流側から順に、流量制御器２４１ａ～２４１ｅ、バルブ２４３ａ～２４３ｅがそれぞれ設けられている。ガス供給管２３２ａの下流には、原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成された塩化ガリウム（ＧａＣｌ）ガスを、サセプタ２０８上に配置された種基板５等に向けて供給するノズル２４９ａが設けられている。ガス供給管２３２ｂ，２３２ｃの下流側には、これらのガス供給管から供給された各種ガスをサセプタ２０８上に配置された種基板５等に向けて供給するノズル２４９ｂ，２４９ｃがそれぞれ接続されている。ノズル２４９ａ～２４９ｃは、サセプタ２０８の表面に対して交差する方向にガスを流すよう配置されている。ノズル２４９ｃから供給されるドーピングガスは、ドーピング原料ガスとＮ２／Ｈ２ガス等のキャリアガスとの混合ガスである。ドーピングガスについては、ドーピング原料のハロゲン化物ガスの熱分解を抑える目的でＨＣｌガスを一緒に流してもよい。ドーピングガスを構成するドーピング原料ガスとしては、例えば、シリコン（Ｓｉ）ドープの場合であればジクロロシラン（ＳｉＨ２Ｃｌ２）ガスまたはシラン（ＳｉＨ４）ガス、ゲルマニウム（Ｇｅ）ドープの場合であればテトラクロロゲルマン（ＧｅＣｌ４）ガス，ジクロロゲルマン（ＧｅＨ２Ｃｌ２）ガスまたはゲルマン（ＧｅＨ４）ガスを、それぞれ用いることが考えられるが、必ずしもこれらに限定されるものではない。
　反応容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０には、ポンプ（あるいはブロワ）２３１が設けられている。反応容器２０３の外周には、ガス生成器２３３ａ内やサセプタ２０８上の種基板５等を領域別に所望の温度に加熱するゾーンヒータ２０７ａ，２０７ｂが設けられている。また、反応容器２０３内には成膜室２０１内の温度を測定する温度センサ（ただし不図示）が設けられている。
　上述したＨＶＰＥ装置２００の構成部材、特に各種ガスの流れを形成するための各部材については、後述するような低不純物濃度の結晶成長を行うことを可能にすべく、例えば、以下に述べるように構成されている。
　具体的には、図２中においてハッチング種類により識別可能に示しているように、反応容器２０３のうち、ゾーンヒータ２０７ａ，２０７ｂの輻射を受けて結晶成長温度（例えば１０００℃以上）に加熱される領域であって、種基板５に供給するガスが接触する領域である高温領域を構成する部材として、石英非含有およびホウ素非含有の材料からなる部材を用いることが好ましい。具体的には、高温領域を構成する部材として、例えば、炭化ケイ素（ＳｉＣ）コートグラファイトからなる部材を用いることが好ましい。その一方で、比較的低温領域では、高純度石英を用いて部材を構成することが好ましい。つまり、比較的高温になりＨＣｌガス等と接触する高温領域では、高純度石英を用いず、ＳｉＣコートグラファイトを用いて各部材を構成する。詳しくは、インナーカバー２０４、サセプタ２０８、回転軸２１５、ガス生成器２３３ａ、各ノズル２４９ａ～２４９ｃ等を、ＳｉＣコートグラファイトで構成する。なお、反応容器２０３を構成する炉心管は石英とするしかないので、成膜室２０１内には、サセプタ２０８やガス生成器２３３ａ等を囲うインナーカバー２０４が設けられているのである。反応容器２０３の両端の壁部や排気管２３０等については、ステンレス等の金属材料を用いて構成すればよい。
　例えば、「Ｐｏｌｙａｋｏｖ　ｅｔ　ａｌ.　Ｊ.　Ａｐｐｌ.　Ｐｈｙｓ.　１１５,　１８３７０６　（２０１４）」によれば、９５０℃で成長することにより、低不純物濃度のＧａＮ結晶の成長が実現可能なことが開示されている。ところが、このような低温成長では、得られる結晶品質の低下を招き、熱物性、電気特性等において良好なものが得られない。
　これに対し、本実施形態の上述したＨＶＰＥ装置２００によれば、比較的高温になりＨＣｌガス等と接触する高温領域では、ＳｉＣコートグラファイトを用いて各部材を構成している。これにより、例えば、１０５０℃以上というＧａＮ結晶の成長に適した温度域においても、石英やステンレス等に起因するＳｉ、Ｏ、Ｃ、Ｆｅ、Ｃｒ、Ｎｉ等の不純物が結晶成長部へ供給されることを遮断することができる。その結果、高純度で、かつ、熱物性および電気特性においても良好な特性を示すＧａＮ結晶を成長させることが実現可能である。
　なお、ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
（基板１０の製造工程）
　続いて、上述のＨＶＰＥ装置２００を用いて種基板５上にＧａＮ単結晶をエピタキシャル成長させ、その後、成長させた結晶をスライスして基板１０を取得するまでの一連の処理について、図２を参照しながら詳しく説明する。以下の説明において、ＨＶＰＥ装置２００を構成する各部の動作はコントローラ２８０により制御される。
　基板１０の製造工程は、搬入ステップと、結晶成長ステップと、搬出ステップと、スライスステップと、を有している。
（搬入ステップ）
　具体的には、先ず、反応容器２０３の炉口を開放し、サセプタ２０８上に種基板５を載置する。サセプタ２０８上に載置する種基板５は、後述する基板１０を製造するための基（種）となるもので、窒化物半導体の一例であるＧａＮの単結晶からなる板状のものである。
　サセプタ２０８上への種基板５の載置にあたっては、サセプタ２０８上に載置された状態の種基板５の表面、すなわちノズル２４９ａ～２４９ｃに対向する側の主面（結晶成長面、下地面）が、ＧａＮ結晶の（０００１）面、すなわち＋Ｃ面（Ｇａ極性面）となるようにする。
（結晶成長ステップ）
　本ステップでは、成膜室２０１内への種基板５の搬入が完了した後に、炉口を閉じ、成膜室２０１内の加熱および排気を実施しながら、成膜室２０１内へのＨ２ガス、或いは、Ｈ２ガスおよびＮ２ガスの供給を開始する。そして、成膜室２０１内が所望の処理温度、処理圧力に到達し、成膜室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｂからのＨＣｌガス、ＮＨ３ガスの供給を開始し、種基板５の表面に対してＧａＣｌガスおよびＮＨ３ガスをそれぞれ供給する。
　これにより、図３（ａ）に断面図を示すように、種基板５の表面上にｃ軸方向にＧａＮ結晶がエピタキシャル成長し、ＧａＮ結晶６が形成される。このとき、ＳｉＨ２Ｃｌ２ガスを供給することで、ＧａＮ結晶６中に、ｎ型不純物としてのＳｉを添加することが可能となる。
　なお、本ステップでは、種基板５を構成するＧａＮ結晶の熱分解を防止するため、種基板５の温度が５００℃に到達した時点、或いはそれ以前から、成膜室２０１内へのＮＨ３ガスの供給を開始するのが好ましい。また、ＧａＮ結晶６の面内膜厚均一性等を向上させるため、本ステップは、サセプタ２０８を回転させた状態で実施するのが好ましい。
　本ステップでは、ゾーンヒータ２０７ａ，２０７ｂの温度は、ガス生成器２３３ａを含む成膜室２０１内の上流側の部分を加熱するヒータ２０７ａでは例えば７００～９００℃の温度に設定し、サセプタ２０８を含む成膜室２０１内の下流側の部分を加熱するヒータ２０７ｂでは例えば１０００～１２００℃の温度に設定するのが好ましい。これにより、サセプタ２０８は１０００～１２００℃の所定の温度に調整される。本ステップでは、内部ヒータ（ただし不図示）はオフの状態で使用してもよいが、サセプタ２０８の温度が上述の１０００～１２００℃の範囲である限りにおいては、内部ヒータを用いた温度制御を実施しても構わない。
　本ステップのその他の処理条件としては、以下が例示される。
　処理圧力：０．５～２気圧
　ＧａＣｌガスの分圧：０．１～２０ｋＰａ
　ＮＨ３ガスの分圧／ＧａＣｌガスの分圧：１～１００
　Ｈ２ガスの分圧／ＧａＣｌガスの分圧：０～１００
　ＳｉＨ２Ｃｌ２ガスの分圧：２．５×１０－５～１．０×１０－４ｋＰａ
　また、種基板５の表面に対してＧａＣｌガスおよびＮＨ３ガスを供給する際は、ガス供給管２３２ａ～２３２ｂのそれぞれから、キャリアガスとしてのＮ２ガスを添加してもよい。Ｎ２ガスを添加してノズル２４９ａ～２４９ｂから供給されるガスの吹き出し流速を調整することで、種基板５の表面における原料ガスの供給量等の分布を適切に制御し、面内全域にわたり均一な成長速度分布を実現することができる。なお、Ｎ２ガスの代わりにＡｒガスやＨｅガス等の希ガスを添加するようにしてもよい。
（搬出ステップ）
　種基板５上に所望の厚さのＧａＮ結晶６を成長させたら、成膜室２０１内へＮＨ３ガス、Ｎ２ガスを供給しつつ、また、成膜室２０１内を排気した状態で、ガス生成器２３３ａへのＨＣｌガスの供給、成膜室２０１内へＨ２ガスの供給、ゾーンヒータ２０７ａ、２０７ｂによる加熱をそれぞれ停止する。そして、成膜室２０１内の温度が５００℃以下に降温したらＮＨ３ガスの供給を停止し、成膜室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させる。そして、成膜室２０１内を、例えば２００℃以下の温度、すなわち、反応容器２０３内からのＧａＮの結晶インゴット（主面上にＧａＮ結晶６が形成された種基板５）の搬出が可能となる温度へと降温させる。その後、結晶インゴットを成膜室２０１内から外部へ搬出する。
（スライスステップ）
　その後、搬出した結晶インゴットを例えばＧａＮ結晶６の成長面と平行な方向にスライスすることにより、図３（ｂ）に示すように、１枚以上の基板１０を得ることができる。基板１０の各種組成や各種物性等は、上述した通りであるので説明を割愛する。このスライス加工は、例えばワイヤソーや放電加工機等を用いて行うことが可能である。基板１０の厚さは２５０μｍ以上、例えば４００μｍ程度の厚さとする。その後、基板１０の表面（＋ｃ面）に対して所定の研磨加工を施すことで、この面をエピレディなミラー面とする。なお、基板１０の裏面（－ｃ面）はラップ面あるいはミラー面とする。
（積層体２０の製造工程）
　基板１０を作製したら、図４（ａ）に示すように、基板１０の主面上にＧａＮの単結晶をエピタキシャル成長させることによりエピ層１１を形成し、基板１０とエピ層１１とが積層されてなる積層体２０を作製する。エピ層１１の形成は、上述したように、ＭＯＶＰＥ法やＨＶＰＥ法といった公知の気相成長法や、Ｎａフラックス法やアモノサーマル法といった公知の液相成長法を用いて行うことができる。なお、ＨＶＰＥ法を用いる場合に、基板１０を作製する際に用いたＨＶＰＥ装置２００を用い、上述の結晶成長手法を用いて行うことも可能である。エピ層１１の厚さは、例えば３μｍ以上２０μｍ以下の範囲内の厚さとする。本実施形態におけるエピ層は、一例として、Ｓｉ、ＧｅおよびＯ等のｎ型不純物や、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂ等のｐ型不純物を含まない層、すなわち、ノンドープのＧａＮ層として形成されている。
（イオン注入工程）
　積層体２０を作製したら、図４（ｂ）に示すように、フォトリソグラフィー等の公知の手法を用い、エピ層１１の主面上にマスクパターン１１ｍを形成する。その後、マスクパターン１１ｍによって覆われていないエピ層１１の露出した部分、すなわち、イオン注入領域１１ｐに対して、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を注入する。ｐ型不純物の注入は、公知のイオン注入法を適宜用いることができる。マスクパターン１１ｍの形状や寸法、ｐ型不純物の種類、注入深さ、注入量等の諸条件は、作製しようとする半導体デバイスの仕様に基づいて適宜選択することができる。
（保護膜１２形成工程）
　イオン注入が完了したら、アッシング等の公知の手法を用いてマスクパターン１１ｍを除去する。その後、化学気相成長法（ＣＶＤ法）等の公知の成膜手法を用い、図４（ｃ）に示すように、エピ層１１の主面全域を連続に覆う保護膜１２を形成する。保護膜１２は、例えば、シリコン窒化膜（ＳｉＮ膜）やアルミニウム窒化膜（ＡｌＮ膜）により構成することができ、その厚さは２０～５０ｎｍの範囲内の厚さとすることができる。
（アニール工程）
　保護膜１２の形成が完了したら、赤外線ヒータや赤外線ランプを具備した熱処理炉（図示せず）内へ積層体２０を搬入し、積層体２０に対して赤外線を照射して、基板１０内において上述の自由キャリア吸収を生じさせ、これにより、積層体２０を加熱する。
　アニール処理は、例えば、開始温度からアニール温度までの昇温を３～３０秒の範囲内の時間で行い、アニール温度での保持を２０秒～３分の範囲内の時間行い、その後、アニール温度から停止温度までの降温を１～１０分の範囲内の時間で行うといった処理手順、処理条件で行う。停止温度および開始温度は、それぞれ、例えば５００～８００℃の範囲内の温度とする。アニール温度は、例えば１１００℃以上１２５０℃以下の範囲内の温度とする。アニール処理の雰囲気は、Ｎ２ガスや希ガス等の不活性ガス雰囲気とし、その圧力は、例えば１００～２５０ｋＰａの範囲内の圧力とする。
　上述の処理手順、処理条件でアニール処理を行うことで、イオン注入されることでエピ層１１が受けた結晶ダメージを回復させることができる。また、イオン注入したｐ型不純物をエピ層１１の結晶格子中に組み込んで、アクセプタとして活性化させることもできる。
　なお、このアニール処理は、図４（ｄ）に示すように、保持板３００の上面に複数（例えば３本）設置した凸部３００ｐ等を用いて積層体２０の被支持面（図中下側の面）を支持し、保持板３００と積層体２０とを互いに離間させた状態、すなわち、積層体２０を浮かせた状態で行うのが好ましい。この場合、積層体２０の加熱は、保持板３００からの熱伝達ではなく、主に、赤外線の輻射によって行われるようになる。これに対し、積層体２０の加熱を保持板３００からの熱伝達によって行う場合（或いは熱伝達を組み合わせて行う場合）、積層体２０の裏面状態や保持板３００の表面状態によっては、積層体２０をその面内全域にわたって均一に加熱することが困難となる。また、アニール処理の進行に伴って積層体２０に反りが生じ、積層体２０と保持板３００との接触具合が徐々に変化し、これにより、積層体２０の加熱条件がその面内全域にわたって不均一になる場合もある。本実施形態のように、積層体２０の加熱を、主に輻射によって行うようにした場合、このような課題を解消することが可能となる。なお、熱伝達による影響を排除するため、凸部３００ｐと積層体２０との間の接触面積が、積層体２０の被支持面の５％以下、好ましくは３％以下の大きさとなるように、凸部３００ｐの形状や寸法を適正に選択することが好ましい。
（保護膜の除去工程）
　アニール処理が完了したら、図４（ｅ）に示すように、エッチングなどの公知の手法を用いて積層体２０から保護膜１２を除去する。その後、結晶成長、フォトリソグラフィー、熱処理、エッチング等のさまざまな処理が積層体２０に対して行われ、半導体デバイスの製造が完了する。
（３）本実施形態により得られる効果
　本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）２０００ｎｍの波長の光に対する基板１０の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まることから、赤外線を用いた結晶のアニール処理を、短時間かつ正確に行うことが可能となる。例えば、５００℃→１２５０℃→５００℃の昇降温を伴うアニール処理を、数十秒から数分以内といった短時間のうちに、正確かつ再現性よく行うことが可能となる。これにより、イオン注入後のアニール処理を経ることで製造される半導体デバイスの特性を高めることができ、また、その製造歩留まりを良好なものとすることが可能となる。
　なお、常温下での吸収係数が１．８ｃｍ－１未満となると、上述の昇降温処理を短時間で正確に行うことが難しくなり、アニール処理の実施中に、積層体２０がダメージを受けてしまう場合がある。例えば、積層体２０が１１００℃以上の温度条件下に長時間晒されることで、基板１０からＮ成分が脱離してしまい、基板１０の導電特性（ｎ型特性）を維持することが困難となる場合がある。また、アニール処理の処理時間が長くなることで、エピ層１１にイオン注入されたｐ型不純物が拡散してしまい、イオン注入領域１１ｐ（ｐ型チャネル）の形状制御や導電特性の制御が困難となる場合もある。また、吸収係数が常温の温度条件下において１．８ｃｍ－１未満であるということは、基板１０が含有するｎ型不純物の量、すなわち、基板１０の導電性が過小となることを意味しており、積層体２０を用いて例えばその厚み方向に電流を流すような構造の半導体デバイスを作成することは困難となる場合がある。本実施形態のように常温下での吸収係数を１．８ｃｍ－１以上の大きさとすることで、上述した各種課題を解消することが可能となる。
　また、常温下での吸収係数が４．６ｃｍ－１を超えるということは、これを実現するために基板１０が含有するｎ型不純物の量が２．５×１０１８ａｔ・ｃｍ－３を超え、過大となることを意味し、基板１０の結晶性等に悪影響が出てしまう場合がある。例えば、基板１０中に添加されるｎ型不純物の濃度が過大となると、基板１０の欠陥密度が増加し、基板１０上へのエピタキシャル成長が困難となったり、積層体２０を用いて作製された半導体デバイスの特性が低下したり、寿命が短くなったりする場合がある。本実施形態のように、基板１０の吸収係数を４．６ｃｍ－１以下の大きさとすることで、上述した課題を解消することが可能となる。
（ｂ）上述したように、ＧａＮ結晶からなる基板１０による赤外線の吸収効率は、少なくとも常温以上１２５０℃以下の温度条件下において、ＧａＮ結晶中にｎ型不純物が添加されることで発生する自由キャリアのみを考慮すれば充分であり、真性キャリアについては考慮の必要がない。言い換えれば、基板１０における赤外線の吸収係数は、少なくとも上述の温度条件下において、ＧａＮ結晶中に添加されるｎ型不純物の量によってそのほとんどが決定される。このことから、本実施形態によれば、アニール処理を行う際の処理条件の設計が容易であり、短時間のアニール処理を正確かつ再現性よく行うことが容易となる。
（ｃ）基板１０を製造する際、ｎ型不純物として用いることのできるＳｉ、ＧｅおよびＯのうち、添加量の制御が比較的難しいＯの濃度を極限まで低下させつつ、基板１０に対するｎ型不純物の総添加量を、主に、添加量の制御が比較的容易であるＳｉおよびＧｅの合計添加量により決定するようにしている。これにより、基板１０による赤外線の吸収係数を上述の範囲内に収めることが、再現性よく正確に行えるようになる。
＜本発明の他の実施形態＞
　以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
　例えば、基板１０やエピ層１１は、ＧａＮに限らず、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のIII族窒化物結晶、すなわち、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される結晶により構成してもよい。また、基板１０と構成する結晶と、エピ層１１を構成する結晶とは、組成が同じであってもよく、異なっていてもよい。
　また例えば、基板１０に添加するｎ型不純物としては、Ｓｉに限定されない。すなわち、基板１０に添加するｎ型不純物としてＧｅを用いてもよく、また、Ｏを用いてもよく、さらにはこれらを任意に組み合わせてもよい。
＜本発明の好ましい態様＞
　以下、本発明の好ましい態様について付記する。
（付記１）
　本発明の一態様によれば、
　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、
　前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を含む結晶層と、を備え、
　２０００ｎｍの波長の光を照射したときの前記結晶基板による前記光の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている結晶積層体が提供される。
（付記２）
　好ましくは、付記１に記載の結晶積層体であって、
　前記結晶基板中における真性キャリアの濃度が、少なくとも常温以上１２５０℃以下の温度条件下において、１×１０１７ｃｍ－３未満である。
（付記３）
　好ましくは、付記１または２に記載の結晶積層体であって、
　前記ｎ型不純物が添加されることで前記結晶基板中に発生する自由電子の濃度が、常温の温度条件下において、１×１０１８ｃｍ－３以上２．５×１０１８ｃｍ－３以下である。
（付記４）
　好ましくは、付記１～３のいずれかに記載の結晶積層体であって、
　前記結晶基板が含有する前記ｎ型不純物の濃度が、１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下である。
（付記５）
　好ましくは、付記１～４のいずれかに記載の結晶積層体であって、
　前記結晶基板が含有するＯの濃度が１×１０１７ａｔ・ｃｍ－３以下（好ましくは５×１０１５ａｔ・ｃｍ－３以下）であり、前記結晶基板が含有するＳｉおよびＧｅの合計濃度が１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下である。
（付記６）
　本発明の他の態様によれば、
　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、
　前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長することでなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を含む結晶層と、を備え、
　２０００ｎｍの波長の光を照射したときの前記結晶基板の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている半導体デバイスが提供される。
（付記７）
　本発明のさらに他の態様によれば、
　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなる結晶層と、を備え、２０００ｎｍの波長の光を照射したときの前記結晶基板の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下である結晶積層体を用意する工程と、
　Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を前記結晶層の主面に対してイオン注入する工程と、
　前記結晶積層体に対して赤外線を照射して前記結晶積層体を加熱する工程と、
　を行う工程を有する半導体デバイスの製造方法が提供される。
（付記８）
　付記７に記載の方法であって、
　前記結晶積層体を加熱する工程を、前記結晶積層体の被支持面を３以上の位置で支持し、前記結晶積層体の前記被支持面側に存在する支持板と、前記結晶積層体と、を互いに離間させた状態で行う。
（付記９）
　付記７または８に記載の方法であって、
　前記結晶積層体を用意する工程は、反応容器内に種結晶基板とIII族元素を含む原料とを搬入し、所定の結晶成長温度に加熱された前記種結晶基板に対して前記原料のハロゲン化物と窒化剤とを供給することで、前記種結晶基板上に前記III族元素の窒化物の結晶を成長させる結晶成長工程を有し、
　前記結晶成長工程では、
　前記反応容器内のうち少なくとも前記結晶成長温度に加熱される領域であって、前記種結晶基板に供給されるガスが接触する領域である高温領域を構成する部材として、少なくともその表面が石英非含有およびホウ素非含有の材料からなる部材を用いる。
（付記１０）
　付記９に記載の方法であって、好ましくは、
　前記高温領域を構成する部材として、炭化ケイ素コートグラファイトからなる部材を用いる。
　１０・・・基板（結晶基板）、１１・・・エピ層（結晶層）、２０・・・結晶積層体

Claims (8)

  1. 　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、
    　前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を含む結晶層と、を備え、
    　２０００ｎｍの波長の光を照射したときの前記結晶基板による前記光の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている結晶積層体。
  2. 　前記結晶基板中における真性キャリアの濃度が、少なくとも常温以上１２５０℃以下の温度条件下において、１×１０１７ｃｍ－３未満である請求項１に記載の結晶積層体。
  3. 　前記ｎ型不純物が添加されることで前記結晶基板中に発生する自由電子の濃度が、常温の温度条件下において、１×１０１８ｃｍ－３以上２．５×１０１８ｃｍ－３以下である請求項１または２に記載の結晶積層体。
  4. 　前記結晶基板が含有する前記ｎ型不純物の濃度が、１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下である請求項１～３のいずれか１項に記載の結晶積層体。
  5. 　前記結晶基板が含有するＯの濃度が１×１０１７ａｔ・ｃｍ－３以下であり、前記結晶基板が含有するＳｉおよびＧｅの合計濃度が１×１０１８ａｔ・ｃｍ－３以上２．５×１０１８ａｔ・ｃｍ－３以下である請求項１～４のいずれか１項に記載の結晶積層体。
  6. 　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、
    　前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長することでなり、Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を含む結晶層と、を備え、
    　２０００ｎｍの波長の光を照射したときの前記結晶基板の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下の範囲内に収まるよう構成されている半導体デバイス。
  7. 　ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表されるIII族窒化物の単結晶からなり、Ｓｉ、ＧｅおよびＯからなる群より選択される少なくともいずれかのｎ型不純物を含有する結晶基板と、前記結晶基板の主面上にIII族窒化物の結晶がエピタキシャル成長してなる結晶層と、を備え、２０００ｎｍの波長の光を照射したときの前記結晶基板の吸収係数が、常温の温度条件下において、１．８ｃｍ－１以上４．６ｃｍ－１以下である結晶積層体を用意する工程と、
    　Ｃ、Ｍｇ、Ｆｅ、Ｂｅ、Ｚｎ、ＶおよびＳｂからなる群より選択される少なくともいずれかのｐ型不純物を前記結晶層の主面に対してイオン注入する工程と、
    　前記結晶積層体に対して赤外線を照射して前記結晶積層体を加熱する工程と、
    　を行う工程を有する半導体デバイスの製造方法。
  8. 　前記結晶積層体を加熱する工程は、前記結晶積層体の被支持面を３以上の位置で支持し、前記結晶積層体の前記被支持面側に存在する支持板と、前記結晶積層体と、を互いに離間させた状態で行う請求項７に記載の半導体デバイスの製造方法。
PCT/JP2018/016093 2017-05-29 2018-04-19 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法 WO2018221054A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/617,799 US11640906B2 (en) 2017-05-29 2018-04-19 Crystal laminate, semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-105756 2017-05-29
JP2017105756A JP7084573B2 (ja) 2017-05-29 2017-05-29 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
WO2018221054A1 true WO2018221054A1 (ja) 2018-12-06

Family

ID=64455387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/016093 WO2018221054A1 (ja) 2017-05-29 2018-04-19 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US11640906B2 (ja)
JP (1) JP7084573B2 (ja)
WO (1) WO2018221054A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2009246033A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2010111576A (ja) * 2009-12-11 2010-05-20 Hitachi Cable Ltd 窒化物系半導体基板及び半導体装置
JP2011230955A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd ＧａＮ基板および発光デバイス
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP4631681B2 (ja) * 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
JP2014225506A (ja) 2013-05-15 2014-12-04 住友電気工業株式会社 窒化ガリウム系半導体層の製造方法、窒化ガリウム系半導体層、および窒化ガリウム系半導体基板
KR102227281B1 (ko) * 2013-09-06 2021-03-12 어플라이드 머티어리얼스, 인코포레이티드 원형 램프 어레이들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
JP2009246033A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2010111576A (ja) * 2009-12-11 2010-05-20 Hitachi Cable Ltd 窒化物系半導体基板及び半導体装置
JP2011230955A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd ＧａＮ基板および発光デバイス
JP2014527709A (ja) * 2011-07-13 2014-10-16 ユーリー・ゲオルギヴィッチ・シュレター エピタキシャル半導体構造の成長基板からエピタキシャル膜又はエピタキシャル膜層をレーザ分離する方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BARKER, A.S.: "Infrared lattice vibrations and free-electron dispersion in Gan", PHYSICAL REVIEW B, vol. 7, no. 2, 15 January 1973 (1973-01-15), pages 743 - 750, XP055635096, DOI: 10.1103/PhysRevB.7.743 *
HAYASHI, KENTARO ET AL.: "JBS diode on free-standing GaN substrate using P+ thin layer", THE 64TH JSAP SPRING MEETING (2017) , EXTENDED ABSTRACTS (NON-OFFICIAL TRANSLATION), 1 March 2017 (2017-03-01), Japan *

Also Published As

Publication number Publication date
JP2018200983A (ja) 2018-12-20
US11640906B2 (en) 2023-05-02
JP7084573B2 (ja) 2022-06-15
US20200227262A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
US10978294B2 (en) Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
JP6550154B2 (ja) 金属窒化物の高圧窒素アニールのためのプロセス
US11339500B2 (en) Nitride crystal substrate, semiconductor laminate, method of manufacturing semiconductor laminate and method of manufacturing semiconductor device
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
WO2018221054A1 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP7181810B2 (ja) 窒化物結晶
JP7181321B2 (ja) 窒化物半導体積層物
JP7296509B2 (ja) 半導体積層物
US11008671B2 (en) Nitride crystal
US11339053B2 (en) Nitride crystal
JP7101736B2 (ja) ＧａＮ単結晶基板および半導体積層物
JP7170595B2 (ja) ＧａＮ結晶
JP2022124009A (ja) 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
TW202434766A (zh) 氮化鎵(GaN)基板
CN116525409A (zh) 半导体层叠物和半导体层叠物的制造方法
JP2018199614A (ja) 窒化物結晶基板、半導体積層物、窒化物結晶基板の製造方法、半導体積層物の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18809632

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18809632

Country of ref document: EP

Kind code of ref document: A1