Nothing Special   »   [go: up one dir, main page]

WO2018011121A1 - Cmos pixel, bildsensor und kamera sowie verfahren zum auslesen eines cmos pixels - Google Patents

Cmos pixel, bildsensor und kamera sowie verfahren zum auslesen eines cmos pixels Download PDF

Info

Publication number
WO2018011121A1
WO2018011121A1 PCT/EP2017/067216 EP2017067216W WO2018011121A1 WO 2018011121 A1 WO2018011121 A1 WO 2018011121A1 EP 2017067216 W EP2017067216 W EP 2017067216W WO 2018011121 A1 WO2018011121 A1 WO 2018011121A1
Authority
WO
WIPO (PCT)
Prior art keywords
photodiode
capacitance
reading
cmos pixel
diffusion region
Prior art date
Application number
PCT/EP2017/067216
Other languages
English (en)
French (fr)
Inventor
Steffen Fritz
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to JP2018568376A priority Critical patent/JP6767520B2/ja
Priority to CN201780043178.6A priority patent/CN109479105B/zh
Priority to GB1817739.4A priority patent/GB2564993A/en
Priority to US16/316,937 priority patent/US10872913B2/en
Publication of WO2018011121A1 publication Critical patent/WO2018011121A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G02B5/0205—Diffusing elements; Afocal elements characterised by the diffusing properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • CMOS pixel image sensor and camera as well as method for reading a CMOS pixel
  • the present invention relates to a CMOS pixel, an image sensor and a camera, and a method for reading out a CMOS pixel.
  • CMOS image sensors are made with different pixel designs. Common are designs with four to six transistors per pixel and one or two photodiodes.
  • Photodiode is made by the silicon process such that the photodiode has no connection to a metal.
  • a dual conversion gain read circuit is a circuit which is designed to charge the photodiode by means of at least two different ones
  • electromagnetic radiation typically in the wavelength range of light, including the ultraviolet and infrared wavelengths to determine.
  • designs with five transistors and two pinned photodiodes are known. Further, designs with six transistors are known. These are typically used to convert an image sensor with Global Shutter.
  • the challenge in pixel design is to design a circuit that uses as few transistors as possible while meeting the performance requirements.
  • transistor sharing for color sensors, multiple use of the transistors (transistor sharing) in a cluster of four pixels (eg, the Bayer pattern, i.e. red,
  • US 2004/0251394 A1 discloses a CMOS pixel according to the preamble of the present invention.
  • CMOS pixel with a dual conversation gain readout circuit comprising at least one first photodiode, one
  • a diffusion region having a first capacitance for receiving a charge from the at least one first photodiode, wherein the dual conversation gain
  • Readout circuit is adapted to read the charge of the diffusion region by means of a first amplification factor and by means of a second amplification factor, wherein the CMOS pixel has at least one second photodiode, wherein the diffusion region is further adapted to receive a charge from the at least one second photodiode and that the dual Conversion gain Readout circuit is adapted to read the charge of the diffusion region by means of at least one third gain factor and by means of at least one fourth gain factor.
  • a split pixel i. a pixel with more than one photodiode, typically with two photodiodes, with a dual conversion
  • the advantage of the pixel of the present invention is that it provides a pixel with a high dynamic (> 140 dB) and good dark sensitivity.
  • High dynamics are necessary, for example, when recording an image that has a high dark content and a high light content.
  • a typical situation in which such an image is to be recorded is when entering a tunnel in broad daylight.
  • the dual conversion gain readout circuit of the CMOS pixel has a dual conversion gain capacity, wherein the dual conversion gain readout circuit is configured to form the second gain factor by means of the dual conversion gain capacity.
  • the dual conversion gain capacity is provided by a dual conversion gain capacitor.
  • the at least one first photodiode and the at least one second photodiode have different sizes.
  • the different sizes of the photodiodes give a different sensitivity. By combining the signals of the two photodiodes, one obtains increased dynamics.
  • the at least one first photodiode is smaller than the at least one second photodiode.
  • a size or area ratio between the at least one first photodiode and the at least one second photodiode of 1: 8 has proven to be advantageous.
  • the at least one first photodiode has a first photodiode capacitance and the at least one second photodiode has a second photodiode capacitance
  • Photodiode capacity wherein the first photodiode capacitance is smaller than the second photodiode capacitance.
  • the first photodiode capacitance has a capacitance of 5,000 e- (electrons) and the second photodiode capacitance has a capacitance of 10,000 e- (electrons).
  • a switch in particular a transistor, is arranged between the diffusion region and the first capacitor.
  • Readout circuit designed for the first photodiode capacity of the at least one first photodiode.
  • the photodiodes also have different photodiode capacitances.
  • Readout circuit for the respective photodiode capacitances of the photodiodes designed to provide readout circuits.
  • the design of the dual conversion gain read circuit on the smaller of the two photodiode capacitors has the advantage that the same dual conversion gain readout circuit can be used for the larger of the two photodiode capacities.
  • the number of transistors can be reduced for the individual pixel, and as a result, more area of the pixel can be used for the at least one first pixel Photodiode and the at least one second photodiode are provided. This improves the dark sensitivity of the pixel.
  • Photodiode designed to provide the first photodiode capacity of the dual conversion gain read circuit and the dual conversion gain
  • Readout circuit adapted to the at least one third amplification factor by means of the first capacitor or the first capacitor and the first
  • the first photodiode is designed in such a way that the first photodiode capacitance and the first capacitance are suitable for designing the dual conversion gain read circuit for the at least one second photodiode. To a maximum between size or area ratio and
  • the silicon process for producing the at least one first photodiode is set such that the doping of the at least one first photodiode leads to the highest possible or the desired photodiode capacity of the first photodiode ,
  • This variant offers the advantage that, although only one common dual conversion gain read-out circuit is provided for the at least one first photodiode and the at least one second photodiode, there is still one for both
  • Photodiodes or photodiode capacitors optimally designed reading can be achieved.
  • Photodiode and the diffusion region a second switch, in particular a transistor arranged.
  • Another aspect of the present invention is a method for reading out a
  • CMOS pixels according to the present invention with the steps: Reading the charge of the at least one first photodiode from the
  • This aspect of the present invention results from the recognition that the respective amplification factor results from the ratio between the photodiode capacitance to be read and the capacitance by means of which the dual conversion gain readout circuit reads the photodiode. Accordingly, even if the dual conversion gain readout circuit uses the same capacitance or the same capacitances, then another gain factor results, but in relation to this the read photodiode has a different photodiode capacitance.
  • the first capacitance and the second capacitance are used.
  • This embodiment provides a second gain factor for reading the first photodiode by the addition of the second capacitance of the dual conversion gain circuit.
  • the first capacitance or the first capacitance and the first photodiode capacitance are used.
  • Photodiode capacity used. Will the at least one second photodiode with the dual conversion gain
  • Read-out circuit which is designed for the at least one first photodiode, then this leads to a particularly strong amplification factor. Thus, even very faint objects can be detected via the pixel.
  • the readout circuit is detuned such that the dual conversion gain readout circuit, which is designed for the at least one first photodiode, is then designed for the at least one second photodiode.
  • This embodiment is based on the recognition that the at least one first photodiode their
  • Photodiode capacity of the dual conversion gain read circuit can provide to create a ratio between the photodiode capacity of the at least one second photodiode and the dual conversion gain readout circuit, which is optimal for the reading of the second photodiode.
  • a particularly good result is achieved if the photodiode capacitance of the at least one first photodiode is chosen such that, in conjunction with the dual conversion gain readout circuit, a capacitance on the part of the
  • Readout circuit is formed, which is optimal for the reading of the at least one second photodiode capacitance.
  • FIG. 2 shows a CMOS pixel with dual conversion gain readout circuit according to the present invention
  • FIG. 3 is a flow chart of a method for reading out a CMOS pixel according to the present invention.
  • Fig. 1 shows a CMOS pixel with four transistors according to the prior art.
  • the CMOS pixel has a photodiode PD and a diffusion region FD with an associated capacitance CFD. Between the diffusion region FD and the
  • Photodiode PD is a transistor arranged as a transfer gate ⁇ . About the transfer Gate ⁇ the charge of the photodiode PD is transmitted to the diffusion region FD for reading. Between the diffusion region FD and the voltage supply VAA_PIX of the pixel, a transistor is arranged as a reset transistor TR to reset the pixel. Between the voltage supply VAA_PIX and the ground, two transistors are arranged as source follower transistor TSF for amplification and as a row select transistor TRS for selecting the row of pixels to be read, for example in the rolling shutter mode of a CMOS image sensor consisting of CMOS pixels.
  • the electromagnetic radiation detected via the pixel typically light from the ultraviolet to the infrared range, can be read out as a quantity represented by a voltage value.
  • FIG. 2 shows a CMOS pixel with a dual conversion gain readout circuit according to the present invention. Identical or equivalent elements are identified by the same or similar reference numerals.
  • the illustrated pixel comprises a first photodiode PD1 and a second photodiode PD2.
  • the two photodiodes PD1, PD2 are assigned to a common diffusion region FD.
  • Each photodiode PD1, PD2 is associated with a respective transfer gate transistor ⁇ , ⁇ 2.
  • the photodiodes PD1, PD2 and the photodiode capacitors can be connected to the diffusion region FD via the transfer gate transistors ⁇ , ⁇ 2.
  • the illustrated pixel comprises a dual conversion gain readout circuit, which comprises at least a first
  • the dual conversion gain read circuit consists of a transistor as a dual conversion gain transistor TDCG, which is arranged between the diffusion region FD and the capacity CDCG, which is likewise assigned to the dual conversion gain read circuit.
  • Dual Conversion Gain Capacity CDCG is displayed in the CMOS pixel as Capacitor provided between the dual conversion gain transistor TDCG and the ground.
  • the juxtaposed capacitances are the dual conversion gain readout circuit and the two photodiodes
  • the size or area of the first layer is the size or area of the first layer
  • Photodiode PDl in the ratio 1: 8 smaller than the size or the area of the second photodiode PD2. Accordingly, the first photodiode PD1 has a lower photodiode capacity.
  • Silicon process for producing the photodiodes PDL, PD2 can be achieved that the photodiode capacitance of the first photodiode PDL 5000 e- (electrons) and the photodiode capacitance of the second photodiode PD2 is 10,000 e-, i. the ratio of the photodiode capacitances is 1: 2.
  • the dual conversion gain readout circuit is designed for the photodiode capacitance of the first photodiode PD1 and provides for the reading of the charge of the first photodiode PD1 a high gain (High Conversation Gain) and a low gain (Low Conversation Gain ) ready.
  • the Gain factors for the readout of the second photodiode are not necessarily optimal.
  • the present invention is now based on that for reading the second
  • Photodiode PD2 the optimized photodiode capacity of the first photodiode PD1 can be used by the dual conversion gain readout circuit. For this purpose, after reading the first photodiode PD1, the photodiode PD1 is reset via the reset transistor TR. For the readout of the second photodiode PD2, however, the transfer gate ⁇ of the first photodiode is not closed, i. not set to nonconductive, but remains open, i. set to conductive. This is possible, among other things, because compared to the exposure time of
  • Photodiodes of the readout process is very short and therefore the exposure of the first Photodiode PD1 during the reading of the second photodiode PD2 does not negatively or falsely significant. This is also maximized by the
  • Photodiode PD2 supported.
  • CMOS pixel of the illustrated embodiment it is possible the dual
  • Conversion gain readout circuit for reading the second photodiode PD2 by means of the photodiode capacitance of the first photodiode PD1 by a factor of 2 to detune the dual conversion gain readout circuit for the second
  • Photodiode PD2 interpreted. The size and area ratios given above and
  • Capacitance ratios are one possible embodiment of the CMOS pixel according to the present invention. Depending on the field of application, otheruccntig. Area ratios and capacity ratios possible.
  • FIG. 3 shows a flow diagram of a method for reading out a CMOS pixel according to the present invention.
  • step 301 the first photodiode PD1 is read out with a first amplification factor.
  • the reset transistor TR, the dual conversion gain transistor TDCG and the transfer gate transistor ⁇ 2 of the second photodiode can be closed with reference to FIG.
  • the transfer gate transistor ⁇ the first photodiode is opened accordingly.
  • the first photodiode PD1 is read out with a second amplification factor.
  • the reset transistor TR and the transfer gate transistor ⁇ 2 of the second photodiode can be closed with reference to FIG.
  • step 303 the first photodiode PD1 and the dual conversion gain readout circuit are reset.
  • the reset transistor TR, the dual conversion gain transistor TDCG and the transfer gate transistor ⁇ of the first photodiode PD1 are opened.
  • Photodiode PD2 is closed.
  • the second photodiode PD2 is read out with a third amplification factor.
  • the reset transistor TR the dual conversion gain transistor TDCG
  • the transfer gate transistors ⁇ , ⁇ 2 of the first and the second photodiode PD1, PD2 is opened accordingly. This achieves a high gain factor (high conversion gain) for the readout of the second photodiode PD2.
  • Alternative can also be the transfer gate
  • Transistor ⁇ the first photodiode PD1 be closed. This achieves an extremely high gain (ultra high conversion gain).
  • step 305 the second photodiode PD2 is read out with a fourth amplification factor.
  • the reset transistor can be closed with reference to FIG.
  • Transistor ⁇ 2 of the second photodiode and the dual conversion gain transistor TDCG are opened accordingly. This achieves an extremely low gain (ultra low conversion gain) for the readout of the second photodiode PD2.
  • the transfer gate transistor ⁇ of the first photodiode PD1 may be closed. This achieves a low gain (low conversion gain).

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

CMOS Pixel mit einer Dual Conversation Gain Ausleseschaltung, aufweisend mindestens eine erste Photodiode (PDl), eine Diffusionsregion (FD) mit einer ersten Kapazität (CFD) zur Aufnahme einer Ladung von der mindestens einen ersten Photodiode (PDl), wobei die Dual Conversation Gain Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion (FD) mittels eines ersten Verstärkungsfaktors und mittels eines zweiten Verstärkungsfaktors auszulesen, wobei der CMOS Pixel mindestens eine zweite Photodiode (PD2) aufweist, wobei die Diffusionsregion (FD) ferner dazu ausgebildet ist eine Ladung von der mindestens einen zweiten Photodiode (PD2) aufzunehmen und dass die Dual Conversion Gain Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion (FD) mittels mindestens eines dritten Verstärkungsfaktors und mindestens eines vierten Verstärkungsfaktors auszulesen.

Description

Beschreibung
Titel
CMOS Pixel, Bildsensor und Kamera sowie Verfahren zum Auslesen eines CMOS Pixels
Die vorliegende Erfindung betrifft einen CMOS Pixel, einen Bildsensor und eine Kamera sowie ein Verfahren zum Auslesen eines CMOS Pixels.
Stand der Technik
CMOS Bildsensoren werden mit unterschiedlichen Pixeldesigns hergestellt. Üblich sind Designs mit vier bis sechs Transistoren pro Pixel und einer oder zwei Photodioden.
Bekannt sind dabei Designs mit vier Transistoren und einer pinned Photodiode. Pinned bedeutet in diesem Kontext, dass die Photodiode durch den Silizium-Prozess derart hergestellt wird, dass die Photodiode keine Verbindung zu einem Metall aufweist.
Weiter sind Designs mit fünf Transistoren, einer pinned Photodiode und einer Dual Conversion Gain Ausleseschaltung bekannt. Unter einer Dual Conversion Gain Ausleseschaltung ist vorliegend eine Schaltung zu verstehen, die dazu ausgelegt ist, die Ladung der Photodiode mittels mindestens zwei unterschiedlichen
Verstärkungsfaktoren auszulesen, um die durch die Photodiode erfasste
elektromagnetische Strahlung, typischerweise im Wellenlängenbereich von Licht, inklusive des ultravioletten und des infraroten Wellenlängenbereichs, zu ermitteln.
Weiter sind Designs mit fünf Transistoren und zwei pinned Photodioden bekannt. Weiter sind Designs mit sechs Transistoren bekannt. Diese werden typsicherweise eingesetzt, um eine Bildsensor mit Global Shutter umzusetzen.
Die Herausforderung beim Pixeldesign ist, eine Schaltung zu entwerfen, die mit möglichst wenigen Transistoren auskommt und die dennoch die Anforderungen an die Performance erfüllt.
Die Forderung möglichst wenige Transistoren zu verwenden, rührt daher, dass sowohl die Photodioden als auch die Transistoren auf demselben Träger bzw. Substrat untergebracht sind, umso mehr Fläche von Transistoren eingenommen wird, umso geringer ist die Lichtausbeute der Photodiode. Dementsprechend geht die
Lichtempfindlichkeit bzw. die Dunkelempfindlichkeit des Pixels zurück.
Um eine möglichst hohe Dynamik zu erreichen werden entweder mehr als eine Photodiode, typischerweise zwei Photodioden, verwendet oder es wird eine Dual Conversation Gain Ausleseschaltung eingesetzt.
Für Farbsensoren kann mittels Mehrfachnutzung der Transistoren (Transistors Sharing) in einem Cluster mit vier Pixeln (bspw. nach dem Bayer-Muster, d.h. Rot,
Grün, Blau, Grün) die Anzahl der Transistoren im Schnitt auf drei reduziert werden.
Aus der US 2004/0251394 AI ist ein CMOS Pixel nach dem Oberbegriff der vorliegenden Erfindung bekannt.
Offenbarung der Erfindung
Vor diesem Hintergrund wird vorliegend ein CMOS Pixel mit einer Dual Conversation Gain Ausleseschaltung, aufweisend mindestens eine erste Photodiode, eine
Diffusionsregion mit einer ersten Kapazität zur Aufnahme einer Ladung von der mindestens einen ersten Photodiode, wobei die Dual Conversation Gain
Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion mittels eines ersten Verstärkungsfaktors und mittels eines zweiten Verstärkungsfaktors auszulesen, wobei der CMOS Pixel mindestens eine zweite Photodiode aufweist, wobei die Diffusionsregion ferner dazu ausgebildet ist eine Ladung von der mindestens einen zweiten Photodiode aufzunehmen und dass die Dual Conversion Gain Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion mittels mindestens eines dritten Verstärkungsfaktors und mittels mindestens eines vierten Verstärkungsfaktors auszulesen.
Bei dem Pixel der vorliegend Erfindung wird ein Split Pixel, d.h. ein Pixel mit mehr als einer Photodiode, typischerweise mit zwei Photodioden, mit einer Dual Conversion
Gain Ausleseschaltung kombiniert.
Der Vorteil an dem Pixel der vorliegenden Erfindung ist, dass ein Pixel mit einerseits einer hohen Dynamik (> 140 dB) und einer guten Dunkelempfindlichkeit geschaffen wird.
Eine hohe Dynamik ist beispielsweise dann notwendig, wenn ein Bild aufzuzeichnen ist, das einen hohen Dunkelanteil und einen hohen Hellanteil aufweist. Eine typische Situation, in der ein solches Bild aufzuzeichnen ist, ist bei der Einfahrt in einen Tunnel am helllichten Tag.
In einer Ausführungsform des Pixels der vorliegenden Erfindung weist die Dual Conversion Gain Ausleseschaltung des CMOS Pixels eine Dual Conversion Gain Kapazität auf, wobei die Dual Conversion Gain Ausleseschaltung dazu ausgebildet ist, den zweiten Verstärkungsfaktor mittels der Dual Conversion Gain Kapazität zu bilden.
Typischerweise wird die Dual Conversion Gain Kapazität durch einen Dual Conversion Gain Kondensator bereitgestellt.
In einer vorteilhaften Ausführungsform des CMOS Pixel weisen die mindestens eine erste Photodiode und die mindestens eine zweite Photodiode unterschiedliche Größen aufweisen.
Durch die unterschiedlichen Größen der Photodioden erhält man eine unterschiedliche Empfindlichkeit. Durch die Kombination der Signale der beiden Photodioden erhält man eine gesteigerte Dynamik.
In einer Variante dieser Ausführungsform ist die mindestens eine erste Photodiode kleiner ist, als die mindestens eine zweite Photodiode.
Die Dynamik wird umso größer, wenn der Größen- bzw. Flächenunterschied der Photodioden möglichst groß ist. In einer konkreten Ausgestaltung hat sich ein Größen- bzw. Flächenverhältnis zwischen der der mindestens eine ersten Photodiode und der mindestens einen zweiten Photodiode von 1 : 8 als vorteilhaft herausgestellt.
In einer Ausführungsform des Pixels weist die mindestens eine erste Photodiode eine erste Photodiodenkapazität und die mindestens eine zweite Photodiode eine zweite
Photodiodenkapazität auf, wobei die erste Photodiodenkapazität kleiner ist als die zweite Photodiodenkapazität.
In einer konkreten Ausgestaltung hat sich als vorteilhaft herausgestellt, dass die erste Photodiodenkapazität eine Kapazität von 5.000 e- (Elektronen) aufweist und die zweite Photodiodenkapazität eine Kapazität von 10.000 e- (Elektronen) aufweist.
In einer Ausführungsform des Pixels ist zwischen der Diffusionsregion und dem ersten Kondensator ein Schalter, insbesondere ein Transistor, angeordnet.
In einer vorteilhaften Ausführungsform ist die Dual Conversation Gain
Ausleseschaltung für die erste Photodiodenkapazität der mindestens einen ersten Photodiode ausgelegt.
Dadurch, dass die mindestens eine erste Photodiode und die mindestens eine zweite Photodiode unterschiedliche Größen bzw. Flächen haben, weisen die Photodioden auch unterschiedliche Photodiodenkapazitäten auf. Dadurch, dass die Dynamik des Pixels umso besser ist, umso größer der Größen- bzw. Flächenunterschied der mindestens einen ersten Photodioden zu der mindestens einen zweiten Photodiode ist, ist entsprechend der Unterschied der Photodiodenkapazitäten groß. Dies hätte zur Folge, dass zum Auslesen der Photodioden mittels der Dual Conversion Gain
Ausleseschaltung für die jeweiligen Photodiodenkapazitäten der Photodioden ausgelegte Ausleseschaltungen vorzusehen wären. Durch die Auslegung der Dual Conversion Gain Ausleseschaltung auf die kleinere der beiden Photodiodenkapazitäten ergibt sich der Vorteil, dass dieselbe Dual Conversion Gain Ausleseschaltung auch für die größere der beiden Photodiodenkapazitäten eingesetzt werden kann.
Dadurch lässt sich für den einzelnen Pixel die Anzahl der Transistoren verringern und in der Folge davon kann mehr Fläche des Pixels für die mindestens eine erste Photodiode und die mindestens eine zweite Photodiode vorgesehen werden. Dadurch verbessert sich die Dunkelempfindlichkeit des Pixels.
In einer vorteilhaften Ausführungsform des Pixels ist die mindestens eine erste
Photodiode dazu ausgebildet, die erste Photodiodenkapazität der Dual Conversion Gain Ausleseschaltung bereitzustellen und die Dual Conversion Gain
Ausleseschaltung dazu ausgebildet, den mindestens einen dritten Verstärkungsfaktor mittels der ersten Kapazität oder der ersten Kapazität und der ersten
Photodiodenkapazität zu bilden und den mindestens einen vierten Verstärkungsfaktor mittels der ersten Kapazität und der zweiten Kapazität oder der ersten Kapazität und der zweiten Kapazität und der ersten Photodiodenkapazität zu bilden.
In einer vorteilhaften Variante dieser Ausführungsform ist die erste Photodiode derart gestaltet, dass die erste Photodiodenkapazität und die erste Kapazität dazu geeignet sind, dass die Dual Conversion Gain Ausleseschaltung für die mindestens eine zweite Photodiode ausgelegt ist. Um ein Maximum zwischen Größen- bzw. Flächenverhältnis und
Photodiodenkapazitätenverhältnis zwischen der mindestens einen ersten Photodiode und der mindestens einen zweiten Photodiode zu erreichen, wird der Siliziumprozess zur Herstellung der mindestens einen ersten Photodiode derart eingestellt, dass die Dotierung der mindestens einen ersten Photodiode zu einer möglichst hohe bzw. die gewünschte Photodiodenkapazität der ersten Photodiode führt.
Diese Variante bietet den Vorteil, dass, obwohl nur eine gemeinsame Dual Conversion Gain Ausleseschalten für die mindestens eine erste Photodiode als auch die mindestens eine zweite Photodiode vorgesehen ist, dennoch eine für beide
Photodioden bzw. Photodiodenkapazitäten optimal ausgelegte Auslesung erzielt werden kann.
In einer Ausführungsform des Pixels ist zwischen der mindestens einen ersten
Photodiode und der Diffusionsregion ein zweiter Schalter, insbesondere ein Transistor, angeordnet.
Ein weiterer Aspekt der vorliegenden Erfindung ist ein Verfahren zum Auslesen eines
CMOS Pixels nach der vorliegenden Erfindung mit den Schritten: Auslesen der Ladung der mindestens einen ersten Photodiode von der
Diffusionsregion mittels eines ersten Verstärkungsfaktors;
Auslesen der Ladung der mindestens einen ersten Photodiode von der
Diffusionsregion mittels eines zweiten Verstärkungsfaktors;
- Zurücksetzen der Dual Conversion Gain Ausleseschaltung und der ersten
Photodiode;
Auslesen der Ladung der mindestens einen zweiten Photodiode von der
Diffusionsregion mittels eines dritten Verstärkungsfaktors;
Auslesen der Ladung der mindestens einen zweiten Photodiode von der
Diffusionsregion mittels eines vierten Verstärkungsfaktors.
Dieser Aspekt der vorliegenden Erfindung ergibt sich aus der Erkenntnis, dass der jeweilige Verstärkungsfaktor von dem Verhältnis zwischen der auszulesenden Photodiodenkapazität und der Kapazität, mittels der die Dual Conversion Gain Ausleseschaltung, die Photodiode ausliest, ergibt. Dementsprechend ergibt sich auch dann ein anderer Verstärkungsfaktor, wenn zwar die Dual Conversion Gain Ausleseschaltung die gleiche Kapazität bzw. die gleichen Kapazitäten verwendet, aber im Verhältnis dazu die auszulesende Photodiode eine andere Photodiodenkapazität aufweist.
In einer Ausführungsform des Verfahrens wird im Schritt des Auslesens mittels des zweiten Verstärkungsfaktors zum Auslesen die erste Kapazität und zweite Kapazität verwendet.
Diese Ausführungsform stellt zur Auslesung der ersten Photodiode einen zweiten Verstärkungsfaktor durch die Hinzunahme der zweiten Kapazität der Dual Conversion Gain Schaltung. In einer Ausführungsform des Verfahrens werden im Schritt des Auslesens mittels des dritten Verstärkungsfaktors zum Auslesen die erste Kapazität oder die erste Kapazität und die erste Photodiodenkapazität verwendet.
In einer weiteren Ausführungsform des Verfahrens werden im Schritt des Auslesens mittels des vierten Verstärkungsfaktors zum Auslesen die erste Kapazität und zweite Kapazität oder die erste Kapazität und zweite Kapazität und die erste
Photodiodenkapazität verwendet. Wird die mindestens eine zweite Photodiode mit der Dual Conversion Gain
Ausleseschaltung ausgelesen, die für die mindestens eine erste Photodiode ausgelegt ist, dann führt dies zu einem besonders starken Verstärkungsfaktor. Somit können auch besonders lichtschwache Objekte über den Pixel erfasst werden.
Durch das Hinzunehmen der Photodiodenkapazität der mindestens einen ersten Photodiode wird die Ausleseschaltung derart verstimmt, dass die Dual Conversion Gain Ausleseschaltung, die für die mindestens eine erste Photodiode ausgelegt ist, dann für die mindestens eine zweite Photodiode ausgelegt ist. Diese Ausführungsform basiert auf der Erkenntnis, dass die mindestens eine erste Photodiode ihre
Photodiodenkapazität der Dual Conversion Gain Ausleseschaltung zur Verfügung stellen kann, um ein Verhältnis zwischen der Photodiodenkapazität der mindestens einen zweiten Photodiode und der Dual Conversion Gain Ausleseschaltung zu schaffen, das optimal für die Auslesung der zweiten Photodiode ist.
Ein besonders gutes Ergebnis wird dabei erreicht, wenn die Photodiodenkapazität der mindestens einen ersten Photodiode so gewählt wird, dass im Zusammenspiel mit der Dual Conversion Gain Ausleseschaltung eine Kapazität auf Seiten der
Ausleseschaltung entsteht, die optimal für die Auslesung der mindestens einen zweiten Photodiodenkapazität ist.
Nachfolgend werden Ausführungsformen der vorliegenden Erfindung anhand von
Figuren dargestellt und erläutert. Es zeigen:
Fig. 1 einen CMOS Pixel mit vier Transistoren ohne Dual Conversion Gain
Ausleseschaltung gemäß dem Stand der Technik;
Fig. 2 einen CMOS Pixel mit Dual Conversion Gain Ausleseschaltung gemäß der vorliegenden Erfindung;
Fig. 3 ein Ablaufdiagramm eines Verfahrens zum Auslesen eines CMOS Pixels gemäß der vorliegenden Erfindung
Fig. 1 zeigt einen CMOS Pixel mit vier Transistoren gemäß dem Stand der Technik. Der CMOS Pixel weist eine Photodiode PD und eine Diffusionsregion FD mit einer zugehörigen Kapazität CFD auf. Zwischen der Diffusionsregion FD und der
Photodiode PD ist ein Transistor als Transfer Gate Τχ angeordnet. Über das Transfer Gate Τχ wird die Ladung der Photodiode PD zum Auslesen an die Diffusionsregion FD übertragen. Zwischen der Diffusionsregion FD und der Spannungsversorgung VAA_PIX des Pixels ist ein Transistor als Rücksetztransistor (Reset Transistor) TR angeordnet, um den Pixel zurückzusetzen. Zwischen der Spannungsversorgung VAA_PIX und der Masse sind zwei Transistoren als Source Follower Transistor TSF zur Verstärkung und als Row Select Transistor TRS zur Auswahl der auszulesenden Pixelreihe bspw. im Rolling Shutter Betrieb eines CMOS Bildsensors bestehend aus CMOS Pixeln, angeordnet.
Über den Spannungspunkt VOUT kann die über den Pixel erfasste elektromagnetische Strahlung, typischerweise Licht vom ultravioletten bis zum Infraroten Bereich als durch einen Spannungswert repräsentierte Größe ausgelesen werden.
Die so erfasste elektromagnetische Strahlung wird dann einer Nachbearbeitung zugeführt. Typischerweise einer Digitalisierungsschaltung und einer nachfolgenden Verarbeitung zur Bereitstellung einer Bildinformation. Figur 2 zeigt einen CMOS Pixel mit einer Dual Conversion Gain Ausleseschaltung gemäß der vorliegenden Erfindung. Gleiche oder gleichwirkende Element sind mit dem gleichen oder ähnlichem Bezugszeichen gekennzeichnet. Der dargestellte Pixel umfasst eine erste Photodiode PD1 und eine zweite Photodioden PD2. Die beiden Photodioden PD1, PD2 sind einer gemeinsamen Diffusionsregion FD zugeordnet. Jeder Photodiode PD1, PD2 ist ein jeweiliger Transfer Gate Transistor Τχι, Τχ2 zugeordnet. Über die Transfergate Transistoren Τχι, Τχ2 sind die Photodioden PD1, PD2 bzw. die Photodiodenkapazitäten mit der Diffusionsregion FD verbindbar.
In Figur 2 nicht dargestellt, aber dennoch vorhanden ist die Kapazität CFD der Diffusionsregion FD. Neben den schon in Figur 1 beschriebenen Elementen umfasst der dargestellte Pixel eine Dual Conversion Gain Ausleseschaltung, die mindestens einen ersten
Verstärkungsfaktor und einen zweiten Verstärkungsfaktor bildet. Die Dual Conversion Gain Ausleseschaltung besteht aus einem Transistor als Dual Conversion Gain Transistor TDCG, der zwischen der Diffusionsregion FD und der ebenfalls zu der Dual Conversion Gain Ausleseschaltung zugeordneten Kapazität CDCG angeordnet ist. Die
Dual Conversion Gain Kapazität CDCG wird im dargestellten CMOS Pixel als Kondensator bereitgesellt, der zwischen dem Dual Conversion Gain Transistor TDCG und der Masse angeordnet ist.
Nicht in der Figur 2 dargestellt, aber zu der dargestellten Ausführungsform des CMOS Pixels gemäß der vorliegenden Erfindung gehörend, sind die aufeinander ausgelegten Kapazitäten der Dual Conversion Gain Ausleseschaltung und der beiden Photodioden
PDl, PD2.
Gemäß einer Ausführungsform ist die Größe bzw. die Fläche der ersten
Photodiode PDl im Verhältnis 1 : 8 kleiner als die Größe bzw. die Fläche der zweiten Photodiode PD2. Dementsprechend weist die erste Photodiode PDl eine geringere Photodiodenkapazität auf. Durch eine entsprechende Anpassung des
Siliziumprozesses zur Herstellung der Photodioden PDl, PD2 kann erreicht werden, dass die Photodiodenkapazität der ersten Photodiode PDl 5.000 e- (Elektronen) und die Photodiodenkapazität der zweiten Photodiode PD2 10.000 e- beträgt, d.h. das Verhältnis der Photodiodenkapazitäten beträgt 1 : 2. Die Dual Conversion Gain Ausleseschaltung ist für die Photodiodenkapazität der erste Photodiode PDl ausgelegt und stellt für die Auslesung der Ladung der erste Photodiode PDl einen starken Verstärkungsfaktor (high Conversation Gain) und einen schwachen Verstärkungsfaktor (low Conversation Gain) bereit.
Da die Dual Conversation Gain Ausleseschaltung für die erste Photodiode ausgelegt ist, sind die Verstärkungsfaktoren für die Auslesung der zweiten Photodiode nicht zwingend optimal.
Die vorliegende Erfindung basiert nun darauf, dass zur Auslesung der zweiten
Photodiode PD2 die optimierte Photodiodenkapazität der ersten Photodiode PDl von der Dual Conversion Gain Ausleseschaltung genutzt werden kann. Dazu wird nach dem Auslesen der ersten Photodiode PDl, die Photodiode PDl über den Rücksetztransistor TR zurückgesetzt. Für das Auslesen der zweiten Photodiode PD2 wird allerdings das Transfer Gate Τχι der ersten Photodiode nicht geschlossen, d.h. nicht auf nicht leitend gesetzt, sondern bleibt weiterhin geöffnet, d.h. auf leitend gesetzt. Dies ist unter anderem deshalb möglich, da im Vergleich zur Belichtungszeit der
Photodioden der Auslesevorgang sehr kurz ausfällt und daher die Belichtung der erste Photodiode PD1 während dem Auslesen der zweiten Photodiode PD2 nicht negativ bzw. verfälschend ins Gewicht fällt. Dies wird auch durch den maximierten
Größenunterschied zwischen der ersten Photodiode PD1 und der zweiten
Photodiode PD2 unterstützt. Durch das CMOS Pixel der dargestellten Ausführungsform ist es möglich die Dual
Conversion Gain Ausleseschaltung zum Auslesen der zweiten Photodiode PD2 mittels der Photodiodenkapazität der ersten Photodiode PD1 um einen Faktor 2 zu verstimmen, um die Dual Conversion Gain Ausleseschaltung für die zweite
Photodiode PD2 auszulegen. Die vorstehend angegeben Größen- bzw. Flächenverhältnisse und
Kapazitätenverhältnisse sind eine mögliche Ausführungsform des CMOS Pixels gemäß der vorliegenden Erfindung. Je nach Anwendungsgebiet sind auch andere Größenbzw. Flächenverhältnisse und Kapazitätenverhältnisse möglich.
Es ist darüber hinaus auch möglich und gegebenenfalls sogar gewünscht, dass die Photodiodenkapazität der ersten Photodiode PD1 nicht beim Auslesen der zweiten
Photodiode PD2 berücksichtigt wird. Dann wird die auf die erste Photodiode PD1 ausgelegte Dual Conversion Gain Ausleseschaltung zur Auslesung der zweiten Photodiode PD2 herangezogen. Dies führt zu extremen Verstärkungsfaktoren, die als ultra low und ultra high Conversion Gains bezeichnet werden können. Figur 3 zeigt ein Ablaufdiagramm eines Verfahrens zum Auslesen eines CMOS Pixels gemäß der vorliegenden Erfindung.
In Schritt 301 wird die erste Photodiode PD1 mit einem ersten Verstärkungsfaktor ausgelesen. Dazu kann mit Bezug zu Figur 2 der Rücksetztransistor TR, der Dual Conversion Gain Transistor TDCG sowie der Transfer Gate Transistor Τχ2 der zweiten Photodiode geschlossen sein. Der Transfer Gate Transistor Τχι der ersten Photodiode ist entsprechend geöffnet.
In Schritt 302 wird die erste Photodidode PD1 mit einem zweiten Verstärkungsfaktor ausgelesen. Dazu kann mit Bezug zu Figur 2 der Rücksetztransistor TR sowie der Transfer Gate Transistor Τχ2 der zweiten Photodiode geschlossen sein. Der Transfer Gate Transistor Τχι der ersten Photodiode und der Dual Conversion Gain Transistor
TDCG sind entsprechend geöffnet. In Schritt 303 werden die erste Photodiode PD1 und die Dual Conversion Gain Ausleseschaltung zurückgesetzt. Dazu werden der Rücksetztransistor TR, der Dual Conversion Gain Transistor TDCG sowie der Transfer Gate Transistor Τχι der ersten Photodiode PD1 geöffnet. Der Transfer Gate Transistor Τχ2 der zweiten
Photodiode PD2 ist geschlossen.
In Schritt 304 wird die zweite Photodiode PD2 mit einem dritten Verstärkungsfaktor ausgelesen. Dazu kann mit Bezug zu Figur 2 der Rücksetztransistor TR, der Dual Conversion Gain Transistor TDCG geschlossen sein. Die Transfer Gate Transistoren Τχι, Τχ2 der ersten und der zweiten Photodiode PD1, PD2 ist entsprechend geöffnet. Dadurch wird ein starker Verstärkungsfaktor (high Conversion Gain) für die Auslesung der zweiten Photodiode PD2 erzielt. Alternative kann auch der Transfer Gate
Transistor Τχι der ersten Photodiode PD1 geschlossen sein. Dadurch wird ein extrem starker Verstärkungsfaktor (ultra high Conversion Gain) erzielt.
In Schritt 305 wird die zweite Photodidode PD2 mit einem vierten Verstärkungsfaktor ausgelesen. Dazu kann mit Bezug zu Figur 2 der Rücksetztransistor geschlossen sein. Der Transfer Gate Transistor Τχι der ersten Photodiode und der Transfer Gate
Transistor Τχ2 der zweiten Photodiode sowie der Dual Conversion Gain Transistor TDCG sind entsprechend geöffnet. Dadurch wird ein extrem schwacher Verstärkungsfaktor (ultra low Conversion Gain) für die Auslesung der zweiten Photodiode PD2 erzielt. Alternative kann auch der Transfer Gate Transistor Τχι der ersten Photodiode PD1 geschlossen sein. Dadurch wird ein schwacher Verstärkungsfaktor (low Conversion Gain) erzielt.

Claims

Ansprüche
1. CMOS Pixel mit einer Dual Conversation Gain Ausleseschaltung, aufweisend mindestens eine erste Photodiode (PD1), eine Diffusionsregion (FD) mit einer ersten Kapazität (CFD) zur Aufnahme einer Ladung von der mindestens einen ersten Photodiode (PD1), wobei die Dual Conversation Gain Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion (FD) mittels eines ersten Verstärkungsfaktors und mittels eines zweiten Verstärkungsfaktors auszulesen, dadurch gekennzeichnet, dass
der CMOS Pixel mindestens eine zweite Photodiode (PD2) aufweist, wobei die Diffusionsregion (FD) ferner dazu ausgebildet ist eine Ladung von der mindestens einen zweiten Photodiode (PD2) aufzunehmen und dass die Dual Conversion Gain Ausleseschaltung dazu ausgebildet ist, die Ladung der Diffusionsregion (FD) mittels mindestens eines dritten Verstärkungsfaktors und mindestens eines vierten Verstärkungsfaktors auszulesen.
2. CMOS Pixel nach einem der vorhergehenden Ansprüche, wobei die Dual
Conversion Gain Ausleseschaltung eine zweite Kapazität (CDCG) aufweist, insbesondere durch einen Kondensator, wobei die Dual Conversion Gain
Ausleseschaltung dazu ausgebildet ist, den zweiten Verstärkungsfaktor mittels der zweiten Kapazität (CDCG) ZU bilden.
3. CMOS Pixel nach Anspruch 2, wobei zwischen der Diffusionsregion und dem
Kondensator ein Schalter, insbesondere ein Transistor (TDCG), angeordnet ist.
4. CMOS Pixel nach einem der Ansprüche 1 bis 3, wobei die mindestens eine erste Photodiode (PD1) und die mindestens eine zweite Photodiode (PD2)
unterschiedliche Größen aufweisen, insbesondere wobei die mindestens eine erste Photodiode (PDl) kleiner ist, als die mindestens eine zweite Photodiode (PD2).
5. CMOS Pixel nach einem der Ansprüche 1 bis 4, wobei die mindestens eine erste Photodiode (PDl) eine erste Photodiodenkapazität aufweist und die mindestens eine zweite Photodiode (PD2) eine zweite Photodiodenkapazität aufweist, wobei die erste Photodiodenkapazität kleiner ist als die zweite Photodiodenkapazität.
6. CMOS Pixel nach Anspruch 5, wobei die Dual Conversation Gain
Ausleseschaltung für die erste Photodiodenkapazität der mindestens eine erste Photodiode (PDl) ausgelegt ist.
7. CMOS Pixel nach Anspruch 5 oder 6, wobei die mindestens eine erste Photodiode (PDl) dazu ausgebildet ist, die erste Photodiodenkapazität der Dual Conversion Gain Ausleseschaltung bereitzustellen, wobei die Dual Conversion Gain
Ausleseschaltung dazu ausgebildet ist, den mindestens einen dritten
Verstärkungsfaktor mittels der ersten Kapazität (CFD) oder der ersten Kapazität (CFD) und der ersten Photodiodenkapazität zu bilden und den mindestens einen vierten Verstärkungsfaktor mittels der ersten Kapazität (CFD) und der zweiten Kapazität (CDCG) oder der ersten Kapazität (CFD) und der zweiten Kapazität (CDCG) und der ersten Photodiodenkapazität zu bilden, insbesondere wobei die erste Photodiode (PDl) derart gestaltet ist, dass die erste Photodiodenkapazität und die erste Kapazität (CFD) dazu geeignet sind, dass die Dual Conversion Gain
Ausleseschaltung für die mindestens eine zweite Photodiode (PD2) ausgelegt ist.
8. CMOS Pixel nach Anspruch 7, wobei zwischen der mindestens einen ersten
Photodiode (PDl) und der Diffusionsregion (FD) ein zweiter Schalter,
insbesondere ein Transistor (Τχι), angeordnet ist.
9. Bildsensor aufweisend einen CMOS Pixel nach einem der Ansprüche 1 bis 8.
10. Kamera aufweisend einen Bildsensor nach Anspruch 9.
11. Verfahren zum Auslesen eines CMOS Pixels nach einem der vorhergehenden Ansprüche mittels der Dual Conversion Gain Schaltung mit den Schritten:
Auslesen der Ladung der mindestens einen ersten Photodiode (PD1) von der Diffusionsregion (FD) mittels eines ersten Verstärkungsfaktors
Auslesen der Ladung der mindestens einen ersten Photodiode (PD1) von der Diffusionsregion (FD) mittels eines zweiten Verstärkungsfaktors
Zurücksetzen der Dual Conversion Gain Ausleseschaltung und der ersten Photodiode (PD1)
Auslesen der Ladung der mindestens einen zweiten Photodiode (PD2) von der Diffusionsregion (FD) mittels eines dritten Verstärkungsfaktors
Auslesen der Ladung der mindestens einen zweiten Photodiode (PD2) von der Diffusionsregion (FD) mittels eines vierten Verstärkungsfaktors.
12. Verfahren nach Anspruch 9, wobei im Schritt des Auslesens mittels des ersten Verstärkungsfaktors zum Auslesen die erste Kapazität (CFD) verwendet wird.
13. Verfahren nach Anspruch 9 oder 10, wobei im Schritt des Auslesens mittels des zweiten Verstärkungsfaktors zum Auslesen die erste Kapazität (CFD) und die zweite Kapazität (CDCG) verwendet werden.
14. Verfahren nach einem der Ansprüche 9 bis 11, wobei im Schritt des Auslesens mittels des dritten Verstärkungsfaktors zum Auslesen die erste Kapazität (CFD) oder die erste Kapazität (CFD) und die erste Photodiodenkapazität verwendet werden.
15. Verfahren nach einem der Ansprüche 9 bis 12, wobei im Schritt des Auslesens mittels des vierten Verstärkungsfaktors zum Auslesen die erste Kapazität (CFD) und die zweite Kapazität (CDCG) oder die erste Kapazität (CFD) und die zweite Kapazität (CDCG) und die erste Photodiodenkapazität verwendet werden.
PCT/EP2017/067216 2016-07-13 2017-07-10 Cmos pixel, bildsensor und kamera sowie verfahren zum auslesen eines cmos pixels WO2018011121A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018568376A JP6767520B2 (ja) 2016-07-13 2017-07-10 Ｃｍｏｓピクセル、画像センサおよびカメラ、並びにｃｍｏｓピクセルを読み出すための方法
CN201780043178.6A CN109479105B (zh) 2016-07-13 2017-07-10 Cmos像素、图像传感器、摄像机和用于读取cmos像素的方法
GB1817739.4A GB2564993A (en) 2016-07-13 2017-07-10 CMOS pixel, image sensor and camera, and method for reading a CMOS pixel
US16/316,937 US10872913B2 (en) 2016-07-13 2017-07-10 CMOS pixel, image sensor, and camera and method for reading out a CMOS pixel

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016212784.5A DE102016212784A1 (de) 2016-07-13 2016-07-13 CMOS Pixel, Bildsensor und Kamera sowie Verfahren zum Auslesen eienes CMOS Pixels
DE102016212784.5 2016-07-13

Publications (1)

Publication Number Publication Date
WO2018011121A1 true WO2018011121A1 (de) 2018-01-18

Family

ID=59315618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/067216 WO2018011121A1 (de) 2016-07-13 2017-07-10 Cmos pixel, bildsensor und kamera sowie verfahren zum auslesen eines cmos pixels

Country Status (6)

Country Link
US (1) US10872913B2 (de)
JP (1) JP6767520B2 (de)
CN (1) CN109479105B (de)
DE (1) DE102016212784A1 (de)
GB (1) GB2564993A (de)
WO (1) WO2018011121A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110121037A (zh) * 2018-02-07 2019-08-13 豪威科技股份有限公司 具有双重转换增益读出的图像传感器
EP3651450A4 (de) * 2017-07-07 2022-03-30 Brillnics Singapore Pte. Ltd. Bildgebende festkörpervorrichtung, betriebsverfahren für die bildgebende festkörpervorrichtung, und elektronische ausstattung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110336964B (zh) * 2019-06-11 2022-03-25 Oppo广东移动通信有限公司 一种cmos图像传感器及图像处理方法、存储介质
EP3876523A1 (de) * 2020-03-06 2021-09-08 Gpixel NV Gemeinsamer pixel-komparator
US11509843B2 (en) * 2020-07-09 2022-11-22 Semiconductor Components Industries, Llc Low power shared image pixel architecture
KR20220098587A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 이미지 센서, 픽셀 및 픽셀의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251394A1 (en) 2003-06-11 2004-12-16 Rhodes Howard E. Dual conversion gain imagers
WO2008133861A1 (en) * 2007-05-01 2008-11-06 Eastman Kodak Company Image sensor pixel with gain control
US20090295973A1 (en) * 2008-05-20 2009-12-03 Texas Instruments Japan, Ltd. Solid-State Image Pickup Device
US20110140182A1 (en) * 2009-12-15 2011-06-16 Nagataka Tanaka Solid-state imaging device which can expand dynamic range
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
US7432540B2 (en) * 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
JP5578993B2 (ja) 2010-08-27 2014-08-27 キヤノン株式会社 光電変換装置、焦点検出装置、および撮像システム
US8847136B2 (en) * 2011-01-02 2014-09-30 Pixim, Inc. Conversion gain modulation using charge sharing pixel
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
US8969775B2 (en) * 2013-02-28 2015-03-03 Omnivision Technologies, Inc. High dynamic range pixel having a plurality of amplifier transistors
CN104144305B (zh) * 2013-05-10 2017-08-11 江苏思特威电子科技有限公司 双转换增益成像装置及其成像方法
US9628732B2 (en) * 2013-08-23 2017-04-18 Semiconductor Components Industries, Llc Imaging systems and methods for performing column-based image sensor pixel gain adjustments
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9686490B2 (en) * 2014-04-01 2017-06-20 Sensors Unlimited, Inc. Integrating pixels and methods of operation
US9437633B2 (en) * 2014-11-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Depth sensing pixel, composite pixel image sensor and method of making the composite pixel image sensor
CN104362164A (zh) * 2014-11-21 2015-02-18 北京思比科微电子技术股份有限公司 提高饱和容量的背照式图像传感器结构
EP3035668A1 (de) * 2014-12-16 2016-06-22 IMEC vzw In-Pixel-Verstärkervorrichtung und Verfahren
US9467633B2 (en) * 2015-02-27 2016-10-11 Semiconductor Components Industries, Llc High dynamic range imaging systems having differential photodiode exposures
JP2017037907A (ja) * 2015-08-07 2017-02-16 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN105208301B (zh) * 2015-09-16 2018-06-22 上海集成电路研发中心有限公司 双转换增益的像素单元结构及其信号采集方法
US9854186B2 (en) * 2016-02-05 2017-12-26 Semiconductor Components Industries, Llc Methods and apparatus for an images sensor with row-level gain control
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
US10110839B2 (en) * 2016-05-03 2018-10-23 Semiconductor Components Industries, Llc Dual-photodiode image pixel
US10536652B2 (en) * 2018-01-08 2020-01-14 Semiconductor Components Industries, Llc Image sensors with split photodiodes

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040251394A1 (en) 2003-06-11 2004-12-16 Rhodes Howard E. Dual conversion gain imagers
WO2008133861A1 (en) * 2007-05-01 2008-11-06 Eastman Kodak Company Image sensor pixel with gain control
US20090295973A1 (en) * 2008-05-20 2009-12-03 Texas Instruments Japan, Ltd. Solid-State Image Pickup Device
US20110140182A1 (en) * 2009-12-15 2011-06-16 Nagataka Tanaka Solid-state imaging device which can expand dynamic range
US20130256510A1 (en) * 2012-03-29 2013-10-03 Omnivision Technologies, Inc. Imaging device with floating diffusion switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3651450A4 (de) * 2017-07-07 2022-03-30 Brillnics Singapore Pte. Ltd. Bildgebende festkörpervorrichtung, betriebsverfahren für die bildgebende festkörpervorrichtung, und elektronische ausstattung
US11350044B2 (en) 2017-07-07 2022-05-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN110121037A (zh) * 2018-02-07 2019-08-13 豪威科技股份有限公司 具有双重转换增益读出的图像传感器

Also Published As

Publication number Publication date
JP2019523589A (ja) 2019-08-22
JP6767520B2 (ja) 2020-10-14
US20190296059A1 (en) 2019-09-26
DE102016212784A1 (de) 2018-01-18
GB2564993A (en) 2019-01-30
CN109479105A (zh) 2019-03-15
CN109479105B (zh) 2021-07-20
US10872913B2 (en) 2020-12-22
GB201817739D0 (en) 2018-12-19

Similar Documents

Publication Publication Date Title
WO2018011121A1 (de) Cmos pixel, bildsensor und kamera sowie verfahren zum auslesen eines cmos pixels
DE69931629T2 (de) Aktivpixel-cmos-sensor mit mehreren speicherkondensator
DE69920687T2 (de) Bildsensor mit erweitertem dynamikbereich
DE69835989T2 (de) Aktiver Pixelbildsensor mit gemeinsam genutztem Verstärker-Auslesesystem
DE19737330C2 (de) Abbildungssystem und Verfahren zum Betreiben desselben
DE60030802T2 (de) Bildsensor mit Messsung der Sättigungszeitmessung zur Erweiterung des Dynamikbereichs
DE202016105510U1 (de) Pixel mit Global Shutter und hohem Dynamikumfang
DE102016218843A1 (de) Bilderzeugungspixel mit hohem Dynamikumfang mit verbesserter Auslesung
DE102020004050A1 (de) Verfahren und schaltungsanordnungen zur verbesserung der global-shutter-effizienz bei rückseitig beleuchteten bildsensorpixeln mit hohem dynamikumfang
DE102016218838A1 (de) Bilderzeugungspixel mit hohem Dynamikumfang mit verbesserter Auslesung
DE102019113278B4 (de) Bildsensoren mit ladungsüberlauffähigkeiten
DE69738645T2 (de) Aktiver Pixelsensor mit Durchbruch-Rücksetzstruktur und Unterdrückung des Übersprechsignales
DE102020119179A1 (de) Bilderzeugungssysteme und verfahren zum erzeugen von bildern mit hohem dynamikbereich
DE102011100350A1 (de) Bildsensor mit einstellbarer Auflösung
DE60120099T2 (de) Aktiver pixelbildsensor mit verbesserter linearität
DE102022102417A1 (de) Bildpixel mit gekoppelten gate-strukturen
WO1998047280A1 (de) Bildsensor mit einer vielzahl von bildpunkt-sensorbereichen
DE10123819B4 (de) Festkörper-Bildsensor und Vorrichtung mit einem solchen
DE112023000541T5 (de) Bildsensor, optoelektronische vorrichtung und verfahren zum betreiben einer bildgebenden vorrichtung
DE102020125493A1 (de) Abbildungsvorrichtung, die gemeinsam genutzte Pixel enthält, und Betriebsverfahren derselben
DE112022003407T5 (de) Pixelanordnung, pixelmatrix, bildsensor und verfahren zum betrieb einer pixelanordnung
DE102016211304A1 (de) Bildsensor mit hohem Dynamikbereich und Verfahren
DE112022003695T5 (de) Festkörper-bildgebungselement
DE3223861C2 (de)
DE102019113554B4 (de) Bildsensoren mit lichtflackern-minderungsfähigkeiten

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 201817739

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20170710

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17737784

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018568376

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17737784

Country of ref document: EP

Kind code of ref document: A1