Nothing Special   »   [go: up one dir, main page]

WO2016152808A1 - 透明電極付き基板および透明電極付き基板の製造方法 - Google Patents

透明電極付き基板および透明電極付き基板の製造方法 Download PDF

Info

Publication number
WO2016152808A1
WO2016152808A1 PCT/JP2016/058808 JP2016058808W WO2016152808A1 WO 2016152808 A1 WO2016152808 A1 WO 2016152808A1 JP 2016058808 W JP2016058808 W JP 2016058808W WO 2016152808 A1 WO2016152808 A1 WO 2016152808A1
Authority
WO
WIPO (PCT)
Prior art keywords
transparent electrode
substrate
electrode layer
surface treatment
layer
Prior art date
Application number
PCT/JP2016/058808
Other languages
English (en)
French (fr)
Inventor
弘毅 早川
慎也 大本
崇 口山
Original Assignee
株式会社カネカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社カネカ filed Critical 株式会社カネカ
Priority to US15/556,895 priority Critical patent/US10173393B2/en
Priority to CN201680004428.0A priority patent/CN107109639B/zh
Priority to JP2017508334A priority patent/JP6660940B2/ja
Publication of WO2016152808A1 publication Critical patent/WO2016152808A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Definitions

  • the present invention relates to a substrate with a transparent electrode and a method for producing a substrate with a transparent electrode.
  • a substrate with a transparent electrode in which a transparent electrode made of a conductive oxide thin film such as indium-tin composite oxide (ITO) is formed on a transparent substrate such as a transparent film or glass is widely used for a device such as a display or a touch panel. .
  • the transparent electrode is used for parts that require transparency.
  • the lead-out wiring (lead-out electrode) for electrically connecting the transparent electrode and the IC controller or the like is provided in an invisible portion such as a frame region of the display, transparency is not necessary and the conductivity is high. Is required. For this reason, a metal layer or a conductive paste containing a metal is used as a material for the lead-out wiring.
  • an amorphous conductive oxide is inferior in conductivity and transparency as compared with a crystalline conductive oxide. Therefore, if an adhesion improving layer made of an amorphous conductive oxide is provided, the conductivity and transparency of the substrate with a transparent electrode will be deteriorated. That is, in the substrate with a transparent electrode as in Patent Document 1, it is difficult to achieve both the conductivity and transparency of the transparent electrode and the improvement in the adhesion of the lead-out wiring.
  • the present invention has been made to solve the above problems, and a first object of the present invention is to provide a substrate with a transparent electrode in which the adhesion of the lead-out wiring is improved and a method for manufacturing the same.
  • the second object of the present invention is to provide a substrate with a transparent electrode that ensures conductivity and transparency while improving adhesion, and a method for producing the same.
  • the substrate with a transparent electrode may have an extraction electrode on the transparent electrode layer.
  • An underlayer that is a different layer from the transparent electrode layer may be provided below the transparent electrode layer.
  • the transparent electrode is preferably formed by sputtering.
  • the transparent electrode layer having a small Ssc is formed by, for example, performing sputtering (transparent electrode film forming step) of applying the first discharge power x 1 to the sputter target and forming the transparent electrode layer at the film forming speed y 1 by sputtering. obtained by the step (surface treatment step) for performing surface treatment of the transparent electrode layer at a deposition rate y 2 by applying a second discharge power x 2 to the target.
  • the following conditional expression (1) is satisfied, and the transparent electrode is formed:
  • k 1 y 1 / x 1 ... Conditional Expression (1)
  • x 2 the discharge supplied to the sputter target surface treatment power y 2: deposition rate k 2 / k 1 ⁇ 0.85 ... condition by a sputtering target with the surface treatment (3)
  • k 2 / k 1 is preferably 0.80 or less.
  • the method for producing a substrate with a transparent electrode may include an extraction electrode film forming step of forming an extraction electrode on the surface-treated transparent electrode layer.
  • the substrate with a transparent electrode of the present invention has excellent adhesion between the transparent electrode layer and the lead wiring. Moreover, conductivity and transparency can be ensured while improving adhesion.
  • the substrate with a transparent electrode is widely used for devices such as a display or a touch panel.
  • the substrate 21 with a transparent electrode includes at least a transparent substrate 12 and a transparent electrode (transparent electrode layer) 13. What provided the extraction electrode 14 on the transparent electrode layer 13 is also contained in a board
  • the transparent substrate 12 is a material that is a base (foundation) of the substrate 21 with a transparent electrode and may be colorless and transparent at least in the visible light region.
  • a transparent substrate plate-shaped things, such as glass, a transparent film, etc. are used.
  • the thickness is not particularly limited, but is preferably 0.01 mm or more and 0.4 mm or less.
  • the transparent film substrate 12 and the substrate 21 with a transparent electrode using the same have sufficient durability and appropriate flexibility.
  • the transparent electrode 13 etc. can be formed into a film by the roll-to-roll system if the thickness of the transparent film board
  • polyester resins such as polyethylene terephthalate (PET), polybutylene terephthalate (PBT), and polyethylene naphthalate (PEN); cycloolefin resins; polycarbonate resins; polyimide resins; and cellulose resins. Etc. Among them, polyethylene terephthalate or cycloolefin resin is preferably used as the transparent substrate 12 because it is inexpensive and excellent in transparency.
  • various functional layers 15 are provided between the transparent substrate 12 and the transparent electrode layer 13.
  • a hard coat layer, an easy slip layer, an antistatic layer, a crystallization promoting layer, a crystallization speed adjusting layer, a durability improving layer, or other functional layers may be provided.
  • the functional layer 15 is preferably a layer (different layer) made of a material different from that of the transparent substrate 12 and the transparent electrode layer 13.
  • polymer materials such as acrylic organic materials, urethane organic materials, silicone compounds, silane compounds, imide compounds; carbon materials; magnesium, calcium, titanium, yttrium, zirconium, niobium, zinc, aluminum, indium, Metal materials such as silicon and tin, and oxides, nitrides, and fluorides thereof are used. What combined these suitably can also become a material of a functional layer.
  • an organic material layer or an inorganic material layer having a refractive index different from that of the transparent substrate 12 or the transparent electrode layer 13 is provided.
  • a low refractive index layer such as silicon oxide (SiO 2 or SiO x ) or a high refractive index layer such as Nb 2 O 5 can be used as a single layer or a stacked layer.
  • An organic-inorganic composite material layer having a refractive index different from that of the transparent substrate may be provided on the transparent substrate 12 as an optical adjustment having a function as a hard coat layer.
  • the easy adhesion layer for example, an organic-inorganic composite material layer is used.
  • an inorganic material layer is used as the stress buffer layer.
  • One functional layer may have a single function or a plurality of functions.
  • a transparent dielectric layer is provided as an optical adjustment layer between the transparent substrate 12 and the transparent electrode layer 13
  • the adhesion between the transparent substrate 12 and the transparent electrode layer 13 can be increased on the transparent dielectric layer.
  • the method for forming the functional layer is not particularly limited.
  • the film forming method may use, for example, a dry process such as sputtering or aerosol deposition, or a wet process such as dispersing inorganic particles using an organic substance as a binder or forming an inorganic film by a sol-gel method. May be.
  • a functional layer may be provided on the surface of the transparent substrate 12 where the transparent electrode layer is not formed or on the surface of the transparent electrode layer 13.
  • a treatment for improving adhesion to the functional layer 15 or the transparent electrode layer 13 may be performed on the surface of the transparent substrate 12. Examples of the treatment for improving adhesion include a treatment for imparting electrical polarity to the surface of the transparent substrate 12, and specific examples include corona discharge and plasma treatment.
  • the transparent electrode 13 is formed on one surface or both surfaces of the transparent substrate 12.
  • the transparent electrode can be called a “transparent electrode layer” because it can be said to be a film or a layer.
  • the transparent electrode layer 13 may have a single layer structure or a multilayer structure.
  • the material of the transparent electrode 13 is not particularly limited as long as both transparency and conductivity can be achieved.
  • a material mainly composed of a metal oxide such as indium oxide, zinc oxide, and tin oxide can be used as the material for the transparent electrode 13.
  • a metal oxide mainly composed of indium oxide such as indium tin oxide (ITO) is suitably used as the material of the transparent electrode 13.
  • the average maximum curvature Ssc is an arithmetic average of the curvatures of the highest points (vertices) of the convex portions existing in the observation plane, and is calculated by the following equation.
  • n represents the number of projections in the observation plane
  • Z represents the height of the projection (convex portion).
  • X and Y are the X coordinate and Y coordinate of the observation surface
  • (X, Y) represents the position of the protrusion on the observation surface.
  • (X i , Y i ) represents the coordinates of the i-th protrusion.
  • Ssc is a parameter obtained by extracting only the tip (vertex) of the convex portion, it is essentially different from a parameter indicating the roughness of the entire surface, such as the arithmetic average height Sa. Therefore, even if Sa is equal, Ssc may take a different value.
  • the transparent electrode layer 13 in FIG. 1 and the transparent electrode layer 113 in FIG. 2 have the same height of the convex portions and differ only in the sharpness of the vertices.
  • Ssc on the surface of the transparent electrode layer 13 is preferably 5.4 ⁇ 10 ⁇ 4 nm ⁇ 1 or less, more preferably 5.0 ⁇ 10 ⁇ 4 nm ⁇ 1 or less, and 4.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or less. More preferred is 3.0 ⁇ 10 ⁇ 4 nm ⁇ 1 or less.
  • the lower limit of Ssc is not particularly limited, but is preferably 2.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or more.
  • Ssc is, 2.5 ⁇ 10 -4 nm -1 or 5.4 ⁇ 10 -4 nm -1 or less is preferable, 2.5 ⁇ 10 -4 nm -1 or 5.0 ⁇ 10 -4 nm -1 or less Is more preferably 2.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or more and 4.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or less, and 2.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or more and 3.0 ⁇ 10 ⁇ 4 nm ⁇ 1 or less is particularly preferable.
  • the transparent electrode layer 13 is formed by, for example, a sputtering method.
  • the film is formed with electric power in the discharge power region (proportional range) in which the discharge power and the film formation speed are in a proportional relationship (transparent electrode film forming step), and thereafter
  • a transparent electrode layer having a small Ssc can be obtained by performing treatment (surface treatment step) in a power region (deviation range) where the discharge power and the film forming speed are not proportional to each other at a lower power than the proportional range.
  • the plasma etching rate is not negligible with respect to the film formation rate, so that the film formation rate is not proportional to the discharge power as shown by the solid line P.
  • the power range Q device range
  • y ⁇ kx is not proportional to the discharge power x
  • the average maximum curvature Ssc of the transparent electrode layer 13 can be reduced and the adhesion to the extraction electrode 14 can be improved. That is, after the transparent electrode layer is sputtered with a proportional range of power, the transparent electrode layer 13 is surface-treated by performing a sputtering process with a deviation range of power, and has excellent adhesion to the extraction electrode. Can be formed.
  • the film is formed at a discharge power of ⁇ 10% of the predetermined discharge power. It can be determined from the film forming speed at the time of performing. A method for determining whether or not the film forming speed and the discharge power are in a proportional relationship will be described with reference to FIG.
  • the sputter discharge power x A when film forming or surface treatment of the transparent electrode is performed.
  • plotting the value of bets casting speed as a point M draw a straight line G 1 passing through the point M and the origin O.
  • the coordinates of the point M are represented by (x A , kx A ).
  • the film forming speed y is calculated as the amount of increase in film thickness per unit time from the thickness of the transparent electrode sample.
  • the discharge power x and film forming rate y are proportional (x a is within the proportional range) and determines.
  • the plotted point is below the straight line G2 as in L3, or when it is on the straight line G2, it is determined that the discharge power x and the film forming speed y are not in a proportional relationship.
  • the film forming speed y is 0.85 times or less that in the proportional range, and therefore, the relationship y ⁇ 0.85 kx. Is established. Therefore, after performing the sputtering film formation with the first discharge power x 1 within the proportional range and then performing the surface treatment with the second discharge power x 2 within the deviation range, the film formation speed with the first discharge power x 1 is set to y. 1 , where the film forming speed at the second discharge power x 2 is y 2 , the relationship of (y 2 / x 2 ) ⁇ 0.85 (y 1 / x 1 ) is established.
  • the sputtering film forming condition at the first discharge power x 1 within the proportional range is not particularly limited as long as it is a general film forming condition.
  • an inert gas such as argon and an oxidizing gas such as oxygen
  • the conductive oxide is sputtered to form a transparent electrode layer.
  • the first target when forming a film by a transparent electrode layer by applying a power to each of the second target and the third target is divided into three parts in the thickness direction, discharge power x 11 and manufactured to the first target From the film speed y 11 , the discharge power x 12 to the second target and the film formation speed y 12 , and the discharge power x 13 to the third target and the film formation speed y 13 , the ratio k of the discharge power to the film formation speed, respectively. 11, k 12 and k 13 are determined. However, since the discharge power x 11 , x 12 and x 13 to these targets are all within the proportional range, k 11 , k 12 and k 13 are all substantially equal.
  • the ratio k 13 of the discharge power and the deposition rate in (film due to the discharge of the third target) film of the outermost surface of the discharge power of the proportional range, the discharge in the sputtering film formation in the power density in the proportional range it may be considered the ratio k 1 power and deposition rate.
  • a transparent electrode layer formed by sputtering with a discharge power within a proportional range has a large Ssc on the surface of the film, and its value is generally 5.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or more.
  • This film surface by performing a surface treatment (easy-adhesion processing) than the discharge power x 1 when the transparent electrode film forming a small second discharge power x 2, can be reduced Ssc.
  • a surface treatment Easy-adhesion processing
  • the influence of plasma etching increases, so the surface shape changes and Ssc decreases.
  • the smaller the discharge power, the greater the influence of plasma etching during sputtering, so the ratio k 2 y 2 / x 2 between the discharge power x 2 and the power density ratio y 2 tends to decrease.
  • the plasma etching rate becomes higher than the sputtering film forming rate the film thickness is reduced by the surface treatment, and the film forming rate y 2 takes a negative value, so that k 2 also takes a negative value.
  • the ratio k 2 / k 1 of k 1 and k 2 is preferably 0.85 or less.
  • k 2 / k 1 is more preferably 0.8 or less, and further preferably 0.75 or less.
  • k 2 / k 1 is preferably ⁇ 2 or more, more preferably ⁇ 1.5 or more, and further preferably ⁇ 1 or more.
  • the mean maximum curvature Ssc 1 of the surface of the mean peak curvature Ssc 0 and the surface treatment after the transparent electrode layer on the surface of the transparent electrode layer before surface treatment Ssc 0 -Ssc 1 is preferably 5 ⁇ 10 ⁇ 5 nm ⁇ 1 or more, more preferably 8 ⁇ 10 ⁇ 5 nm ⁇ 1 or more, and 1 ⁇ 10 ⁇ 4 nm ⁇ 1 or more. Is more preferable.
  • Ssc 0 -Ssc 1 tends to increase by decreasing the discharge power during the surface treatment and decreasing k 2 / k 1 . Further, if the surface treatment time is increased, Ssc 0 -Ssc 1 tends to increase. On the other hand, if the change in Ssc due to the surface treatment is excessively large, damage to the transparent electrode layer tends to increase. Therefore, Ssc 0 -Ssc 1 is preferably 3 ⁇ 10 ⁇ 4 nm ⁇ 1 or less, and more preferably 2.5 ⁇ 10 ⁇ 4 nm ⁇ 1 or less.
  • the discharge voltage during the surface treatment is preferably small.
  • the discharge voltage during the surface treatment is preferably 400 V or less, and more preferably 350 V or less.
  • the surface treatment with the second discharge power it is preferable to control the surface shape while maintaining the transparency and conductivity of the transparent electrode.
  • sputtering film formation from the target proceeds in parallel with the plasma etching, so that the surface of the transparent electrode layer after the surface treatment also depends on the composition of the target during the surface treatment.
  • the sputter target used for the surface treatment preferably has the same composition as the sputter target used for forming the transparent electrode layer.
  • the difference in tin content between the target during film formation and the target during surface treatment is preferably within a range of ⁇ 1%.
  • the same target may be used for the film formation of the transparent electrode layer and the surface treatment so that the target during the sputtering film formation and the target during the surface treatment have the same composition. .
  • the atmosphere gas during the surface treatment has a large amount of oxygen.
  • the oxygen partial pressure in the chamber during the surface treatment is preferably larger than the oxygen partial pressure in the chamber during film formation.
  • the oxygen partial pressure during the surface treatment is preferably 5 ⁇ 10 ⁇ 4 Pa or more and 5 ⁇ 10 ⁇ 2 Pa or less, more preferably 1 ⁇ 10 ⁇ 3 Pa or more and 1 ⁇ 10 ⁇ 2 Pa or less.
  • the substrate with a transparent electrode of the present invention can be used as a transparent electrode for a display, a position detection electrode for a touch panel, and the like.
  • the extraction electrode 14 is formed on the transparent electrode layer 13 after the surface treatment (extraction electrode forming step).
  • the extraction electrode 14 is an extraction wiring for electrically connecting the transparent electrode 13 and the IC controller or the like.
  • the extraction electrode 14 does not need to have transparency and importance is placed on conductivity, so that a metal is used as the material thereof.
  • a conductive paste is used to form the metal extraction electrode.
  • the extraction electrode may be formed by forming a metal layer by a dry process such as sputtering, and then patterning the metal layer by etching.
  • the transparent electrode layer 13 after the surface treatment is generally an amorphous film.
  • the transparent electrode layer 13 is crystallized by heating the transparent electrode layer in an oxygen-containing atmosphere. Crystallization of the transparent electrode layer may be performed before or after the formation of the extraction electrode 14. When the transparent electrode layer 13 is crystallized, conductivity and transparency tend to be improved. Further, the crystallization of the transparent electrode layer tends to improve the adhesion between the transparent electrode 13 and the extraction electrode 14.
  • a transparent electrode layer having a transparent electrode layer having a small average maximum curvature Ssc and excellent adhesion to the extraction electrode can be obtained by performing surface treatment with low discharge power after forming the transparent electrode layer.
  • a substrate with electrodes is obtained.
  • conductivity and transparency are improved.
  • adhesion between the transparent electrode layer and the extraction electrode is high. Therefore, it is possible to provide a substrate with a transparent electrode that achieves both the conductivity and transparency of the transparent electrode and high adhesion to the lead-out wiring.
  • the measurement methods of film thickness, surface roughness (Ssc and Sa), and adhesion evaluation (exfoliation rate) with the extraction electrode are as follows.
  • the film thickness of the transparent electrode layer was measured by a calibration curve method using a scanning fluorescent X-ray analyzer ZSX Primus III + manufactured by RIGAKU.
  • the surface roughness of the transparent electrode layer was measured by a scanning probe microscope system NanoNaviReal (scanner model number: FS20N) manufactured by SII Nanotechnology. Specifically, using a cantilever SI-DF40 (manufactured by SII Nanotechnology, spring constant: 42 N / m), a range of 1 ⁇ m ⁇ 1 ⁇ m was measured with a resolution of 256 ⁇ 256 in the DMF mode. After correcting the inclination of the image obtained by the measurement, the roughness was analyzed by the roughness analysis program SPIP, and the average maximum curvature Ssc and the arithmetic average height Sa were calculated.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Laminated Bodies (AREA)

Abstract

　透明電極付き基板（２１）は、透明基板（１２）上に、金属酸化物の透明電極層（１３）を備える。透明電極層の表面の平均最高曲率Ｓｓｃは、好ましくは５．４×１０－４ｎｍ－１以下である。例えば、透明電極層を製膜後に、低放電電力のスパッタによる表面処理を実施すれば、透明電極層のＳｓｃを小さくできる。本発明の透明電極付き基板は、透明電極層（１３）とその上に設けられる金属の引出配線（１４）との密着性に優れる。透明電極層（１３）は、例えば、第一放電電力を印加して透明電極製膜工程を実施後に、第二放電電力を印加して表面処理工程を実施することにより得られる。

Description

透明電極付き基板および透明電極付き基板の製造方法
　本発明は、透明電極付き基板および透明電極付き基板の製造方法に関する。
　透明フィルムやガラス等の透明基板上にインジウム・スズ複合酸化物（ＩＴＯ）等の導電性酸化物薄膜からなる透明電極が形成された透明電極付き基板は、ディスプレイまたはタッチパネル等のデバイスに広く用いられる。これらのデバイスにおいて、透明電極は、透明性を要求される部品に使用される。一方、透明電極とＩＣコントローラ等とを電気的に接続するための引出配線（引出電極）は、ディスプレイの額縁領域等の視認されない部分に設けられるため、透明性は必要なく、導電性の高さが要求される。そのため、引出配線の材料としては、金属層または金属を含む導電性ペースト等が用いられる。
　ディスプレイまたはタッチパネル等の狭額縁化により、引出配線と透明電極とのコンタクト面積は減少する傾向にある。そのため、透明電極と引出配線とのさらなる密着性改善が要求されている。この問題を解決するために、特許文献１には、結晶性の導電性酸化物からなる透明電極上に、低結晶化度のアモルファス導電性酸化物からなる密着性改善層を設け、密着性改善層上に引出配線を設ける技術が公開されている。
特開２０１３－２２８７８２号公報
　一般的に、アモルファス導電性酸化物は、結晶性の導電性酸化物に比べて、導電性および透明性に劣る。そのため、アモルファス導電性酸化物からなる密着性改善層が設けられると、透明電極付き基板の導電性および透明性を悪化させることとなる。つまり、特許文献１のような透明電極付き基板では、透明電極の導電性および透明性の担保と、引出配線の密着性向上との両立が困難である。
　本発明は、上記の問題点を解決するためになされたものであり、その第１の目的は、引出配線の密着性を向上させた透明電極付き基板およびその製造方法を提供することにある。本発明の第２の目的は、密着性を向上させつつ、導電性および透明性を担保した透明電極付き基板およびその製造方法を提供することにある。
　透明電極付き基板は、透明フィルム等の透明基板上に、金属酸化物の透明電極層を備える。透明電極層の表面の平均最高曲率Ｓｓｃは、好ましくは５．４×１０－４ｎｍ－１以下である。
　透明電極付き基板は、透明電極層上に引出電極を有していてもよい。透明電極層の下層に、その透明電極層に対して異層となる下地層が設けられていてもよい。
　透明電極は、スパッタ法により製膜されることが好ましい。Ｓｓｃの小さい透明電極層は、例えば、スパッタターゲットに第一放電電力ｘ１を印加して製膜速度ｙ１で透明電極層をスパッタ製膜する工程（透明電極製膜工程）を実施後に、スパッタターゲットに第二放電電力ｘ２を印加して製膜速度ｙ２で透明電極層の表面処理を行う工程（表面処理工程）を実施することにより得られる。透明電極製膜工程における放電電力と製膜速度の比ｋ１＝ｙ１／ｘ１と、表面処理工程における放電電力と製膜速度の比ｋ２＝ｙ２／ｘ２とが、ｋ２≦０．８５ｋ１を満たすことが好ましい。
　換言すると、透明基板上に、金属酸化物をスパッタリングさせて透明電極層を製膜させることで製造する、透明電極付き基板の製造方法では、以下の条件式（１）を満たして、透明電極を製膜する透明電極製膜工程と、以下の条件式（２）および（３）を満たして、表面処理を行う表面処理工程と、を含む。
　　ｋ１＝ｙ１／ｘ１　…　条件式（１）
　　　ただし、ｘ１：上記透明電極製膜工程でのスパッタターゲットに供給する放電電力
　　　　　　　ｙ１：上記透明電極製膜工程でのスパッタターゲットによる製膜速度
　　ｋ２＝ｙ２／ｘ２　…　条件式（２）
　　　ただし、ｘ２：上記表面処理でのスパッタターゲットに供給する放電電力
　　　　　　　ｙ２：上記表面処理でのスパッタターゲットによる製膜速度
　　ｋ２／ｋ１≦０．８５　…　条件式（３）
　ｋ２／ｋ１は０．８０以下が好ましい。
　表面処理に使用する際の酸素濃度は、透明電極層の製膜に使用する酸素濃度に比べて高いと好ましい。表面処理に使用するスパッタターゲットは、透明電極層の製膜に使用したスパッタターゲットと同組成のものであると好ましい。
　透明電極付き基板の製造方法では、表面処理の施された透明電極層上に引出電極を形成する引出電極製膜工程を含んでいてもよい。
　本発明の透明電極付き基板は、透明電極層と引出配線との密着性に優れる。また、密着性を向上させつつ、導電性および透明性を担保させることもできる。
表面のＳｓｃが小さい透明電極層上に引出配線が設けられた様子を表す概念図である。 表面のＳｓｃが大きい透明電極層上に引出配線が設けられた様子を表す概念図である。 透明電極付き基板の断面図である。 透明電極付き基板の断面図である。 放電電力（ｘ）と製膜速度（ｙ）とが比例関係にあるか否かの判断方法について説明するための図である。 スパッタにおける放電電力（ｘ）と製膜速度（ｙ）との関係を示すグラフである。 透明電極表面の走査型プローブ顕微鏡による観察像である。
　本発明の一実施形態について説明すると以下の通りであるが、本発明はこれに限定されるものではない。なお、各図における寸法関係は、図面の明瞭化と簡略化とのため適宣変更されており、実際の寸法関係を表していない。
　透明電極付き基板は、ディスプレイまたはタッチパネル等のデバイスに広く用いられる。透明電極付き基板２１は、図３に示すように、少なくとも、透明基板１２と、透明電極（透明電極層）１３とを含む。透明電極層１３上に引出電極１４が設けられたものも、透明電極付き基板に含まれる。
　透明基板１２は、透明電極付き基板２１の土台（基礎）となる材料であり、少なくとも可視光領域で無色透明であればよい。透明基板としては、ガラス等の板状のものや、透明フィルム等が用いられる。透明基板１２として透明フィルムが用いられる場合、その厚みは特に限定されないが、０．０１ｍｍ以上０．４ｍｍ以下が好ましい。厚みがこの範囲内であれば、透明フィルム基板１２、およびそれを用いた透明電極付き基板２１が十分な耐久性と適度な柔軟性を有する。また、透明フィルム基板１２の厚みが上記範囲内あれば、ロール・トゥ・ロール方式により透明電極１３等を製膜できるため、透明電極付き基板２１の生産性を向上できる。
　透明フィルム基板の材料としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフテレート（ＰＢＴ）、およびポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂；シクロオレフィン系樹脂；ポリカーボネート樹脂；ポリイミド樹脂；およびセルロース系樹脂等が挙げられる。中でもポリエチレンテレフタレートまたはシクロオレフィン系樹脂は、安価で透明性に優れるため、透明基板１２として好ましく用いられる。
　透明基板１２と透明電極層１３との間には、図４に示されるように、種々の機能層１５（例えば、光学調整層、反射防止層、ぎらつき防止層、易接着層、応力緩衝層、ハードコート層、易滑層、帯電防止層、結晶化促進層、結晶化速度調整層、耐久性向上層、または、その他の機能層）が設けられていてもよい。機能層１５は、透明基板１２および透明電極層１３とは異なる材料からなる層（異層）であることが好ましい。
　機能層の材料としては、アクリル系有機物、ウレタン系有機物、シリコーン系化合物、シラン化合物、イミド化合物等のポリマー材料；カーボン材料；マグネシウム、カルシウム、チタン、イットリウム、ジルコニウム、ニオブ、亜鉛、アルミニウム、インジウム、シリコン、スズ等の金属材料、およびこれらの酸化物、窒化物、フッ化物等が用いられる。これらを適宜組み合わせたものも、機能層の材料となり得る。
　光学調整層としては、透明基板１２や透明電極層１３と屈折率の異なる有機材料層や無機材料層が設けられる。例えば、酸化シリコン（ＳｉＯ２またはＳｉＯｘ）等の低屈折率層や、Ｎｂ２Ｏ５等の高屈折率層を単層でまたは積層して用いることができる。透明基板１２上に、透明基板と屈折率の異なる有機無機複合材料層を、ハードコート層としての機能を兼ね備えた光学調整として設けてもよい。易接着層としては、例えば有機無機複合材料層が用いられる。応力緩衝層としては、例えば無機材料層が用いられる。
　１つの機能層（単層）は、単一の機能を有することもあれば、複数の機能を有することもある。例えば、透明基板１２と透明電極層１３との間に、光学調整層として透明誘電体層が設けられている場合、その透明誘電体層に、透明基板１２と透明電極層１３との密着性を向上させる機能を持たせることもできる。すなわち、透明誘電体層が、光学調整層および密着性向上層として機能する。このような機能を有する材料としては、例えば、ＳｉＯｘ（ｘ＝１．８～２．０）が挙げられる。
　機能層は、単層でもよく多層でもよい。機能層が複数層からなる場合、各機能層が単一または複数の機能を発揮したり、ある機能層と別の機能層とが相まって、単一または複数の機能を発揮することもある。
　機能層の製膜方法は、特に限定されない。製膜方法は、例えば、スパッタまたはエアロゾルデポジション等のドライプロセスを用いてもよいし、有機物をバインダーとして無機粒子を分散させたり、ゾルゲル法により無機膜を形成したりする等のウエットプロセスを用いてもよい。
　透明基板１２の透明電極層非形成面や、透明電極層１３の表面に機能層を設けてもよい。透明基板１２の表面に、機能層１５または透明電極層１３との付着性を向上させるための処理が行われてもよい。付着性を高める処理としては、透明基板１２の表面に電気的極性を持たせる処理が挙げられ、具体例として、コロナ放電およびプラズマ処理が挙げられる。
　次に、透明電極１３について説明する。透明電極１３は、透明基板１２の一方の面または両面に製膜される。透明電極は、膜状とも層状ともいえるので、「透明電極層」と称することもある。透明電極層１３は、単層構造でも多層構造でもよい。
　透明電極１３の材料は、透明性と導電性とを両立可能なものであれば、特に限定されない。例えば、酸化インジウム、酸化亜鉛、および酸化錫等の金属酸化物を主成分とするものが、透明電極１３の材料として挙げられる。品質の安定性の観点から、酸化インジウム錫（ＩＴＯ）等の酸化インジウムを主成分とする金属酸化物が、透明電極１３の材料として好適に用いられる。
　透明電極層１３の製膜表面（透明基板１２と反対側の表面）の平均最高曲率Ｓｓｃが小さい場合に、透明電極層１３上に設けられる引出電極１４との密着性が高くなる傾向がある。平均最高曲率Ｓｓｃは、観察面内に存在する各凸部の最高点（頂点）の曲率の算術平均であり、下記式により算出される。
Figure JPOXMLDOC01-appb-M000001
　上式において、ｎは観察面内の突起の個数、Ｚは突起（凸部）の高さを表す。ＸおよびＹは観察面のＸ座標およびＹ座標であり、（Ｘ，Ｙ）は、観察面における突起の位置を表す。（Ｘｉ，Ｙｉ）はｉ番目の突起の座標を表す。
　図１は、透明電極付き基板２１における透明電極層１３の表面のＳｓｃが小さい場合（例えば、５．４×１０－４ｎｍ－１以下の場合）の概念図である。図２は、透明電極層１１３の表面のＳｓｃが大きい場合（５．４×１０－４ｎｍ－１を超えている場合）の概念図である。これらの図は、後述の表面処理（易接着加工）が実施された面ＣＴの理解を容易にするための図である。Ｓｓｃが大きいほど各凸部の頂点が鋭く、Ｓｓｃが小さいほど各凸部の頂点が丸みを帯びていることを表す。
　Ｓｓｃは凸部の先端（頂点）だけを抽出したパラメータであるため、算術平均高さＳａ等のように、面全体の粗さを示すパラメータとは本質的に異なる。そのため、Ｓａが同等でもＳｓｃが異なる値をとることがあり得る。ちなみに、図１の透明電極層１３と図２の透明電極層１１３とでは、凸部の高さが同等で頂点の鋭さだけが異なるため、両者のＳａは同等であるが、Ｓｓｃは異なる。
　透明電極層１３の表面のＳｓｃは５．４×１０－４ｎｍ－１以下が好ましく、５．０×１０－４ｎｍ－１以下がより好ましく、４．５×１０－４ｎｍ－１以下がさらに好ましく、３．０×１０－４ｎｍ－１以下が特に好ましい。Ｓｓｃの下限は特に限定されないが、２．５×１０－４ｎｍ－１以上が好ましい。Ｓｓｃは、２．５×１０－４ｎｍ－１以上５．４×１０－４ｎｍ－１以下が好ましく、２．５×１０－４ｎｍ－１以上５．０×１０－４ｎｍ－１以下がより好ましく、２．５×１０－４ｎｍ－１以上４．５×１０－４ｎｍ－１以下がさらに好ましく、２．５×１０－４ｎｍ－１以上３．０×１０－４ｎｍ－１以下が特に好ましい。
　図２に示されるように、透明電極層１１３の表面の凸部の頂点が鋭い場合、透明電極と引出電極との界面において、凸部の頂点を中心とした応力集中が起こりやすくなる。局所的に集中した応力は界面破壊の原動力となり、その結果、透明電極と引出電極との密着性が悪くなると考えられる。逆に、図１に示されるように、透明電極層１３の表面の凸部の頂点が鋭くない（頂点が鈍っており丸みを帯びている）場合、透明電極と引出電極との界面における応力集中が生じ難く、透明電極と引出電極との密着性が高まると考えられる。
　透明電極層１３は、例えば、スパッタ法により製膜される。スパッタ法により透明電極層１３を製膜する場合、放電電力と製膜速度とが比例関係にある放電電力領域（比例範囲）内の電力で製膜を行い（透明電極製膜工程）、その後に、比例範囲よりも低電力で、放電電力と製膜速度とが比例関係にない電力領域（逸脱範囲）での処理（表面処理工程）を行うことにより、Ｓｓｃの小さい透明電極層が得られる。
　一般的なスパッタ製膜では、図６の破線Ｇに示されるように、製膜速度ｙは放電電力ｘに比例し、ｙ＝ｋｘ（ｋは定数）の関係が成り立っている。一方、放電電力が極端に小さい範囲Ｑでは、プラズマエッチング速度が、製膜速度に対して無視できない大きさであるため、実線Ｐに示すように、製膜速度は放電電力に比例しない。言い換えれば、製膜速度ｙが放電電力ｘと比例関係になく、ｙ＜ｋｘとなる電力範囲Ｑ（逸脱範囲）でスパッタを実施すると、エッチングの効果が大きい。このエッチング効果を利用することにより、透明電極層１３の平均最高曲率Ｓｓｃを小さくして、引出電極１４との密着性を向上できる。すなわち、比例範囲の電力で透明電極層をスパッタ製膜後に、逸脱範囲の電力でのスパッタ処理を行うことにより、透明電極層が表面処理され、引出電極との密着性に優れる透明電極層１３を形成できる。
　所定の放電電力において、放電電力と製膜速度とが比例関係にあるか否か、すなわち比例範囲と逸脱範囲のいずれかであるかは、所定の放電電力の－１０％の放電電力で製膜を行った際の製膜速度から判定できる。図５を用いて、製膜速度と放電電力とが比例関係にあるか否の判断方法について説明する。
　図５に示すように、放電電力を横軸（ｘ軸）、製膜速度を縦軸（ｙ軸）とするグラフ平面において、透明電極の製膜あるいは表面処理を行う際のスパッタ放電電力ｘＡと製膜速度の値を点Ｍとしてプロットし、点Ｍと原点Ｏとを通る直線Ｇ１を引く。この直線は、ｙ＝ｋｘで表され、点Ｍの座標は（ｘＡ，ｋｘＡ）で表される。製膜速度ｙは、透明電極サンプルの厚みから、単位時間あたりの膜厚の増加量として算出される。
　次に、Ｇ１よりもよりも製膜速度が１５％小さいことを示す仮想線Ｇ２を引く。Ｇ２はｙ＝０．８５ｋｘで表される。点Ｍよりも１０％小さい放電電力０．９ｘＡで製膜を行った際の製膜速度をグラフ平面にプロットした点が、Ｌ１やＬ２のように、直線Ｇ２よりも上にある場合に、所定の放電電力ｘＡでは、放電電力ｘと製膜速度ｙとが比例関係にある（ｘＡが比例範囲内である）と判断する。プロットした点がＬ３のように直線Ｇ２よりも下にある場合、あるいは直線Ｇ２上にある場合は、放電電力ｘと製膜速度ｙとが比例関係にないと判断する。
　放電電力と製膜速度との間に比例関係が成立していない逸脱範囲Ｑでは、製膜速度ｙが、比例範囲にある場合の０．８５倍以下であるから、ｙ≦０．８５ｋｘの関係が成立している。したがって、比例範囲内の第一放電電力ｘ１でスパッタ製膜を行った後、逸脱範囲の第二放電電力ｘ２で表面処理を行う場合、第一放電電力ｘ１での製膜速度をｙ１、第二放電電力ｘ２での製膜速度をｙ２とすると、（ｙ２／ｘ２）≦０．８５（ｙ１／ｘ１）の関係が成立する。すなわち、第一放電電力における放電電力と製膜速度の比ｋ１＝ｙ１／ｘ１と、第二放電電力における放電電力と製膜速度の比ｋ２＝ｙ２／ｘ２との間に、ｋ２／ｋ１≦０．８５の関係が成立する放電電力ｘ２で表面処理を行うことにより、平均最高曲率Ｓｓｃが小さく、引出電極との密着性に優れる透明電極層が得られる。
　比例範囲内の第一放電電力ｘ１でのスパッタ製膜条件は、一般的な製膜条件であれば特に限定されない。一般には、アルゴン等の不活性ガスと酸素等の酸化性ガスをチャンバー内に導入しながら、放電を行うことにより、導電性酸化物がスパッタ製膜され、透明電極層が形成される。
　透明電極層が複数層からなる場合や、複数のスパッタターゲットを用いて透明電極層が形成される場合、厳密には、それぞれの層（あるいはそれぞれのスパッタターゲット）について、放電電力ｘと製膜速度ｙの比ｋを求める必要がある。例えば、第一ターゲット、第二ターゲットおよび第三ターゲットのそれぞれに電力を印加して透明電極層を膜厚方向に３分割して製膜する場合は、第一ターゲットへの放電電力ｘ１１および製膜速度ｙ１１、第二ターゲットへの放電電力ｘ１２および製膜速度ｙ１２、ならびに第三ターゲットへの放電電力ｘ１３および製膜速度ｙ１３のそれぞれから、放電電力と製膜速度の比ｋ１１，ｋ１２およびｋ１３が求められる。ただし、これらのターゲットへの放電電力ｘ１１、ｘ１２およびｘ１３はいずれも比例範囲内にあるから、ｋ１１，ｋ１２およびｋ１３は、いずれも略等しい。そのため、比例範囲の放電電力での最表面の製膜（第三ターゲットへの放電による製膜）における放電電力と製膜速度の比ｋ１３を、比例範囲のパワー密度でのスパッタ製膜における放電電力と製膜速度の比ｋ１とみなしてよい。
　比例範囲内の放電電力でスパッタ製膜された透明電極層は、製膜表面のＳｓｃが大きく、一般にその値は、５．５×１０－４ｎｍ－１以上である。この製膜表面に、透明電極製膜時の放電電力ｘ１よりも小さな第二放電電力ｘ２で表面処理（易接着加工）を行うことにより、Ｓｓｃを小さくできる。前述のように、放電電力と製膜速度が比例範囲にない逸脱範囲の放電電力ｘ２でスパッタを行うと、プラズマエッチングの影響が大きくなるために、表面形状が変化してＳｓｃが小さくなる。
　逸脱範囲では、放電電力が小さくなるほど、スパッタ時のプラズマエッチングの影響が大きいため、放電電力ｘ２とパワー密度の比ｙ２の比ｋ２＝ｙ２／ｘ２が小さくなる傾向がある。スパッタ製膜速度よりもプラズマエッチング速度が大きくなると、表面処理によって膜厚が減少し、製膜速度ｙ２がマイナスの値をとるため、ｋ２もマイナスの値をとる。
　比例範囲にある第一放電電力での透明電極層のスパッタ製膜時の放電電力ｘ１と製膜速度ｙ１との比ｋ１に比べて、逸脱範囲にある第二放電電力での透明電極層の表面処理時の放電電力ｘ２と製膜速度ｙ２との比ｋ２が小さいほど、表面処理後の透明電極層１３のＳｓｃが小さくなる傾向がある。前述のように、ｋ１とｋ２の比ｋ２／ｋ１は、０．８５以下であることが好ましい。ｋ２／ｋ１は、０．８以下がより好ましく、０．７５以下がさらに好ましい。一方、ｋ２が過度に小さい場合は、表面処理時のプラズマエッチングが過剰となり、透明電極層へのダメージが大きくなる傾向がある。そのため、ｋ２／ｋ１は、－２以上が好ましく、－１．５以上がより好ましく、－１以上がさらに好ましい。
　低放電電力でのスパッタによる表面処理の効果を高める観点から、表面処理前の透明電極層の表面の平均最高曲率Ｓｓｃ０と表面処理後の透明電極層の表面の平均最高曲率Ｓｓｃ１との差Ｓｓｃ０－Ｓｓｃ１、すなわち表面処理によるＳｓｃの減少量は、５×１０－５ｎｍ－１以上が好ましく、８×１０－５ｎｍ－１以上がより好ましく、１×１０－４ｎｍ－１以上がさらに好ましい。上記の様に、表面処理時の放電電力を小さくして、ｋ２／ｋ１を小さくすることにより、Ｓｓｃ０－Ｓｓｃ１が大きくなる傾向がある。また、表面処理の時間を長くすれば、Ｓｓｃ０－Ｓｓｃ１が大きくなる傾向がある。一方、表面処理によるＳｓｃの変化が過度に大きいと、透明電極層へのダメージが大きくなる傾向がある。そのため、Ｓｓｃ０－Ｓｓｃ１は、３×１０－４ｎｍ－１以下が好ましく、２．５×１０－４ｎｍ－１以下がより好ましい。
　透明電極１３へのダメージを抑えるために、表面処理時の放電電圧は小さいことが好ましい。表面処理時の放電電圧は、４００Ｖ以下が好ましく、３５０Ｖ以下がより好ましい。
　第二放電電力での表面処理は、透明電極の透明性および導電性を維持したまま表面形状を制御することが好ましい。表面処理では、プラズマエッチングと並行してターゲットからのスパッタ製膜も進行しているため、表面処理後の透明電極層の表面は、表面処理時のターゲットの組成にも依存する。透明電極層の透明性および導電性を維持するためには、スパッタ製膜時と同様の組成を有するターゲットを用いて表面処理を行うことが好ましい。例えば、ＩＴＯターゲットを用いてスパッタ製膜を行う場合、表面処理時のターゲットとしてもＩＴＯターゲットを用いることが好ましい。表面処理に使用するスパッタターゲットは、透明電極層の製膜に使用したスパッタターゲットと同組成であることが好ましい。例えば、ＩＴＯターゲットを用いる場合、製膜時のターゲットと表面処理時のターゲットのスズ含有量の差が±１％の範囲内であることが好ましい。バッチ式でスパッタが行われる場合は、透明電極層の製膜と表面処理に同一のターゲットを用いることにより、スパッタ製膜時と表面処理時のターゲットとが同様の組成を有するようにしてもよい。
　低放電電力でのスパッタの際にプラズマエッチングを生じやすくするために、表面処理時の雰囲気ガスは酸素量が多いことが好ましい。表面処理時のチャンバー内の酸素分圧は、製膜時のチャンバー内の酸素分圧よりも大きいことが好ましい。一方、酸素分圧が大きすぎると透明電極層へのダメージが大きくなる場合がある。そのため、表面処理時の酸素分圧は、５×１０－４Ｐａ以上５×１０－２Ｐａ以下が好ましく、１×１０－３Ｐａ以上１×１０－２Ｐａ以下がより好ましい。
　本発明の透明電極付き基板は、ディスプレイ用の透明電極、およびタッチパネルの位置検出用電極等として用いることができる。これらのデバイスに透明電極付き基板が用いられる場合、表面処理後の透明電極層１３上に引出電極１４が形成される（引出電極形成工程）。引出電極１４は、透明電極１３とＩＣコントローラ等を電気的に接続するための引出配線である。引出電極１４は透明性を有している必要はなく、導電性が重視されるため、その材料として金属が用いられる。金属の引出電極の形成には、例えば、導電性ペーストが用いられる。また、スパッタ法等のドライプロセスにより金属を層状に形成した後、エッチングにより金属層をパターニングすることにより、引出電極を形成してもよい。
　透明電極付き基板２１において、表面処理後の透明電極層１３は、一般にはアモルファス膜である。酸素含有雰囲気下で透明電極層を加熱することにより、透明電極層１３は結晶化する。透明電極層の結晶化は、引出電極１４の形成前後のいずれに行ってもよい。透明電極層１３が結晶化されると、導電性および透明性が向上する傾向がある。また、透明電極層の結晶化により、透明電極１３と引出電極１４との密着性が向上する傾向がある。
　上記のように、本発明によれば、透明電極層を製膜後に低放電電力で表面処理を行うことにより、平均最高曲率Ｓｓｃが小さく、引出電極との密着性に優れる透明電極層を備える透明電極付き基板が得られる。透明電極層を結晶化することにより、導電性と透明性が高められる。また、透明電極層を結晶化した場合でも、透明電極層と引出電極との密着性が高い。そのため、透明電極の導電性および透明性と、引出配線との高い密着性とを両立した透明電極付き基板を提供できる。
　以下、実施例を挙げて本発明をより具体的に説明するが、本発明はこれらの実施例により限定されるものではない。
　実施例における、膜厚、表面粗さ（ＳｓｃおよびＳａ）、ならびに引出電極との密着性評価（剥離率）の測定方法は、以下の通りである。
［膜厚測定］
　透明電極層の膜厚は、ＲＩＧＡＫＵ製の走査型蛍光Ｘ線分析装置ZSX Primus III+を用い、検量線法にて測定した。
［表面粗さ測定］
　透明電極層の表面粗さは、ＳＩＩナノテクノロジー製の走査型プローブ顕微鏡システムNanoNaviReal（スキャナ型番：FS20N）により測定した。詳説すると、カンチレバーSI-DF40（ＳＩＩナノテクノロジー製、ばね定数：４２Ｎ／ｍ）を用い、ＤＭＦモードにて１μｍ×１μｍの範囲を、２５６×２５６の解像度で測定した。測定で得られた画像の傾き補正を行った後、粗さ解析プログラムＳＰＩＰにて解析を行い、平均最高曲率Ｓｓｃおよび算術平均高さＳａを算出した。
　なお、詳細な測定条件は以下の通りである。
　　走査周波数：１Ｈｚ
　　Ｉゲイン　：０．２
　　Ｐゲイン　：０．０５
　　Ａゲイン　：０
［引出配線密着性評価（剥離率測定）］
　透明電極層を積層させている透明フィルム基板に対して、１４０℃９０分のアニールが行われ、かかる透明電極層上に、引出配線を模した電極パターン（引出電極）を形成し、密着性を評価した。
　銀ペーストをスクリーン印刷にて、太さ１ｍｍ、厚み７μｍ、ライン間隔１ｍｍのパターンに印刷した後、１４０℃６０分の焼成を行い、銀ペーストを硬化させ、引出電極を形成した。このサンプルを、温度６０℃湿度９０％の環境に２４０時間保管し、取り出し後に下記の剥離試験を行った。
　１００マスのクロスカットを行った後、サンプルの画像をスキャナで取り込み、テープ剥離試験を行った。剥離試験を行った後のサンプルの画像を再びスキャナで取り込み、剥離試験後の電極面積を剥離試験前の電極面積で割って、剥離している面積の割合（剥離率）を算出した。電極面積の計算にはカットラインで囲まれた部分だけを用い、１００マスの外周より外の部分は使用しなかった。
［実施例１］
　透明基板として、厚さ５０μｍ、ガラス転移温度８０℃のＰＥＴフィルムの両面に、屈折率調整機能を有するハードコート層が形成された透明フィルム基板を使用した。
　ロール・トゥ・ロール方式のスパッタ製膜装置に透明フィルム基板を投入し、５つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットした。その後、製膜装置内で透明フィルム基板を搬送させながら、チャンバーの水分圧が１×１０－４Ｐａとなるまで真空排気を行った。真空状態を維持したままチャンバー内の温度を９０℃にして加熱し、脱ガスを行った。
　その後、４つのチャンバーを製膜用チャンバーとして、透明フィルム基板上に、ＩＴＯ透明電極層を製膜した。第一チャンバーでは、結晶化速度調整層としてのＩＴＯ層を製膜し、第二から第四のチャンバーでは主電極層としてのＩＴＯ層を製膜した。
　結晶化速度調整層の製膜は、アルゴン：酸素を１００：１５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて６．８ｋＷの放電電力で１０秒間、スパッタ製膜を行った。結晶化調整層の膜厚は２．４ｎｍであった。結晶化速度調整層の製膜速度は、０．２４ｎｍ／秒であり、製膜速度／放電電力で表される製膜速度定数ｋは、０．０３５ｎｍ／ｋＷ秒であった。
　結晶化速度調整層上への主電極層の製膜は、アルゴン：酸素を１００：５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて１８．５ｋＷの放電電力で、各チャンバーでの製膜時間１０秒、合計３０秒のスパッタ製膜を行い、主電極層を形成した。主電極層の膜厚は１９．７ｎｍであった。主電極層の製膜速度は、０．６６ｎｍ／秒であり、製膜速度／放電電力で表される製膜速度定数ｋは、０．０３５ｎｍ／ｋＷ秒であった。
　上記の様に、結晶化速度調整層の製膜速度および主電極層の製膜速度定数ｋ１は、いずれも０．０３５ｎｍ／ｋＷ秒であった。放電電力が６．８ｋＷから１８．５ｋＷの範囲では、放電電力と製膜速度との間に比例関係が成立していた。
　透明電極層を製膜後、第五チャンバーにて表面処理を行った。アルゴン：酸素を１００：１５の比率でチャンバー内に導入しながら、基板温度０℃、チャンバー内圧力０．４Ｐａの条件下で、ＤＣ電源を用いて０．５ｋＷの放電電力で１０秒間処理を行った。表面処理後の透明電極層の膜厚は、処理前よりも０．１６ｎｍ減少していた。この表面処理における製膜速度は、－０．０１６ｎｍ／秒であり、表面処理により膜厚が減少していた。製膜速度／放電電力で表される製膜速度定数ｋ２は、‐０．０３２ｎｍ／ｋＷ秒であった。透明電極製膜時の製膜速度定数ｋ１と表面処理時の製膜速度定数ｋ２の比ｋ２／ｋ１は、－０．８９であった。
　得られた透明電極付き基板を熱風乾燥オーブンにて、１４０℃で９０分アニールしたところ、アニール後の透明電極層のシート抵抗は１３２Ω／□であり、水との接触角は６０．１°であった。アニール後の透明電極層の表面のＳｓｃは３．１×１０－４ｎｍ－１、Ｓａは０．３８ｎｍであった。引出配線密着性評価を行ったところ、剥離率は３．４％であった。
［実施例２～４および比較例１］
　表面処理時の放電電力を表１に示すように変更したこと以外は、実施例１と同様にして透明電極付き基板を作製し、評価を行った。
［比較例２］
　結晶化速度調整層と透明導電層とを製膜した後、表面処理を行わなかった以外は実施例１と同様にして透明電極付き基板を作製した。得られた透明電極付き基板について、実施例１と同様の評価を行った。
［比較例３］
　６つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットし、実施例１と同様の条件により第一チャンバーで結晶化速度調整層を製膜した。その後、第二チャンバーから第六チャンバーの５つのチャンバーにおいて、放電電力を１１．１ｋＷに変更したこと以外は実施例１の主電極層の製膜と同一の条件で計５０秒のスパッタ製膜を行い、膜厚１９．７ｎｍの主電極層を形成した。その後、表面処理は行わなかった。得られた透明電極付き基板について、実施例１と同様の評価を行った。
［比較例４］
　３つのチャンバーのカソードのそれぞれに、酸化スズ含有量７．０質量％のＩＴＯターゲットをセットした。結晶化速度調整層を製膜せずに、３つのチャンバーの全てにおいて、実施例１の主電極層の製膜条件と同一の条件でスパッタ製膜を行った。透明フィルム基板の搬送速度を実施例１よりも小さくすることにより、製膜時間を長くして、膜厚２３．０ｎｍの透明電極層を形成した。その後、表面処理は行わなかった。得られた透明電極付き基板について、実施例１と同様の評価を行った。
　上記各実施例および比較例における透明電極層の製膜および表面処理条件、ならびに評価結果を表１に示す。また、実施例１～３および比較例２の透明電極表面の走査型プローブ顕微鏡による観察像（観察範囲１μｍ×１μｍ）を図７に示す。
Figure JPOXMLDOC01-appb-T000002
　透明電極層を製膜後に表面処理を行わなかった比較例２の透明電極層は、Ｓｓｃが５．５×１０－４ｎｍ－１であったのに対して、ｋ２／ｋ１が０．８５以下となる放電電力でスパッタによる表面処理を行った実施例１～４では、Ｓｓｃが減少しており、これに伴って引出電極の剥離率が小さくなっていた。一方、ｋ２／ｋ１＝０．８６の条件でスパッタによる表面処理を行った比較例１では、比較例２と同等のＳｓｃであり、剥離率の顕著な低減はみられなかった。透明電極層の製膜条件を変更した比較例３および比較例４では、比較例２よりもＳｓｃが大きくなっていた。
　実施例１～４では、表面処理時の放電電力が小さいほど、ｋ２／ｋ１が小さくなり、これに伴って表面処理後のＳｓｃが小さくなり、剥離率が小さくなる（密着性が向上する）傾向がみられた。一方、算術平均高さＳａと剥離率との間には明確な相関がみられなかった。また、水接触角と剥離率との間にも明確な相関がみられなかったことから、密着性の向上は、表面の化学的あるいは電気的な特性の変化との相関は小さいと考えられる。これらの結果から、低放電電力のスパッタによる透明電極層の表面処理により、透明電極層表面の凸部の頂点付近の形状が変化することにより、引出配線との密着性が向上すると考えられる。
　透明電極層（結晶化速度調整層および主電極層）の製膜条件が同一である実施例１～４および比較例１では、アニール後のシート抵抗に明確な差はみられなかった。以上の結果から、透明電極層を製膜後に、低放電電力のスパッタ処理を行うことにより、透明電極層の導電性を保持しながら、引出配線との密着性に優れる透明電極付き基板が得られることが分かる。
　　１２　　　　透明（フィルム）基板
　　１３　　　　透明電極（層）
　　１４　　　　引出電極
　　１５　　　　機能層
　　２１　　　　透明電極付き基板

 

Claims (13)

  1. 　透明基板上に、金属酸化物の透明電極層を備える透明電極付き基板であって、
    　前記透明電極層の表面の平均最高曲率Ｓｓｃが５．４×１０－４ｎｍ－１以下である透明電極付き基板。
  2. 　前記透明電極層の表面の平均最高曲率Ｓｓｃが、２．５×１０－４ｎｍ－１以上５．０×１０－４ｎｍ－１以下である、請求項１に記載の透明電極付き基板。
  3. 　前記透明基板が透明フィルムである、請求項１または２に記載の透明電極付き基板。
  4. 　前記透明電極層上に金属の引出電極を備える、請求項１～３のいずれか１項に記載の透明電極付き基板。
  5. 　透明基板上に、金属酸化物の透明電極層を備える透明電極付き基板の製造方法であって、
    　スパッタターゲットに第一放電電力ｘ１を印加して製膜速度ｙ１で透明電極層をスパッタ製膜する透明電極製膜工程；および
    　スパッタターゲットに第二放電電力ｘ２を印加して製膜速度ｙ２で前記透明電極層の表面処理を行う表面処理工程、を順に有し、
    　前記透明電極製膜工程における放電電力と製膜速度の比ｋ１＝ｙ１／ｘ１と、前記表面処理工程における放電電力と製膜速度の比ｋ２＝ｙ２／ｘ２とが、ｋ２≦０．８５ｋ１を満たす、透明電極付き基板の製造方法。
  6. 　請求項１～３のいずれか１項に記載の透明電極付き基板の製造方法であって、
    　スパッタターゲットに第一放電電力ｘ１を印加して製膜速度ｙ１で透明電極層をスパッタ製膜する透明電極製膜工程；および
    　スパッタターゲットに第二放電電力ｘ２を印加して製膜速度ｙ２で前記透明電極層の表面処理を行う表面処理工程を有し、
    　前記透明電極製膜工程における放電電力と製膜速度の比ｋ１＝ｙ１／ｘ１と、前記表面処理工程における放電電力と製膜速度の比ｋ２＝ｙ２／ｘ２とが、ｋ２≦０．８５ｋ１を満たす、透明電極付き基板の製造方法。
  7. 　ｋ２≦０．８ｋ１を満たす、請求項５または６に記載の透明電極付き基板の製造方法。
  8. 　前記透明電極製膜工程後、前記表面処理工程前の透明電極層の表面の平均最高曲率Ｓｓｃ０が５．５×１０－４ｎｍ－１以上である、請求項５～７のいずれか１項に記載の透明電極付き基板の製造方法。
  9. 　前記透明電極製膜工程後、前記表面処理工程前の透明電極層の表面の平均最高曲率Ｓｓｃ０と、前記表面処理工程後の透明電極層の表面の平均最高曲率Ｓｓｃ１との差Ｓｓｃ０－Ｓｓｃ１が、５×１０－５ｎｍ－１以上である、請求項５～８のいずれか１項に記載の透明電極付き基板の製造方法。
  10. 　前記透明電極製膜工程および前記表面処理工程では、いずれも、チャンバー内に不活性ガスおよび酸素を導入しながらスパッタが実施され、
    　前記表面処理工程におけるチャンバー内の酸素分圧が、前記透明電極製膜工程におけるチャンバー内の酸素分圧よりも大きい、請求項５～９のいずれか１項に記載の透明電極付き基板の製造方法。
  11. 　前記表面処理工程で用いられるスパッタターゲットは、前記透明電極製膜工程に用いられるスパッタターゲットと組成が同一である、請求項５～１０のいずれか１項に記載の透明電極付き基板の製造方法。
  12. 　前記表面処理工程後に、加熱による透明電極層の結晶化が行われる、請求項５～１１のいずれか１項に記載の透明電極付き基板の製造方法。
  13. 　前記表面処理工程後の透明電極層上に金属の引出電極が形成される、請求項５～１２のいずれか１項に記載の透明電極付き基板の製造方法。

     
PCT/JP2016/058808 2015-03-24 2016-03-18 透明電極付き基板および透明電極付き基板の製造方法 WO2016152808A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/556,895 US10173393B2 (en) 2015-03-24 2016-03-18 Transparent electrode-equipped substrate and method for producing transparent electrode-equipped substrate
CN201680004428.0A CN107109639B (zh) 2015-03-24 2016-03-18 带透明电极的基板及带透明电极的基板的制造方法
JP2017508334A JP6660940B2 (ja) 2015-03-24 2016-03-18 透明電極付き基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015061669 2015-03-24
JP2015-061669 2015-03-24

Publications (1)

Publication Number Publication Date
WO2016152808A1 true WO2016152808A1 (ja) 2016-09-29

Family

ID=56979054

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/058808 WO2016152808A1 (ja) 2015-03-24 2016-03-18 透明電極付き基板および透明電極付き基板の製造方法

Country Status (4)

Country Link
US (1) US10173393B2 (ja)
JP (1) JP6660940B2 (ja)
CN (1) CN107109639B (ja)
WO (1) WO2016152808A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208368A1 (ja) * 2018-04-25 2019-10-31 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
WO2021240962A1 (ja) * 2020-05-25 2021-12-02 日東電工株式会社 光透過性導電性シートの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290607A (ja) * 1985-06-19 1986-12-20 エヌオーケー株式会社 透明導電膜の製造方法
JPS61290605A (ja) * 1985-06-19 1986-12-20 エヌオーケー株式会社 低抵抗透明導電膜の製造方法
JPH0729884A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 基板表面のイオンエッチング処理および薄膜形成方法
JPH11200033A (ja) * 1998-01-08 1999-07-27 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
JP2006219357A (ja) * 2005-02-14 2006-08-24 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP2010110897A (ja) * 2008-11-04 2010-05-20 Dainippon Printing Co Ltd 平坦化物の製造方法、平坦化物、被処理面の平坦化方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4550221A (en) * 1983-10-07 1985-10-29 Scott Mabusth Touch sensitive control device
US20030207093A1 (en) * 2001-12-03 2003-11-06 Toshio Tsuji Transparent conductive layer forming method, transparent conductive layer formed by the method, and material comprising the layer
US7477242B2 (en) * 2002-05-20 2009-01-13 3M Innovative Properties Company Capacitive touch screen with conductive polymer
US7151532B2 (en) * 2002-08-09 2006-12-19 3M Innovative Properties Company Multifunctional multilayer optical film
US6887917B2 (en) * 2002-12-30 2005-05-03 3M Innovative Properties Company Curable pressure sensitive adhesive compositions
US20050069718A1 (en) * 2003-09-30 2005-03-31 Voss-Kehl Jessica L. Printable insulating compositions and printable articles
US7868957B2 (en) * 2003-12-02 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
CN101057210B (zh) * 2004-09-10 2011-08-10 郡是株式会社 触摸屏及触摸屏用薄膜材料的制造方法
JP2006310195A (ja) * 2005-04-28 2006-11-09 Tdk Corp 透明導電体
US20070063876A1 (en) * 2005-08-24 2007-03-22 Wong Alex K Multiple sensing element touch sensor
US8013943B2 (en) * 2006-03-08 2011-09-06 Sharp Kabushiki Kaisha Display device
TWI299573B (en) * 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
US8040321B2 (en) * 2006-07-10 2011-10-18 Cypress Semiconductor Corporation Touch-sensor with shared capacitive sensors
JP4337852B2 (ja) * 2006-08-30 2009-09-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置とその製造方法及び電子機器
JP2008145525A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 液晶装置及び電子機器
US20080135282A1 (en) * 2006-12-11 2008-06-12 Motorola, Inc. Printed multilayer circuit containing active devices and method of manufaturing
JP4667471B2 (ja) * 2007-01-18 2011-04-13 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
KR101350876B1 (ko) * 2007-03-23 2014-01-13 삼성디스플레이 주식회사 디스플레이장치 및 그 제어방법
TW200842681A (en) * 2007-04-27 2008-11-01 Tpk Touch Solutions Inc Touch pattern structure of a capacitive touch panel
JP2009047879A (ja) * 2007-08-20 2009-03-05 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、電子機器
US7924350B2 (en) * 2007-10-12 2011-04-12 Au Optronics Corporation Capacitance type touch panel
JP5119865B2 (ja) * 2007-11-02 2013-01-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、電子機器
TWI377497B (en) * 2008-11-05 2012-11-21 Au Optronics Corp Touch-sensing substrate, color filter substrate and touch-sensing liquid crystal display
JP5484891B2 (ja) * 2009-03-04 2014-05-07 株式会社ジャパンディスプレイ 表示装置
KR101058106B1 (ko) * 2009-08-06 2011-08-24 삼성모바일디스플레이주식회사 표시 장치
TW201113787A (en) * 2009-10-05 2011-04-16 Au Optronics Corp Touch display panel and display device
US8736582B2 (en) * 2009-11-29 2014-05-27 Kihong (Joshua) Kim Time domain reflectometer touch screen sensor
KR101140878B1 (ko) * 2010-04-23 2012-05-03 삼성전기주식회사 단층 정전용량식 터치스크린의 제조방법
CN102270069B (zh) * 2010-06-03 2015-01-28 乐金显示有限公司 集成有触摸面板的显示设备
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8804056B2 (en) * 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
KR102109009B1 (ko) * 2011-02-25 2020-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
KR20120109191A (ko) * 2011-03-28 2012-10-08 하이디스 테크놀로지 주식회사 터치센서 내장형 액정표시장치 및 그 제조방법
TWI531936B (zh) * 2011-10-24 2016-05-01 友達光電股份有限公司 觸控顯示裝置
EP2680111A4 (en) * 2011-11-11 2014-02-26 Kaneka Corp SUBSTRATE HAVING TRANSPARENT ELECTRODE, PRODUCTION METHOD THEREFOR, AND TOUCH SCREEN
JP5988671B2 (ja) 2012-04-24 2016-09-07 グンゼ株式会社 導電性基板、タッチパネル、および導電性基板の製造方法
WO2013172055A1 (ja) * 2012-05-17 2013-11-21 株式会社カネカ 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP6435597B2 (ja) * 2013-09-13 2018-12-12 東ソー株式会社 透明導電性フィルム及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61290607A (ja) * 1985-06-19 1986-12-20 エヌオーケー株式会社 透明導電膜の製造方法
JPS61290605A (ja) * 1985-06-19 1986-12-20 エヌオーケー株式会社 低抵抗透明導電膜の製造方法
JPH0729884A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 基板表面のイオンエッチング処理および薄膜形成方法
JPH11200033A (ja) * 1998-01-08 1999-07-27 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
JP2006219357A (ja) * 2005-02-14 2006-08-24 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP2010110897A (ja) * 2008-11-04 2010-05-20 Dainippon Printing Co Ltd 平坦化物の製造方法、平坦化物、被処理面の平坦化方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019208368A1 (ja) * 2018-04-25 2019-10-31 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
JP6606317B1 (ja) * 2018-04-25 2019-11-13 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
KR20210002455A (ko) * 2018-04-25 2021-01-08 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
KR102479331B1 (ko) * 2018-04-25 2022-12-19 후루카와 덴키 고교 가부시키가이샤 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
WO2021240962A1 (ja) * 2020-05-25 2021-12-02 日東電工株式会社 光透過性導電性シートの製造方法
JP7059455B1 (ja) * 2020-05-25 2022-04-25 日東電工株式会社 光透過性導電性シートの製造方法
JP2022101604A (ja) * 2020-05-25 2022-07-06 日東電工株式会社 光透過性導電性シートの製造方法
JP7102637B2 (ja) 2020-05-25 2022-07-19 日東電工株式会社 光透過性導電性シートの製造方法
CN115667573A (zh) * 2020-05-25 2023-01-31 日东电工株式会社 透光性导电性片的制造方法

Also Published As

Publication number Publication date
CN107109639B (zh) 2019-09-10
US10173393B2 (en) 2019-01-08
JP6660940B2 (ja) 2020-03-11
US20180194105A1 (en) 2018-07-12
JPWO2016152808A1 (ja) 2018-01-11
CN107109639A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
TWI554623B (zh) Transparent conductive film
TWI607099B (zh) Transparent conductive film and its manufacturing method
JP5281216B1 (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
US10777709B2 (en) Substrate with transparent electrode and method for producing same
WO2013172055A1 (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP6261988B2 (ja) 透明導電フィルムおよびその製造方法
US10662521B2 (en) Substrate with transparent electrode and method for manufacturing same
JP6215062B2 (ja) 透明導電フィルムの製造方法
WO2013115125A1 (ja) 透明電極付き基板の製造方法
WO2014034575A1 (ja) 透明電極付き基板の製造方法、および透明電極付き基板
JP6660940B2 (ja) 透明電極付き基板の製造方法
JP6261540B2 (ja) 透明導電性フィルム及びその製造方法
JP5951372B2 (ja) タッチパネルおよびその製造方法
JP2014218726A (ja) 透明電極付き基板およびその製造方法、ならびにタッチパネル
JP4410846B2 (ja) ＳｉＯ２膜を有する積層体と透明導電積層体の製造方法
JP6404064B2 (ja) 透明導電性フィルム及びその製造方法
JP7378938B2 (ja) 光透過性導電フィルム
KR20140089895A (ko) 생산성 향상을 위한 롤-투-롤 방식 인듐-틴 옥사이드 필름의 제조방법
JP2014193536A (ja) 積層体およびフイルム
TW201545897A (zh) 積層體、導電性積層體、及電子機器
KR20120087800A (ko) 시인성 향상과 인쇄층을 겸비한 터치패널

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16768711

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017508334

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16768711

Country of ref document: EP

Kind code of ref document: A1