Nothing Special   »   [go: up one dir, main page]

WO2013141154A1 - 放熱フィン付き半導体モジュール - Google Patents

放熱フィン付き半導体モジュール Download PDF

Info

Publication number
WO2013141154A1
WO2013141154A1 PCT/JP2013/057381 JP2013057381W WO2013141154A1 WO 2013141154 A1 WO2013141154 A1 WO 2013141154A1 JP 2013057381 W JP2013057381 W JP 2013057381W WO 2013141154 A1 WO2013141154 A1 WO 2013141154A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor module
metal base
semiconductor
semiconductor chips
top plate
Prior art date
Application number
PCT/JP2013/057381
Other languages
English (en)
French (fr)
Inventor
憲一郎 佐藤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to CN201380005467.9A priority Critical patent/CN104067388B/zh
Priority to US14/372,162 priority patent/US20150130042A1/en
Priority to JP2014506195A priority patent/JP5954409B2/ja
Publication of WO2013141154A1 publication Critical patent/WO2013141154A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the present invention relates to a semiconductor module provided with fins for heat dissipation, which is used for a power conversion device or the like.
  • FIG. 7 and 8 show a conventional power semiconductor module 200.
  • FIG. FIG. 5 is an inverter circuit diagram of a power conversion device in which the power semiconductor module 200 is used.
  • FIG. 7 is a top view of the metal base 101.
  • the metal base 101 is provided with the radiation fin 110, as shown to Fig.8 (a).
  • Metal base 101 has three insulating substrates 108 on the upper surface, and two sets of semiconductor chip combinations of IGBT 103 and FWD 104 are soldered on each of three insulating substrates 108 via metal foil 105. Is mounted.
  • IGBT is an insulated gate bipolar transistor
  • FWD is a free wheeling diode, which will be described hereinafter as IGBT and FWD.
  • FIG. 7 is connected by wiring such as aluminum wire (not shown) or soldering of a wiring copper plate so as to become a three-phase inverter circuit of U, V and W phases shown in FIG.
  • M in FIG. 5 is a load of the three-phase inverter circuit indicated as an example, and is not included in the three-phase inverter circuit itself.
  • FIG. 8 (a) is a cross-sectional view taken along the line A-A 'of FIG. 7, and FIG. 8 (b) is an enlarged cross-sectional view within the broken line frame of FIG.
  • the semiconductor chips of each of the U-phase, V-phase, and W-phase layers are sealed (resin-sealed) with a resin on a metal base together with an insulating substrate and bonding wires.
  • a loss consisting of conduction loss and switching loss occurs in the IGBT (IGBT chip) 103 and the FWD (FWD chip) 104 during the operation, and the semiconductor chip Produces fever. Since this heat generation leads to element breakage if the junction temperature of the semiconductor chip continues to rise above the rated temperature, the semiconductor chip must be operated while being cooled.
  • the heat generated in the semiconductor chip is transferred to the metal base 101 with the radiation fin 110 through the solder 106 joined to the back surface of the semiconductor chip and the insulating substrate 108 therebelow, and the heat is dissipated to the outside from the portion of the radiation fin 110.
  • a coolant not shown.
  • Patent Document 1 discloses an insulating circuit substrate for heat dissipation used in a power semiconductor module, a cooling structure thereof, a power semiconductor device thereof, and a cooling structure thereof, and the configuration shown in FIGS. 7 and 8 is disclosed in Patent Document 1. And the three-phase inverter circuit components of the U, V, and W phases.
  • Patent Document 2 a technique for extending the life of a bonding wire by injecting an epoxy resin onto a semiconductor element bonded to a metal base
  • the insulating substrate 108 and the insulating substrate 108 are disposed between the IGBT 103 and the FWD 104 which are disposed close to each other on the insulating substrate 108.
  • mutual heat interference occurs due to heat generation during operation.
  • the temperature of the semiconductor chips disposed in the middle portion easily rises.
  • the crack generated in the solder causes a problem that the power semiconductor module 200 can not efficiently transfer the heat generated in the semiconductor chip to the heat dissipation fins 110.
  • the sealing resin is the surface of the metal base 101 from the non-uniformity of the temperature between the semiconductor chips corresponding to the three phases of the U, V, and W phases and the repetition of the temperature change accompanying the operation of the power semiconductor module 200. There is also a problem of peeling from the
  • the present invention has been made in consideration of the points described above.
  • the object of the present invention is to reduce the thermal resistance by good heat dissipation, reduce the thermal interference between a plurality of semiconductor chips, and peel the sealing resin from the metal base It is an object of the present invention to provide a low-cost semiconductor module with a highly reliable heat dissipating fin.
  • the present invention is a semiconductor module having a metal base, wherein the metal base includes an outer peripheral portion around the metal base and a top plate portion surrounded by the outer peripheral portion, and one surface of the top plate portion is provided
  • a plurality of semiconductor chips are disposed via a plurality of insulating substrates corresponding to the respective semiconductor chips, a radiation fin is disposed on the other surface of the top plate portion, and a semiconductor module is disposed on the plurality of semiconductor chips Electrical wiring for electrical connection to the outside is connected, the thickness of the top plate portion is thinner than the thickness of the outer peripheral portion, and the top plate portion has a groove between the plurality of semiconductor chips.
  • the object of the present invention can be achieved by providing a semiconductor module with a radiation fin characterized in that a plurality of semiconductor chips are sealed with a resin together with the grooves.
  • the semiconductor module with a radiation fin further has a terminal case fixed to the outer peripheral portion of the metal base, and the inside of the terminal case is sealed with a resin.
  • the resin for sealing the inside of the terminal case is a semiconductor module with a heat dissipating fin which is an epoxy resin.
  • the top plate portion further has a groove on the outer side of a plurality of semiconductor chips disposed via a plurality of insulating substrates, and a semiconductor module with a heat dissipating fin.
  • the cross-sectional shape of the groove is a semiconductor module with a heat dissipating fin which is one shape selected from the group consisting of V-shape, rectangular shape, and semicircular shape.
  • thermal resistance can be reduced by good heat dissipation, and generation of solder cracks due to thermal stress received during the operation of the product can be suppressed to reduce the semiconductor module with high radiation fin having high reliability. It can be offered at cost.
  • FIG. 4 (a) is a cross-sectional view taken along the line CC 'of FIG. 1 according to the semiconductor module with heat dissipation fins of the present invention
  • FIG. 4 (b) is an enlarged cross-sectional view within the broken line frame of FIG. It is. It is an inverter circuit diagram of the power converter using this power semiconductor module.
  • FIG. 8 is a cross-sectional view taken along the line C-C ′ of the semiconductor module with heat dissipating fins of the present invention, and is a cross-sectional view showing another example of the cross-sectional shape of the recess provided between the insulating substrates. It is a top view which shows the state which soldered the insulating substrate, the semiconductor chip, etc. on the metal base of the conventional semiconductor module with a radiation fin.
  • 8 (a) is a cross-sectional view taken along the line AA 'of FIG. 1 according to the conventional semiconductor module with heat dissipating fins
  • FIG. 8 (b) is an enlarged cross-sectional view within the broken line frame of FIG. is there.
  • FIG. 5 is a view corresponding to FIG. 4A in the first embodiment.
  • FIG. 1 to 4 show a power semiconductor module 100 with a radiation fin 10 of the present invention.
  • FIG. 5 is an inverter circuit diagram of the power conversion device, which is an equivalent circuit of the power semiconductor module 100.
  • FIG. 1 is a top view showing a state in which an insulating substrate 8 and a semiconductor chip or the like are mounted on a metal base 1 by soldering.
  • FIG. 2 is a bottom view of the metal base 1 viewed from the side of the radiation fin which is the back surface.
  • FIG. 3 is a cross-sectional view taken along the line B-B 'of FIG.
  • FIG. 4 (a) is a cross-sectional view taken along the line C-C 'of FIG. 1, and
  • FIG. 4 (b) is an enlarged cross-sectional view within the broken line frame of FIG. 4 (a).
  • the power semiconductor module 100 will be described in detail with reference to FIGS. 1 to 4.
  • the power semiconductor module 100 has a metal base 1, and the metal base 1 has an attachment hole 2 for attaching to an external device with a nut and a screw on an outer peripheral portion (flange portion).
  • the semiconductor chip IGBT chip 3, FWD chip 4
  • the semiconductor substrate is soldered by the solder 6. It has a structure soldered and mounted on the surface of the metal base 1 provided with the radiation fin 10.
  • metal wires for electrically connecting the semiconductor chips on the metal base 1 and external connection terminals for inputting and outputting electric signals to facilitate understanding of the internal structure and A resin material for sealing them and a terminal case surrounding the sealing resin are omitted.
  • the portions mounted on the insulating substrate 8 soldered to the metal base 1 are referred to as a U-phase semiconductor unit, a V-phase semiconductor unit, and a W-phase semiconductor unit, respectively.
  • the metal base 1 is made of a metal plate having a high thermal conductivity such as copper, aluminum, or an alloy thereof, and has a structure in which a radiation fin 10 is provided at a position on the back side corresponding to the position on the front side on which the semiconductor chip is mounted. There is.
  • the position and pin arrangement of the pin-type heat dissipating fins 10 in which a plurality of protruding pins are arranged are shown on the back surface side of the metal base 1 shown in FIG. It can also be changed to a mold, a blade, or a wave.
  • Insulating substrate 8 is processed into a metal plate coated on the back side (side to be bonded to metal base 1) on the entire surface of the insulating metal plate covered with a ceramic plate or an insulating film, and on the surface side to a required wiring pattern.
  • the metal foils are fixed to each other.
  • a ceramic material such as alumina, aluminum nitride or silicon nitride can be used as the material of the ceramic plate.
  • An aluminum alloy etc. are used as a metal material of an insulation metal plate.
  • the semiconductor chips (for example, the IGBT chip 3 and the FWD chip 4) are respectively soldered at predetermined positions on the metal foil on the surface side of the insulating substrate 8.
  • the power semiconductor module 100 has a terminal case made of molded resin integrally incorporating an external connection terminal for inputting and outputting an external signal, and an outer peripheral portion of a metal base. Bonded to 15 surfaces.
  • the semiconductor chip is soldered on the surface of the insulating substrate 8 on the metal foil 5 processed into a wiring pattern.
  • the combination of semiconductor chips for each of U, V and W phases shown in FIG. 1 on the three insulating substrates 8 is arranged to correspond to the three phases of U, V and W phases of the three phase inverter circuit shown in FIG. Ru.
  • the upper electrodes of these semiconductor chips are wire-bonded to the lower end portion of the external connection terminal or its vicinity fixed by resin molding integrally with the terminal case by metal wires or the like, and the three-phase inverter circuit shown in FIG. To be electrically connected.
  • the electrical connection of the upper electrode of the semiconductor chip may be a method of bonding a plate of an aluminum alloy or a copper alloy by soldering or the like instead of the wire bonding connection.
  • the metal wire is a thin wire made of aluminum, copper, gold or an alloy thereof, and is joined and connected by ultrasonic bonding.
  • silicone gel, epoxy resin, or the like is filled inside the terminal case (not shown) as a sealing resin.
  • the sealing resin is preferably an epoxy resin capable of enhancing the adhesion between the resin and the surface of the metal base.
  • the thickness h2 of the top plate portion 11 of the metal base 1 with the radiation fin 10 is compared with the thickness h1 of the outer peripheral portion 15 It is one of the features that it is made thin. Furthermore, the thickness h3 of the bottom portion (the lowest recessed portion) of the groove 12 of the top plate portion 11 between the plurality of insulating substrates 8 arranged close to each other is greater than the thickness h2 other than the groove 12 of the top plate portion 11 Further thinning is another feature of the present invention.
  • the thickness of the top plate portion 111 and the thickness of the outer peripheral portion are the same and uniform.
  • mounting holes for attaching the external device with a nut and a screw are provided in the outer peripheral portion of these semiconductor modules, and a place where a large tightening force is applied, a predetermined thickness corresponding to the force (for example, The thickness can not be reduced below the thickness at which the metal base plate of the outer peripheral portion is not deformed by the tightening force by the screw.
  • the width of the groove 12 can be 1 to 3 mm, and the depth of the groove 12 can be 1 to 3 mm.
  • the metal base 1 with the radiation fin 10 dissipates the heat of the semiconductor chip to the refrigerant, so the thinner the top plate portion 11 is, the lower the thermal resistance can be.
  • the thermal resistance is expressed by equation (1).
  • Thermal resistance Rth thickness L of the top plate portion of the metal base plate (a soldering area S of the metal base plate top plate portion ⁇ heat conductivity ⁇ of the metal base plate) (1) If the thermal resistance Rth in equation (1) is lowered, the heat dissipation is improved according to equation (2) shown below, and the temperature of the semiconductor chip can be lowered. As a result, the long-term reliability of the semiconductor module can be enhanced. .
  • Temperature difference between semiconductor chip and refrigerant ⁇ T heat resistance from semiconductor chip to refrigerant Rth ⁇ loss of semiconductor chip W: (2) From these formulas (1) and (2), the heat resistance during actual operation can be achieved by setting the thickness h2 of the top plate portion 11 ⁇ the thickness h1 of the outer peripheral portion 15 of the semiconductor module 100 with the radiation fin 10 of the present invention. It is possible to reduce Rth and reduce the semiconductor chip temperature.
  • V-shaped grooves 12 are provided between the insulating substrates 8 arranged close to each other such that the thickness h 2 of the top plate portion 11> the thickness h 3 of the bottom portion of the groove 12. .
  • the heat conduction in the metal base between the adjacent insulating substrates 8 is suppressed by the grooves 12, so that the thermal interference between the insulating substrates 8 can be reduced, and in particular, the thermal interference is mounted on the central insulating substrate 8.
  • the temperature of the semiconductor chip which is easy to be reduced can be reduced.
  • the thermal interference can be reduced also by widening the flat metal base surface without grooves between the insulating substrates 8, the area of the metal base is increased, which is not preferable in terms of cost and compactness.
  • the groove 12 is provided on the surface of the metal base 1 between the three insulating substrates 8 arranged close to each other, but this groove shape has a cross section of (a) as shown in FIG.
  • a rectangular groove 12a of (b), a semicircular groove 12b of (c), and the like can be formed in a concave shape in accordance with the purpose of the present invention.
  • the surface area of the groove 12 is larger than that of the flat surface.
  • the adhesion strength between the epoxy resin and the surface of the metal base 1 can be enhanced.
  • the effect of the epoxy resin being difficult to peel off by filling the epoxy resin in the groove 12 can also be expected.
  • a resin for obtaining this effect it is preferable to use a resin such as an epoxy resin having a high strength of its own and a compressive stress at the time of resin sealing, rather than a gel-like resin.
  • FIG. 9 and FIG. 9 and 10 are cross-sectional views of the semiconductor module corresponding to FIG. 3 and FIG. 4A in the first embodiment, respectively.
  • the second embodiment differs from the first embodiment in that the groove 12 is also provided on the outside of both semiconductor units located outside.
  • the groove disposed on the outside has the effect of firmly fixing the sealing resin to the metal base.
  • the sealing resin is preferably an epoxy resin.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　良好な放熱性により熱抵抗を低減することができ、複数の半導体チップ間の熱干渉を抑制して、高い信頼性を有する放熱フィン付きパワー半導体モジュールを低コストで提供すること。　金属ベース（１）が厚さの薄い天板部（１１）と、該天板部（１１）より厚い外周部（１５）とを有し、天板部（１１）の一面上には絶縁基板（８）が搭載され、該絶縁基板（８）は、上面側に複数の半導体チップ（ＩＧＢＴチップ（３）、ＦＷＤチップ（４））を半田接合で搭載する金属箔（５）を有し、下面側には半田（６）を介して天板部（１１）の表面と接合する金属箔（５）を有し、一面側で、絶縁基板（８）と半導体チップと該半導体チップ間を接続する所要の金属配線とを樹脂封止する構造を有し、絶縁基板（８）に対向する金属ベース（１）の他面側には放熱フィン（１０）を備える放熱フィン付き半導体モジュール（１００）とする。

Description

放熱フィン付き半導体モジュール
　この発明は、電力変換装置などに用いられる、放熱用のフィンを備えた半導体モジュールに関する。
　図７、図８は従来のパワー半導体モジュール２００を示す。図５はこのパワー半導体モジュール２００が使用される電力変換装置のインバータ回路図である。図７は、金属ベース１０１の上面図である。金属ベース１０１は、図８（ａ）に示すように放熱フィン１１０を備える。金属ベース１０１は、上面に３枚の絶縁基板１０８を有し、３枚の絶縁基板１０８のそれぞれの上に、金属箔１０５を介してＩＧＢＴ１０３とＦＷＤ１０４との２組の半導体チップ組み合わせが半田付けされて搭載されている。ここでＩＧＢＴは絶縁ゲートバイポーラトランジスタ、ＦＷＤはフリーホイールダイオードであり、以降ＩＧＢＴ、ＦＷＤと記載して説明する。図７に示すそれぞれの半導体チップは図示しないアルミワイヤのボンディングまたは配線銅板の半田付けにより図５に示すＵ、Ｖ、Ｗ相の３相インバータ回路になるように配線接続される。なお、図５においてＭと表示されたものは例として表示された３相インバータ回路の負荷であって、３相インバータ回路自体に含まれるものではない。図８（ａ）は図７のＡ－Ａ’線断面図であり、（ｂ）は（ａ）の破線枠内の拡大断面図である。ここでＵ相、Ｖ相、Ｗ相の各層の半導体チップ類は絶縁基板やボンディングワイヤなどとともに金属ベース上で樹脂により封止（樹脂封止）されている。
　前記図７、図８に示すパワー半導体モジュール２００では、その動作中にＩＧＢＴ（ＩＧＢＴチップ）１０３とＦＷＤ（ＦＷＤチップ）１０４には導通損失とスイッチング損失からなる損失が発生し、その損失により半導体チップが発熱する。この発熱により、半導体チップの接合温度が定格温度を超えて上昇し続けると素子破壊に至るため、半導体チップは冷却しながら動作させなければならない。半導体チップで発生した熱は、半導体チップの裏面に接合される半田１０６およびその下の絶縁基板１０８を通じて放熱フィン１１０付き金属ベース１０１に伝熱され、放熱フィン１１０部分から外部へ放熱される。金属ベース１０１に接合された絶縁基板１０８と半導体チップとを良好に冷却するためには、放熱フィン１１０付き金属ベース１０１は図示しない冷媒により冷却されることが好ましい。
　このような放熱フィン１１０付きパワー半導体モジュール２００にかかる公知技術には特許文献１に開示されるものが知られている。
　特許文献１には、パワー半導体モジュールに用いられる放熱用途の絶縁回路基板とその冷却構造及びパワー半導体装置とその冷却構造が開示されていて、図７及び図８に示す構成は特許文献１に開示される冷却構造にＵ、Ｖ、Ｗ相の３相インバータ回路部品を組み合わせたものである。
　また公知文献には、金属ベースに接合された半導体素子上にエポキシ樹脂を注入して、ボンディングワイヤの長寿命化をはかる技術についての記載がある（特許文献２）。
特開２００４－２２９１４号公報（図１） 特開２００８－２７０４５５号公報
　しかしながら、前記図７、図８に示すパワー半導体モジュール２００を動作させた場合、絶縁基板１０８上で近接して配置されるＩＧＢＴ１０３とＦＷＤ１０４間や、相互に近接配置される絶縁基板１０８と絶縁基板１０８の間は、動作中の発熱による相互の熱干渉を生じる。これにより、中間部に配置された半導体チップ類の温度が上昇し易くなる。
　例えば、前記図７、図８に示すパワー半導体モジュール２００の動作時には、すべての半導体チップが発熱することから、図７に示す近接配置された３枚の絶縁基板１０８の間には熱干渉が生じる。このため、特に中央に配置された例えばＶ相に対応する絶縁基板１０８とその上に半田付けされた半導体チップは両側からの熱干渉を受けて、半導体チップ温度が高くなりやすい。そうすると、パワー半導体モジュール２００としての動作温度が中央の半導体チップにより制約されてしまう。また、金属ベース１０１に半田付けされたＵ、Ｖ、Ｗ相の３つの絶縁基板１０８がパワー半導体モジュール２００の動作に伴う温度変化の繰り返しにより半田にクラックを生じる。半田に生じたクラックにより、パワー半導体モジュール２００は、半導体チップで生じた熱を効率よく放熱フィン１１０に伝えることができなくなるという問題が起こる。また、Ｕ、Ｖ、Ｗ相の３つの相に対応する半導体チップ間の温度の不均一性と、パワー半導体モジュール２００の動作に伴う温度変化の繰り返しとから、封止樹脂が金属ベース１０１の表面から剥離するという問題も発生する。
　本発明は、以上述べた点を考慮してなされたものである。本発明の目的は、前述した問題点を解消するために、良好な放熱性により熱抵抗を低減することができ、複数の半導体チップ間の熱干渉が緩和されかつ封止樹脂が金属ベースから剥離しにくい高い信頼性を有する放熱フィン付き半導体モジュールを低コストで提供することにある。
　本発明は、金属ベースを有する半導体モジュールであって、前記金属ベースはその周囲の外周部と、該外周部に囲まれた天板部からなっていて、前記天板部の一方の面には複数の半導体チップがそれぞれの半導体チップに対応する複数の絶縁基板を介して配置され、前記天板部のもう一方の面には放熱フィンが配置されていて、前記複数の半導体チップには半導体モジュール外部との電気的接続を行う電気配線が接続され、前記天板部の厚さは前記外周部の厚さよりも薄く、前記天板部には前記複数の半導体チップ間に溝を有し、前記複数の半導体チップは前記溝とともに樹脂により封止されていることを特徴とする放熱フィン付き半導体モジュールとすることにより前記本発明の目的を達成することができる。
　前記放熱フィン付き半導体モジュールは、さらに前記金属ベースの外周部に固着される端子ケースを有していて、前記端子ケース内部を樹脂により封止されているものであることが好ましい。また、前記端子ケース内部を封止する樹脂がエポキシ樹脂である放熱フィン付き半導体モジュールであることがより好ましい。さらに、前記天板部は、複数の絶縁基板を介して配置された複数の半導体チップの外側にさらに溝を有するものである放熱フィン付き半導体モジュールことがいっそう好ましい。
　また、前記溝の断面形状は、Ｖ字、矩形状、半円形状からなる群から選択される一の形状である放熱フィン付き半導体モジュールであることが好ましい。
　この発明によれば、良好な放熱性により熱抵抗を低減することができ、製品の動作中に受ける熱ストレスによる半田クラックの発生を抑制して、高い信頼性を有する放熱フィン付き半導体モジュールを低コストで提供することができる。
　本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の放熱フィン付き半導体モジュールの金属ベース上に絶縁基板および半導体チップなどを半田付けした状態を示す上面図である。 本発明の放熱フィン付き半導体モジュールにかかる金属ベースを裏面から見た下面図である。 本発明の放熱フィン付き半導体モジュールにかかる図１のＢ－Ｂ’線断面図である。 図４（ａ）は、本発明の放熱フィン付き半導体モジュールにかかる図１のＣ－Ｃ’線断面図であり、図４（ｂ）は、図４（ａ）の破線枠内の拡大断面図である。 このパワー半導体モジュールが使用される電力変換装置のインバータ回路図である。 本発明の放熱フィン付き半導体モジュールのＣ－Ｃ’線断面図であって、絶縁基板間に設けられる凹部断面形状の異なる例を示す断面図である。 従来の放熱フィン付き半導体モジュールの金属ベース上に絶縁基板および半導体チップなどを半田付けした状態を示す上面図である。 図８（ａ）は、従来の放熱フィン付き半導体モジュールにかかる図１のＡ－Ａ’線断面図であり、図８（ｂ）は、図８（ａ）の破線枠内の拡大断面図である。 本発明の放熱フィン付き半導体モジュール第二の実施例にかかる断面図である。実施例１における図３に対応する図である。 本発明の放熱フィン付き半導体モジュール第二の実施例にかかる断面図である。実施例１における図４（ａ）に対応する図である。
　以下、本発明の放熱フィン付き半導体モジュール（パワー半導体モジュール）にかかる実施例について、図面を参照して詳細に説明する。また、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために必ずしも正確なスケール、寸法比で描かれているわけではない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
　図１～図４に本発明の放熱フィン１０付きパワー半導体モジュール１００を示す。図５は電力変換装置のインバータ回路図であり、パワー半導体モジュール１００の等価回路である。図１は金属ベース１上に絶縁基板８および半導体チップなどを半田付けにより搭載した状態を示す上面図である。図２は、裏面である放熱フィン側から見た金属ベース１の下面図である。図３は図１のＢ－Ｂ’線断面図である。図４（ａ）は図１のＣ－Ｃ’線断面図であり、図４（ｂ）は図４（ａ）の破線枠内の拡大断面図である。
　このパワー半導体モジュール１００について、図１～図４を参照して詳細に説明する。パワー半導体モジュール１００は金属ベース１を有し、金属ベース１は外周部（フランジ部）に外部装置にナットとネジで取り付けるための取り付け孔２を有する。パワー半導体モジュール１００は、半導体チップ（ＩＧＢＴチップ３、ＦＷＤチップ４）が絶縁基板８の表面の金属箔５上に半田６により半田付けされ、半導体チップが半田６により半田付けされた絶縁基板８が放熱フィン１０を備えた金属ベース１の表面上に半田付けされて搭載される構造を有する。ただし、これらの図に示す半導体モジュール１００は、内部構造を理解し易くするように金属ベース１上の半導体チップ間を電気的に接続するための金属ワイヤや電気信号を入出力させる外部接続端子およびこれらを封止するための樹脂材および封止樹脂を囲む端子ケースなどが省かれている。説明の便宜のため、金属ベース１に半田付けされた絶縁基板８に搭載された部分をそれぞれＵ相半導体ユニット、Ｖ相半導体ユニット、Ｗ相半導体ユニットと呼ぶ。
　金属ベース１は銅やアルミニウムまたその合金などの熱伝導率の高い金属板からなり、半導体チップが搭載される表面側の位置に対応する裏面側の位置に放熱フィン１０を備える構造を有している。図２に示す金属ベース１の裏面側には、複数の突起状のピンを配列させたピン型の放熱フィン１０の位置およびピン配列を示しているが、放熱フィン形状としては、他に、角型、ブレード型、波型などに変えることもできる。
　絶縁基板８は、セラミック板や絶縁膜で被覆された絶縁金属板に、これらの裏面（金属ベース１に接合する側）には全面に金属箔が、表面側には所要の配線パターンに加工された金属箔がそれぞれ固着される構成を備えている。セラミック板の材料としてはアルミナ、窒化アルミニウム、窒化シリコンなどの磁器材料を用いることができる。絶縁金属板の金属材としてはアルミ合金などが用いられる。半導体チップ（例えばＩＧＢＴチップ３、ＦＷＤチップ４）は、絶縁基板８の表面側の金属箔上の所定の位置にそれぞれ半田付けされる。
　前記図１～図４には図示していないが、このパワー半導体モジュール１００には、外部信号を入出力するための外部接続端子を一体に組み込んだ成型樹脂からなる端子ケースが金属ベースの外周部１５の表面に接着される。
　半導体チップは絶縁基板８表面の、配線パターンに加工された金属箔５上に半田接合される。３枚の絶縁基板８上の図１に示すＵ、Ｖ、Ｗ相ごとの半導体チップの組み合わせは図５に示す３相インバータ回路のＵ、Ｖ、Ｗ相の３相に対応するように配置される。これらの半導体チップの上部電極は金属ワイヤなどにより、端子ケースと一体に樹脂成型されて固定されている外部接続端子の下端部またはその近傍にワイヤボンディング接続され、図５に示す３相インバータ回路になるように、電気的に接続される。半導体チップの上部電極の電気的な接続は、ワイヤボンディング接続に代えて、アルミ合金や銅合金の板を半田付けなどにより接合する方法としてもよい。金属ワイヤは、アルミ、銅や金またはその合金からなる細線が用いられ、超音波接合により接合され接続される。また、図示しない端子ケースの内側にはシリコーンゲルやエポキシ樹脂などが封止樹脂として充填される。なお、封止樹脂は、樹脂と金属ベース表面との密着性を高くすることができるエポキシ樹脂が好ましい。
　図４の断面図（ａ）、（ｂ）に示す本発明にかかるパワー半導体モジュール１００では、放熱フィン１０付き金属ベース１の天板部１１の厚さｈ２は外周部１５の厚さｈ１に比べて薄くされていることが特徴の一つである。さらに、相互に近接配置される複数の絶縁基板８間の天板部１１の溝１２の底部（最も低く窪んだ部分）の厚さｈ３は前記天板部１１の溝１２以外の厚さｈ２よりも、さらに薄くされていることも本発明の特徴の一つである。
　一方、前述の従来の放熱フィン１１０付き金属ベース１０１では、図８に示すように天板部１１１の厚さおよび外周部の厚さは同じで有り、均一な厚さである。一般にこれらの半導体モジュールの外周部には外部装置にナットとネジで取り付けるための取り付け孔が設けられており、大きな締め付け力が掛けられる場所であるので、その力に対応する所定の厚さ（例えばネジによる締め付け力によって外周部の金属ベース板が変形しない厚さ）以下に減厚することはできない。
　他方、金属ベース１の厚さは、例えば、天板部１１の厚さ、ｈ２＝３～５ｍｍ、外周部１５の厚さ、ｈ１＝４～６ｍｍ、溝１２の底部の厚さ、ｈ３＝２～４ｍｍとすることができる。溝１２の幅は１～３ｍｍ、溝１２の深さは１～３ｍｍとすることができる。
　放熱フィン１０付き金属ベース１は半導体チップの発熱を冷媒に放熱するため、その天板部１１は厚さが薄いほど、熱抵抗を下げることができる。その熱抵抗は、（１）式で表される。
　熱抵抗Ｒｔｈ＝金属ベース板の天板部の厚さＬ÷（金属ベース板天板部の半田付け面積Ｓ　×　金属ベース板の熱伝導率λ）・・・（１）
　（１）式で熱抵抗Ｒｔｈが下がれば、次に示す（２）式より放熱性が改善されて半導体チップの温度を下げることができ、その結果、半導体モジュールの長期信頼性を高めることができる。
　半導体チップと冷媒の温度差ΔＴ＝半導体チップから冷媒までの熱抵抗Ｒｔｈ　×　半導体チップの損失Ｗ・・・（２）
　これら（１）式、（２）式から、本発明の放熱フィン１０付き半導体モジュール１００は天板部１１の厚さｈ２＜外周部１５の厚さｈ１とすることで、実動作中の熱抵抗Ｒｔｈを低減し、半導体チップ温度を低減することが可能となる。
　さらに、天板部１１には、天板部１１の厚さｈ２＞溝１２底部の厚さｈ３となるＶ字の溝１２が、相互に近接配置される絶縁基板８の間に設けられている。溝１２により隣り合うそれぞれの絶縁基板８間の金属ベース内の熱伝導が抑止されるため、絶縁基板８間の熱干渉を低減でき、特に中央の絶縁基板８上に搭載されて熱干渉を受け易い半導体チップの温度を低減することができる。絶縁基板８間で溝なしの平坦な金属ベース表面の間隔を広げることによっても熱干渉の低減はできるが、金属ベースの面積が大きくなるので、コスト面、コンパクト性の面から好ましくない。半導体ユニット間の熱干渉が低減されるので各半導体ユニット間の温度が均一化されて金属ベース内の温度勾配がゆるくなるので半田クラックの発生が低減される。以上の説明では、相互に近接配置された３枚の絶縁基板８間の金属ベース１の表面に溝１２を設けているが、この溝形状は、図６に示すように、（ａ）の断面Ｖ字状の溝１２の他に、（ｂ）の矩形状の溝１２ａ、（ｃ）の半円形状の溝１２ｂなどの本発明の趣旨に沿った凹形状とすることができる。
　さらにこの凹形状による本発明の効果として、金属ベース１上に半田付けされた半導体チップ構造の全体を、例えばエポキシ樹脂で封止する際に、この溝１２の表面積は平坦面の場合よりも大きくなるため、エポキシ樹脂と金属ベース１の表面の密着強度を高めることができる。また、溝１２内にエポキシ樹脂が充填されることによるエポキシ樹脂が剥離しにくくなる効果も期待できる。この効果を得るための樹脂としてはゲル状の樹脂よりも、エポキシ樹脂のように樹脂自体の強度が高くかつ樹脂封止の際に圧縮応力が働くものが好ましい。また、この樹脂が剥離しにくくなる効果をさらに高めるには、溝形状を底部より開口部の幅を狭くした形状にすると、樹脂の溝の内部形状への引っかかりによる圧縮効果が現れることによっても半導体チップおよび半田のクラック防止効果が発揮される。その結果、エポキシ樹脂の密着強度が高まることおよび前記樹脂が剥離しにくくなる効果により、温度変化の際に半田に加わる応力を低減できるため、半田にクラックが入るなどの劣化を抑制し半導体モジュールの信頼性を高くし寿命を延ばすことができる。なお、放熱フィン付き金属ベースの成型方法としては、切削、鍛造、Ｍｅｔａｌ　Ｉｎｊｅｃｔｉｏｎ　Ｍｏｌｄ法などの公知の成型方法を用いることができる。
　なお、以上の説明ではＵ、Ｖ、Ｗの各相に対応する３つの半導体ユニットが配置された場合について説明したが、半導体ユニットの数は２以上であれば本発明の効果が発揮される。
　図９及び図１０を用いて本発明の第二の実施例を説明する。図９及び図１０はそれぞれ第一の実施例における図３、図４（ａ）に対応する半導体モジュールの断面図である。第二の実施例では溝１２が外側に位置する両半導体ユニットの外側にも設けられている点が実施例１の場合と異なっている。この外側に配置された溝により封止樹脂が金属ベースにより強固に固着される効果がある。封止樹脂はエポキシ樹脂が好ましい。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１　　　　金属ベース
　２　　　　取り付け孔
　３　　　　ＩＧＢＴチップ
　４　　　　ＦＷＤチップ
　５　　　　金属箔
　６　　　　半田
　８　　　　絶縁基板
　１０　　　放熱フィン
　１１　　　天板部
　１２　　　溝
　１５　　　外周部
　ｈ１　　　外周部厚さ
　ｈ２　　　天板部厚さ
　ｈ３　　　溝底部厚さ

Claims (5)

  1. 　金属ベースを有する半導体モジュールであって、
    　前記金属ベースはその周囲の外周部と、該外周部に囲まれた天板部からなっていて、前記天板部の一方の面には複数の半導体チップがそれぞれの半導体チップに対応する複数の絶縁基板を介して配置され、前記天板部のもう一方の面には放熱フィンが配置されていて、
    　前記複数の半導体チップには半導体モジュール外部との電気的接続を行う電気配線が接続され、
    　前記天板部の厚さは前記外周部の厚さよりも薄く、
    　前記天板部には前記複数の半導体チップ間に溝を有し、
    　前記複数の半導体チップは前記溝とともに樹脂により封止されている、
    　ことを特徴とする放熱フィン付き半導体モジュール。
  2. 　さらに、前記金属ベースの外周部に固着される端子ケースを有し、
    　前記端子ケース内部は、前記複数の半導体チップと、前記溝とともに樹脂により封止されていることを特徴とする請求の範囲第１項記載の放熱フィン付き半導体モジュール。
  3. 　前記樹脂は、エポキシ樹脂であることを特徴とする請求の範囲第１項または第２項記載の放熱フィン付き半導体モジュール。
  4. 　前記天板部は、前記複数の絶縁基板を介して配置された前記複数の半導体チップの外側に、さらに溝を有することを特徴とする請求の範囲第１項または第２項記載の放熱フィン付き半導体モジュール。
  5. 　前記溝の断面形状は、Ｖ字、矩形状、半円形状からなる群から選択される一の形状であることを特徴とする請求の範囲第１項記載の放熱フィン付き半導体モジュール。
PCT/JP2013/057381 2012-03-22 2013-03-15 放熱フィン付き半導体モジュール WO2013141154A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380005467.9A CN104067388B (zh) 2012-03-22 2013-03-15 带散热鳍片的半导体模块
US14/372,162 US20150130042A1 (en) 2012-03-22 2013-03-15 Semiconductor module with radiation fins
JP2014506195A JP5954409B2 (ja) 2012-03-22 2013-03-15 放熱フィン付き半導体モジュール

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-065253 2012-03-22
JP2012065253 2012-03-22

Publications (1)

Publication Number Publication Date
WO2013141154A1 true WO2013141154A1 (ja) 2013-09-26

Family

ID=49222613

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/057381 WO2013141154A1 (ja) 2012-03-22 2013-03-15 放熱フィン付き半導体モジュール

Country Status (4)

Country Link
US (1) US20150130042A1 (ja)
JP (1) JP5954409B2 (ja)
CN (1) CN104067388B (ja)
WO (1) WO2013141154A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195224A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
JP6644196B1 (ja) * 2019-02-01 2020-02-12 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7154202B2 (ja) * 2019-10-21 2022-10-17 三菱電機株式会社 非絶縁型パワーモジュール
US11373938B2 (en) * 2019-11-14 2022-06-28 Hyundai Motor Company Substrate having a plurality of slit portions between semiconductor devices
KR102703392B1 (ko) * 2019-11-25 2024-09-04 현대자동차주식회사 전력모듈 및 전력모듈에 적용되는 기판 구조
JP7170620B2 (ja) * 2019-11-26 2022-11-14 三菱電機株式会社 半導体装置および放熱フィンの製造方法
DE102019135146B4 (de) * 2019-12-19 2022-11-24 Rogers Germany Gmbh Metall-Keramik-Substrat
WO2021140771A1 (ja) * 2020-01-07 2021-07-15 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202088A (ja) * 1994-01-11 1995-08-04 Fuji Electric Co Ltd 半導体装置
JP2005328018A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2008294068A (ja) * 2007-05-22 2008-12-04 Aisin Aw Co Ltd 半導体モジュール及びインバータ装置
JP2012044140A (ja) * 2010-07-23 2012-03-01 Fuji Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5556650A (en) * 1978-10-20 1980-04-25 Toshiba Corp Semiconductor device
JPS60242651A (ja) * 1985-03-29 1985-12-02 Hitachi Ltd 基板に対する樹脂接着方法
JPH0864732A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 半導体集積回路装置
KR100320983B1 (ko) * 1997-08-22 2002-06-20 포만 제프리 엘 칩조립체및직접적인개방열전도성경로의제공방법
US5981310A (en) * 1998-01-22 1999-11-09 International Business Machines Corporation Multi-chip heat-sink cap assembly
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
US20060170094A1 (en) * 2005-02-02 2006-08-03 Intel Corporation Semiconductor package integral heat spreader
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP2007188916A (ja) * 2006-01-11 2007-07-26 Renesas Technology Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202088A (ja) * 1994-01-11 1995-08-04 Fuji Electric Co Ltd 半導体装置
JP2005328018A (ja) * 2004-04-14 2005-11-24 Denso Corp 半導体装置
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
JP2008294068A (ja) * 2007-05-22 2008-12-04 Aisin Aw Co Ltd 半導体モジュール及びインバータ装置
JP2012044140A (ja) * 2010-07-23 2012-03-01 Fuji Electric Co Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016195224A (ja) * 2015-04-01 2016-11-17 富士電機株式会社 半導体装置
JP6644196B1 (ja) * 2019-02-01 2020-02-12 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
WO2020157965A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置

Also Published As

Publication number Publication date
JP5954409B2 (ja) 2016-07-20
CN104067388B (zh) 2017-02-15
CN104067388A (zh) 2014-09-24
JPWO2013141154A1 (ja) 2015-08-03
US20150130042A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
WO2013141154A1 (ja) 放熱フィン付き半導体モジュール
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
JP6300633B2 (ja) パワーモジュール
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
JP6120704B2 (ja) 半導体装置
US8610263B2 (en) Semiconductor device module
CN105493272B (zh) 半导体模块、半导体装置以及汽车
WO2014097798A1 (ja) 半導体装置
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
JP2000164800A (ja) 半導体モジュール
JP2003264265A (ja) 電力用半導体装置
KR20100126909A (ko) 전력반도체 모듈
JP2013219267A (ja) パワーモジュール
JP2010129867A (ja) 電力用半導体装置
JP6308780B2 (ja) パワーモジュール
JP5895220B2 (ja) 半導体装置の製造方法
JP3643525B2 (ja) インバータ装置
JP6150866B2 (ja) 電力半導体装置
JP6048238B2 (ja) 電子装置
JP4994123B2 (ja) パワー半導体モジュール
WO2005119896A1 (ja) インバータ装置
WO2013118275A1 (ja) 半導体装置
JP2000156439A (ja) パワー半導体モジュール
KR20140130862A (ko) 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈
JP7512659B2 (ja) 半導体モジュール及び半導体モジュールの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13765173

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014506195

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14372162

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13765173

Country of ref document: EP

Kind code of ref document: A1