Nothing Special   »   [go: up one dir, main page]

WO2007077917A1 - 半導体装置の製造方法および基板処理装置 - Google Patents

半導体装置の製造方法および基板処理装置 Download PDF

Info

Publication number
WO2007077917A1
WO2007077917A1 PCT/JP2006/326204 JP2006326204W WO2007077917A1 WO 2007077917 A1 WO2007077917 A1 WO 2007077917A1 JP 2006326204 W JP2006326204 W JP 2006326204W WO 2007077917 A1 WO2007077917 A1 WO 2007077917A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
substrate
gas
processing chamber
processing
Prior art date
Application number
PCT/JP2006/326204
Other languages
English (en)
French (fr)
Inventor
Yushin Takasawa
Naonori Akae
Original Assignee
Hitachi Kokusai Electric Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc. filed Critical Hitachi Kokusai Electric Inc.
Priority to JP2007552980A priority Critical patent/JPWO2007077917A1/ja
Priority to US11/992,401 priority patent/US20090114146A1/en
Publication of WO2007077917A1 publication Critical patent/WO2007077917A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L29/40114—
    • H01L29/42332—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a semiconductor device manufacturing method and a substrate processing apparatus including a step of forming fine island-like grains of silicon on a nanoscale and a step of forming polysilicon having a fine grain size. is there.
  • the tunnel oxide film tends to become thin. While thinning the film, there is a concern that the reliability of the device may be reduced due to insulation breakdown or stress-induced leakage current. Therefore, unlike the floating gate type and insulating trap type, silicon microcrystal memory with an intermediate structure is attracting attention as a memory structure.
  • the nucleus density must be increased in the grain formation process on the wafer surface.
  • Conventional nucleation it is common to control the nuclear density only by adjusting the process conditions, and this method has the problem that it is difficult to obtain a nuclear density that meets the nanoscale order. It was.
  • an object of the present invention is to provide a method of manufacturing a semiconductor device and a substrate processing apparatus that can solve the above-described problems of the prior art and can greatly contribute to the formation of a high nucleus density.
  • the first feature of the present invention is that a substrate having an insulating film formed on the surface thereof is carried into a processing chamber, and a silicon-based gas is introduced into the processing chamber to form a shape on the surface of the substrate.
  • a process of forming silicon grains on the insulating film formed, and a process of unloading the processed substrate from the processing chamber, and before introducing the silicon-based gas, the process A method for manufacturing a semiconductor device in which a dopant gas is allowed to flow in a room.
  • the dopant gas is allowed to flow into the processing chamber, including when the silicon-based gas is introduced.
  • the method further includes a step of cleaning the surface of the insulating film formed on the surface of the substrate before the step of carrying the substrate into the processing chamber.
  • the method further includes a step of cleaning the surface of the insulating film formed on the surface of the substrate with a dilute hydrofluoric acid aqueous solution before the step of carrying the substrate into the processing chamber.
  • island-shaped silicon grains are formed by stopping the growth before the silicon grains contact each other.
  • the silicon grains are grown until they are in contact with each other to form continuous silicon grains.
  • the silicon-based gas is SiH or SiH
  • the dopant gas is PH
  • a second feature of the present invention is that a substrate having an insulating film formed on the surface thereof is carried into a processing chamber, and a silicon-based gas is introduced into the processing chamber to form a shape on the surface of the substrate.
  • a process of forming island-shaped silicon grains on the insulating film formed, and a process of unloading the processed substrate from the processing chamber In the method of manufacturing a semiconductor device, a dopant gas is allowed to flow into the processing chamber before introduction and when introducing z or the silicon-based gas.
  • the method further includes a step of cleaning the surface of the insulating film formed on the surface of the substrate before the step of carrying the substrate into the processing chamber.
  • a third feature of the present invention is that a processing chamber for processing a substrate having an insulating film formed on a surface thereof, a silicon gas supply system for supplying a silicon-based gas into the processing chamber, and the processing
  • a dopant gas supply system for supplying a dopant gas into the chamber
  • an exhaust system for exhausting the processing chamber
  • a heater for heating the substrate in the processing chamber
  • a surface of the substrate by supplying a silicon-based gas into the processing chamber
  • a controller for controlling the dopant gas to flow into the processing chamber before supplying the silicon-based gas.
  • the controller controls the dopant gas to flow into the processing chamber including when the silicon-based gas is supplied.
  • a fourth feature of the present invention is that a processing chamber for processing a substrate having an insulating film formed on a surface thereof, a silicon gas supply system for supplying a silicon-based gas into the processing chamber, and the processing
  • a dopant gas supply system for supplying a dopant gas into the chamber
  • an exhaust system for exhausting the processing chamber
  • a heater for heating the substrate in the processing chamber
  • a surface of the substrate by supplying a silicon-based gas into the processing chamber Control to perform the process of forming island-like silicon grains on the insulating film formed at the same time, before supplying the silicon-based gas, and when supplying Z or the silicon-based gas
  • a substrate processing apparatus having a controller for controlling the dopant gas to flow into the processing chamber.
  • FIG. 1 is a plan view of a substrate processing apparatus according to an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the substrate processing apparatus shown in FIG.
  • FIG. 3 is a schematic cross-sectional view of a processing furnace of a substrate processing apparatus according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram for explaining a forming process of silicon quantum dots and polysilicon.
  • FIG. 5 is a graph showing the relationship between film formation time and film thickness increase in Example 1 of the present invention.
  • FIG. 6 shows a reaction image in Example 1 of the present invention, where (a) is a schematic diagram illustrating a case where pre-cleaning is not performed, and (b) is a schematic diagram illustrating a case where pre-cleaning is performed.
  • FIG. 7 is an electron microscopic image showing the effect of silicon grain density control depending on the presence / absence of supply of dopant gas and the difference in supply timing in Example 2 of the present invention.
  • FIG. 8 is a diagram showing the supply timing of a silicon-based gas and a dopant gas in Example 2 of the present invention.
  • FIG. 9 is a cross-sectional view showing a part of a flash memory including a floating gate composed of silicon quantum dots.
  • FIG. 10 is a cross-sectional view showing a part of a DRAM including a gate electrode composed of a polysilicon film having a fine grain size and a metal film.
  • FIG. 11 An image of the reaction between the case where the dopant gas is flowed before and during the process of forming silicon grains and during Z treatment (Fig. 11 (b)) and the case where it is not flowed (Fig. 11 (a)). is there. Explanation of symbols
  • silicon microcrystal memory that is equivalent to silicon quantum dots
  • a silicon-based gas is introduced into a processing chamber containing the substrate, and island-like silicon grains, that is, silicon quantum dots are non-doped on the substrate.
  • the silicon quantum dots formed by ion implantation or the like are doped. It was common to do.
  • the present inventors have found that silicon quantum dots can be formed while doping impurities by mixing a dopant gas during the formation of silicon quantum dots.
  • the nuclear density of the silicon grains is increased by flowing a dopant gas before and during the process of forming the silicon quantum dots, or during the process, that is, before introducing the silicon-based gas and during z- or silicon-based gas introduction.
  • a dopant gas before and during the process of forming the silicon quantum dots, or during the process, that is, before introducing the silicon-based gas and during z- or silicon-based gas introduction.
  • the present invention includes, for example, a step of forming fine silicon grains for forming a silicon microcrystal memory made of silicon quantum dots or the like on a predetermined insulating film surface of a semiconductor chip or a gate electrode.
  • the nuclear density of the silicon grains is increased by flowing a dopant gas before or during the process of forming the silicon grains, or in either step.
  • a FOUP front opening unified pod
  • a carrier for transporting a substrate such as a wafer.
  • front, rear, left and right are based on FIG. That is, with respect to the page shown in Figure 1, the front is below the page, the back is above the page, and the left and right are the left and right sides of the page.
  • the substrate processing apparatus 10 is a first transfer constructed in a load lock chamber structure capable of withstanding a pressure (negative pressure) less than atmospheric pressure such as a vacuum state.
  • the housing 101 of the first transfer chamber 103 is formed in a box shape having a hexagonal shape in plan view and closed at both upper and lower ends.
  • the first transfer chamber 103 is provided with a first wafer transfer device 112 that simultaneously transfers two wafers 200 under negative pressure.
  • the first wafer transfer device 112 is configured to be moved up and down by the elevator 115 while maintaining the airtightness of the first transfer chamber 103.
  • a spare room 1 for carrying in. 22 and unloading spare chamber 123 are connected to each other through gate valves 244 and 127, respectively, and each has a load lock chamber structure capable of withstanding negative pressure. Further, a substrate placing table 140 for loading / unloading room is installed in the spare room 122, and a substrate placing table 141 for carrying out is installed in the spare room 123.
  • a second transfer chamber 121 used under a substantially atmospheric pressure is connected to the front side of the preliminary chamber 122 and the preliminary chamber 123 via gate valves 128 and 129.
  • a second wafer transfer device 124 for transferring the wafer 200 is installed in the second transfer chamber 121.
  • the second wafer transfer device 124 is configured to be moved up and down by an elevator 126 installed in the second transfer chamber 121 and to be reciprocated in the left-right direction by a linear actuator 132. It is configured.
  • a notch or orientation flat aligning device 106 is installed on the left side of the second transfer chamber 121. Further, as shown in FIG. 2, a clean unit 118 for supplying clean air is installed above the second transfer chamber 121.
  • Wafer loading / unloading port 134 and pod opener 108 are installed.
  • An IO stage 105 is installed on the opposite side of the pod opener 108 across the wafer loading / unloading port 134, that is, on the outside of the casing 125.
  • the pod opener 108 includes a closure 142 that can open and close the cap 100a of the pod 100 and close the wafer loading / unloading port 134, and a drive mechanism 136 that drives the closure 142, and the pod 100 placed on the IO stage 105.
  • By opening and closing the cap 100a the wafer 200 can be taken in and out of the pod 100.
  • the pod 100 is supplied to and discharged from the IO stage 105 by an in-process transfer device (RGV) (not shown).
  • RUV in-process transfer device
  • two side walls located on the rear side (rear side) of the six side walls of the housing 101 have a first processing for performing a desired process on the wafer.
  • the processing furnace 202 and the second processing furnace 137 are connected adjacently via gate valves 130 and 131, respectively.
  • the first processing furnace 202 and the second processing furnace 137 are both configured by a hot wall type processing furnace.
  • the remaining two of the six side walls of the casing 101 facing each other A first cooling unit 138 and a second cooling unit 139 are connected to the side wall, respectively.
  • the first cooling unit 138 and the second cooling unit 139 are V, and the wafer 200 that has been processed for deviation is loaded. It is configured to cool.
  • FIG. 3 is a schematic longitudinal sectional view of the first processing furnace 202 of the substrate processing apparatus 10 according to the embodiment of the present invention.
  • the reaction tube 203 as a reaction vessel made of quartz, silicon carbide, or alumina has a flat space in the horizontal direction, forms a processing chamber therein, and holds a wafer 200 as a substrate. To fit. Inside the reaction tube 203, a wafer support 217 is provided as a support for supporting the wafer 200, and at both ends of the reaction tube 203, a gas introduction flange 209a and a gas exhaust flange 209b are provided as hermetic seals. Further, the first transfer chamber 103 is connected to the gas introduction flange 209a via a gate valve 244 as a gate valve.
  • a first gas introduction line 232a and a second gas introduction line 232b as supply pipes are connected to the gas introduction flange 209a.
  • a first gas source 243a and a second gas source 243b are connected to the first gas introduction line 232a and the second gas introduction line 232b, respectively.
  • First mass flow controller 241a and second mass flow controller 241b as flow control devices (flow control means), and first valve 242a, 240a, second valve 242b, 240b provided upstream and downstream Are provided.
  • the third gas introduction line 232c is connected to the first gas introduction line 232a and the second gas introduction line 232b.
  • a third gas source 243c is connected to the third gas introduction line 232c, and a third gas source force is also introduced into the reaction tube 203 in the middle of the third gas introduction line 232c.
  • a 3 mass flow controller 241c and a third valve 242c provided upstream thereof are provided.
  • the third gas introduction line 232c branches into two lines downstream of the third mass flow controller 241c, each of which is downstream of the first valve 240a of the first gas introduction line 232a and the second gas introduction line 232b. Connected to the downstream side of the second valve 240b, the third gas can be supplied to each line.
  • the third A fourth valve 240c and a fifth valve 240d are provided in each branched line of the gas introduction line 232c.
  • the third gas source 243 contains an inert gas such as N, Ar, or He as the third gas.
  • An exhaust line 231 as an exhaust pipe is connected to the gas exhaust flange 209b.
  • a vacuum pump 250 is connected to the exhaust line 231 as a vacuum exhaust device (exhaust means) for exhausting the inside of the reaction tube 203, and a pressure control unit for controlling the pressure in the reaction tube 203 is provided in the middle of the exhaust line 231.
  • a pressure controller 248 is provided as (pressure control means).
  • An upper heater 207a and a lower heater 207b are provided above and below the reaction tube 203 as heating mechanisms (heating means), respectively, to heat the inside of the reaction tube 203 uniformly or by generating a predetermined temperature gradient. It is like that.
  • the upper heater 207a and the lower heater 207b are connected to temperature controllers 247a and 247b as temperature control units (temperature control means) for controlling the respective heater temperatures.
  • a heat insulating material 208 is provided as a heat insulating member so as to cover the upper heater 207a, the lower heater 207b, and the reaction tube 203.
  • the temperature in the reaction tube 203, the pressure in the reaction tube 203, and the flow rate of the gas supplied into the reaction tube 203 are respectively determined by a temperature controller 247a, 247b, a pressure controller 248, and a mass flow controller 241a, 241b, 241c. It is controlled so as to achieve a predetermined temperature, pressure, and flow rate.
  • the temperature controllers 247a and 247b, the pressure controller 248, and the mass flow controllers 241a, 241b, and 241c are controlled by a main controller 249 as a main control unit (main control means).
  • the main controller 249 is configured to control the opening and closing of the valves 242a, 240a, 242b, 240b, 242c, 240c, and 240d, and the timing of gas supply. Further, the main controller 249 is configured to control the operation of each part constituting the substrate processing apparatus 10.
  • a thin insulating film such as a silicon oxide film is formed on the wafer 200 as a substrate having semiconductor chips in a step prior to the processing of this process.
  • This insulating film The control of the thickness of the thin film is very important because the performance depends on the electrical properties of the thickness. Therefore, conventionally, after forming a thin insulating film, it has been ineffective to perform cleaning before performing this process, that is, processing for forming silicon grains.
  • surface contamination such as natural oxide film or organic contamination is preliminarily performed before a wafer having a semiconductor chip is loaded into the substrate processing apparatus.
  • DHF dilute hydrofluoric acid aqueous solution
  • it is dried with a spin dry drier, etc., and quickly transferred to a spare chamber in a substrate processing apparatus while being clean.
  • the quick and clean processing is to prevent adverse effects due to the contamination of the atmosphere in the clean room, and it is necessary to manage and control the contamination until the substrate is transferred to the substrate processing equipment.
  • the bond density of silicon and the like is different between the state of the insulating film surface and, for example, the state of the organic contamination surface. Grains may not be formed, which causes a decrease in the yield of semiconductor devices.
  • the surface of the insulating film formed on the substrate surface is cleaned and cleaned, and then the substrate is quickly put into the substrate processing apparatus and processed without being cleaned.
  • the formation of grains can be made independent of the surface state due to the storage state of the substrate, whereby silicon grains can be stably formed.
  • the unprocessed wafers 200 whose surface cleaning has been completed are transported by the in-process transport apparatus to the substrate processing apparatus for performing the processing process in a state where 25 wafers are stored in the pod 100.
  • the pod 100 that has been transported is placed on the IO stage 105 with the in-process transport device force also transferred.
  • the cap 100a of the pod 100 is removed by the pod opener 108, and the wafer inlet / outlet of the pod 100 is opened.
  • the second wafer transfer device 124 installed in the second transfer chamber 121 picks up the wafer 200 from the pod 100 and loads it into the spare chamber 122.
  • the wafer 200 is transferred to the substrate table 140.
  • the gate valve 130 on the first preliminary chamber 103 side of the preliminary chamber 122 is closed, and the negative pressure in the first transfer chamber 103 is maintained.
  • a predetermined number stored in the pod 100 for example 25 webs (C)
  • the gate valve 128 is closed, and the inside of the preliminary chamber 122 is exhausted to a negative pressure by an exhaust device (not shown).
  • the gate valve 130 When the pressure in the preliminary chamber 122 reaches a preset pressure value, the gate valve 130 is opened, and the preliminary chamber 122 and the first transfer chamber 103 are communicated with each other. Subsequently, the first wafer transfer machine 112 in the first transfer chamber 103 picks up two wafers 200 from the substrate table 140 and loads them into the first transfer chamber 103. After the gate valve 130 is closed, the first transfer chamber 103 and the first processing furnace 202 are communicated with each other. That is, the gate valve 244 is opened while the temperature in the reaction tube 203 is maintained at the processing temperature by the heaters 207a and 207b, and the wafer 200 is loaded into the reaction tube 203 by the first wafer transfer device 112. And placed on the wafer support 217.
  • two wafers 200 are placed on the wafer support 217, and the two wafers 200 are processed simultaneously.
  • two wafers 200 are simultaneously transferred into the reaction tube 203 in order to equalize the thermal history of the two wafers 200 processed simultaneously.
  • the temperature rise (preheating) to the processing temperature of the wafer 200 is started.
  • only one wafer 200 can be mounted on the wafer support 217, and one wafer 200 may be processed at a time. In that case, do not support wafer 200 of wafer support 217, and place a dummy wafer on the support!
  • the pressure in the reaction tube 203 is controlled by the pressure controller 248 so as to become the processing pressure (pressure stabilization).
  • the temperature in the tube 203 is controlled by the temperature controllers 247a and 247b so that the wafer temperature becomes the processing temperature (temperature stabilization).
  • the inert gas atmosphere is created in the reaction tube 203 by introducing an inert gas from at least any of the second gas introduction lines 232b.
  • a processing gas is introduced into the reaction tube 203, whereby processing is performed on the wafer 200. Applied. That is, silicon grains are formed on the insulating film formed on the wafer 200.
  • the density of silicon grains is about 10 / cm 2 to 10 11 / cm 2 .
  • the gate electrode length becomes smaller due to the high integration of devices, it is desirable to form silicon grains with high and density of small grains to alleviate the variation.
  • a dopant gas such as PH, BH, BC1, AsH is used.
  • the silicon grain formation density was increased by carrying out the process under conditions that used many silicon grain formation sites.
  • the first gas source 243a has SiH or Si as the first gas.
  • the first gas source 243a and the second gas source 243b are passed into the reaction tube 203 via the first gas introduction line 232a and the second gas introduction line 232b. Silicon particles are formed on the insulating film formed on the wafer 200 by introducing a silicon-based gas as the first gas and a dopant gas as the second gas at the timing described later.
  • the dopant gas is first introduced and the introduction of the dopant gas is stopped, and then the silicon-based gas is introduced to form silicon grains, or (2) Introduce dopant gas and silicon-based gas simultaneously to form silicon grains, or (3) Introduce dopant gas in advance and introduce silicon-based gas while maintaining the introduction of dopant gas A grain was formed.
  • the processing conditions for processing the wafer in the processing furnace of the present embodiment are, for example, a processing temperature of 200 to 800. . C, processing pressure 13 ⁇ 1330Pa, silicon gas (SiH) flow 10 ⁇ 2000sccm
  • the dopant gas (BH) flow rate is 10 to 2000 sccm.
  • silicon grains can be formed while increasing the number of nucleation sites of silicon grains.
  • FIG. 4 (a) when a silicon-based gas is supplied, nuclei are formed on the insulating film on the substrate surface, and then, as shown in FIG. 4 (b), crystals grow around the nuclei. . These grown crystals are called grains. Further, as shown in FIG. 4C, when the grains further grow, the grains come into contact with each other. As shown in FIG. 4D, when there is no gap between the grains, a polysilicon film which is a continuous film is formed. It should be noted that island-like grains, that is, silicon quantum dots can be formed by stopping the growth in a state where the grains before the grains are in contact with each other are independent.
  • the nuclear density is increased by flowing a dopant gas before the process of forming grains and during Z or during the process, that is, before the supply of the silicon-based gas and during the supply of the Z- or silicon-based gas. I have to.
  • a dopant gas before the process of forming grains and during Z or during the process, that is, before the supply of the silicon-based gas and during the supply of the Z- or silicon-based gas.
  • a gas introduction line is introduced into the reaction tube 203 from the third gas source 243c through the third gas introduction line 232c. While the inert gas as the third gas is introduced from at least one of the gases 232a and 232b, the gas is exhausted from the exhaust line 231 and the inside of the reaction tube 203 is purged.
  • the pressure in the reaction tube 203 is adjusted by the pressure controller 248 so as to become the wafer transfer pressure.
  • the processed wafer 200 is unloaded from the reaction tube 203 to the first transfer chamber 103 by the first wafer transfer device 112. That is, when the processing on the wafer 200 is completed in the first processing furnace 202 and the purge is completed, the gate valve 244 is opened, and the two processed wafers 200 are processed by the first wafer transfer device 112. It is transferred to one transfer chamber 103. After unloading, the gate valve 244 is closed.
  • the first wafer transfer device 112 transports the two wafers 200 unloaded from the first processing furnace 202 to the first cooling unit 138, and the two processed wafers 200 are cooled. [0060] When the processed wafer 200 is transferred to the first cooling unit 138, the first wafer transfer machine 112 uses the wafer 200 prepared in advance in the substrate mounting table 140 of the preliminary chamber 122 in the same manner as described above. Two sheets are picked up simultaneously and transferred to the first processing furnace 202, and the desired processing is simultaneously performed on the two wafers 200 in the first processing furnace 202.
  • the two cooled wafers 200 are transferred from the first cooling unit 138 to the first transfer chamber by the first wafer transfer device 112. It is carried out to 103.
  • the gate valve 127 is opened.
  • the first wafer transfer device 112 transports the two wafers 200 unloaded from the first cooling unit 138 to the preliminary chamber 123 and transfers them to the base plate table 141, and then the preliminary chamber 123 has the gate valve 127. Closed by.
  • a predetermined number of, for example, 25 wafers 200 carried into the spare chamber 122 are sequentially processed two by two.
  • the spare chamber 123 When the processing for all the wafers 200 loaded into the spare chamber 122 is completed, all the processed wafers 200 are stored in the spare chamber 123, and the spare chamber 123 is closed by the gate valve 127, the spare chamber 123.
  • the inside is returned to approximately atmospheric pressure by an inert gas.
  • the gate valve 129 When the inside of the preliminary chamber 123 is returned to substantially atmospheric pressure, the gate valve 129 is opened, and the cap 100 a of the empty pod 100 placed on the IO stage 105 is opened by the pod opener 108.
  • the second wafer transfer device 124 in the second transfer chamber 121 picks up the wafer 200 from the substrate placing table 141 and carries it out to the second transfer chamber 121, and the wafer in the second transfer chamber 121.
  • the cap 100a of the pod 100 is closed by the pod opener 108.
  • the upper force of the IO stage 105 is also transferred to the next process by the in-process transfer device.
  • the above operation has been described by taking the case where the first processing furnace 202 and the first cooling unit 138 are used as an example. However, the second processing furnace 137 and the second cooling unit 139 are used. The same operation is performed for the case.
  • the spare chamber 122 is used for carrying in and the spare chamber 123 is used for carrying out, but the spare chamber 123 is used for carrying in, The spare room 122 may be used for carrying out.
  • the first processing furnace 202 and the second processing furnace 137 may perform the same processing, or may perform different processing.
  • the processing on the wafer 200 is performed in the first processing furnace 202, for example, the insulating film formed on the substrate surface is cleaned. Thereafter, another process may be performed in the second processing furnace 137, for example, a silicon grain formation process in the present embodiment.
  • the first cooling unit 138 or the second cooling unit 139 is installed. You may make it go through.
  • Example 1 will be described with reference to Figs.
  • FIG. 5 illustrates the cleaning of the wafer surface (insulating film surface) before processing the wafer when the substrate processing apparatus 10 described above is used and the wafer is processed under the processing conditions shown in the above embodiment! If this is done and if the wafer surface is not cleaned before processing the wafer, how the film thickness of the silicon film formed on the wafer surface tends to increase as the processing time elapses. It represents whether there is.
  • the horizontal axis indicates the processing time (minutes), that is, the silicon gas supply time
  • the vertical axis indicates the thickness (nm) of the silicon film formed on the insulating film on the wafer surface. .
  • Example 1 the treatment was performed using only the silicon-based gas, and no dopant gas was used.
  • a silicon-based gas monosilane (SiH
  • Fig. 6 is a conceptual diagram of the reaction mode with and without pre-cleaning.
  • the reaction form changes depending on the clean state of the surface of the insulating film formed on the silicon substrate.
  • pre-cleaning is not performed before the process of forming silicon grains, as shown in Fig. 6 (a)
  • the insulation when the silicon-based gas reacts on the surface is performed.
  • other contaminating molecules CxHy, O, etc.
  • the formation of silicon grains depends on the surface state, and the formation of silicon grains cannot be controlled by the supply conditions of the silicon-based gas.
  • the surface of the insulating film is in a clean surface state free of contaminants, and hydrogen (H) or the like is present in the bond of the insulating film. Easily desorbed at low temperatures, and when atoms are bonded, silicon grains are easily formed. That is, the formation of silicon grains can be controlled by the supply conditions of the silicon-based gas.
  • the silicon surface is cleaned by pretreatment before processing in the processing chamber (reaction vessel), thereby forming fine silicon grains.
  • the nuclei to be formed can be formed with good control. This makes it a stable semiconductor The performance of the apparatus can be ensured.
  • Example 2 will be described based on FIGS.
  • FIG. 7 is an electron microscope image showing the effect of controlling the silicon grain density according to the presence or absence of the supply of dopant gas and the difference in the supply timing, which were found by experiments using the processing furnace of the substrate processing apparatus 10 described above.
  • Figure 8 shows the supply timing of the silicon-based gas and dopant gas.
  • monosilan (SiH) was used as the silicon-based gas
  • sivolan (BH) was used as the dopant gas.
  • SiH monosilan
  • BH sivolan
  • the wafer was processed under predetermined processing conditions within the processing condition range shown in the above embodiment.
  • Sequence A is used when the silicon gas (silicon particles) is formed prior to the treatment and when only the silicon-based gas is flown without flowing the dopant gas during the treatment
  • Sequence B is when the dopant gas is flowed only before the treatment
  • Case C is when the dopant gas is continuously flowed before and during the treatment. As described above, the experiment was conducted while controlling the flow of the dopant gas to be different.
  • the silicon particle density force is 10 11 particles / cm 2 level by flowing the dopant gas as in force B or C.
  • the density of the grains increases.
  • This 10-fold density difference is considered to depend on the state of the bond on the wafer surface. available.
  • silicon-based gas when silicon-based gas is introduced to form silicon grains, the wafer surface undergoes repeated reactions such as surface adsorption, migration, decomposition, and dissociation of the silicon-based gas.
  • the bond density for adsorbing the silicon-based gas is increased compared to when the dopant gas is not flowed, and the hydrogen is used for easily decomposing the silicon-based gas. It is presumed that the silicon gas density was improved by increasing the decomposition probability of the silicon-based gas by the amount absorbed.
  • FIG. 11 is an image diagram of the reaction mode of FIG. 11 (b) when the dopant gas is flowed before and during the process of forming silicon grains and during Z or when it is not flowed.
  • the dopant gas Before the process of forming silicon grains on the surface of the insulating film formed on the silicon substrate, or during the process, or when the dopant gas is allowed to flow before and during the process, the dopant gas is exposed to the surface of the insulating film. Bonds with a bond on the surface of the insulating film.
  • the dopant gas containing boron (B) is decomposed and the dopant atoms, that is, boron atoms, are bonded to the bonds on the surface of the insulating film.
  • the silicon grain formation force depends on the dopant gas and the adsorption state of the dopant atoms on the insulating film surface.
  • the silicon particles are formed by the silicon-based gas adsorbing on the surface of the insulating film, the decomposed silicon atoms (Si) moving on the surface of the insulating film, and fixing at a place where a plurality of silicon atoms are collected. For this reason, when the dopant gas is adsorbed on the surface of the insulating film, the dopant gas limits the movement range of silicon atoms as shown in the lower diagram of FIG. Can be formed with high density. That is, the formation of silicon grains can be controlled by supplying dopant gas and supplying dopant gas.
  • the movement range of silicon atoms is not limited as shown in FIG. It is more difficult to form fine silicon grains at a high density compared to the case of flowing slag.
  • the dopant gas is allowed to flow before, during, or in advance of the process of introducing silicon-based gas into the chamber to form silicon grains, the nuclei that form high-density silicon grains are controlled. It can be formed well, and stable semiconductor device performance can be ensured.
  • FIG. 9 is a cross-sectional view showing a part of a flash memory including a floating gate composed of silicon quantum dots.
  • a tunnel having an insulator strength such as a silicon oxide film (SiO film) is formed on the surface of the wafer 200.
  • the tunnel acid film 304 is formed by a thermal oxidation method such as dry acid or wet acid.
  • a floating gate electrode 305 composed of a plurality of island-shaped grains, that is, silicon quantum dots 305a, is applied on the tunnel oxide film 304 by applying the substrate processing apparatus and the substrate processing method of the present invention.
  • the silicon quantum dots 305a are formed in, for example, a hemispherical shape or a spherical shape.
  • a silicon oxide film (SiO 2) is formed so as to cover the floating gate electrode 305.
  • An insulating layer 306 made of an edge or the like is formed.
  • the SiO film constituting the insulating layer 306 is, for example, Si
  • control gate electrode 307 having the same strength as, for example, a polysilicon film (Poly-Si film) doped with phosphorus (P) is formed on the insulating layer 306.
  • the control gate electrode 307 is formed by a CVD method using SiH gas and PH gas.
  • the control gate electrode 307 is formed on the upper portion of the gate electrode 305.
  • a source 301 and a drain 302 which are impurity regions with n-type impurities added to the main surface of the wafer 200 are formed by ion implantation or the like.
  • a channel region 303 is formed between the source 301 and the drain 302.
  • FIG. 10 is a cross-sectional view showing a part of a DRAM including a gate electrode composed of a polysilicon film having a fine grain size and a metal film.
  • a silicon oxide film (SiO 2), a silicon oxynitride film (SiO 2) is formed on the surface of the silicon wafer 200.
  • a gate oxide film 404 such as N) is formed.
  • the gate oxide film 404 is formed by, for example, a thermal oxidation method such as dry oxidation or wet oxidation.
  • a polysilicon film 405 composed of fine grains 405a is formed on the gate oxide film 404 by applying the substrate processing apparatus and the substrate processing method of the present invention.
  • a metal film 406 such as tungsten (W) is formed on the polysilicon film 405.
  • the metal film 406 is formed by, for example, an ALD method or a CVD method.
  • a gate electrode 407 composed of the polysilicon film 405 and the metal film 406 having a fine grain size is formed.
  • SiN film silicon nitride film
  • the Si N film constituting the insulating layer 408 is, for example, SiH C1 gas and N
  • a source 401 and a drain 402 which are impurity regions in which an n-type impurity is added, are formed on the main surface of the silicon wafer 200 by an ion implantation method or the like.
  • a channel region 403 is formed between the source 401 and the drain 402.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

  高い核密度形成に大きく寄与する事ができる半導体装置の製造方法および基板処理装置を提供する。本発明の半導体装置の製造方法は、表面に絶縁膜が形成されたウエハ２００を反応管２０３に搬入する工程と、反応管２０３内にシリコン系ガスを導入してウエハ２００の表面に形成された絶縁膜上にシリコン粒を形成する処理を行う工程と、処理後のウエハ２００を反応管２０３内から搬出する工程とを有し、シリコン系ガスを導入する前に、反応管２０３内にドーパントガスを流す。

Description

明 細 書
半導体装置の製造方法および基板処理装置
技術分野
[0001] この発明は、ナノスケールでのシリコンの微細なアイランド状の粒を形成する工程や 微細な粒サイズのポリシリコンを形成する工程を含む半導体装置の製造方法及び基 板処理装置に関するものである。
背景技術
[0002] フラッシュメモリの微細化並びに低消費電力化に対する動作電力の低減に伴い、ト ンネル酸ィ匕膜が薄膜ィ匕する傾向がある。し力しながら薄膜ィ匕していく一方で、絶縁破 壊やストレス誘起性リーク電流によるデバイスの信頼性低下が懸念される。そのため 浮遊ゲート型や絶縁トラップ型と異なり、メモリー構造としては中間的な構造を有する シリコン微結晶メモリーが注目されている。
[0003] また、 DRAMの高集積ィ匕に伴いゲート電極の占有面積が小さくなる傾向にある中 、ゲート電極におけるポリシリコンの結晶粒の加工ばらつきが電気特性へのばらつき として起こり得ることが懸念されている。そのためポリシリコンの粒サイズを小さくするこ とにより、各ゲート電極のばらつきを緩和させるような検討を行なっている。
[0004] このようなシリコン微結晶メモリー技術や微細なポリシリコンの形成技術など、絶縁 膜上のシリコン成膜初期過程の制御により様々なプロセスへの展開が望まれている 力 シリコン成膜初期過程で重要な絶縁膜表面の影響を把握できて 、なかったため 、微細な粒の形成が困難であった。
[0005] また、微細な粒の形成にはシリコン微結晶の形成条件を最適化する必要がある力 シリコン粒の密度は絶縁膜表面の状態の影響を大きく受けるため、再現性良く微細 な粒を形成するには表面の状態を管理することが重要であった。
発明の開示
発明が解決しょうとする課題
[0006] 上記シリコン微結晶メモリー技術や微細なポリシリコンの形成技術において、ウェハ 表面の粒形成過程で核密度を多くしなければならない。し力しながら、従来の核形成 では、プロセス条件の調整のみで核密度の制御を行うのが一般的であり、この方法 ではナノスケールオーダーに見合う核密度が得られ難いという問題点が生じており、 その原因と対策が望まれていた。
[0007] 従って、本発明の目的は、上記従来技術の問題点を解決し、高い核密度形成に大 きく寄与する事ができる半導体装置の製造方法および基板処理装置を提供すること にある。
課題を解決するための手段
[0008] 本発明の第 1の特徴とするところは、表面に絶縁膜が形成された基板を処理室内 に搬入する工程と、前記処理室内にシリコン系ガスを導入して前記基板の表面に形 成された前記絶縁膜上にシリコン粒を形成する処理を行う工程と、処理後の前記基 板を前記処理室内から搬出する工程とを有し、前記シリコン系ガスを導入する前に、 前記処理室内にドーパントガスを流す半導体装置の製造方法にある。
[0009] 好適には、前記シリコン系ガスを導入する時を含めて、前記処理室内に前記ドーパ ントガスを流す。
[0010] 好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に 形成された前記絶縁膜の表面を洗浄する工程を更に有する。
[0011] 好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に 形成された前記絶縁膜の表面を希釈フッ酸水溶液にて洗浄する工程を更に有する。
[0012] 好適には、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接 する前に成長を停止することで、アイランド状のシリコン粒を形成する。
[0013] 好適には、前記シリコン粒を形成する処理においては、シリコン粒同士が互いに接 するまで成長を行!ゝ、連続したシリコン粒を形成する。
[0014] 好適には、前記シリコン系ガスが SiH又は Si Hであり、前記ドーパントガスが PH
4 2 6 3
、： B H、 BC1又は AsHである。
2 6 3 3
[0015] 本発明の第 2の特徴とするところは、表面に絶縁膜が形成された基板を処理室内 に搬入する工程と、前記処理室内にシリコン系ガスを導入して前記基板の表面に形 成された前記絶縁膜上にアイランド状のシリコン粒を形成する処理を行う工程と、処 理後の前記基板を前記処理室内から搬出する工程とを有し、前記シリコン系ガスを 導入する前および zまたは前記シリコン系ガスを導入するときに、前記処理室内にド 一パントガスを流す半導体装置の製造方法にある。
[0016] 好適には、前記基板を前記処理室内に搬入する工程の前に、前記基板の表面に 形成された前記絶縁膜の表面を洗浄する工程を更に有する。
[0017] 本発明の第 3の特徴とするところは、表面に絶縁膜が形成された基板を処理する処 理室と、前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、前記処理 室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する 排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内にシリコン系 ガスを供給して前記基板の表面に形成された前記絶縁膜上にシリコン粒を形成する 処理を行うように制御すると共に、前記シリコン系ガスを供給する前に、前記処理室 内にドーパントガスを流すように制御するコントローラとを有する基板処理装置にある
[0018] 好適には、前記コントローラは、前記シリコン系ガスを供給する時を含めて、前記処 理室内にドーパントガスを流すように制御する。
[0019] 本発明の第 4の特徴とするところは、表面に絶縁膜が形成された基板を処理する処 理室と、前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、前記処理 室内にドーパントガスを供給するドーパントガス供給系と、前記処理室内を排気する 排気系と、前記処理室内の前記基板を加熱するヒータと、前記処理室内にシリコン系 ガスを供給して前記基板の表面に形成された前記絶縁膜上にアイランド状のシリコン 粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを供給する前およ び Zまたは前記シリコン系ガスを供給するときに、前記処理室内にドーパントガスを 流すように制御するコントローラとを有する基板処理装置にある。
発明の効果
[0020] 本発明によれば、シリコンの高密度な粒を形成する核を制御よく形成でき、安定し た性能を確保できる半導体装置の製造方法および基板処理装置を提供できる。 図面の簡単な説明
[0021] [図 1]本発明の実施形態に係る基板処理装置の平面図である。
[図 2]図 1に示した基板処理装置の断面図である。 [図 3]本発明の実施の形態に係る基板処理装置の処理炉の概略断面図である。
[図 4]シリコン量子ドット及びポリシリコンの成形過程を説明する模式図である。
[図 5]本発明の実施例 1における成膜時間と膜厚増加の関係を示すグラフである。
[図 6]本発明の実施例 1における反応イメージを示し、 (a)は前洗浄を行わない場合、 (b)は前洗浄を行う場合を説明する模式図である。
[図 7]本発明の実施例 2におけるドーパントガスの供給の有無、供給のタイミングの違 いによるシリコン粒密度制御の効果を示す電子顕微鏡画像である。
[図 8]本発明の実施例 2におけるシリコン系ガス、ドーパントガスの供給タイミングを示 す図である。
[図 9]シリコン量子ドットで構成したフローティングゲートを含むフラッシュメモリの一部 を示す断面図である。
[図 10]微細な粒サイズのポリシリコン膜とメタル膜とで構成したゲート電極を含む DR AMの一部を示す断面図である。
[図 11]シリコン粒を形成する処理の前および Zまたは処理中にドーパントガスを流す 場合 (図 11 (b) )と、流さな 、場合 (図 11 (a) )との反応形態のイメージ図である。 符号の説明
10 基板処理装置
100 ポッド
100a キャップ
101 筐体
103 第 1の搬送室
105 IOステージ
108 ポッドオーブナ
112 第 1のウェハ移載機
115 エレベータ
121 第 2の搬送室
122 搬入用の予備室
123 搬出用の予備室 124 第 2のウェハ移載機
125 筐体
126 エレべ■ ~"タ
127 ゲートバノレブ
132 リニアァクチユエータ
134 ウェハ搬入搬出口
136 駆動機構
137 第 2の処理炉
138 第 1のクーリングユニット
139 第 2のクーリングユニット
140 搬入室用の基板置き台
141 搬出用の基板置き台
142 クロージャ
200 ウェハ
202 第 1の処理炉
203 反応管
217 ウェハ支持台
207a 上ヒータ
207b 下ヒータ
209a ガス導入フランジ
209b ガス排気フランジ
231 排気ライン
232a 第 1ガス導入ライン
232b 第 2ガス導入ライン
240a 第 1バルブ
240b 第 2バルブ
240c 第 4バルブ
240d 第 5バルブ 241a 第 1マスフローコントローラ
241b 第 2マスフローコントローラ
241c 第 3マスフローコントローラ
242a 第 1バルブ
242b 第 2/ ノレブ
242c 第 3バルブ
243a 第 1ガス源
243b 第 2ガス源
243c 第 3ガス源
244 ゲートバノレブ
247a 温度コントローラ
247b 温度コントローラ
248 圧力コントローラ
249 メインコントローラ
250 真空ポンプ
301 ソース
302 ドレイン
303 チャネル領域
304 トンネル酸化膜
305 フローティングゲート電極
305a シリコン量子ドット
306 絶縁層
307 コントロールゲート電極
発明を実施するための最良の形態
従来、シリコン量子ドット等力 なるシリコン微結晶メモリーを形成する場合、まず、 基板を収容した処理室内にシリコン系ガスを導入して基板上にアイランド状のシリコ ン粒、すなわちシリコン量子ドットをノンドープで形成し、その後処理室内から基板を 取り出した後に、イオン注入法等により形成されたシリコン量子ドットに対してドープを 行うのが一般的であった。し力しながら本発明者は、シリコン量子ドット形成時にドー パントガスを混入することで、不純物をドープしながらシリコン量子ドットを形成するこ ができることを見出した。更に、シリコン量子ドットを形成する処理の前および zまた は処理中に、すなわち、シリコン系ガス導入前および zまたはシリコン系ガス導入中 にドーパントガスを流すことで、シリコン粒の核密度を高くすることができるという従来 にない予期せぬ効果があることを見出した。本発明は、本発明者が見出した上記知 見に基づくものである。
[0024] 本発明は、例えば半導体チップの所定の絶縁膜表面に、シリコン量子ドット等から なるシリコン微結晶メモリーやゲート電極を形成する為の微細なシリコン粒を形成する 工程を有し、前記微細なシリコン粒を形成する処理の事前もしくは処理中、またはど ちらのステップにもドーパントガスを流すことによりシリコン粒の核密度を高くするもの である。
[0025] 以下に本発明の実施の形態を図面を参照して説明する。
まず、図 1および図 2に於いて、本発明が適用される基板処理装置 10の概要を説 明する。
[0026] なお、本発明が適用される基板処理装置 10においては、ウェハなどの基板を搬送 するキャリアとしては FOUP(front opening unified pod。以下ポッドという）が使用され ている。また、以下の説明において、前後左右は図 1を基準とする。すなわち、図 1が 示されている紙面に対して、前は紙面の下、後ろは紙面の上、左右は紙面の左右と する。
[0027] 図 1及び図 2に示されているように、基板処理装置 10は真空状態などの大気圧未 満の圧力（負圧）に耐え得るロードロックチャンバ構造に構成された第 1の搬送室 10 3を備えており、第 1の搬送室 103の筐体 101は平面視が六角形で上下両端が閉塞 した箱形状に形成されている。第 1の搬送室 103には負圧下で二枚のウェハ 200を 同時に搬送する第 1のウェハ移載機 112が設置されている。第 1のウェハ移載機 11 2は、エレベータ 115によって、第 1の搬送室 103の気密性を維持しつつ昇降できる ように構成されている。
[0028] 筐体 101の六枚の側壁のうち前側に位置する二枚の側壁には、搬入用の予備室 1 22と搬出用の予備室 123とがそれぞれゲートバルブ 244, 127を介して連結されて おり、それぞれ負圧に耐え得るロードロックチャンバ構造に構成されている。さらに、 予備室 122には搬入室用の基板置き台 140が設置され、予備室 123には搬出用の 基板置き台 141が設置されている。
[0029] 予備室 122および予備室 123の前側には、略大気圧下で用いられる第 2の搬送室 121がゲートバルブ 128, 129を介して連結されている。第 2の搬送室 121にはゥェ ノ、 200を移載する第 2のウェハ移載機 124が設置されている。第 2のウェハ移載機 1 24は第 2の搬送室 121に設置されたエレベータ 126によって昇降されるように構成さ れているとともに、リニアァクチユエータ 132によって左右方向に往復移動されるよう に構成されている。
[0030] 図 1に示されているように、第 2の搬送室 121の左側にはノッチまたはオリフラ合わ せ装置 106が設置されている。また、図 2に示されているように、第 2の搬送室 121の 上部にはクリーンエアを供給するクリーンユニット 118が設置されて 、る。
[0031] 図 1及び図 2に示されているように、第 2の搬送室 121の筐体 125の前側には、ゥェ ノ、 200を第 2の搬送室 121に対して搬入搬出するためのウェハ搬入搬出口 134と、 ポッドオーブナ 108が設置されている。ウェハ搬入搬出口 134を挟んでポッドオーブ ナ 108と反対側、すなわち筐体 125の外側には IOステージ 105が設置されている。 ポッドオーブナ 108は、ポッド 100のキャップ 100aを開閉すると共にウェハ搬入搬出 口 134を閉塞可能なクロージャ 142と、クロージャ 142を駆動する駆動機構 136とを 備えており、 IOステージ 105に載置されたポッド 100のキャップ 100aを開閉すること により、ポッド 100に対するウェハ 200の出し入れを可能にする。また、ポッド 100は 図示しない工程内搬送装置 (RGV)によって、 IOステージ 105に対して、供給および 排出されるようになっている。
[0032] 図 1に示されているように、筐体 101の六枚の側壁のうち後ろ側（背面側）に位置す る二枚の側壁には、ウェハに所望の処理を行う第 1の処理炉 202と第 2の処理炉 13 7とがゲートバルブ 130, 131を介してそれぞれ隣接して連結されている。第 1の処理 炉 202および第 2の処理炉 137はいずれもホットウォール式の処理炉によって構成さ れている。また、筐体 101における六枚の側壁のうちの残りの互いに対向する二枚の 側壁には、第 1のクーリングユニット 138と、第 2のクーリングユニット 139とがそれぞれ 連結されており、第 1のクーリングユニット 138および第 2のクーリングユニット 139は V、ずれも処理済みのウェハ 200を冷却するように構成されて 、る。
[0033] 次に、図 3を参照して、本発明の実施の形態に係る基板処理装置 10の第 1の処理 炉 202の概略を説明する。図 3は、本発明の実施の形態に係る基板処理装置 10の 第 1の処理炉 202の該略縦断面図である。
[0034] 石英製、炭化珪素製、又はアルミナ製の反応容器としての反応管 203は、水平方 向に扁平な空間を有しており、内部に処理室を形成し、基板としてのウェハ 200を収 容する。反応管 203の内部にはウェハ 200を支持する支持具としてのウェハ支持台 217が設けられ、反応管 203の両端には気密にマ-ホールドとしてのガス導入フラン ジ 209a、ガス排気フランジ 209bが設けられ、ガス導入フランジ 209aには更に仕切 弁としてのゲートバルブ 244を介して第 1の搬送室 103が連接されている。
[0035] ガス導入フランジ 209aには供給管としての第 1ガス導入ライン 232a、第 2ガス導入 ライン 232bが接続されている。第 1ガス導入ライン 232a、第 2ガス導入ライン 232bに は、それぞれ第 1ガス源 243a、第 2ガス源 243bが接続されている。第 1ガス導入ライ ン 232a、第 2ガス導入ライン 232bの途中には第 1ガス源 243a、第 2ガス源 243bから 反応管 203内に導入する第 1ガス、第 2ガスの流量をそれぞれ制御する流量制御装 置（流量制御手段）としての第 1マスフローコントローラ 241a、第 2マスフローコント口 ーラ 241bと、その上流側と下流側に設けられた第 1バルブ 242a、 240a,第 2バルブ 242b, 240bがそれぞれ設けられている。
[0036] また、第 1ガス導入ライン 232a及び第 2ガス導入ライン 232bには、第 3ガス導入ライ ン 232cが接続されている。第 3ガス導入ライン 232cには第 3ガス源 243cが接続され ており、第 3ガス導入ライン 232cの途中には第 3ガス源力も反応管 203内に導入する 第 3ガスの流量を制御する第 3マスフローコントローラ 241cと、その上流側に設けら れた第 3バルブ 242cが設けられている。第 3ガス導入ライン 232cは、第 3マスフロー コントローラ 241cよりも下流側で 2つのラインに分岐し、それぞれが第 1ガス導入ライ ン 232aの第 1バルブ 240aより下流側、第 2ガス導入ライン 232bの第 2バルブ 240b より下流側に接続されており、各ラインに第 3ガスを供給可能となっている。また、第 3 ガス導入ライン 232cの分岐した各ラインには第 4バルブ 240c、第 5バルブ 240dがそ れぞれ設けられている。なお、本実施形態においては、第 3ガス源 243〖こは、第 3ガ スとして不活性ガス、例えば N , Ar又は He等が収容される。
2
[0037] ガス排気フランジ 209bには排気管としての排気ライン 231が接続されている。また 、排気ライン 231には、反応管 203内を排気する真空排気装置 (排気手段)としての 真空ポンプ 250が接続されており、その途中には反応管 203内の圧力を制御する圧 力制御部 (圧力制御手段）としての圧力コントローラ 248が設けられている。
[0038] 反応管 203の上下にはそれぞれ加熱機構 (加熱手段）としての上ヒータ 207a、下ヒ ータ 207bが設けられ、反応管 203内部を均一にもしくは所定の温度勾配を生じさせ て加熱するようになっている。また、上ヒータ 207a、下ヒータ 207bには、それぞれのヒ ータ温度を制御する温度制御部（温度制御手段）としての温度コントローラ 247a、 24 7bがそれぞれ接続されている。また上ヒータ 207a、下ヒータ 207bおよび反応管 203 を覆うように断熱部材としての断熱材 208が設けられて 、る。
[0039] 反応管 203内の温度、反応管 203内の圧力、反応管 203内に供給するガスの流量 は、それぞれ温度コントローラ 247a、 247b,圧力コントローラ 248、マスフローコント ローラ 241a、 241b, 241cにより、所定の温度、圧力、流量となるようにそれぞれ制 御される。また、温度コントローラ 247a、 247b,圧力コントローラ 248、マスフローコン トローラ 241a、 241b, 241cは、主制御部（主制御手段）としてのメインコントローラ 2 49により制御される。なお、メインコントローラ 249はバルブ 242a、 240a, 242b, 24 0b、 242c, 240c, 240dの開閉も制御し、ガス供給のタイミングも制御するように構 成されている。更には、メインコントローラ 249は、基板処理装置 10を構成する各部 の動作を制御するように構成されて 、る。
[0040] 次に、上述した基板処理装置 10の第 1の処理炉 202を用いて、半導体デバイスの 製造工程の一工程として基板としてのウェハを処理する方法にっ 、て説明する。な お、以下の説明において、基板処理装置 10を構成する各部の動作はメインコント口 ーラ 249により制御される。
[0041] 半導体チップを有している基板としてのウェハ 200には、本プロセスの処理を行なう 前の工程では、シリコン酸ィ匕膜などの薄膜の絶縁膜が形成される。この絶縁膜の膜 厚は電気特性として性能が左右されるため、薄膜の膜厚の制御 ·管理は大変重要で ある。そのため、従来、薄膜の絶縁膜形成後、本プロセス、すなわちシリコン粒を形成 する処理を行なう前に洗浄を行なうことは無力つた。
[0042] これに対して、本実施形態にぉ 、ては、半導体チップを有して 、るウェハを本基板 処理装置に搬入する前に、自然酸化膜や有機汚染などの表面汚染を、あらかじめ例 えば希釈フッ酸水溶液 (DHF)で洗浄し除去した後、スピンドライ乾燥機などで乾燥 処理を行い、素早く清浄なまま基板処理装置内の予備室などに搬送する。素早く清 浄なまま処理するのはクリーンルーム内の雰囲気の汚染による悪影響を防ぐためで あり、基板を基板処理装置に搬送するまでの間の汚染を管理 '制御する必要がある。 この時点でウェハ表面に汚染などが多く付着 *形成していると、絶縁膜表面の状態と 例えば有機汚染表面の状態ではシリコンなどの結合手密度が異なるため、目標とす るサイズや密度のシリコン粒が形成できないこともあり、半導体装置の歩留まり低下の 原因となる。
[0043] 本実施形態によれば、基板表面に形成された絶縁膜の表面を洗浄してクリーン化 した後、素早く基板を基板処理装置に投入して、洗浄なまま処理を行なうので、シリコ ン粒の形成を基板の保存状態による表面状態に依存しないようにすることができ、そ れによりシリコン粒を安定に形成させることができる。
[0044] 上述のように表面洗浄が終了した未処理のウェハ 200は 25枚がポッド 100に収納 された状態で、処理工程を実施する基板処理装置へ工程内搬送装置によって搬送 されてくる。図 1および図 2に示されているように、搬送されてきたポッド 100は IOステ ージ 105の上に工程内搬送装置力も受け渡されて載置される。ポッド 100のキャップ 100aがポッドオーブナ 108によって取り外され、ポッド 100のウェハ出し入れ口が開 放される。
[0045] ポッド 100がポッドオーブナ 108により開放されると、第 2の搬送室 121に設置され た第 2のウェハ移載機 124は、ポッド 100からウェハ 200をピックアップして予備室 12 2に搬入し、ウェハ 200を基板置き台 140に移載する。この移載作業中には、予備室 122の第 1の予備室 103側のゲートバルブ 130は閉じられており、第 1の搬送室 103 内の負圧は維持されている。ポッド 100に収納された所定枚数、例えば 25枚のゥェ ハ 200の基板置き台 140への移載が完了すると、ゲートバルブ 128が閉じられ、予備 室 122内が排気装置（図示せず）によって負圧に排気される。
[0046] 予備室 122内が予め設定された圧力値となると、ゲートバルブ 130が開かれ、予備 室 122と第 1の搬送室 103とが連通される。続いて、第 1の搬送室 103の第 1のゥェ ハ移載機 112は基板置き台 140からウェハ 200を二枚ずつピックアップして第 1の搬 送室 103に搬入する。ゲートバルブ 130が閉じられた後、第 1の搬送室 103と第 1の 処理炉 202とが連通される。すなわち、反応管 203内の温度がヒータ 207a, 207bに より処理温度に維持された状態で、ゲートバルブ 244が開かれ、第 1のウェハ移載機 112により反応管 203内にウェハ 200が搬入され、ウェハ支持台 217に載置される。 本例では、ウェハ支持台 217には 2枚のウェハ 200が載置され、 2枚のウェハ 200が 同時に処理される。なお、同時に処理する 2枚のウェハ 200の熱履歴を等しくするた めにウェハ 200は 2枚同時に反応管 203内に搬送される。ウェハ 200が反応管 203 内に搬入されると同時にウェハ 200の処理温度まで昇温 (プレヒート）が開始される。 なお、ウェハ支持台 217にはウェハ 200を 1枚だけ載置することも可能であり、一度 に 1枚のウェハ 200を処理するようにしてもよい。その場合、ウェハ支持台 217のゥェ ノ、 200を支持しな 、支持部にはダミーウェハを載置するのがよ!/、。
[0047] 第 1のウェハ移載機 112が後退してゲートバルブ 244が閉じられた後、反応管 203 内の圧力は処理圧力となるように圧力コントローラ 248により制御され (圧力安定化） 、反応管 203内の温度はウェハ温度が処理温度となるように温度コントローラ 247a、 247bにより制御される（温度安定化)。この反応管 203内の圧力安定化、ウェハ 200 の温度安定化の際、反応管 203内には、第 3ガス源 243cから第 3ガス導入ライン 23 2cを介して、第 1ガス導入ライン 232a、第 2ガス導入ライン 232bのうちの少なくとも何 れカゝより不活性ガスが導入されることで、反応管 203内は不活性ガス雰囲気とされる
[0048] 反応管 203内の圧力が処理圧力に安定化し、ウェハ 200の温度が処理温度に安 定ィ匕した後、反応管 203内に処理ガスが導入されることにより、ウェハ 200に処理が 施される。すなわち、ウェハ 200に形成された絶縁膜上にシリコン粒が形成される。
[0049] このとき、反応管 203内に SiHや SiHなどのシリコン系ガスを導入することでシリコ ン粒を形成するが、従来、シリコン粒の密度は ΙΟ10個/ cm2ないし 1011個/ cm ベ ルである。デバイスの高集積ィ匕に伴いゲート電極長さが小さくなると、そのばらつきを 緩和させるために小さな粒の高 、密度でのシリコン粒形成が望まれる。しかし従来の 方法では、 目標である 1012個 /cm2レベルのシリコン粒を形成することは困難であつ た。
[0050] そこで、本発明のプロセスでは、 PH , B H , BC1 , AsHなどのドーパントガスを
3 2 6 3 3
利用してシリコン粒の形成サイトを多く形成するような条件で処理を実施することによ りシリコン粒の形成密度を高くするようにした。
[0051] すなわち、本実施形態においては、第 1ガス源 243aには第 1ガスとして SiHや Si
4 2
Hなどのシリコン系ガスを収容し、第 2ガス源 243bには第 2ガスとしての PH , B H
6 3 2 6
, BC1 , AsHなどのドーパントガスを収容し、反応管 203内の圧力が処理圧力に安
3 3
定化し、ウェハ 200の温度が処理温度に安定ィ匕した後、反応管 203内に第 1ガス源 243a,第 2ガス源 243bより第 1ガス導入ライン 232a、第 2ガス導入ライン 232bを介し て第 1ガスとしてのシリコン系ガス、第 2ガスとしてのドーパントガスを、後述するタイミ ングで導入することで、ウェハ 200に形成された絶縁膜上にシリコン粒が形成される
[0052] 具体的には、反応管 203内に、（1)先行してドーパントガスを導入し、ドーパントガ スの導入を停止した後、シリコン系ガスを導入してシリコン粒を形成する、または、（2) ドーパントガスとシリコン系ガスを同時に導入してシリコン粒を形成する、または、（3) 先行してドーパントガスを導入し、ドーパントガスの導入を維持したままシリコン系ガス を導入してシリコン粒を形成するようにした。
[0053] すなわち、（1)シリコン粒を形成する処理の前、または、（2)シリコン粒を形成する処 理中、または、（3)シリコン粒を形成する処理前および処理中に、処理室内にドーパ ントガスを流すようにした。このようにすれば、後述するように、 1012個 Zcm2レベルの シリコン粒を形成させることができる。
[0054] なお、本実施形態の処理炉にてウェハを処理する際、すなわちウェハ表面に形成 された絶縁膜上にシリコン粒を形成する際の処理条件としては、例えば、処理温度 2 00〜800。C、処理圧力 13〜1330Pa、シリコン系ガス（SiH )流量 10〜2000sccm 、ドーパントガス（B H )流量 10〜2000sccmが例示され、それぞれの処理条件をそ
2 6
れぞれの範囲内の所定の値に一定に維持することで、シリコン粒の核形成サイトを多 くしつつシリコン粒を形成することができる。
[0055] なお、図 4に基づいて核形成力 連続膜形成までの工程を説明する。図 4 (a)に示 すように、シリコン系ガスを供給すると基板表面の絶縁膜上に核が形成され、その後 、図 4 (b)に示すように、この核を中心として結晶が成長する。この成長した結晶を粒 という。また、図 4 (c)に示すように、粒がさらに成長すると粒同士が互いに接し、図 4 ( d)に示すように、粒同士の隙間がなくなると連続膜であるポリシリコン膜となる。なお、 粒同士が互いに接する前の粒が独立した状態で成長を停止することで、アイランド状 の粒、すなわちシリコン量子ドットを形成することができる。
[0056] 本発明では、粒を形成する処理の前および Zまたは処理中、すなわちシリコン系ガ スの供給前および Zまたはシリコン系ガスの供給時に、ドーパントガスを流すことで核 密度を高くするようにしている。これにより、シリコン量子ドットを形成する場合にはシリ コン粒の密度を高くすることができ、またポリシリコン膜を形成する際には、ポリシリコ ン膜の粒サイズを微細なものとすることができる。
[0057] ウェハ 200の処理が完了すると、反応管 203内の残留ガスを除去するために、反 応管 203内には、第 3ガス源 243cから第 3ガス導入ライン 232cを介してガス導入ライ ン 232a, 232bのうちの少なくとも何れかより第 3ガスとしての不活性ガスが導入され つつ、排気ライン 231より排気され、反応管 203内がパージされる。
[0058] 反応管 203内のパージ後、反応管 203内の圧力を圧力コントローラ 248により、ゥ ェハ搬送圧力となるように調整する。反応管 203内の圧力が搬送圧力となった後、処 理済ウェハ 200は、第 1のウェハ移載機 112により反応管 203より第 1の搬送室 103 へ搬出される。すなわち、第 1の処理炉 202でウェハ 200に対する処理が完了し、パ ージが終了すると、ゲートバルブ 244が開かれ、処理済みの二枚のウェハ 200は第 1 のウェハ移載機 112によって第 1の搬送室 103に搬送される。搬出後、ゲートバルブ 244は閉じられる。
[0059] 第 1のウェハ移載機 112は第 1の処理炉 202から搬出した二枚のウェハ 200を第 1 のクーリングユニット 138へ搬送し、二枚の処理済みのウェハ 200は冷却される。 [0060] 第 1のクーリングユニット 138に処理済みウェハ 200を搬送すると、第 1のウェハ移 載機 112は予備室 122の基板置き台 140に予め準備されたウェハ 200を前述した 動作と同様に、二枚同時にピックアップして第 1の処理炉 202に搬送し、第 1の処理 炉 202内で二枚のウェハ 200に対して同時に所望の処理が施される。
[0061] 第 1のクーリングユニット 138において予め設定された冷却時間が経過すると、冷却 済みの二枚のウェハ 200は第 1のウェハ移載機 112によって第 1のクーリングユニット 138から第 1の搬送室 103に搬出される。
[0062] 冷却済みの二枚のウェハ 200が第 1のクーリングユニット 138から第 1の搬送室 103 に搬出されたのち、ゲートバルブ 127が開かれる。第 1のウェハ移載機 112は、第 1 のクーリングユニット 138から搬出した二枚のウェハ 200を予備室 123へ搬送し、基 板置き台 141に移載した後、予備室 123はゲートバルブ 127によって閉じられる。
[0063] 以上の作動が繰り返されることにより、予備室 122内に搬入された所定枚数、例え ば 25枚のウェハ 200が二枚ずつ順次処理されていく。
[0064] 予備室 122内に搬入された全てのウェハ 200に対する処理が終了し、全ての処理 済みウェハ 200が予備室 123に収納され、予備室 123がゲートバルブ 127によって 閉じられると、予備室 123内が不活性ガスにより略大気圧に戻される。予備室 123内 が略大気圧に戻されると、ゲートバルブ 129が開かれ、 IOステージ 105に載置された 空のポッド 100のキャップ 100aがポッドオーブナ 108によって開かれる。続いて、第 2 の搬送室 121の第 2のウェハ移載機 124は基板置き台 141からウェハ 200をピックァ ップして第 2の搬送室 121に搬出し、第 2の搬送室 121のウェハ搬入搬出口 134を 通じてポッド 100に収納していく。 25枚の処理済みのウェハ 200のポッド 100への収 納が完了すると、ポッド 100のキャップ 100aがポッドオーブナ 108によって閉じられる 。閉じられたポッド 100は IOステージ 105の上力も次の工程へ工程内搬送装置によ つて搬送されていく。
[0065] 以上の作動は第 1の処理炉 202および第 1のクーリングユニット 138が使用される 場合を例にして説明したが、第 2の処理炉 137および第 2のクーリングユニット 139が 使用される場合についても同様の作動が実施される。また、上述の基板処理装置 10 では、予備室 122を搬入用、予備室 123を搬出用としたが、予備室 123を搬入用、 予備室 122を搬出用としてもよい。
[0066] また、第 1の処理炉 202と第 2の処理炉 137は、それぞれ同じ処理をおこなってもよ いし、別の処理を行なってもよい。第 1の処理炉 202と第 2の処理炉 137で別の処理 を行なう場合、例えば第 1の処理炉 202でウェハ 200にある処理、例えば基板表面 に形成された絶縁膜の洗浄処理を行なった後、続けて第 2の処理炉 137で別の処理 、例えば本実施形態におけるシリコン粒の形成処理を行なわせてもよい。また、第 1 の処理炉 202でウェハ 200に所定の処理を行なった後、第 2の処理炉 137で別の処 理を行なわせる場合、第 1のクーリングユニット 138又は第 2のクーリングユニット 139 を経由するようにしてもよい。
[0067] 次に、実施例 1を図 5及び 6に基づいて説明する。
[0068] [実施例 1]
図 5は上述した基板処理装置 10を用い、上記実施形態にお!、て示した処理条件 にてウェハを処理した場合に、ウェハを処理する前にウェハ表面 (絶縁膜表面）の洗 浄を行なった場合と、ウェハを処理する前にウェハ表面の洗浄を行なわなカゝつた場 合とでは、処理時間の経過と共にウェハ表面に形成されるシリコン膜の膜厚がどのよ うに増加する傾向があるかを表している。図中横軸は処理時間（分）、すなわちシリコ ン系ガスの供給時間を示しており、縦軸はウェハ表面の絶縁膜上に形成されるシリコ ン膜の膜厚 (nm)を示している。また、前洗浄なしとはウェハを処理する前にウェハ 表面の洗浄を行なわな力つた場合、前洗浄有りとはウェハを処理する前にウェハ表 面の洗浄を行なった場合をそれぞれ示している。なお、いずれの場合もウェハを処 理する際の処理条件は同一とした。なお、実施例 1ではシリコン系ガスのみを用いて 処理を行い、ドーパントガスは用いなかった。シリコン系ガスとしてはモノシラン（SiH
4
)を用いた。
[0069] 洗浄処理を行なわな 、通常の直接処理の場合、図 5の「前洗浄なし」に示すように 、シリコン膜の膜厚増加傾向を示すまでの時間が 8分以上必要である結果となった。 この 8分の間、ウェハ表面ではシリコン系ガスの分解，表面吸着，マイグレーション， 解離といった反応が繰り返し生じており、前洗浄を行なわないことによりウェハ表面の シリコン系ガス吸着のための結合手密度が汚染物質などにより低下し、吸着確率が 低下した分も含め成膜開始が 8分後になったものと推定される。吸着確率が低下して V、ると 、うことは、ウェハ表面におけるシリコン粒の密度が低下する要因があると!/、う ことであり、通常はシリコン粒の密度が低いところから 3次元方向に粒が成長し、膜厚 増加していくものと推定される。このような表面状態では、シリコン粒の形成がシリコン 系ガスの供給条件で制御できな 、ことを示して 、る。
[0070] これに対して、洗浄処理を行なった場合、図 5の「前洗浄あり」に示すように、シリコ ン膜の膜厚増加傾向を示すまでの時間が 5分程度であり、「前洗浄無し」と比較し 3分 程度短い結果となった。この 3分間の差は、ウェハ表面にある結合手の数に依存して いるものと考えられる。上述したように、ウェハ表面ではシリコン系ガスの分解，表面 吸着，マイグレーション，解離といった反応が繰り返し生じており、前洗浄を行なうこと によりウェハ表面のシリコン系ガス吸着のための結合手密度が前洗浄を行なわない 場合と異なり、すなわち前洗浄を行なわないときよりも多くなり、ウェハ表面の膜状態 にて決定される。その結果、吸着確率も向上することとなる。
[0071] ここで、図 6を参照し、前洗浄を行なう場合と、行なわな!/ヽ場合との反応形態を説明 する。図 6は、前洗浄を行なう場合と、行なわない場合との反応形態のイメージ図であ る。シリコン基板に形成された絶縁膜表面の清浄状態により反応形態が変わる。すな わち、シリコン粒を形成する処理を行なう工程の前に、前洗浄を行なわない場合、図 6 (a)に示されているように、シリコン系ガスが表面にて反応する際の絶縁膜の結合手 に別の汚染分子 (CxHy, O等）が結合してしまっているとシリコン粒が形成されにくく なる。すなわち、シリコン粒の形成が表面状態に依存してしまい、シリコン粒の形成が シリコン系ガスの供給条件等で制御できなくなる。これに対して、前洗浄を行なう場合 、図 6 (b)に示すように、絶縁膜の表面が汚染物質の無い清浄な表面状態であり、絶 縁膜の結合手に水素 (H)などの低温で脱離しやす 、原子が結合して 、るとシリコン 粒が形成されやすくなる。すなわち、シリコン粒の形成がシリコン系ガスの供給条件 等で制御できることとなる。
[0072] そこで本発明では、上記実施形態で説明したように、処理チャンバ一 (反応容器） にて処理する前に半導体表面を前処理にてクリーン化することにより、シリコンの微小 な粒を形成する核を制御よく形成できるようにしている。これにより、安定した半導体 装置の性能を確保することができることとなる。
[0073] 次に、実施例 2を図 7及び 8に基づいて説明する。
[0074] [実施例 2]
図 7は、上述した基板処理装置 10の処理炉を使って、実験することにより見出した ドーパントガスの供給の有無、供給のタイミングの違いによるシリコン粒密度制御の効 果を電子顕微鏡画像にて示すものである。図 8は、シリコン系ガス、ドーパントガスの 供給タイミングを示すものである。なお、本実施例では、シリコン系ガスとしてモノシラ ン（SiH )を用い、ドーパントガスとしてシボラン (B H )を用いた。また、本実施例で
4 2 6
は、ウェハに対して上記実施形態で示した前洗浄を行なった後、上記実施形態で示 した処理条件範囲内の所定処理条件で処理を行なった。
[0075] 3つの画像 A, B, Cはそれぞれ図 8に示すようなシーケンス A, B, Cによりウェハに 対して処理を施すことで得られたものである。すなわちシーケンス Aは、シリコン粒 (シ リコン粒)を形成する処理の事前並びに処理中にはドーパントガスを流さずシリコン系 ガスのみを流す場合、シーケンス Bは処理の事前のみドーパントガスを流す場合、シ 一ケンス Cは処理の事前および処理中にドーパントガスを連続的に流す場合である。 このように、ドーパントガスを流すタイミングを異ならせるように制御して実験を行なつ た。
[0076] 図 7より、 Aのようにドーパントガスを流さない従来の処理の場合、シリコン粒の密度 力 1011個/ cm2レベルである力 Bや Cのようにドーパントガスを流すことによりシリコ ン粒の密度が高くなつて 、る。
[0077] 本実施例より、図 7の Cのように、シリコン粒を形成する処理の事前並びに処理中に ドーパントガスを流す場合においてはシリコン粒が 1012個/ cm2レベルと高密度に形 成され、図 7の Aのように、シリコン粒を形成する処理の事前並びに処理中にドーパン トガスを流さない場合と比べシリコン粒の密度が約 10倍増加することが判明した。
[0078] これはドーパントガスを流すことによりウェハ表面のシリコン系ガス吸着のための結 合手密度や結合状態がドーパントガスを流さない時とは異なった状態になることを意 味している。
[0079] この 10倍の密度の差は、ウェハ表面にある結合手の状態に依存しているものと考 えられる。先にも述べたように、シリコン系ガスを導入しシリコン粒を形成する際、ゥェ ハ表面ではシリコン系ガスの表面吸着，マイグレーション，分解，解離といった反応が 繰り返し生じており、ウェハ表面の結合手にドーパント原子やドーパントガス力 分離 した水素が吸着することにより、シリコン系ガス吸着のための結合手密度がドーパント ガスを流さない時より増加したり、シリコン系ガスが容易に分解するための水素が吸 着したりした分、シリコン系ガスの分解確率が増加しシリコン粒密度が向上したものと 推定される。
[0080] ここで、図 11を参照し、シリコン粒を形成する処理の前および Zまたは処理中にド 一パントガスを流す場合と、流さない場合との反応形態を説明する。図 11はシリコン 粒を形成する処理の前および Zまたは処理中にドーパントガスを流す場合図 11 (b) と、流さない場合図 11 (a)との反応形態のイメージ図である。
[0081] シリコン基板に形成された絶縁膜表面にシリコン粒を形成する処理を行う前、または 、処理中、または、処理を行う前及び処理中にドーパントガスを流す場合、ドーパント ガスが絶縁膜表面にて絶縁膜表面の結合手と結合する。図 11 (b)では、ボロン (B) を含むドーパントガスが分解しドーパント原子すなわちボロン原子が絶縁膜表面の結 合手と結合した状態を示している。これにより、シリコン粒の形成力 ドーパントガスや ドーパント原子の絶縁膜表面への吸着状態に依存することとなる。
[0082] シリコン粒は、シリコン系ガスが絶縁膜表面に吸着し、分解したシリコン原子（Si)が 絶縁膜表面を移動し複数のシリコン原子が集まった場所に定着することで形成される 。そのため、ドーパントガスが絶縁膜表面に吸着している場合には、図 11 (b)の下の 図に示すように、ドーパントガスがシリコン原子の移動範囲を制限し、その結果、微小 なシリコン粒を高密度に形成できることとなる。すなわちドーパントガスの供給、またド 一パントガスの供給条件でシリコン粒の形成を制御できることとなる。
[0083] これに対してシリコン粒を形成する処理の前および Zまたは処理中にドーパントガ スを流さない場合、図 11 (a)に示すように、シリコン原子の移動範囲が制限されない ので、ドーパントガスを流す場合に比べ、微小なシリコン粒を高密度に形成するのが 難しくなる。
[0084] このように、本発明では、高密度のシリコン粒形成を目的とする場合において、処理 室内にシリコン系ガスを導入してシリコン粒を形成する処理の事前もしくは処理中、ま たは事前並びに処理中にドーパントガスを流すようにしたので、シリコンの高密度な 粒を形成する核を制御よく形成でき、これにより安定した半導体装置の性能の確保を 実現する事ができる。
[0085] 次に、半導体装置 (デバイス)の製造方法の一例として、フラッシュメモリを製造する 際に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、フラッシ ュメモリのフローティングゲートをシリコン量子ドットで構成する際に、本発明の基板処 理装置及び基板処理方法を適用する例について説明する。図 9は、シリコン量子ドッ トで構成したフローティングゲートを含むフラッシュメモリの一部を示す断面図である。
[0086] まず、ウェハ 200の表面にシリコン酸化膜（SiO膜)などの絶縁体力 なるトンネル
2
酸化膜 304を形成する。トンネル酸ィ匕膜 304は、例えばドライ酸ィ匕ゃウエット酸ィ匕等 の熱酸化法等により形成する。
[0087] 続 ヽて、トンネル酸ィ匕膜 304上に、本発明の基板処理装置及び基板処理方法を適 用して、複数のアイランド状の粒すなわちシリコン量子ドット 305aからなるフローティ ングゲート電極 305を形成する。シリコン量子ドット 305aは、例えば半球状または球 状に形成される。
[0088] 続いて、フローティングゲート電極 305を覆うように、例えば、シリコン酸化膜（SiO
2 膜) Zシリコン窒化膜 (Si N膜) Zシリコン酸ィ匕膜 (SiO膜)の積層構造を有する絶
3 4 2
縁体等からなる絶縁層 306を形成する。絶縁層 306を構成する SiO膜は、例えば Si
2
H C1ガスと N Oガスとを用いて CVD法により、また、 Si N膜は、例えば SiH C1ガ
2 2 2 3 4 2 2 スと NHガスとを用いて CVD法により形成する。
3
その後、絶縁層 306上に、例えばリン (P)を添加したポリシリコン膜 (Poly— Si膜)等 力 なるコントロールゲート電極 307を形成する。コントロールゲート電極 307は、例 えば、 SiHガスと PHガスとを用いて CVD法により形成する。これにより、フローティ
4 3
ングゲート電極 305の上部にコントロールゲート電極 307が形成されることとなる。
[0089] 最後に、ウェハ 200の主面に n型不純物を添カ卩した不純物領域であるソース 301お よびドレイン 302をイオン注入法等により形成する。ソース 301およびドレイン 302の 間にはチャネル領域 303が形成されることとなる。 以上の流れにより、図 9に示すフラッシュメモリが製造される。
[0090] 次に、半導体装置 (デバイス）の製造方法の他の一例として、 DRAMを製造する際 に、本発明の基板処理装置及び基板処理方法を適用する例、すなわち、 DRAMの ゲート電極の一部を微細な粒サイズのポリシリコン膜で構成する際に、本発明の基板 処理装置及び基板処理方法を適用する例について説明する。図 10は、微細な粒サ ィズのポリシリコン膜とメタル膜とで構成したゲート電極を含む DRAMの一部を示す 断面図である。
[0091] まず、シリコンウェハ 200の表面にシリコン酸化膜（SiO )、シリコン酸窒化膜（SiO
2
N)などの絶縁体カゝらなるゲート酸ィ匕膜 404を形成する。ゲート酸ィ匕膜 404は、例え ばドライ酸化やウエット酸化等の熱酸化法等により形成する。
[0092] 続 、て、ゲート酸ィ匕膜 404上に、本発明の基板処理装置及び基板処理方法を適 用して、微細な粒 405aからなるポリシリコン膜 405を形成する。続いて、ポリシリコン 膜 405上〖こ、タングステン (W)などのメタル膜 406を形成する。メタル膜 406は、例え ば ALD法や CVD法等により形成する。これにより、微細な粒サイズのポリシリコン膜 405とメタル膜 406とで構成されるゲート電極 407が形成される。
続いて、ゲート電極 407を覆うように、例えば、シリコン窒化膜 (Si N膜)等からなる
3 4
絶縁層 408を形成する。絶縁層 408を構成する Si N膜は、例えば SiH C1ガスと N
3 4 2 2
Hガスとを用いて CVD法により形成する。
3
[0093] 最後に、シリコンウェハ 200の主面に n型不純物を添カ卩した不純物領域であるソー ス 401およびドレイン 402をイオン注入法等により形成する。ソース 401およびドレイ ン 402の間にはチャネル領域 403が形成される。
以上の流れにより、図 10に示す DRAMのゲート構造の製造がなされる。

Claims

請求の範囲
[1] 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁 膜上にシリコン粒を形成する処理を行う工程と、
処理後の前記基板を前記処理室内から搬出する工程と、を有し、
前記シリコン系ガスを導入する前に、前記処理室内にドーパントガスを流す半導体 装置の製造方法。
[2] 請求項 1の半導体装置の製造方法において、前記シリコン系ガスを導入する時を 含めて、前記処理室内に前記ドーパントガスを流す半導体装置の製造方法。
[3] 請求項 1の半導体装置の製造方法において、前記基板を前記処理室内に搬入す る工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を 更に有する半導体装置の製造方法。
[4] 請求項 1の半導体装置の製造方法において、前記基板を前記処理室内に搬入す る工程の前に、前記基板の表面に形成された前記絶縁膜の表面を希釈フッ酸水溶 液にて洗浄する工程を更に有する半導体装置の製造方法。
[5] 請求項 1の半導体装置の製造方法において、前記シリコン粒を形成する処理にお いては、シリコン粒同士が互いに接する前に成長を停止することで、アイランド状のシ リコン粒を形成する半導体装置の製造方法。
[6] 請求項 1の半導体装置の製造方法において、前記シリコン粒を形成する処理にお いては、シリコン粒同士が互いに接するまで成長を行い、連続したシリコン粒を形成 する半導体装置の製造方法。
[7] 請求項 1の半導体装置の製造方法において、前記シリコン系ガスが SiH又は Si H
4 2 であり、前記ドーパントガスが PH、 B H、 BC1又は AsHである半導体装置の製
6 3 2 6 3 3
造方法。
[8] 表面に絶縁膜が形成された基板を処理室内に搬入する工程と、
前記処理室内にシリコン系ガスを導入して前記基板の表面に形成された前記絶縁 膜上にアイランド状のシリコン粒を形成する処理を行う工程と、
処理後の前記基板を前記処理室内から搬出する工程と、を有し、 前記シリコン系ガスを導入する前および zまたは前記シリコン系ガスを導入するとき に、前記処理室内にドーパントガスを流す半導体装置の製造方法。
[9] 請求項 8の半導体装置の製造方法において、前記基板を前記処理室内に搬入す る工程の前に、前記基板の表面に形成された前記絶縁膜の表面を洗浄する工程を 更に有する半導体装置の製造方法。
[10] 表面に絶縁膜が形成された基板を処理する処理室と、
前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、
前記処理室内にドーパントガスを供給するドーパントガス供給系と、
前記処理室内を排気する排気系と、
前記処理室内の前記基板を加熱するヒータと、
前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁 膜上にシリコン粒を形成する処理を行うように制御すると共に、前記シリコン系ガスを 供給する前に、前記処理室内にドーパントガスを流すように制御するコントローラと、 を有する基板処理装置。
[11] 請求項 10の基板処理装置において、前記コントローラは、前記シリコン系ガスを供 給する時を含めて、前記処理室内にドーパントガスを流すように制御する基板処理 装置。
[12] 表面に絶縁膜が形成された基板を処理する処理室と、
前記処理室内にシリコン系ガスを供給するシリコンガス供給系と、
前記処理室内にドーパントガスを供給するドーパントガス供給系と、
前記処理室内を排気する排気系と、
前記処理室内の前記基板を加熱するヒータと、
前記処理室内にシリコン系ガスを供給して前記基板の表面に形成された前記絶縁 膜上にアイランド状のシリコン粒を形成する処理を行うように制御すると共に、前記シ リコン系ガスを供給する前および Zまたは前記シリコン系ガスを供給するときに、前記 処理室内にドーパントガスを流すように制御するコントローラと、
を有する基板処理装置。
PCT/JP2006/326204 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置 WO2007077917A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007552980A JPWO2007077917A1 (ja) 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置
US11/992,401 US20090114146A1 (en) 2005-12-28 2006-12-28 Method for Manufacturing Semiconductor Device and Substrate Processing Apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-378735 2005-12-28
JP2005378735 2005-12-28

Publications (1)

Publication Number Publication Date
WO2007077917A1 true WO2007077917A1 (ja) 2007-07-12

Family

ID=38228266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/326204 WO2007077917A1 (ja) 2005-12-28 2006-12-28 半導体装置の製造方法および基板処理装置

Country Status (5)

Country Link
US (1) US20090114146A1 (ja)
JP (1) JPWO2007077917A1 (ja)
KR (1) KR100984668B1 (ja)
TW (1) TW200737309A (ja)
WO (1) WO2007077917A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090819A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
JP2014192485A (ja) 2013-03-28 2014-10-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246405A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10256404A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 半導体装置の製造方法
JPH10335496A (ja) * 1997-05-30 1998-12-18 Sharp Corp 半導体記憶素子およびその製造方法
JP2001077316A (ja) * 1992-04-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JP2002118179A (ja) * 2000-08-31 2002-04-19 Samsung Electronics Co Ltd 半球型シリコン膜の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156878B2 (ja) * 1992-04-30 2001-04-16 株式会社東芝 半導体装置およびその製造方法
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
JP2005129575A (ja) * 2003-10-21 2005-05-19 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077316A (ja) * 1992-04-30 2001-03-23 Toshiba Corp 半導体装置およびその製造方法
JPH09246405A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10256404A (ja) * 1997-03-14 1998-09-25 Toshiba Corp 半導体装置の製造方法
JPH10335496A (ja) * 1997-05-30 1998-12-18 Sharp Corp 半導体記憶素子およびその製造方法
JP2002118179A (ja) * 2000-08-31 2002-04-19 Samsung Electronics Co Ltd 半球型シリコン膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090819A1 (ja) * 2010-12-28 2012-07-05 シャープ株式会社 微結晶シリコン膜の製造方法、微結晶シリコン膜、電気素子および表示装置

Also Published As

Publication number Publication date
TW200737309A (en) 2007-10-01
KR100984668B1 (ko) 2010-10-01
US20090114146A1 (en) 2009-05-07
JPWO2007077917A1 (ja) 2009-06-11
KR20080037735A (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
US6828235B2 (en) Semiconductor manufacturing method, substrate processing method, and semiconductor manufacturing apparatus
JP5495847B2 (ja) 半導体装置の製造方法、基板処理装置および基板処理方法
US10892161B2 (en) Enhanced selective deposition process
WO2008016769A1 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
EP3029718B1 (en) Substrate processing method and recording medium
WO2020189288A1 (ja) 成膜方法および成膜装置
TW202027198A (zh) 用於形成過渡金屬材料的群集處理系統
JPH10340857A (ja) 半導体装置の製造方法及び半導体製造装置
TW201522697A (zh) 基板處理裝置、半導體裝置的製造方法及基板處理方法
TW200529300A (en) Deposition system and deposition method
JP4854591B2 (ja) 半導体装置の製造方法及び基板処理装置
US11788185B2 (en) Film formation method and film formation device
US7919397B2 (en) Method for reducing agglomeration of Si layer, method for manufacturing semiconductor device and vacuum treatment apparatus
WO2007077917A1 (ja) 半導体装置の製造方法および基板処理装置
JP4490760B2 (ja) 半導体装置の製造方法及び基板処理装置
JP7437596B2 (ja) 炭素ケイ素含有膜を形成する方法及び装置
US20180076030A1 (en) SiC FILM FORMING METHOD AND SiC FILM FORMING APPARATUS
JP7440480B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2005064526A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
CN109891555B (zh) 低温外延层形成方法
JP4240941B2 (ja) 半導体装置の製造方法および基板処理装置
JP2006191151A (ja) 半導体装置の製造方法および基板処理装置
JP2023146756A (ja) 基板処理方法、及び基板処理装置
JP2000277526A (ja) 半導体製造装置及びそれを用いた半導体部材の製造方法
JP2011060908A (ja) 半導体装置の製造方法および製造装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007552980

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020087006970

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11992401

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06843582

Country of ref document: EP

Kind code of ref document: A1