TWI836641B - 異質接合雙極性電晶體、半導體裝置、及通訊模組 - Google Patents

Abstract

異質接合雙極性電晶體具備：由n型化合物半導體構成之集極層、配置於集極層上之由p型化合物半導體構成之基極層、配置於基極層上且能帶間隙大於基極層之由n型化合物半導體構成之射極層、以及配置於射極層上之鎮流電阻層。鎮流電阻層包含由本質或p型之化合物半導體構成之層。

Description

異質接合雙極性電晶體、半導體裝置、及通訊模組

本發明係關於異質接合雙極性電晶體、半導體裝置、及通訊模組。

為了使行動終端之傳送容量大容量化，而採用載波聚合（Carrier Aggregation，CA）。進而，亦需要進行第5代行動通訊系統之副6 GHz之頻帶之處理。其結果為，作為搭載於行動終端上之主要組件之一的高頻功率放大器所處理之頻帶增加。隨著所處理之頻帶之增加，高頻前端之電路構成變得更複雜。

若高頻前端之電路構成變得複雜，則高頻功率放大器之負載損耗增大。因此，對於高頻功率放大器，除了應對頻帶之增加以外，還要求進一步之高輸出化。作為高頻功率放大器中所使用之放大元件之一例，可列舉異質接合雙極性電晶體（Heterojunction Bipolar Transistor，HBT）。隨著高頻功率放大器之高輸出化，HBT之破壞對策受到重視。因此，不僅期望HBT之電路性保護，亦期望HBT其本身之耐壓改善。

藉由在HBT之射極層與射極電極之間配置鎮流電阻層而高耐壓化之技術已公知（參照專利文獻1）。專利文獻1所揭示之HBT中，於由n型AlGaAs構成之射極層與射極電極之間配置有由n ^-型GaAs構成之鎮流電阻層。 [先前技術文獻] [專利文獻]

[專利文獻1]日本特開平10-335345號公報

[發明所欲解決之問題]

專利文獻1所示之HBT中，為了實現所需之耐壓，必須使鎮流電阻層變厚。若鎮流電阻層變厚，則藉由蝕刻的鎮流電阻層之加工精度下降，其結果為，元件之尺寸之不均變大，存在產生良率下降等問題之顧慮。本發明之目的在於提供可使鎮流電阻層變薄之HBT。本發明之目的在於提供包含該HBT之半導體裝置。本發明之進而其他目的在於提供搭載有該HBT之通訊模組。 [解決問題之手段]

根據本發明之一觀點，提供一種異質接合雙極性電晶體，具備： 由n型化合物半導體構成之集極層， 配置於上述集極層上之由p型化合物半導體構成之基極層， 配置於上述基極層上且能帶間隙大於上述基極層之由n型化合物半導體構成之射極層，以及 配置於上述射極層上之鎮流電阻層； 上述鎮流電阻層包含由本質或p型之化合物半導體構成之層。

根據本發明之其他觀點，提供一種半導體裝置，具備： 基板， 配置於上述基板上之上述異質接合雙極性電晶體，以及 配置於上述基板上之高電子遷移率電晶體。

根據本發明之進而其他觀點，提供一種通訊模組，具備： 上述異質接合雙極性電晶體， 連接於天線之天線端子，以及 連接於上述異質接合雙極性電晶體與上述天線端子之間之頻率選擇元件。 [發明效果]

藉由鎮流電阻層包含由本質或p型之化合物半導體構成之層，可維持鎮流電阻層之電阻值，並且可使鎮流電阻層變薄。藉此，可提高耐壓，並且可減少加工精度之不均。

[第1實施例] 參照圖1、圖2及圖3，對第1實施例之異質接合雙極性電晶體（HBT）進行說明。 圖1係第1實施例之HBT 20之俯視圖。俯視時，於由n型化合物半導體構成之子集極層11內配置有集極台面21。集極台面21具備：集極層21C、基極層21B及射極層21E。

俯視時於集極台面21內，配置有在一方向長之射極電極31E、及U字形之基極電極31B。基極電極31B具備：一對指狀部31BA，配置於在其寬度方向夾持射極電極31E之位置；以及接觸部31BB，於其端部連接一對指狀部31BA。俯視時，於在射極電極31E之寬度方向夾持集極台面21之位置，分別配置有集極電極31C。圖1中，對射極電極31E、基極電極31B及集極電極31C標註影線。後述圖5、圖7中亦同樣。

以俯視時與射極電極31E大致重疊之方式，配置有第1層之射極配線35E。射極配線35E電氣連接於射極電極31E。以俯視時與基極電極31B之接觸部31BB重疊之方式，配置有第1層之基極配線35B。基極配線35B電氣連接於接觸部31BB。基極配線35B從接觸部31BB引出至集極台面21及子集極層11之外側。以與集極電極31C分別重疊之方式，配置有第1層之集極配線35C。集極配線35C電氣連接於集極電極31C。集極配線35C從集極電極31C引出至集極台面21及子集極層11之外側。基極配線35B之引出方向、與集極配線35C之引出方向彼此為相反方向。

圖2為圖1之點虛線2-2之剖面圖。於由半絕緣性之化合物半導體構成之基板10之上表面之一部分區域上配置有由n型化合物半導體構成之子集極層11。於基板10之上表面之其他區域配置有絕緣性之元件分離區域12。

於子集極層11之一部分區域上配置有集極台面21。集極台面21具備從基板10側依序積層之由n型化合物半導體構成之集極層21C、由p型化合物半導體構成之基極層21B、以及由n型化合物半導體構成之射極層21E。

於射極層21E之一部分區域上配置有射極台面28。射極台面28具備從射極層21E側依序積層之高濃度層24、鎮流電阻層25、高濃度層26、以及接觸層27。鎮流電阻層25包含：由p型化合物半導體構成之p型層25B、以及於上下方向夾持其之由n型化合物半導體構成之2個n型層25A、25C。高濃度層24、26及接觸層27係由n型化合物半導體所形成。

於子集極層11之上表面中夾持集極台面21之位置配置有2個集極電極31C。集極電極31C經由子集極層11而電氣連接於集極層21C。於射極層21E之上表面中夾持射極台面28之位置配置有基極電極31B（圖1）之指狀部31BA。基極電極31B經由貫穿射極層21E而到達基極層21B之合金化區域32，從而電氣連接於基極層21B。於接觸層27上配置有射極電極31E。射極電極31E經由接觸層27、高濃度層26、鎮流電阻層25、以及高濃度層24而電氣連接於射極層21E。

以覆蓋圖2所示之HBT 20之方式配置層間絕緣膜（未圖示），於其上配置有圖1所示之第1層之集極配線35C、基極配線35B及射極配線35E。第1層之集極配線35C、基極配線35B及射極配線35E分別通過設置於層間絕緣膜中之開口，而與集極電極31C、基極電極31B及射極電極31E連接。

其次，對構成HBT 20之各層中使用之化合物半導體之組成之一例進行說明。作為基板10，使用半絕緣性之GaAs基板。子集極層11及集極層21C係由n型GaAs所形成。子集極層11之施體濃度高於集極層21C之施體濃度。基極層21B係由p型GaAs所形成。此外，亦可由p型InGaAs等來形成基極層21B。射極層21E係由能帶間隙大於基極層21B之化合物半導體即n型InGaP所形成。高濃度層24、26係由n型GaAs所形成。

鎮流電阻層25之n型層25A、25C係由n型GaAs所形成，p型層25B係由p型GaAs所形成。n型層25A、25C之施體濃度相同，且低於高濃度層24、26、集極層21C、射極層21E中任一者之施體濃度。p型層25B之受體濃度係與n型層25A、25C之施體濃度大致相等。接觸層27係由n型InGaAs所形成。

其次，參照圖3，對第1實施例之優異效果進行說明。 圖3係表示藉由模擬來求出第1實施例及比較例之HBT之射極電流與射極電壓之關係之結果的圖表。橫軸係以單位「mA」來表示射極電流，縱軸係以單位「V」來表示射極電壓。圖表中之實線及虛線分別表示第1實施例及比較例之HBT中之模擬結果。此處，射極電壓意指射極層21E之上表面與接觸層27之下表面之間之電壓。

比較例之HBT將第1實施例之HBT 20（圖2）之鎮流電阻層25置換為低濃度（施體濃度1×10 ¹⁶cm ^-3）之n型GaAs層。第1實施例之HBT 20之鎮流電阻層25之厚度較比較例之HBT之低濃度之n型GaAs層之厚度更薄。n型層25A、25C之施體濃度及p型層25B之受體濃度設為1×10 ¹⁶cm ^-3。

當射極電流相同時可知，第1實施例之HBT 20之射極電壓高於比較例之HBT之射極電壓。即，第1實施例之HBT 20之鎮流電阻高於比較例之HBT之鎮流電阻。其意指，為了實現作為目標之鎮流電阻之值，而採用第1實施例之HBT 20之構造，藉此，與比較例之HBT之構造相比，能夠使鎮流電阻層25變薄。若鎮流電阻層25（圖2）變薄，則射極台面28或集極台面21之加工精度提高，可減小製品間之尺寸之不均。進而，加工精度之提高會帶來良率之提高以及製造成本之降低。

其次，對可藉由採用第1實施例之鎮流電阻層25之構造來提高鎮流電阻之原因進行說明。第1實施例中，藉由鎮流電阻層25之p型層25B內之正電荷，p型層25B之傳導帶之下端上升，對電子產生弧形之電位障壁。該電位障壁相對於電壓施加而作用於抑制電流之方向。尤其於大電流動作時，與使用低濃度之n型鎮流電阻層之比較例之構成相比，由p型層25B之電位上升所引起的鎮流電阻層25之電阻增加變得顯著，抑制熱失控之效果變得更大。

其次，對構成第1實施例之HBT 20之射極台面28的各層之作用進行說明。配置於射極層21E與鎮流電阻層25之間的高濃度層24具有降低射極層21E與鎮流電阻層25之接觸電阻的作用。配置於鎮流電阻層25與接觸層27之間的高濃度層26具有降低鎮流電阻層25與接觸層27之接觸電阻的作用。

其次，對鎮流電阻層25之較佳厚度、摻雜劑濃度等進行說明。 若使高濃度層24、26與鎮流電阻層25之低濃度之p型層25B直接接觸，則於pn接合界面中空乏層主要向p型層25B延伸。若從下側之高濃度層24側延伸之空乏層、與從上側之高濃度層26延伸之空乏層接觸，則實質上不存在顯示p型之層。於高濃度層24與p型層25B之間、以及高濃度層26與p型層25B之間分別配置之低濃度之n型層25A、25C具有抑制空乏層向p型層25B中之侵入的作用。為了抑制空乏層之侵入，較佳為使n型層25A、25C之施體濃度與p型層25B之受體濃度大致相等。

若降低p型層25B之受體濃度，使厚度過於薄，則於電壓施加時從上下之pn接合界面延伸之空乏層於p型層25B內接觸，電位障壁實質上消失。如上所述之現象稱為穿透。若發生穿透，則鎮流電阻層25不再作為電阻元件發揮功能。於動作電壓施加時，p型層25B之受體濃度及厚度較佳為設為從上下之pn接合界面延伸之空乏層於p型層25B內不接觸之程度之值。

p型層25B內之電子為少數載體，故而於p型層25B內由電子引起之擴散電流成為主導。因此，若使p型層25B過厚，則射極電流之響應特性下降，導致阻斷頻率下降。為了抑制阻斷頻率之下降，較佳為將p型層25B之厚度設為基極層21B之厚度以下。

若使n型層25A、25C之施體濃度及p型層25B之受體濃度過高，則對射極施加之電壓局部地施加於pn接合界面，鎮流電阻層25作為順向偏壓以及逆向偏壓之二極體來動作。為了使鎮流電阻層25作為電阻元件來動作，較佳為將n型層25A、25C之施體濃度及p型層25B之受體濃度設為1×10 ¹⁶cm ^-3以下。

其次，對鎮流電阻層25之較佳材料進行說明。作為鎮流電阻層25，較佳為使用與集極層21C進行晶格匹配之化合物半導體。尤佳為包含與集極層21C相同之化合物半導體。所謂「相同之化合物半導體」，意指化合物半導體之構成元素相同。

[第2實施例] 其次，參照圖4，對第2實施例之HBT進行說明。以下，關於與已參照圖1至圖3之圖式來說明之第1實施例之HBT共通之構成，省略說明。

圖4係第2實施例之HBT 20之剖面圖。第1實施例（圖2）中，鎮流電阻層25具備n型層25A、p型層25B及n型層25C之3層。與此相對，第2實施例中，作為鎮流電阻層25，使用本質（固有（intrinsic））化合物半導體。例如，鎮流電阻層25係由不摻雜之GaAs所形成。

其次，對第2實施例之優異效果進行說明。 若對鎮流電阻層25使用本質化合物半導體，則與使用低濃度之n型化合物半導體之情形相比，鎮流電阻層25之電阻值升高。因此，與第1實施例同樣，能夠使用來實現所需之電阻值之鎮流電阻層25之厚度變薄。其結果為，可提高射極台面28或集極台面21之加工精度。

其次，對第2實施例之變形例進行說明。第2實施例中，將第1實施例（圖2）之n型層25A、p型層25B及n型層25C之3層置換為本質化合物半導體層。作為其變形例，亦可僅將p型層25B置換為本質化合物半導體層。於該情形時，鎮流電阻層25成為從上下方向由n型層來夾持本質化合物半導體層之3層構造。

[第3實施例] 其次，參照圖5及圖6，對第3實施例之HBT進行說明。以下，關於與已參照圖1至圖3之圖式來說明之第1實施例之HBT共通之構成，省略說明。

圖5係第3實施例之HBT 20之俯視圖，圖6係圖5之點虛線6-6之剖面圖。第1實施例之HBT 20（圖1）包含1根射極電極31E、以及1個射極台面28。與此相對，第3實施例之HBT 20包含2根射極電極31E（圖5）及2個射極台面28（圖6）。2根射極電極31E分別具有於一方向長之形狀，於其寬度方向隔開間隔而配置。於2個射極台面28上分別配置有鎮流電阻層25。即，俯視射極層21E時，鎮流電阻層25相互隔開間隔而配置於2個部位。

俯視時，基極電極31B之指狀部31BA配置於2根射極電極31E之間。即，基極電極31B之指狀部31BA配置於2個鎮流電阻層25之間。於指狀部31BA之其中一個端部，連接有於射極電極31E之寬度方向長之接觸部31BB。基極電極31B於俯視時具有T字形之形狀。

第1層之射極配線35E從與其中一個射極電極31E重疊之區域，到達與基極電極31B之指狀部31BA交叉且與另一個射極電極31E重疊之區域。射極配線35E係與2根射極電極31E電氣連接。

其次，參照圖7及圖8，對第3實施例之變形例之HBT進行說明。圖7係第3實施例之變形例之HBT 20之俯視圖，圖8為圖7之點虛線8-8之剖面圖。

本變形例之HBT 20具備3根射極電極31E（圖7）以及3個射極台面28（圖8）。於3個射極台面28上分別配置有鎮流電阻層25。即，當俯視射極層21E時，鎮流電阻層25相互隔開間隔而配置於3個部位。3根射極電極31E分別具有於一方向長之形狀，於其寬度方向上排列而配置。與第1實施例相同之U字形之基極電極31B之2根指狀部31BA配置於相互相鄰之2根射極電極31E之間。即，基極電極31B之2根指狀部31BA分別配置於3個鎮流電阻層25中的相互相鄰之2個鎮流電阻層25之間。

此外，亦可配置4個以上之射極台面28。即，亦可將鎮流電阻層25配置於4個部位以上之複數個部位。於該情形時亦較佳為設為如下構成：基極電極31B之複數個指狀部31BA分別配置於複數個鎮流電阻層25中的相互相鄰之2個鎮流電阻層25之間。

其次，對第3實施例及其變形例之優異效果進行說明。如第3實施例及其變形例般，於配置複數個射極電極31E以及射極台面28之構成中，亦可藉由配置於第1實施例之構造之鎮流電阻層25而使極台面28變薄。其結果為，能夠提高射極台面28之加工精度。能夠提高射極台面28之加工精度之效果如第3實施例及其變形例般，於具備在1個集極台面21上形成複數個射極台面28之製程的HBT 20中顯著。

[第4實施例] 其次，參照圖9，對第4實施例之半導體裝置進行說明。以下，關於與已參照圖1至圖3之圖式進行說明之第1實施例之HBT共通之構成，省略說明。

圖9係第4實施例之半導體裝置之剖面圖。第4實施例中，於基板10上形成有HBT 20以及高電子遷移率電晶體（High Electron Mobility Transistor，HEMT）40。如上所述之半導體裝置有時稱為BiHEMT。於半絕緣性之基板10上形成有HEMT構造層41，且於其上經由分離層43而形成有HBT構造層42。形成HEMT40之區域之分離層43以及HBT構造層42被去除。於配置HBT 20之區域與配置HEMT40之區域之間，配置有於厚度方向上貫穿HEMT構造層41之絕緣部50。

HEMT構造層41包括：包含載體供給層、間隔層、通道層等之動作層44；其上之肖特基(Schottky)層45；以及其上之接觸層46。接觸層46之一部分被去除，閘極電極48與露出之肖特基層45進行肖特基接觸。以隔著閘極電極48之方式，於接觸層46上配置有源極電極47及汲極電極49。

HBT構造層42具備從第1實施例之HBT（圖2）之子集極層11至接觸層27之各層。藉由該等層來構成HBT 20。

其次，對第4實施例之優異效果進行說明。 第4實施例中亦與第1實施例同樣，可提高射極台面28及集極台面21之加工精度。其結果為，可減小製品間之尺寸之不均。進而，加工精度之提高帶來良率之提高及成本降低。

[第5實施例] 其次，參照圖10至圖13之圖式，對第5實施例之通訊模組進行說明。第5實施例之通訊模組中，搭載有第1實施例、第2實施例、第3實施例或其變形例之HBT 20。

圖10係第5實施例之通訊模組75之方塊圖。通訊模組75包含：輸入開關51、驅動段放大器52、功率段放大器53、發送用之頻帶選擇開關56、複數個雙工器57、天線開關58、接收用之頻帶選擇開關59、低雜訊放大器60、功率放大器控制電路54、低雜訊放大器控制電路61、以及接收用之輸出端子選擇開關62。該通訊模組75具有進行頻分雙工（FDD）方式之收發的功能。此外，圖10中，省略視需要插入之阻抗匹配電路之記載。

輸入開關51之2個輸入側之接點分別與高頻訊號輸入端子IN1、IN2連接。從2個高頻訊號輸入端子IN1、IN2輸入高頻訊號。若輸入開關51從輸入側之2個接點中選擇1個接點，則輸入至所選擇之接點的高頻訊號被輸入至驅動段放大器52。

經驅動段放大器52放大之高頻訊號輸入至功率段放大器53。經功率段放大器53放大之高頻訊號輸入至頻帶選擇開關56之輸入側之接點。若頻帶選擇開關56從複數個輸出側之接點中選擇1個接點，則經功率段放大器53放大之高頻訊號從所選擇之接點輸出。

頻帶選擇開關56之輸出側之複數個接點分別連接於對每個頻帶準備之複數個雙工器57之發送用輸入端口。對與由頻帶選擇開關56所選擇之輸出側之接點連接之雙工器57輸入高頻訊號。頻帶選擇開關56具有從對每個頻帶準備之複數個雙工器57中選擇1個雙工器57之功能。

天線開關58具有電路側之複數個接點及天線側之2個接點。天線開關58之複數個電路側之接點分別與複數個雙工器57之輸入輸出共通端口連接。天線側之2個接點分別與天線端子ANT1、ANT2連接。於天線端子ANT1、ANT2分別連接天線。

天線開關58將2個天線側之接點分別連接於選自電路側之複數個接點中之2個接點。於使用1個頻帶來進行通訊之情形時，天線開關58將電路側之1個接點、與天線側之1個接點連接。經功率段放大器53放大且從所對應之頻帶用雙工器57中通過之高頻訊號從與所選擇之天線側之接點連接之天線發送。

接收用之頻帶選擇開關59具有輸入側之6個接點。頻帶選擇開關59之輸入側之6個接點分別連接於雙工器57之接收用輸出端口。頻帶選擇開關59之輸出側之接點連接於低雜訊放大器60。從與由頻帶選擇開關59所選擇之輸入側之接點連接之雙工器57中通過之接收訊號輸入至低雜訊放大器60。

輸出端子選擇開關62之電路側之接點連接於低雜訊放大器60之輸出端口。輸出端子選擇開關62之3個端子側之接點分別連接於接收訊號輸出端子LNAOUT1、LNAOUT2、LNAOUT3。經低雜訊放大器60放大之接收訊號從由輸出端子選擇開關62所選擇之接收訊號輸出端子輸出。

自電源端子VCC1、VCC2，分別對驅動段放大器52及功率段放大器53施加電源電壓。功率放大器控制電路54連接於電源端子VIO1、控制訊號端子SDATA1、以及時鐘端子SCLK1。功率放大器控制電路54根據對控制訊號端子SDATA1提供之數位控制訊號，來控制驅動段放大器52及功率段放大器53。更具體而言，根據對控制訊號端子SDATA1提供之數位控制訊號，從功率放大器控制電路54之內部之類比電路對驅動段放大器52及功率段放大器53供給所需之偏壓。

低雜訊放大器控制電路61連接於電源端子VIO2、控制訊號端子SDATA2、以及時鐘端子SCLK2。低雜訊放大器控制電路61根據對控制訊號端子SDATA2提供之數位控制訊號，來控制低雜訊放大器60。更具體而言，根據對控制訊號端子SDATA2提供之數位控制訊號，從低雜訊放大器控制電路61之內部之類比電路對低雜訊放大器60供給所需之偏壓。

於通訊模組75中進而設置有電源端子VBAT以及汲極電壓端子VDD2。從電源端子VBAT對驅動段放大器52及功率段放大器53之偏壓電路以及功率放大器控制電路54供給電源。從汲極電壓端子VDD2對低雜訊放大器控制電路61等施加電源電壓。

圖11係表示構裝於模組基板70之各種電路元件之配置之一例的俯視圖。於模組基板70構裝有：單晶微波積體電路（Monolithic Microwave Integrated Circuit，MMIC）65、功率放大器控制電路54、頻帶選擇開關56、複數個雙工器57、低雜訊放大器60、天線開關58、其他之被動元件等。MMIC 65包含驅動段放大器52（圖10）以及功率段放大器53（圖10）。該等電路組件藉由焊球構裝、Cu柱凸塊（Copper Pillar Bump，CPB）構裝、面朝上構裝等，來構裝於模組基板70。於採用面朝上構裝之情形時，各元件與模組基板70之焊墊係由接合線來連接。

模組基板70中使用例如印刷電路基板（Printed Circuit Board，PCB）、陶瓷基板等多層基板。此外，亦可代替如圖11所示般之單面構裝，而採用兩面構裝、或向基板內部之IC（Integrated Circuit，積體電路）構裝等高密度構裝。藉由採用如上所述之高密度構裝，能夠實現通訊模組75（圖10）之小型化。

圖12係功率段放大器53之一部分之等效電路圖。功率段放大器53包含相互並聯連接之複數個HBT 20。作為HBT 20，使用第1實施例（圖1、圖2）、第2實施例（圖4）、第3實施例（圖5、圖6）、或者第3實施例之變形例（圖7、圖8）之HBT 20。HBT 20之各個集極連接於集極共通配線36C。HBT 20之各自之基極經由基極鎮流電阻Rbb而連接於基極偏壓配線36B，並且經由輸入電容器Cin而連接於高頻訊號輸入配線36in。HBT 20之各自之射極經由射極鎮流電阻Reb而連接於射極共通配線36E。射極鎮流電阻Reb係藉由射極台面28內之鎮流電阻層25（圖2、圖4、圖6、圖8）來實現。

圖13係功率段放大器53之一部分之俯視圖。圖13所示之HBT 20分別與第2實施例之HBT 20（圖5）同樣，具備：2根射極電極31E、T字形之基極電極31B、2根集極電極31C。複數個HBT 2並排配置於射極電極31E之寬度方向。以與複數個HBT 20之第1層之射極配線35E重疊之方式，配置有於HBT 20之排列方向上延伸之第2層之射極共通配線36E。藉由射極共通配線36E，複數個HBT 20之射極相互連接。於集極電極31C連接第1層之集極配線35C。

從複數個HBT 20之各自之與基極電極31B之接觸部31BB重疊之區域，引出第1層之基極配線35B。基極配線35B之一部分被加寬，於經加寬之部分之每一個上，重疊共通之第2層之高頻訊號輸入配線36in。第1層之基極配線35B與第2層之高頻訊號輸入配線36in之重疊區域作為輸入電容器Cin發揮功能。進而，基極配線35B分別經由基極鎮流電阻Rbb而連接於基極偏壓配線36B。

圖13中，對射極電極31E、基極電極31B及集極電極31C標註深影線，對第1層之射極配線35E、集極配線35C、基極配線35B、基極偏壓配線36B標註淡影線。

其次，對第5實施例之優異效果進行說明。第5實施例之通訊模組75中，對功率段放大器53使用第1實施例等之HBT 20。因此，能夠抑制HBT 20之熱失控。其結果為，可實現通訊模組75之高輸出化。進而，能夠提高MMIC 65之製造步驟中之加工精度。

進而，於複數個HBT 20之每一個連接基極鎮流電阻Rbb，因此能夠抑制複數個HBT 20之間的射極電流之不均勻性。其結果為，可作為整體而實現破壞耐壓之提高。

其次，參照圖14，對第5實施例之變形例之通訊模組進行說明。圖14係第5實施例之變形例之通訊模組75之方塊圖。以下，關於與第5實施例之通訊模組75共通之構成，省略說明。本變形例之通訊模組75中，未搭載圖10所示之輸入開關51、頻帶選擇開關56、59以及輸出端子選擇開關62。

第5實施例之通訊模組75（圖10）具有FDD方式之通訊功能。因此，使用雙工器57（圖10）作為頻率選擇元件。與此相對，本變形例之通訊模組75具有分時多工（TDD）方式之通訊功能。因此，使用濾波器63作為頻率選擇元件。

功率段放大器53之輸出端口連接於收發切換開關55之發送用接點。於收發切換開關55之接收用接點，連接有低雜訊放大器60之輸入端口。收發切換開關55之共通接點經由濾波器63而連接於天線開關58之電路側接點。天線開關58之2個天線側接點連接於天線端子ANT1、ANT2。

如圖14所示之變形例般，第1實施例等之HBT 20亦可搭載於TDD方式之通訊模組75。

上述各實施例為例示，當然可將不同實施例中所示之構成進行部分性之置換或者組合。關於由複數個實施例之同樣構成所帶來之同樣之作用效果，未於每個實施例中提及。進而，本發明並不限定於上述實施例。例如，對所屬技術領域中具有通常知識者而言明白可進行各種變更、改良、組合等。

10:基板 11:子集極層 12:元件分離區域 20:異質接合雙極性電晶體（HBT） 21:集極台面 21B:基極層 21C:集極層 21E:射極層 24:高濃度層 25:鎮流電阻層 25A:n型層 25B:p型層 25C:n型層 26:高濃度層 27:接觸層 28:射極台面 31B:基極電極 31BA:基極電極之指狀部 31BB:基極電極之接觸部 31C:集極電極 31E:射極電極 32:合金化區域 35B:基極配線 35C:集極配線 35E:射極配線 36B:基極偏壓配線 36C:集極共通配線 36E:射極共通配線 36in:高頻訊號輸入配線 40:HEMT 41:HEMT構造層 42:HBT構造層 43:分離層 44:動作層 45:肖特基層 46:接觸層 47:源極電極 48:閘極電極 49:汲極電極 50:絕緣部 51:輸入開關 52:驅動段放大器 53:功率段放大器 54:功率放大器控制電路 55:收發切換開關 56:發送側之頻帶選擇開關 57:雙工器 58:天線開關 59:接收側之頻帶選擇開關 60:低雜訊放大器 61:低雜訊放大器控制電路 62:輸出端子選擇開關 63:濾波器 65:單晶微波積體電路（MMIC） 70:模組基板 75:通訊模組

[圖1]係第1實施例之HBT之俯視圖。 [圖2]係圖1之點虛線2-2之剖面圖。 [圖3]係表示藉由模擬來求出第1實施例及比較例之HBT之射極電流與射極電壓之關係之結果的圖表。 [圖4]係第2實施例之HBT之剖面圖。 [圖5]係第3實施例之HBT之俯視圖。 [圖6]係圖5之點虛線6-6之剖面圖。 [圖7]係第3實施例之變形例之HBT之俯視圖。 [圖8]係圖7之點虛線8-8之剖面圖。 [圖9]係第4實施例之BiHEMT之剖面圖。 [圖10]係第5實施例之通訊模組之方塊圖。 [圖11]係表示第5實施例之通訊模組之構裝於模組基板上之各種電路元件之配置之一例的俯視圖。 [圖12]係功率段放大器之一部分之等效電路圖。 [圖13]係功率段放大器之一部分之俯視圖。 [圖14]係第5實施例之變形例之通訊模組之方塊圖。

11:子集極層

20:異質接合雙極性電晶體(HBT)

21:集極台面

21B:基極層

21C:集極層

21E:射極層

31B:基極電極

31BA:基極電極之指狀部

31BB:基極電極之接觸部

31C:集極電極

31E:射極電極

35B:基極配線

35C:集極配線

35E:射極配線

Claims (8)

1. 一種異質接合雙極性電晶體，具備：由n型化合物半導體構成之集極層，配置於上述集極層上之由p型化合物半導體構成之基極層，配置於上述基極層上且能帶間隙大於上述基極層之由n型化合物半導體構成之射極層，以及配置於上述射極層上之鎮流電阻層；上述鎮流電阻層包含由本質或p型之化合物半導體構成之層，形成上述集極層及上述基極層之化合物半導體為GaAs。
2. 如請求項1之異質接合雙極性電晶體，其中，上述鎮流電阻層係包含與上述集極層相同之化合物半導體而形成。
3. 如請求項1或2之異質接合雙極性電晶體，其中，上述鎮流電阻層包含：由n型化合物半導體構成之2個n型層、以及被上述2個n型層所夾持之由p型化合物半導體構成之p型層。
4. 如請求項3之異質接合雙極性電晶體，其中，上述2個n型層之施體濃度及上述p型層之受體濃度為1×10¹⁶cm^-3以下。
5. 如請求項1或2之異質接合雙極性電晶體，其進一步具備電氣連接於上述基極層之基極電極，上述鎮流電阻層於俯視上述射極層時相互隔開間隔而配置於複數個部位，上述基極電極之一部分於配置於複數個部位之上述鎮流電阻層之間配置。
6. 一種異質接合雙極性電晶體，具備：由n型化合物半導體構成之集極層，配置於上述集極層上之由p型化合物半導體構成之基極層，配置於上述基極層上且能帶間隙大於上述基極層之由n型化合物半導體構 成之射極層，以及配置於上述射極層上之鎮流電阻層；上述鎮流電阻層包含由本質或p型之化合物半導體構成之層，其進一步具備電氣連接於上述基極層之基極電極，上述鎮流電阻層於俯視上述射極層時相互隔開間隔而配置於複數個部位，上述基極電極之一部分於配置於複數個部位之上述鎮流電阻層之間配置。
7. 一種半導體裝置，具備：基板，配置於上述基板上之請求項1至6中任一項所述之異質接合雙極性電晶體，以及配置於上述基板上之高電子遷移率電晶體。
8. 一種通訊模組，具備：請求項1至6中任一項所述之異質接合雙極性電晶體，連接於天線之天線端子，以及連接於上述異質接合雙極性電晶體與上述天線端子之間之頻率選擇元件。