Nothing Special   »   [go: up one dir, main page]

TWI830077B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI830077B
TWI830077B TW110140426A TW110140426A TWI830077B TW I830077 B TWI830077 B TW I830077B TW 110140426 A TW110140426 A TW 110140426A TW 110140426 A TW110140426 A TW 110140426A TW I830077 B TWI830077 B TW I830077B
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
light
conductive
wiring
Prior art date
Application number
TW110140426A
Other languages
English (en)
Other versions
TW202209633A (zh
Inventor
木村肇
大原宏樹
鹿山昌代
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202209633A publication Critical patent/TW202209633A/zh
Application granted granted Critical
Publication of TWI830077B publication Critical patent/TWI830077B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

一種半導體裝置及其製造方法。半導體裝置包括具有第一薄膜電晶體的像素部分和具有第二薄膜電晶體的驅動器電路。第一薄膜電晶體和第二薄膜電晶體中的每個都包括閘極電極層、閘極絕緣層、半導體層、源極電極層，及汲極電極層。第一薄膜電晶體的每個層都具有光透射性質。第一薄膜電晶體的閘極電極層、源極電極層及汲極電極層的材料不同於第二電晶體的那些，並且第二薄膜電晶體的電阻每個都小於第一薄膜電晶體的電阻。

Description

半導體裝置
本發明係關於半導體裝置、顯示裝置、它們的製造方法，或者使用半導體裝置或顯示裝置的方法。特別地，本發明係關於包括光透射的半導體層的液晶顯示裝置、它的製造方法，或者使用液晶顯示裝置的方法。
近年來，平板顯示(例如液晶顯示(LCD))已經得到了廣泛使用。特別地，在每個像素中都含有薄膜電晶體的主動矩陣LCD已經被經常使用了。此外，其中源極驅動器(信號線驅動電路)和閘極驅動器(掃描線驅動器電路)中的一個或兩者被形成於與像素部分相同的基板上的顯示裝置已經進行了開發。作為薄膜電晶體，包含作為半導體層的非晶矽或多晶矽(多晶態矽)的薄膜電晶體已經得到了廣泛使用。
取代此類矽材料，光透射的金屬氧化物已經吸引了注意力。例如，人們已經預期了將In-Ga-Zn-O基氧化物等用作顯示裝置(例如液晶顯示)中所需要的半導體材料。 特別地，人們已經考慮將In-Ga-Zn-O基氧化物等應用於薄膜電晶體的通道層。此外，透過將光透射的電極用作閘極電極、源極電極或汲極電極來提高孔徑率(aperture ratio)的技術已經得到了研究(參見參考文獻1和2)。
[參考文獻]
參考文獻1：日本公開專利申請No.2007-123700
參考文獻2：日本公開專利申請No.2007-081362
通常，在其中源極驅動器和閘極驅動器中的一個或兩者作為用於控制像素部分內的薄膜電晶體的驅動器電路部分形成於與像素部分相同的基板之上的顯示裝置中，例如從FPC端子等引出的電源線或信號線那樣的引線佈線，或者用於將元件連接到不同元件的佈線(例如，用於將薄膜電晶體連接到不同的薄膜電晶體的佈線)直接從用於閘極電極和源極電極(汲極電極)的導電層延伸出並且形成於相同的島內。因此，用於將薄膜電晶體的閘極連接到不同的薄膜電晶體的閘極的佈線(該佈線稱為閘極佈線)使用與薄膜電晶體的閘極電極相同的層結構和材料來形成；用於將薄膜電晶體的源極連接到不同的薄膜電晶體的源極的佈線(該佈線稱為源極佈線)使用與薄膜電晶體的源極電極相同的層結構和材料來形成；以及在很多情況下，例 如電源線或信號線那樣的引線佈線使用與閘極佈線或源極佈線相同的層結構和材料來形成。因此，在閘極電極和源極電極(汲極電極)使用光透射材料來形成的情形中，例如電源線或信號線那樣的引線佈線、在驅動器電路部分中的閘極佈線和源極佈線，以及在像素部分中的閘極佈線和源極佈線往往使用光透射材料以與閘極電極和源極電極(汲極電極)的形成方式相似的方式來形成。
但是，通常，光透射的導電材料(例如氧化銦錫(ITO)、氧化銦鋅(IZO)或氧化銦錫鋅(ITZO))具有高於具有光阻擋性質和發射性的導電材料(例如鋁(Al)、鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)、銅(Cu)或銀(Ag))的電阻值。因此，當例如從FPC端子等引出的電源線或信號線那樣的引線佈線或者在驅動器電路部分中的佈線使用光透射的導電材料來形成時，佈線電阻則增大。特別地，由於驅動器電路部分需要高速運行，當佈線電阻增大時，透過佈線傳輸的信號的波形失真，這損害了驅動器電路部分的高速運行。因此，要供應精確的電壓和電流是困難，使得像素部分難以執行正常的顯示和運行。
相反的，在驅動器電路部分內的閘極電極和源極電極(汲極電極)使用光阻擋材料來形成並且閘極佈線和源極佈線同樣使用光阻擋導電材料形成的情形中，佈線的電導率得到了提高。因此，要抑制例如從FPC端子等引出的電源線或信號線那樣的引線佈線的佈線電阻的增大以及在 驅動器電路部分內的信號波形的失真是可能的。此外，透過使用光透射的材料來形成像素部分中的閘極電極和源極電極(汲極電極)，孔徑率能夠得以提高並且功率消耗能夠得以降低。
另外，就顯示性能而言，高儲存電容和較高的孔徑率是像素所需要的。各自具有高孔徑率的像素提高了光利用效率，以致能夠實現電能節約及顯示裝置的小型化。近年來，已經使像素的尺寸變得更小了並且更高解析度的圖像已經成了需求。但是，像素尺寸的減小引起了在一個像素內的形成薄膜電晶體和佈線的大區域，以致降低了像素的孔徑率。因此，為了在規定尺寸的每個像素中獲得高的孔徑率，有必要有效地佈置為像素的電路結構所需的電路元件。
此外，含有光透射的半導體層的薄膜電晶體傾向為常態導通的而薄膜電晶體的臨界值電壓是不穩定的；因而，要執行高速運行是困難的，特別是在驅動器電路部分中。
本發明的一個實施例的目的是降低半導體裝置的製造成本。
本發明的一個實施例的目的是提高像素部分的孔徑率。
本發明的一個實施例的目的是使像素部分具有較高的解析度。
本發明的一個實施例的目的是提高驅動器電路部分的運行速度。
本發明的一個實施例的目的是提高半導體裝置的可靠性。
本發明的一個實施例是包含具有第一薄膜電晶體的像素部分和具有第二薄膜電晶體的驅動器電路部分的半導體裝置，或者是該半導體裝置的製造方法。第一薄膜電晶體的閘極電極(也稱為閘極電極層)、源極電極(也稱為源極電極層)和汲極電極(也稱為汲極電極層)具有光透射性質。第二薄膜電晶體的閘極電極層的電阻值比第一薄膜電晶體的閘極電極層的電阻值低。第二薄膜電晶體的源極電極層的電阻值比第一薄膜電晶體的源極電極層的電阻值低。第二薄膜電晶體的汲極電極層的電阻值比第一薄膜電晶體的汲極電極層的電阻值低。
將由InMO3(ZnO)m(m>0)所表示的材料的薄膜形成作為本說明書中所使用的氧化物半導體，並且形成包含作為氧化物半導體層的薄膜的薄膜電晶體。注意，M表示選自Ga、Fe、Ni、Mn或Co中的一個或多個金屬元素。舉例來說，M可以是Ga或者可以是Ga和不同於Ga的以上金屬元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，在氧化物半導體中，在某些情況下，過渡金屬元素(例如Fe或Ni)或者過渡金屬的氧化物被包含作為除了作為M所包含的金屬元素之外的雜質元素。在本說明書中，在其組成分子式由InMO3(ZnO)m(m>0)表示的氧化物半導體層當中，包括作為M的Ga的氧化物半導體被稱為In-Ga-Zn-O基氧化物半導體，而In-Ga-Zn-O基氧化物 半導體的薄膜則被稱為In-Ga-Zn-O基非單晶膜。
作為用於氧化物半導體層的金屬氧化物，下列金屬氧化物中除了以上金屬氧化物之外的任一種都能夠被使用：In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物、In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、In-O基金屬氧化物、Sn-O基金屬氧化物，以及Zn-O基金屬氧化物。氧化矽可以包含於使用以上金屬氧化物所形成的氧化物半導體層內。
氧化物半導體較佳的是含有In的氧化物半導體，更佳的是含有In和Ga的氧化物半導體。脫水或脫氫在獲取i型(本徵的)氧化物半導體層方面是有效的。
注意，在本說明書中，半導體裝置係關於能夠透過利用半導體的性質來起作用的所有裝置，並且顯示裝置、半導體電路及電子裝置全部都是半導體裝置。
在本發明的一個實施例中，驅動器電路的運行速度以及像素部分的孔徑率能夠得以提高。另外，在本發明的一個實施例中，能夠降低製造步驟數，從而能夠降低製造成本。此外，在本發明的一個實施例中，像素部分能夠具有較高的解析度。而且，在本發明的一個實施例中，半導體裝置的可靠性能夠得以提高。
130A、130B:薄膜電晶體
101:基板
107a、107b、107g、107f、107e:導電層
110a、110b:導電層
111:絕緣膜
113a、113e:半導體層
119a、119b、119e、119h、119g:導電層
120a、120b、120e、120g、120h:導電層
400a、400e:導電層
401a:導電層
123:絕緣層
122:絕緣層
102:導電膜
103:導電膜
106a、106b、106e、106f、106g:抗蝕劑掩模
180:灰色調掩模
185:半色調掩模
181:光透射基板
182:光阻擋部分
183:衍射光柵部分
186:光透射基板
187:半透光部分
188:光阻擋部分
108a、108b、108e、108g、108f:導電層
109a、109b:抗蝕劑掩模
112:半導體膜
114:導電膜
115:導電膜
118a、118b、118e、118g、118h:抗蝕劑掩模
121a、121b:抗蝕劑掩模
104a、104b:導電層
131:電容器
206:導電膜
207:導電膜
300a、300e:抗蝕劑掩模
105a、105e:導電層
116a:抗蝕劑掩模
208:絕緣層
117:接觸孔
124e、124g、124h:導電層
4010:薄膜電晶體
4011:薄膜電晶體
4013:液晶元件
4001:第一基板
4006:第二基板
4005:密封劑
4002:像素部分
4003:信號線驅動器電路
4004:掃描線驅動器電路
4008:液晶
4013:液晶元件
4030:像素電極
4040:佈線
4035:球形間隔
4015:引線佈線
4018:FPC
4016:連接端子電極
4019:各向異性導電膜
4050:導電層
4021:絕緣層
2600:TFT基板
2601:對置基板
2602:密封劑
2603:像素部分
2604:顯示元件
2605:著色層
2606:偏振器
2607:偏振器
2608:佈線電路部分
2609:撓性佈線板
2610:冷陰極螢光燈
2611:反射器
2612:電路板
2613:漫射板
581:薄膜電晶體
580:基板
585:絕緣膜
586:絕緣膜
596:基板
587:第一電極層
589:球形粒子
588:第二電極層
590a:黑色區
590b:白色區
594:空腔
595:填充劑
701、711、721:驅動TFT
702、712、722:發光元件
703、713、723:陰極
704、714、724:發光層
705、715、725:陽極
707:光透射導電層
717、727:光透射導電膜
716:光阻擋膜
4509:薄膜電晶體
4510:薄膜電晶體
4511:發光元件
4501:第一基板
4505:密封劑
4506:第二基板
4502:像素部分
4503a、4503b:信號線驅動器電路
4504a、4504b:掃描線驅動器電路
4507:填充劑
4517:第一電極層
4512:第二電極層
4513:電致發光層
4520:隔離物
4518a、4518b:FPC
4515:連接端子電極
4516:端子電極
4519:各向異性導電膜
6400:像素
6401:開關薄膜電晶體
6402:驅動薄膜電晶體
6403:電容器
6404:發光元件
6405:信號線
6407:電源線
6408:公共電極
6406:掃描線
2631:海報
2632:廣告
2700:電子圖書閱讀器
2701:外殼
2703:外殼
2711:鉸鏈
2705:顯示部分
2707:顯示部分
2721:電源開關
2723:操作鍵
2725:揚聲器
5080:像素
5081:電晶體
5082:液晶元件
5083:電容器
5084:佈線
5085:佈線
5086:佈線
5087:佈線
5088-1:第一像素電極
5088-2:第二像素電極
5101:虛線
5102:實線
5103:虛線
5104:實線
5121:圖像
5122:圖像
5123:圖像
5124:區域
5125:區域
5126:區域
5127:運動向量
5128:圖像生成向量
5129:區域
5130:物件
5121a、5121b:子圖像
5123a、5123b:子圖像
5122a、5122b:子圖像
5131:區域
9600:電視機
9601:外殼
9603:顯示部分
9605:支座
9610:遙控器
9609:操作鍵
9607:顯示部分
9700:數位相框
9701:外殼
9703:顯示部分
9881:外殼
9890:LED燈
9882:顯示部分
9883:顯示部分
9884:揚聲器部分
9885:操作鍵
9886:記錄媒體插入部分
9887:連接端子
9888:感測器
9889:麥克風
9891:外殼
9893:連接部分
1000:行動電話
1001:外殼
1002:顯示部分
1003:操作按鈕
1004:外部連接埠
1005:揚聲器
1006:麥克風
9410:顯示裝置
9411:外殼
9412:顯示部分
9413:操作按鈕
9400:通信裝置
9401:外殼
9402:操作按鈕
9403:外部輸入端子
9404:麥克風
9405:揚聲器
9406:發光部分
9900:自動販賣機
9901:外殼
9903:顯示部分
在附圖中：
圖1A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖1B和1C是半導體裝置的橫截面圖；
圖2A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖2B和2C是半導體裝置的橫截面圖；
圖3A到3D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖4A到4D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖5A到5D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖6A到6D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖7A到7C是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖8A到8C是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖9A到9D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖10A到10D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖11A到11D是示出一種製造根據本發明的一個實施例的半導體裝置的方法的橫截面圖；
圖12A到12E是示出一種製造根據本發明的一個實 施例的半導體裝置的方法的橫截面圖；
圖13A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖13B是半導體裝置的橫截面圖；
圖14A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖14B是半導體裝置的橫截面圖；
圖15A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖15B是半導體裝置的橫截面圖；
圖16A-1到16B-2示出了能夠在本發明的一個實施例中使用的多色調掩模(multi-tone mask)；
圖17A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖17B是半導體裝置的橫截面圖；
圖18是根據本發明的一個實施例的半導體裝置的橫截面圖；
圖19是根據本發明的一個實施例的半導體裝置的橫截面圖；
圖20A到20C是根據本發明的一個實施例的半導體裝置的橫截面圖；
圖21A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖21B是半導體裝置的橫截面圖；
圖22A和22B是根據本發明的一個實施例的半導體裝置的電路圖；
圖23A和23B示出了包含根據本發明的一個實施例的顯示裝置的電子裝置；
圖24示出了包含根據本發明的一個實施例的顯示裝 置的電子裝置；
圖25A、25B、25C、25E及25F是根據本發明的一個實施例的半導體裝置的電路圖，而圖25D和25G是半導體裝置的時序圖；
圖26A、26B、26C、26D、26E及26G是根據本發明的一個實施例的半導體裝置的電路圖，而圖26F和26H是半導體裝置的時序圖；
圖27A到27F示出了根據本發明的一個實施例的半導體裝置的顯示元件的電位；
圖28A到28C示出了根據本發明的一個實施例的半導體裝置的顯示幕；
圖29A到29B示出了包含根據本發明的一個實施例的顯示裝置的電子裝置；
圖30A到30B示出了包含根據本發明的一個實施例的顯示裝置的電子裝置；
圖31A到31B示出了包含根據本發明的一個實施例的顯示裝置的電子裝置；以及
圖32A是根據本發明的一個實施例的半導體裝置的頂視圖，而圖32B是半導體裝置的橫截面圖。
以下，本發明的實施例將參考附圖來描述。注意，本發明能夠以不同的方式來實現並且本領域技術人員應當容易意識到本發明的模式和細節在不脫離本發明的精神和範 圍的情況下能夠以不同的方式來改變。因此，本發明不應該被看作是限制於下列實施例的描述。注意，在以下所描述的結構中，相同的部分或者具有相似功能的部分由不同附圖中的共同的參考標記表示，並且其詳細描述將會被省略。
(實施例1)
在本實施例中描述了根據本發明的一個實施例的半導體裝置。
根據本發明的一個實施例的半導體裝置的結構參考圖1A到1C和圖2A到2C來描述。圖1A是示出本實施例的半導體裝置的實例(特別地，示出驅動器電路部分)的頂視圖。在圖1B中的橫截面A-B是沿著圖1A中的線A-B截取的橫截面圖。在圖1C中的橫截面C-D是沿著圖1A中的線C-D截取的橫截面圖。圖2A是示出本實施例的半導體裝置的實例(特別地，示出像素部分)的頂視圖。在圖2B中的橫截面E-F是沿著圖2A中的線E-F截取的橫截面圖。在圖2C中的橫截面G-H是沿著圖2A中的線G-H截取的橫截面圖。
如在圖1A到1C和圖2A到2C中所示出的，本實施例的半導體裝置具有其中將包含第一薄膜電晶體的驅動器電路和包含第二薄膜電晶體的像素部分形成於相同的基板之上的結構。下面描述在圖1A到1C和圖2A到2C中所示出的半導體裝置。
圖1A到1C示出了驅動器電路部分的一部分。在圖1A到1C中所示出的驅動器電路部分包括在第一方向上所提供的閘極佈線和儲存電容器線路，在與第一方向不同的第二方向上所提供的以致於與閘極佈線和儲存電容器線路相交的源極佈線，以及在閘極佈線與源極佈線彼此相交的部分的周圍所提供的薄膜電晶體。圖2A到2C示出了像素部分的一部分。在圖2A到2C中所示出的像素部分包括在第一方向上所提供的閘極佈線和儲存電容器線路，在第二方向上所提供的以致於與閘極佈線和儲存電容器線路相交的源極佈線，以及在閘極佈線和源極佈線彼此相交的部分的周圍所提供的薄膜電晶體。
在圖1A到1C中的驅動器電路內所提供的薄膜電晶體130A是通道蝕刻的薄膜電晶體。在具有絕緣表面的基板101之上，薄膜電晶體130A包括具有閘極電極層或閘極佈線的作用的導電層107a和110a的疊層；具有閘極絕緣層的作用的絕緣膜111，包含通道形成區的半導體層113a，以及具有源極電極層或源極佈線的作用的導電層119a和120a的疊層；以及具有汲極電極層的作用的導電層119b和120b的疊層。
導電層110a被提供於導電層107a的一部分之上。導電層110a的面積是小於導電層107a的面積。另外，導電層110b被提供於導電層107b的一部分之上。導電層110b的面積小於導電層107b的面積。換句話說，導電層107a的末端部分從導電層110a的末端部分突出，並且導 電層107b的末端部分從導電層110b的末端部分突出。此外，導電層107a的面積和導電層107b的面積分別大於導電層110a的面積和導電層110b的面積。
導電層120a被提供於導電層119a的一部分之上。導電層120a的面積小於導電層119a的面積。另外，導電層120b被提供於導電層119b的一部分之上。導電層120b的面積小於導電層119b的面積。換句話說，導電層119a的末端部分從導電層120a的末端部分突出，並且導電層119b的末端部分從導電層120b的末端部分突出。此外，導電層119a的面積和導電層119b的面積分別大於導電層120a的面積和導電層120b的面積。
例如，對於導電層110a、120a及120b，較佳的使用金屬材料以便降低佈線的佈線電阻。
在驅動器電路部分中的閘極佈線使用導電層107a和導電層110a的疊層來形成。與薄膜電晶體的源極電極層或汲極電極層電連接的源極佈線使用導電層119a和導電層120a的疊層或者導電層119b和導電層120b的疊層來形成。換句話說，薄膜電晶體的閘極電極層使用導電層107a和導電層110a的疊層包含於閘極佈線內的部分來形成，並且源極電極層或汲極電極層使用導電層119a和導電層120a的疊層包含於源極佈線內的部分或者導電層119b和導電層120b的疊層的一部分來形成。
注意，在本說明書中，當明確描述為“X與Y連接”時，其中就包括X與Y電連接的情形，X與Y在功能上連 接的情形，以及X與Y直接連接的情形。在此，X和Y中的每一個都是物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜，或層)。因此，可以將另一元件插入具有附圖及正文中所示出的連接關係的元件之間，但並不限於預定的連接關係，例如，在附圖及正文中所示出的連接關係。
注意，例如“第一”、“第二”及“第三”那樣的詞語用於區分各種元件、構件、區域、層、面積等。因此，詞語例如“第一”、“第二”及“第三”並不限制元件、構件、區域、層、面積等的順序和數量。此外，例如，詞語“第一”能夠用詞語“第二”、“第三”等來替代。
另外，如在圖1A到1C中所示出的，在驅動器電路中所提供的薄膜電晶體130A能夠包括含有在通道形成區之上的導電層400a和導電層401a的第二閘極電極層(也稱為背閘極電極層)。當背閘極電極層與下閘極電極層電連接並且具有與下閘極電極層相同的電位時，能夠將閘極電壓施加於在下閘極電極層與背閘極電極層之間所提供的半導體層的上側和下側。此外，當下閘極電極層和背閘極電極層具有不同的電位時，例如，當背閘極電極層的電位為固定電位(例如接地電位(也稱為GND)或0V)時，能夠控制TFT的電特性，例如，臨界值電壓等。換句話說，當導電層107a和導電層110a的疊層起著第一閘極電極層的作用並且導電層400a和導電層401a的疊層起著第二閘極電極層的作用時，薄膜電晶體130A能夠用作具有 四個端子的薄膜電晶體。
此外，在圖1A到1C中所示出的驅動器電路部分包括在導電層400a與半導體層113a、導電層119a、導電層119b、導電層120a及導電層120b之間的絕緣層123。
例如，絕緣層123能夠使用單層絕緣膜或絕緣膜疊層來形成。
此外，能夠在絕緣層123與半導體層113a之間提供氧化物絕緣層。隨著氧化物絕緣膜的提供，半導體層的載流子濃度能夠被降低。
在具有絕緣表面的基板101之上，在圖2A到2C所示出的像素內的薄膜電晶體130B包括具有閘極電極層或閘極佈線的作用的導電層107e、閘極絕緣層、含有通道形成區的半導體層113e、具有源極電極層或源極佈線的作用的導電層119h，以及具有汲極電極層的作用的導電層119e。
導電層107e、半導體層113e、導電層119e，以及導電層119h能夠使用光透射材料來形成。因此，整個薄膜電晶體130B都能夠使用光透射材料來形成。
注意，在本說明書中，光透射層(膜)係關於可見光的透射率為75~100%的層(膜)。在該層(膜)具有導電性的情形中，該層(膜)也稱為光透射導電層(膜)。另外，相對可見光具有半透明性的導電膜可以使用於用於閘極電極層、源極電極層、汲極電極層、像素電極、不同的電極或不同的佈線的金屬氧化物。相對可見光的半透明 性係關於50~75%的透射率。
例如，氧化物半導體能夠使用於半導體層113a或半導體層113e。至於氧化物半導體，在其中熱處理在例如氮氣或稀有氣體(例如，氬氣或氦氣)的惰性氣體的氣氛中或者在降低的壓力之下執行的情形中，透過熱處理將氧化物半導體層改變成缺氧型氧化物半導體層以致於成為低電阻的氧化物半導體層，即，n型(例如n-型)氧化物半導體層。之後，透過形成與氧化物半導體層接觸的氧化物絕緣膜從而使氧化物半導體層處於過氧狀態下，能夠將氧化物半導體層改變成高電阻的氧化物半導體層，即，i型氧化物半導體層。因而，製造包含具有有利的電特性的高度可靠的薄膜電晶體的半導體裝置是可能的。
在脫水或脫氫中，熱處理在高於或等於350℃(較佳的高於或等於400℃)的並且低於基板的應變點的溫度下於例如氮氣或稀有氣體(例如，氬氣或氦氣)的惰性氣體的氣氛中或者在降低的壓力下執行，從而減少例如包含於氧化物半導體層中的濕氣的雜質。
用於脫水或脫氫的熱處理執行於以下熱處理條件下：即使在高達450℃下對脫水的或脫氫的氧化物半導體層執行TDS，也沒有檢測到在大約300℃的兩個水峰值或至少一個水峰值。因此，即使TDS在高達450℃下執行於含有該脫水的或脫氫的氧化物半導體層的薄膜電晶體上，也至少沒有檢測到在大約300℃的水峰值。
另外，重要的是當溫度從在氧化物半導體層上執行脫 水或脫氫的加熱溫度T降下來時，在沒有將氧化物半導體層曝露於空氣的情況下，不要透過使用用來脫水或脫氫的爐子將水或氫混合入氧化物半導體層內。當薄膜電晶體使用透過脫水或脫氫將氧化物半導體層改變成低電阻的氧化物半導體層(即，n型(例如，n-型)氧化物半導體層)並且然後透過將低電阻的氧化物半導體層改變成高電阻的氧化物半導體層以致成為i型半導體層所獲得的氧化物半導體層來形成時，薄膜電晶體的臨界值電壓能夠是正電壓，從而能夠實現所謂的常態斷開的開關元件。較佳的是在薄膜電晶體中形成具有正的臨界值電壓的並且盡可能地接近0V的通道的顯示裝置。注意，如果薄膜電晶體的臨界值電壓是負的，則薄膜電晶體傾向於是常態導通的；換句話說，即使在閘極電壓為0V時，電流也在源極電極層和汲極電極層之間流過。在主動矩陣顯示裝置中，包含於電路內的薄膜電晶體的電特性是重要的並且會影響顯示裝置的性能。在薄膜電晶體的電特性當中，臨界值電壓(V th)是尤其重要的。當臨界值電壓即使在場效應遷移率為高時也是高的或者是負的時，要控制電路是困難的。在薄膜電晶體具有高臨界值電壓以及其臨界值電壓的大絕對值的情形中，薄膜電晶體不能執行作為TFT的開關功能並且當TFT在低電壓下驅動時可能為負載。在n通道薄膜電晶體的情形中，最好是形成通道並且在將正電壓施加為閘極電壓之後漏電流流過。其中如果不提高驅動電壓則沒有形成通道的薄膜電晶體以及其中形成了通道的並且 即使在施加負電壓時也有汲極電流流過的薄膜電晶體不適合於在電路中使用的薄膜電晶體。
另外，其中溫度降低到加熱溫度T之下的氣體氣氛可以變換為與其中溫度升高到加熱溫度T的氣體氣氛不同的氣體氣氛。例如，在氧化物半導體層沒有曝露於空氣的情況下，冷卻在以高純度的氧氣或高純度的N2O氣體填充用於脫水或脫氫的爐子的同時執行。
透過脫水或脫氫的熱處理減少了例如包含於膜中的濕氣的雜質之後隨著在不含有濕氣(具有-40℃或更低的露點，較佳的為-60℃或更低)的氣氛中緩慢冷卻(或冷卻)的氧化物半導體膜的使用，薄膜電晶體的電特性得到了提高並且能夠大量生產的高性能的薄膜電晶體得以實現。
在本說明書中，在例如氮氣或稀有氣體(例如，氬氣或氦氣)的惰性氣體的氣氛中的或者在降低的壓力之下的熱處理被稱為用於脫水或脫氫的熱處理。在本說明書中，為了方便起見，脫水或脫氫不僅涉及H2的消除而且涉及H、OH等的消除。
在熱處理在例如氮氣或稀有氣體(例如，氬氣或氦氣)的惰性氣體的氣氛中或者在降低的壓力之下執行的情形中，透過熱處理將氧化物半導體層改變成缺氧型氧化物半導體層以致成為低電阻的氧化物半導體層，即，n型(例如，n-型)氧化物半導體層。之後，與源極電極層重疊的區域被形成為缺氧區域的高電阻源區(也稱為HRS 區)，並且與汲極電極層重疊的區域被形成為缺氧區域的高電阻汲區(也稱為HRD區)。例如，在圖1A到1C所示出的薄膜電晶體中，高電阻源區能夠形成於與導電層119a重疊的半導體層113a的區域內，以及高電阻汲區能夠形成於與導電層119b重疊的半導體層113a的區域內。此外，在圖2A到2C所示出的薄膜電晶體中，高電阻源區能夠形成於與導電層119e重疊的半導體層113e的區域內，以及高電阻汲區能夠形成於與導電層119h重疊的半導體層113e的區域內。
高電阻源區或高電阻汲區的載流子濃度高於或等於1×1017/cm3並且至少高於通道形成區的載流子濃度(低於1×1017/cm3)。注意，在本說明書中的載流子濃度是由室溫下的霍爾效應(Hall effect)測量所獲得的載流子濃度。
此外，低電阻源區(也稱為LRS區)和低電阻汲區(也稱為LRD區)可以形成於氧化物半導體層與使用金屬材料形成的汲極電極層之間。低電阻汲區的載流子濃度高於高電阻汲區(HRD區)的載流子濃度，例如，高於或等於1×1020/cm3並且低於或等於1×1021/cm3。在本實施例的半導體裝置中，圖1B所示出的導電層119a對應於低電阻源區，而圖1B所示出的導電層119b對應於低電阻汲區。
然後，通道形成區透過使脫水的或脫氫的氧化物半導體層的至少一部分處於過氧狀態以致成為電阻較高的氧化 物半導體層(即，i型氧化物半導體層)的方式來形成。注意，對於使得脫水的或脫氫的氧化物半導體層的一部分處於過氧狀態的處理，使用了下列方法中的任一種：透過濺射來沈積與脫水的或脫氫的氧化物半導體層接觸的氧化物絕緣膜；氧化物絕緣膜沈積之後的熱處理；在氧化物絕緣膜沈積之後於含有氧氣的氣氛中的熱處理；在氧化物絕緣膜沈積之後於惰性氣體氣氛中的熱處理之後的在氧氣氣氛中的冷卻處理；以及在氧化物絕緣膜沈積之後於惰性氣體氣氛內的熱處理之後於超乾燥的氣體(具有-40℃或更低的露點，較佳的為-60℃或更低)中的冷卻處理。
此外，能夠選擇性地使脫水的或脫氫的氧化物半導體層的至少一部分(與閘極電極重疊的部分(也稱為閘極電極層))處於過氧狀態以致成為高電阻的氧化物半導體層，即，i型氧化物半導體層。因而，能夠形成通道形成區。例如，通道形成區能夠以這樣的方式來形成：將使用Ti等的金屬電極形成的源極電極層和汲極電極層形成於脫水的或脫氫的氧化物半導體層上並與之接觸並且選擇性地使沒有與源極電極層和汲極電極層中的至少一個重疊的曝露區域處於過氧狀態。在選擇性地使曝露區域處於過氧狀態的情形中，形成了與源極電極層重疊的高電阻源區以及與汲極電極層重疊的高電阻汲區，並且通道形成區形成於高電阻源區與高電阻汲區之間。也就是，通道形成區以自對準的方式形成於源極電極層與汲極電極層之間。
因而，要製造包含具有有利的電特性的高度可靠的薄 膜電晶體的半導體裝置是可能的。
注意，透過在與汲極電極層(和源極電極層)重疊的氧化物半導體層中形成高電阻汲區，能夠提高驅動器電路形成時的可靠性。特別地，透過形成高電阻汲區，能夠使用其中電導率能夠經由高電阻汲區從汲極電極層到通道形成區逐步變化的結構。因此，在操作在汲極電極層與佈線連接以供應高電源電位VDD的情況下執行的情形中，高電阻汲區用作緩衝區並且即使高電場施加於閘極電極層與汲極電極層之間高電場也不施加於局部上，使得薄膜電晶體的耐受電壓能夠得以提高。
另外，透過在與汲極電極層(及源極電極層)重疊的氧化物半導體層內形成高電阻汲區(或高電阻源區)，能夠減小通道形成區內在形成驅動器電路時的汲極電流的大小。特別地，透過形成高電阻汲區(或者高電阻源區)，薄膜電晶體的在汲極電極層和源極電極層之間流過的汲極電流依次流過汲極電極層、在汲極電極層一側之上的高電阻汲區、通道形成區、在源極電極層一側之上的高電阻源區，及源極電極層。在這種情況下，在通道形成區中，從在汲極電極層一側之上的低電阻汲區流到通道形成區的汲極電流在薄膜電晶體為截止時能夠被局限於通道形成區與具有高電阻的閘極絕緣層之間的介面附近。因而，在背通道部分(通道形成區的表面與閘極電極層分離開的部分)內的汲極電流的大小能夠得以減小。
此外，與源極電極層重疊的高電阻源區以及與汲極電 極層重疊的高電阻汲區被形成以致於與部分閘極電極層重疊，使得在汲極電極層的末端部分的附近的電場強度能夠得以更有效地降低。
與像素部分中的薄膜電晶體130B的閘極電極層電連接的閘極佈線使用導電層107e來形成。與像素部分中的薄膜電晶體130B的源極電極層或汲極電極層電連接的源極佈線使用導電層119e或導電層119h來形成。換句話說，薄膜電晶體130B的閘極電極層使用導電層107e用於閘極佈線的部分來形成，而薄膜電晶體130B的源極電極層或汲極電極層則使用導電層119e或導電層110h各自用於源極佈線的部分來形成。
注意，能夠考慮將具有閘極電極層的作用的佈線連接至具有閘極佈線的作用的佈線(或者起著閘極佈線的作用的佈線的層中的至少一個)。作為選擇，能夠形成閘極佈線的層中的至少一個以具有比閘極佈線的其他層更大的面積，並且能夠考慮使具有較大面積的區域的一部分起著閘極電極層的作用。
作為選擇，能夠考慮使閘極佈線的至少一部分起著閘極電極層或部分閘極電極層的作用。作為選擇，在起著像素部分中的閘極電極層或部分閘極電極層的作用並且主要起著薄膜電晶體的閘極電極層或部分閘極電極層的作用的導電層之上，能夠考慮設置主要起著驅動器電路部分中的閘極佈線或部分閘極佈線的作用的導電層。
能夠考慮將具有源極佈線的作用並且包括像素部分中 的薄膜電晶體的源極電極層的佈線連接至具有源極佈線的作用並且包括驅動器電路部分中的薄膜電晶體的源極電極層的佈線(或者具有閘極佈線的作用並且包括驅動器電路部分中的薄膜電晶體的源極電極層的佈線的層中的至少一個)。也就是，能夠考慮使源極佈線在驅動器電路部分中的部分起著驅動器電路部分中的源極電極層或者像素部分中的部分源極電極層的作用。作為選擇，在主要起著像素部分中的源極電極層或部分源極電極層的作用的導電層之上，能夠考慮設置主要起著驅動器電路部分中的源極佈線或部分源極佈線的作用的導電層。
另外，在像素部分中所提供的薄膜電晶體130B能夠包括含有在通道形成區之上的導電層400e的第二閘極電極層(也稱為背閘極電極層)。當背閘極電極層電連接至下閘極電極層並且具有與下閘極電極層相同的電位時，能夠將閘極電壓施加於在下閘極電極層和背閘極電極層之間所提供的半導體層的上側和下側。此外，當下閘極電極層和背閘極電極層具有不同的電位時，例如，當背閘極電極層的電位為固定電位(例如GND或0V)時，TFT的電特性(例如，臨界值電壓等)能夠得以控制。
另外，在圖2A到2C中所示出的像素部分包括使用起著下電極的作用的導電層107g形成的儲存電容器，具有作為閘極絕緣層的作用並用作電介質的絕緣膜111，以及起著上電極的作用的導電層119g。儲存電容器線路使用導電層107g和導電層119g來形成。此外，絕緣層122被 提供於導電層400e與半導體層113e及導電層119h和119e之間。由於絕緣層122相似於圖1B中的絕緣層123，因而其描述被省略。
由於導電層107g和119g使用光透射材料來形成，因而導電層107g和119g之一的至少一部分區域能夠具有電容器佈線或部分電容器佈線的作用，並且導電層107g和119g中的另一個的部分區域能夠起著電容器電極或部分電容器電極的作用。注意，雖然圖2A到2C示出了將電容器提供於像素部分內的情形，但是本實施例並不限制於此。能夠將電容器提供於驅動器電路部分中。例如，在導電層107g和119g之一的至少一部分區域是其中光透射導電層與電阻值比光透射層的電阻值低的導電層重疊的區域並且電阻值比光透射層的電阻值低的導電層是光阻擋的導電層的情形中，導電層107g和119g之一的至少部分區域較佳的起著驅動器電路部分中的電容器佈線或部分電容器佈線的作用。此外，在其中沒有提供光阻擋的導電層而是提供了光透射的導電層的區域中，導電層107g和119g中的另一個的部分區域較佳的起著像素部分中的電容器電極或部分電容器電極的作用。
另外，在本實施例的半導體裝置中，能夠考慮將具有電容器電極的作用的佈線連接至起著電容器佈線的作用的佈線(或者起著電容器佈線的作用的佈線的層中的至少一個)。作為選擇，能夠使電容器佈線的層中的至少一個形成以具有比電容器佈線的其他層大的面積，以及能夠考慮 使具有較大面積的區域的一部分起著電容器電極的作用。此外，能夠考慮形成光透射的導電層以具有比光阻擋的導電層大的面積並且能夠考慮使導電層具有較大面積的區域的一部分起著電容器電極的作用。此外，能夠考慮使像素部分中的電容器佈線的至少一部分起著電容器電極或電容器電極的一部分的作用。作為選擇，能夠考慮使電容器佈線的層中的至少一個起著電容器電極的作用。作為選擇，能夠考慮使光透射的導電層的一部分起著電容器電極的作用。作為選擇，在主要起著像素部分中的電容器電極或電容器電極的一部分的作用的導電層之上，能夠考慮提供主要起著驅動器電路部分中的電容器佈線或電容器佈線的一部分的作用的導電層。
另外，在光阻擋的導電層或光透射的導電層中的部分區域(主要是在光阻擋的導電層中的區域)能夠起著驅動器電路部分中的從FPC引出的電容器佈線或電容器佈線的一部分的作用，而另一部分區域(僅包括光透射導電層的區域)能夠起著像素部分中的電容器電極或電容器電極的一部分的作用。最好是光阻擋的導電層與光透射的導電層彼此重疊的區域起著從FPC引出的電容器佈線或電容器佈線的一部分的作用，因為該區域具有高電導率(具有低電阻值)並且在某些情況下包括光阻擋的導電層。作為選擇，最好是在沒有提供光阻擋的導電層的區域中的光透射的導電層起著像素部分中的電容器電極或電容器電極的一部分的作用。
注意，在將薄膜電晶體形成於閘極佈線之上的情形中，薄膜電晶體的尺寸取決於薄膜電晶體的閘極佈線的寬度。但是，在本實施例中，由於薄膜電晶體形成於像素中，因而能夠使薄膜電晶體的尺寸變得更大。注意，本實施例並不限制於此。例如，如同在圖32A和32B中所示出的，能夠形成寬度比閘極佈線的寬度大的薄膜電晶體。透過使薄膜電晶體變得更大，能夠充分地增大其電流供應能力，並且能夠縮短信號到像素的寫入時間。因此，能夠提供高清晰度的顯示裝置。
儲存電容器部分包括起著下電極的作用的光透射的導電層，同時絕緣膜用作作為電介質使用的電極絕緣膜。因此，透過使用如上所述的光透射的導電層來形成儲存電容器部分，能夠提高孔徑率。另外，透過使用光透射的導電層來形成儲存電容器部分，能夠使儲存電容器部分變大，使得像素電極的電位即使薄膜電晶體截止了也能夠容易地保持。此外，能夠降低饋通電位。
如上所述，在圖1A到1C和圖2A到2C所示出的半導體裝置中，將各自包括薄膜電晶體的驅動器電路部分和像素部分形成於相同的基板之上。像素部分中的薄膜電晶體的閘極電極層和源極電極層使用光透射的導電層來形成。像素部分中的薄膜電晶體的半導體層使用光透射的半導體材料來形成。驅動器電路部分中的薄膜電晶體的閘極電極層和源極電極層使用電阻值比光透射的導電層的電阻值小的導電層來形成。透過這種結構，像素部分中的孔徑 率能夠得以提高；能夠實現較高的解析度；信號波形的失真由驅動器電路部分中的佈線電阻的減小而得以抑制；功率消耗能夠得以降低；以及操作速度能夠得以提高。此外，半導體裝置變得越大，則佈線電阻對半導體裝置的影響就越大。因此，本實施例中的半導體裝置的結構在半導體裝置變大時同樣是較佳的。
作為選擇，在圖1A到1C和圖2A到2C所示出的半導體裝置中，像素部分內的儲存電容器的電極和佈線能夠使用光透射的導電層來形成。透過這種結構，孔徑率能夠得以提高，並且即使在儲存電容器的面積變大的情形中也能夠抑制孔徑率的降低。
作為選擇，在圖1A到1C和圖2A到2C所示出的半導體裝置中，像素部分內的引線佈線(例如電源線或信號線)、閘極佈線，以及源極佈線能夠使用光透射的導電層來形成，並且驅動器電路部分內的引線佈線(例如電源線或信號線)、閘極佈線，以及源極佈線能夠使用電阻值比光透射導電層的電阻值小的導電層來形成。透過這種結構，信號波形的失真得以抑制，功率消耗能夠得以降低，並且操作速度能夠得以提高。
作為選擇，在圖1A到1C和圖2A到2C中所示出的半導體裝置能夠包括與像素部分中的薄膜電晶體的通道形成區重疊的光透射的導電層，以及使用電阻值比光透射的導電材料的電阻值小的導電材料形成的並且與驅動器電路部分中的薄膜電晶體的通道形成區重疊的導電層。在像素 部分和驅動器電路部分中提供的導電層(與通道形成區重疊的導電層)能夠起著在像素部分和驅動器電路部分中提供的薄膜電晶體的第二電極(背閘極電極層)的作用。不一定要提供導電層；但是，當提供了背閘極電極層時，薄膜電晶體的臨界值電壓能夠得以控制並且薄膜電晶體的可靠性能夠得以提高。
然後，用於製造本實施例的半導體裝置的方法的實例參考圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E來描述。圖3A到3D、圖5A到5D、圖7A到7C、圖9A到9D及圖10A到10D每一個都示出了沿著圖1A中的線A-B所截取的橫截面。圖4A到4D、圖6A到6D、圖8A到8C、圖11A到11D及圖12A到12E每一個都示出了沿著圖2A中的線E-F所截取的橫截面。圖3A到3D、圖5A到5D、圖7A到7C、圖9A到9D及圖10A到10D示出了源極佈線部分301、薄膜電晶體部分302及閘極佈線部分303。圖4A到4D、圖6A到6D、圖8A到8C、圖11A到11D及圖12A到12E示出了源極佈線部分331、薄膜電晶體部分332、閘極佈線部分333及儲存電容器部分334。注意，在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E所示出的製造方法中，例如，使用多色調掩模；但是，本實施例並不限制於此。
首先，如圖3A和圖4A所示的，導電膜102和導電膜103透過濺射堆疊於基板101之上。這些步驟能夠依次執行並且順序的濺射能夠使用多腔室來執行。透過依次形成導電膜102和導電膜103，產量得到了提高並且能夠抑制雜質或灰塵的污染。
基板101較佳的使用具有高透射率的材料來形成。例如，能夠使用玻璃基板、塑膠基板、丙烯酸基板、陶瓷基板等。
最好是導電膜102的透射率足夠高。此外，導電膜102的透射率較佳的高於導電膜103的透射率。
導電膜102能夠使用具有相對可見光的光透射性質的導電材料來形成，例如，能夠使用In-Sn-Zn-O基金屬氧化物、In-Al-Zn-O基金屬氧化物、Sn-Ga-Zn-O基金屬氧化物、Al-Ga-Zn-O基金屬氧化物、Sn-Al-Zn-O基金屬氧化物、In-Zn-O基金屬氧化物、Sn-Zn-O基金屬氧化物、Al-Zn-O基金屬氧化物、In-O基金屬氧化物、Sn-O基金屬氧化物、Zn-O基金屬氧化物。金屬氧化物能夠透過例如濺射、真空蒸發(例如，電子束沈積)、電弧放電離子電鍍或噴射法來形成。另外，在使用濺射的情形中，沈積可以使用含有2~10wt%的SiO2的靶來執行，並且抑制結晶的SiOx(x>0)可以包含於光透射的導電膜中。因而，當用於脫水或脫氫的熱處理在後面的步驟中執行時，金屬氧化物的結晶得到了抑制。作為選擇，導電膜102可以透過堆疊包含任意以上材料的多層膜來形成。在分層結構的 情形中，最好是多層膜中的每一層的透射率都足夠高。
最好是導電膜103的電阻值足夠低並且導電膜103的電導率是足夠高的。另外，導電膜102的電阻值較佳的小於導電膜103的電阻值。由於導電膜102起著導電層的作用，導電膜102的電阻值較佳的小於絕緣層的電阻值。
導電膜103能夠使用以下材料透過濺射或真空蒸發來形成以具有單層結構或分層結構：金屬材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧，或者包含以上金屬作為主要成分的合金材料。另外，在形成導電膜103使之具有分層結構的情形中，可以包括光透射的導電膜作為多層膜中的任一層。
注意，在將導電膜103形成於導電膜102之上的情形中，這兩層膜在某些情況下相互起反應。例如，在導電膜102的頂表面(與導電膜103接觸的表面)使用ITO形成以及導電膜103的底表面(與導電膜102接觸的表面)使用鋁形成的情形中，在某些情況下會在它們之間發生化學反應。因此，為了避免該化學反應，較佳的將高熔點的材料用於導電膜103的底表面(與導電膜102接觸的表面)。例如，作為高熔點的材料，能夠使用鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)等。最好是透過使用在使用高熔點材料形成的膜之上的具有低電阻值的材料將導電膜103形成為多層膜。作為具有低電阻值的材料，能夠使用鋁(Al)、銅(Cu)、銀(Ag)等。例如，在形成導電膜103使之具有分層結構的情形中，能夠使用作為第一 層的鉬(Mo)、作為第二層的鋁(Al)以及作為第三層的鉬(Mo)的疊層，或者作為第一層的鉬(Mo)、作為第二層的含有少量釹(Nd)的鋁(Al)以及作為第三層的鉬(Mo)的疊層。
雖然沒有示出，但是能夠將氧化矽、氮化矽、氧氮化矽等形成於基板101與作為基膜的導電膜102之間。透過形成在基板101與光透射的導電膜之間的基膜，能夠抑制來自基板101的可移動離子的擴散、雜質等進入元件，從而能夠防止元件特性的退化。
然後，如圖3B和圖4B所示，在導電膜103之上，在驅動器電路部分內形成了厚度大的抗蝕劑掩模106a和106b並且在像素部分內形成了厚度比抗蝕劑掩模106a和106b小的抗蝕劑掩模106e、106f及106g。例如，抗蝕劑掩模106a、106b、106e、106f及106g能夠使用多色調掩模來形成。透過使用多色調掩模，能夠形成具有厚度不同的區域的抗蝕劑掩模。透過使用多色調掩模，所用光掩模的數量和製造步驟數得到了減少。在本實施例中，多色調掩模能夠用於形成導電膜102和導電膜103的圖形的步驟中以及用於形成起著閘極電極層的作用的光透射的導電膜的步驟中。
多色調掩模是能夠多級光強度(典型為三級光強度)曝光的掩模，從而形成曝露區、半曝露區及未曝露區。透過使用多色調掩模，具有多種厚度(典型為兩種厚度)的抗蝕劑掩模能夠透過一次曝光及顯影(development)過 程來形成。因此，透過使用多色調掩模，能夠減少光掩模的數量。
圖16A-1和16B-1示出了典型的多色調掩模的橫截面。圖16A-1示出了灰色調掩模180，而圖16B-1示出了半色調掩模185。
在圖16A-1中所示出的灰色調掩模180包括使用光阻擋層形成於光透射基板181之上的光阻擋部分182，以及提供有阻擋層的圖形的衍射光柵部分183。
衍射光柵部分183具有按小於或等於曝光所使用的光的分辨極限的間隔提供的狹縫、斑點、網格等，從而控制透射的光量。注意，在衍射光柵部分183提供的狹縫、斑點或網格可以周期性地或非周期性地提供。
作為光透射的基板181，能夠使用石英等。在光阻擋部分182和衍射光柵部分183中所包含的光阻擋層可以使用金屬膜來形成，並且較佳的使用鉻、氧化鉻等來形成。
在灰色調掩模180由用於曝光的光所照射的情形中，如圖16A-2所示，與光阻擋部分182重疊的區域的透射率是0%，而既不提供光阻擋部分182也不提供衍射光柵部分183的區域的透射率是100%。此外，衍射光柵部分183的透射率為大約10~70%，其中該透射率能夠透過衍射光柵的狹縫、斑點或網格的間距等來調整。
圖16B-1中所示出的半色調掩模185包括使用半透光層形成於光透射基板186上的半透光部分187，以及使用光阻擋層形成的光阻擋部分188。
半透光部分187能夠使用MoSiN層、MoSi層、MoSiO層、MoSiON層、CrSi層等來形成。光阻擋的部分188可以使用與灰色調掩模的光阻擋層的金屬膜相似的金屬膜來形成，並且較佳的使用鉻、氧化鉻等來形成。
在半色調掩模185由用於曝光的光所照射的情形中，如圖16B-2所示，與光阻擋部分188重疊的區域的透射率是0%，而既不提供光阻擋部分188也不提供半透光部分187的區域的透射率是100%。此外，半透光部分187的透射率為大約10~70%，其中該透射率能夠透過所要使用的材料的種類、厚度等來調整。
透過執行使用多色調掩模的曝光和顯影，能夠形成具有厚度不同的區域的抗蝕劑掩模。另外，能夠形成具有不同厚度的抗蝕劑掩模。
然後，如圖3C和圖4C所示，使用抗蝕劑掩模106a、106b、106e、106f及106g來執行蝕刻。透過蝕刻，選擇性地去除導電膜102和導電膜103，從而能夠形成導電層107a、108a、107b、108b、107e、108e、107f、108f、107g及108g。
然後，如圖3D和圖4D所示，灰化執行於抗蝕劑掩模106a、106b、106e、106f及106g上。例如，可以執行其中使用氧電漿的灰化等。當透過灰化使抗蝕劑掩模106a和106b減少(小型化)時，形成了抗蝕劑掩模109a和109b並且使導電層108a和108b的某些曝露。此外，透過這種灰化處理，像素部分中厚度小的抗蝕劑掩模 106e、106f及106g被去除，並且使導電層108e、108f及108g曝露。以這種方式，透過使用多色調掩模形成的抗蝕劑掩模的使用，沒有再另外使用抗蝕劑掩模，從而能夠簡化步驟。
然後，如圖5A和圖6A所示，蝕刻使用抗蝕劑掩模109a和109b來執行。從而，去除了部分導電層108a；形成了導電層110a；形成了透過去除部分導電層108b所獲得的導電層110b；並且去除了導電層108e、108f及108g。之後，去除抗蝕劑掩模109a和109b。透過去除部分導電層108a，使部分導電層107a曝露。透過去除部分導電層108b，使部分導電層107b曝露。透過去除導電層108e，使導電層107e曝露。透過去除導電層108f，使導電層107f曝露。透過去除導電層108g，使導電層107g曝露。
注意，如圖5A所示，透過使用由抗蝕劑掩模106a和106b的減少(小型化)所獲得的抗蝕劑掩模109a和109b的蝕刻，導電層108a和108b的週邊部分(導電層108a和108b內從抗蝕劑掩模109a和109b中所曝露的區域)被同時蝕刻。換句話說，導電層107a的末端部分從導電層108a(110a)的末端部分突出，並且導電層107b的末端部分從導電層108b(110b)的末端部分突出。此外，導電層107a的面積和導電層107b的面積分別大於導電層110a的面積和導電層110b的面積。而且，導電層110a和110b以及導電層107a和107b包括導電層110a和導電層 107a彼此重疊的區域，導電層110b和導電層107b彼此重疊的區域，導電層110a和導電層107a彼此沒有重疊的區域，以及導電層110b和導電層107b彼此沒有重疊的區域被提供。
當光阻擋導電層被去除時，在某些情況下同樣去除了光透射導電層的一部分(例如，與光阻擋導電層接觸的表面部分)。光阻擋導電層對光透射導電層的選擇性在蝕刻中確定著去除多少光透射導電層。因此，例如，在以光阻擋導電層覆蓋的區域中的光透射導電層的厚度通常大於在不以光阻擋導電層覆蓋的區域中的光透射導電層的厚度。
在只有光阻擋導電層由濕法蝕刻所去除而光透射導電層被留下的情形中，使用了具有光阻擋導電層對光透射導電層的高選擇性的蝕刻溶液。在作為第一層的鉬(Mo)、作為第二層的鋁(Al)及作為第三層的鉬(Mo)的疊層，或者作為第一層的鉬(Mo)、作為第二層的含有少量釹(Nd)的鋁(Al)及作為第三層的鉬(Mo)的疊層被用作光阻擋導電層的情形中，能夠使用例如磷酸、硝酸、乙酸及水的混合酸。透過這種混合酸使用，能夠獲得均勻且有利的向前錐形化的形狀。以這種方式，除了覆蓋率由於錐形化形狀的改進之外，在濕法蝕刻為其中執行蝕刻劑蝕刻、純水漂洗以及乾燥的簡單過程時還能夠獲得高產量。因而，濕法蝕刻適合用於蝕刻光阻擋導電層。
然後，如圖5B和圖6B所示，形成了覆蓋導電層 107a、107b、107e、107f和及107g以及導電層110a和110b的並且起著閘極絕緣層的作用的絕緣膜111。
可以形成絕緣膜111使之具有單層結構或包含多層膜的分層結構。在包含多層膜的分層結構的情形中，最好是所有膜都具有足夠高的透射率。特別地，在像素部分中，最好是所有膜都具有足夠高的透射率。
將覆蓋光透射導電層和光阻擋導電層的絕緣膜111形成到大約50~500nm的厚度。絕緣膜111透過濺射或者多種CVD(例如電漿增強型CVD)來形成以具有含有矽的氧化物或矽的氮化物的膜的單層結構，或其分層結構。特別地，絕緣膜111透過使用含有氧化矽的膜、含有氧氮化矽的膜，或含有氮氧化矽的膜的單層，或者透過適當地堆疊這些膜來形成。
絕緣膜111較佳的使用光透射材料或者具有高透射率的材料來形成。特別地，絕緣膜111較佳的使用具有比導電層107a、107b、107e、107f和107g高的透射率的材料來形成。因此，絕緣膜111的透射率較佳的高於或等於導電層107a、107b、107e、107f和107g的透射率。這是因為，為了增加光利用效率，在某些情況下形成絕緣膜111使之具有大的面積並且較高的透射率是較佳的的。特別地，在像素部分中，最好是絕緣膜111和導電層107e、107f及107g使用光透射材料來形成。
然後，將半導體膜112形成於絕緣膜111之上。
可以形成半導體膜112使之具有單層結構或包含多層 膜的分層結構。在包含多層膜的分層結構的情形中，最好是所有膜都具有足夠高的透射率。同樣地，尤其是在像素部分中，最好是所有膜都具有足夠高的透射率。半導體膜112較佳的使用光透射材料或具有高透射率的材料來形成。例如，半導體膜112能夠使用氧化物半導體來形成。作為氧化物半導體，使用下列氧化物半導體膜中的任一種：In-Ga-Zn-O基非單晶膜、In-Sn-Zn-O基氧化物半導體膜、In-Al-Zn-O基氧化物半導體膜、Sn-Ga-Zn-O基氧化物半導體膜、Al-Ga-Zn-O基氧化物半導體膜、Sn-Al-Zn-O基氧化物半導體膜、In-Zn-O基氧化物半導體膜、Sn-Zn-O基氧化物半導體膜、Al-Zn-O基氧化物半導體膜、In-O基氧化物半導體膜、Sn-O基氧化物半導體膜以及Zn-O基氧化物半導體膜。在本實施例中，半導體膜112透過使用In-Ga-Zn-O基氧化物半導體靶的濺射來形成。作為選擇，氧化物半導體膜能夠透過在稀有氣體(典型為氬氣)氣氛、氧氣氣氛或者包括稀有氣體(典型為氬氣)和氧氣的氣氛中的濺射來形成。另外，在使用濺射的情形中，沈積使用含有2~10wt%的SiO-2的靶來執行，並且抑制結晶的SiOx(x>0)包含於氧化物半導體膜中。因而，結晶能夠得以抑制。
注意，在半導體膜112透過濺射形成之前，在絕緣膜111的表面上的灰塵較佳的透過其中引入氬氣並生成電漿的反向濺射來去除。反向濺射涉及如下方法，在該方法中，在不對靶一側施加電壓的情況下，RF功率源被用來 在氬氣氣氛中對基板一側施加電壓並且電漿產生於基板附近從而修改了基板表面。注意，氮氣、氦氣、氧氣等可以被用來代替氬氣氣氛。
用於減少雜質(例如水分)的熱處理(用於脫水或脫氫的熱處理)能夠執行於氧化物半導體膜上。熱處理引起了薄膜電晶體的電特性的改進以及可靠性的改進。例如，用於脫水或脫氫的熱處理較佳的在高於或等於350℃且低於基板的應變點下執行，較佳的高於或等於400℃且低於基板的應變點。在此，在將基板放置於作為一種熱處理裝置的電爐內並且對氧化物半導體膜的熱處理在氮氣氣氛中執行之後，最好是透過防止將基板曝露於空氣來防止將水或氫混合到氧化物半導體膜內。此外，從氧化物半導體膜經受脫水或脫氫的加熱溫度T到低至足以防止水再次進入的溫度都使用相同的爐子；特別地，緩慢冷卻被執行於氮氣氣氛中直到溫度從加熱溫度T下降了100℃或更多。而且，並不限於氮氣氣氛，脫水或脫氫也能夠執行於稀有氣體氣氛(例如，氦氣、氖氣或氬氣)中或者執行於降低的壓力之下。
注意，在熱處理中，最好是在氮氣或稀有氣體(例如氦氣、氖氣或氬氣)中不包含水、氫氣等。例如，在熱處理裝置內所引入的氮氣或稀有氣體(例如氦氣、氖氣或氬氣)的純度較佳的為6N(99.9999%)或更高，更佳的為7N(99.99999%)或更高(即，雜質濃度較佳的為1ppm或更低，更佳的為0.1ppm或更低)。
另外，導電層107a、107b、107e、107f及107g的透射率較佳的高於或等於半導體膜112的透射率。這是因為導電層107a、107b、107e、107f及107g在某些情況下被大面積地使用並且具有較大面積的膜較佳的具有較高的透射率以便提高光利用效率並以較高的孔徑率來降低功率消耗。這也是因為導電層107a、107b、107e、107f及107g被使用於閘極佈線部分、源極佈線部分、薄膜電晶體部分，以及儲存電容器部分。
此外，絕緣膜111的透射率較佳的高於半導體膜112的透射率。這是因為絕緣膜111在某些情況下被使用於與半導體膜112相比更大的面積中並且具有較大面積的薄膜較佳的具有更高的透射率以便提高光利用效率。
然後，將抗蝕劑掩模(沒有示出)形成於半導體膜112之上。然後，使用抗蝕劑掩模來執行蝕刻使得被處理成期望形狀的半導體層113a和113e(也稱為島狀半導體層)得以形成，如圖5C和圖6C所示。作為蝕刻，能夠使用稀釋至0.05%的氫氟酸、鹽酸等。
半導體層113a和113e能夠起著薄膜電晶體的半導體層(主動層)或者薄膜電晶體的某些半導體層(主動層)的作用。作為選擇，半導體層113a和113e能夠起著電容器或某些電容器的作用。作為選擇，半導體層113a和113e能夠起著用於在佈線的相交部分減少寄生電容的膜的作用。
然後，如圖5D和6D所示，導電膜114和導電膜115 透過濺射來堆疊以致覆蓋半導體層113a、半導體層113e及絕緣膜111。這些步驟能夠依次執行並且順序的濺射能夠使用多腔室來執行。透過依次形成導電膜114和導電膜115，產量得到了提高並且由雜質或灰塵的污染能夠得以抑制。
最好是導電膜114的透射率足夠高。此外，導電膜114的透射率較佳的高於導電膜115的透射率。
能夠形成導電膜114使之具有包含能夠用於在圖3A和3B以及圖4A和4B中所示出的導電膜102的一種或多種材料的單層結構或分層結構。
導電膜114較佳的使用與導電膜102的材料基本相同的材料來形成。基本相同的材料是主要成分的元素相同的材料。就雜質來說，所含元素的種類和濃度在某些情況下彼此是不同的。當導電膜114以這種方式使用與導電膜102的材料基本相同的材料透過濺射或蒸發來形成時，存在的優點是材料能夠在導電膜114和102之間共用。當材料能夠共用時，則能夠使用相同的製造裝置。
導電膜114的電阻值較佳的高於導電膜115的電阻值。
能夠形成導電膜115使之具有包含能夠用於在圖3A和3B以及圖4A和4B中所示出的導電膜103的一種或多種材料的單層結構或分層結構。
此外，導電膜115較佳的使用與導電膜103所使用的材料不同的材料來形成。作為選擇，較佳的形成導電膜 115使之具有與光阻擋導電膜的結構不同的分層結構。
注意，在將導電膜115形成於導電膜114之上的情形中，這兩種膜在某些情況下彼此起反應。例如，在導電膜114的頂表面(與導電膜115接觸的表面)使用ITO形成以及導電膜115的底表面(與導電膜114接觸的表面)使用鋁形成的情形中，在某些情況下它們之間會發生化學反應。因此，為了避免該化學反應，高熔點的材料較佳的使用於導電膜115的底表面(與導電膜114接觸的表面)。例如，作為高熔點的材料，能夠使用鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)等。最好是透過使用在使用高熔點材料形成的膜之上的具有低電阻值的材料將導電膜115形成為多層膜。作為具有低電阻值的材料，能夠使用鋁(Al)、銅(Cu)、銀(Ag)等。該材料具有光阻擋性質和反射性。
然後，如圖7A和圖8A所示，抗蝕劑掩模118a、118b、118e、118g及118h形成於導電膜115之上。抗蝕劑掩模118a、118b、118e、118g及118h是使用多色調掩模獲得的具有厚度不同的區域的抗蝕劑掩模。在驅動器電路部分所提供的抗蝕劑掩模118a和118b的厚度大於在像素部分所提供的抗蝕劑掩模118e、118g及118h的厚度。
然後，如圖7B和圖8B所示，導電膜114和導電膜115使用抗蝕劑掩模118a、118b、118e、118g及118h來蝕刻。透過蝕刻，能夠形成導電層119a、120a、119b、120b、119e、120e、119g、120g、119h及120h。此外， 還能夠蝕刻在半導體層113a和113e中的某些通道形成區。
然後，如圖7C和圖8C所示，在抗蝕劑掩模118a、118b、118e、118g及118h上執行灰化。例如，可以執行其中使用氧電漿的灰化等。當透過灰化使抗蝕劑掩模118a和118b減少(小型化)時，抗蝕劑掩模121a和121b得到了形成並且使導電層120a和120b中的某些曝露。此外，透過這種灰化處理，像素部分中厚度小的抗蝕劑掩模118e、118g及118h被去除，並且使導電層120e、120g及120h曝露。以這種方式，透過使用多色調掩模形成的抗蝕劑掩模的使用，沒有再另外使用抗蝕劑掩模，從而能夠簡化步驟。
然後，如圖9A和圖11A所示，導電層120a、120b、120e、120g及120h使用抗蝕劑掩模121a和121b來蝕刻。因而，透過去除導電層120a和120b中的某些所獲得的導電層104a和104b得到了形成，並且使導電層119a和119b中的某些曝露。注意，導電層119a的末端部分從導電層104a的末端部分突出，以及導電層119b的末端部分從導電層104b的末端部分突出。透過去除導電層120e、120g及120h，使導電層119e、119g及119h曝露。在蝕刻之後，抗蝕劑掩模121a和121b得到了去除。
透過以上步驟，能夠形成在圖1A到1C中示出的薄膜電晶體130A以及在圖2A到2C中示出的薄膜電晶體130B和電容器131，並且薄膜電晶體130B和電容器131 能夠具有光透射性質。此外，在像素部分中的源極佈線部分和閘極佈線部分能夠具有光透射性質。
注意，蝕刻的條件可以適當設置使得下半導體層113a和113e得以留下。作為半導體層113a和113e的材料以及導電層119a、119b、119e、119g及119h的材料中的每一種，較佳的使用具有高蝕刻選擇性的材料。例如，可以將含有Sn的金屬氧化物材料(例如，SnZnOx(x>0)或SnGaZnOx(x>0))用作半導體層的材料中的每一種，並且可以將ITO等用作導電層119a、119b、119e、119g及119h的材料的每一種。在將光阻擋導電層去除時，光透射導電層的一部分(例如，與光阻擋導電層接觸的表面部分)在某些情況下也被去除了。因此，例如，導電層119a和119b的厚度通常大於導電層119e、119g及119h的厚度。
然後，如圖9B和圖11B所示，絕緣層123形成於薄膜電晶體130A和130B以及電容器131之上。能夠形成絕緣層123使之具有單層結構或分層結構。在形成絕緣層123使之具有分層結構時，每個膜的透射率較佳的是足夠高的。絕緣層123起著保護薄膜電晶體免於雜質等的膜的作用。此外，絕緣層123能夠起著用於平滑因薄膜電晶體、電容器、佈線等所致的不均勻性以及用於使其上形成了薄膜電晶體、電容器、佈線等的表面變平的膜的作用。
特別地，由於能夠使像素部分中的薄膜電晶體130B和電容器131形成為光透射元件，因而要透過平滑因薄膜 電晶體130B、電容器131、佈線等所致的不均勻性來使其中形成了這些元件的上部分變平以便使用其中這些元件被形成為顯示區的區域是有利的。
絕緣層123較佳的使用含有氮化矽的膜來形成。氮化矽膜是較佳的的，因為它在阻擋雜質方面是高效的。作為選擇，絕緣層123較佳的使用包含有機材料的膜來形成。作為有機材料，丙烯酸樹脂、聚醯亞胺、聚醯胺等是較佳的。由於使不均勻性變平的高功能性，該有機材料是較佳的。因此，在形成絕緣層123使之具有氮化矽膜和有機材料膜的分層結構的情形中，最好是在下側面上提供氮化矽膜並且在上側面上提供包含有機材料的膜。
此外，例如，在絕緣層123形成之前，能夠形成氧化物絕緣膜使之與半導體層113a和半導體層113e接觸。透過提供氧化物絕緣膜，能夠降低半導體層的載流子濃度。
在這種情況下，氧化物絕緣膜具有至少1nm或更大的厚度並且適當時能夠透過沒有將雜質(例如水或氫)混合到氧化物絕緣膜內的方法(例如濺射)來形成。沈積時的基板溫度為室溫~300℃。氧化矽膜能夠透過在稀有氣體(典型為氬氣)氣氛、氧氣氣氛或包含稀有氣體(典型為氬氣)和氧氣的氣氛中的濺射來沈積。此外，能夠將氧化矽靶或矽靶用作靶。例如，氧化矽能夠使用矽靶在包含氧氣和氮氣的氣氛中透過濺射來沈積。被形成為與電阻透過脫水或脫氫而降低的氧化物半導體層接觸的氧化物絕緣膜使用不含有雜質(例如水、氫離子、或OH--)並且阻擋 此類雜質由外部進入的無機絕緣膜(典型為氧化矽膜、氮氧化矽膜、氧化鋁膜或氧氮化鋁膜)來形成。
然後，熱處理(較佳的在200~400℃，例如，250~350℃)可以在惰性氣體氣氛或氧氣氣氛中執行。透過加熱處理，當在半導體層113a和半導體層113e中的凹槽與氧化物絕緣膜接觸時應用加熱。
透過以上步驟，用於脫水或脫氫的熱處理在沈積之後執行於氧化物半導體膜上以降低電阻，並且然後，將氧化物半導體膜改變成高電阻源區或高電阻汲區以及選擇性地使得高電阻汲區的一部分處於過氧狀態。由此，與閘極電極層重疊的通道形成區成為本徵的，並且與源極電極層重疊的高電阻源區以及與汲極電極層重疊的高電阻汲區以自對準的方式形成。此外，整個氧化物半導體層成為本徵的並用作包含通道形成區的氧化物半導體層。
然後，如圖9C和圖11C所示，導電膜206和導電膜207透過濺射堆疊於絕緣層123之上。這些步驟能夠依次執行並且順序的濺射能夠使用多腔室來執行。透過依次形成導電膜206和導電膜207，產量得到了提高並且能夠抑制雜質或灰塵的污染。
最好是導電膜206的透射率足夠高。此外，導電膜206的透射率較佳的高於導電膜207的透射率。
能夠形成導電膜206使之具有包含能夠用於在圖3A和3B及圖4A和4B中所示出的導電膜102的一種或多種材料的單層結構或分層結構。
導電膜206較佳的使用與導電膜102和導電膜114的材料基本相同的材料來形成。基本相同的材料是主要成分的元素相同的材料。例如，就雜質而言，所含元素的種類和濃度在某些情況下基本不同。當導電膜206以這種方式使用與導電膜102和導電膜114的材料基本相同的材料透過濺射或蒸發形成時，存在的優點是材料能夠在導電膜206、102及114當中共用。當材料能夠共用時，則能夠使用相同的製造裝置，製造步驟能夠順利地進行，並且能夠提高產量，這引起了成本的降低。
最好是導電膜207的電阻值足夠低並且導電膜207的電導率足夠高。另外，導電膜206的電阻值較佳的高於導電膜207的電阻值。
能夠形成導電膜207使之具有包含能夠用於在圖3A和3B及圖4A和4B中所示出的導電膜103的一種或多種材料的單層結構或分層結構。此外，導電膜206較佳的使用與導電膜207所使用的材料不同的材料來形成。作為選擇，較佳的形成導電膜207使之具有與光阻擋導電膜的結構不同的分層結構。這是因為，在製造步驟中，導電膜206和導電膜207的溫度在許多情況下是彼此不同。通常，導電膜207傾向於具有較高的溫度。較佳的形成導電膜207使之具有使用具有低佈線電阻的材料形成的層的單層結構或分層結構。導電膜206較佳的使用光透射材料形成。
注意，在將導電膜207形成於導電膜206之上的情形 中，這兩種膜在某些情況下彼此起反應。例如，在導電膜206的頂表面(與導電膜207接觸的表面)使用ITO形成並且導電膜207的底表面(與導電膜206接觸的表面)使用鋁形成的情形中，在某些情況下它們之間會發生化學反應。因此，為了避免該化學反應，較佳的將高熔點材料使用於導電膜207的底表面(與導電膜206接觸的表面)。例如，作為高熔點材料，能夠使用鉬(Mo)、鈦(Ti)、鎢(W)、釹(Nd)等。最好是透過使用在使用高熔點材料形成的膜之上的具有低電阻值的材料將導電膜207形成為多層膜。作為具有低電阻值的材料，能夠使用鋁(Al)、銅(Cu)、銀(Ag)等。該材料具有光阻擋性質和反射性。
然後，如圖9D和圖11D所示，將抗蝕劑掩模300a和300e形成於導電膜207之上。抗蝕劑掩模300a和300e是使用多色調掩模獲得的具有厚度不同的區域的抗蝕劑掩模。在驅動器電路部分提供的抗蝕劑掩模300a的厚度大於在像素部分提供的抗蝕劑掩模300e的厚度。
然後，如圖10A和圖12A所示，導電膜206和導電膜207使用抗蝕劑掩模300a和300e來蝕刻。透過蝕刻，能夠形成導電層400a和400e及導電層105a和105e。
然後，如圖10B和圖12B所示，在抗蝕劑掩模300a和300e上執行灰化。例如，可以執行其中使用氧電漿的灰化等。當透過灰化使抗蝕劑掩模300a減少(小型化)時，抗蝕劑掩模116a得到了形成並且使導電層105a的一 部分曝露。此外，透過這種灰化處理，像素部分中厚度小的抗蝕劑掩模300e被去除，並且使導電層105e曝露。以這種方式，透過使用多色調掩模形成的抗蝕劑掩模的使用，沒有再另外使用抗蝕劑掩模，從而能夠簡化步驟。
然後，如圖10C和圖12C所示，導電層105a使用抗蝕劑掩模116a來蝕刻。因而，透過去除導電層105a的一部分所獲得的導電層401a得到了形成，並且使導電層400a的一部分曝露。此外，還去除了導電層105e並且使導電層400e曝露。注意，導電層400a的末端部分從導電層401a的末端部分突出。而且，導電層400a和401a的面積彼此很大地不同。也就是，導電層400a的面積大於導電層401a的面積。在蝕刻之後，抗蝕劑掩模116a被去除。
然後，如圖10D和圖12D所示，將絕緣層208形成於導電層400a和400e及導電層401a之上。能夠形成絕緣層208使之具有單層結構或分層結構。在形成絕緣層208使之具有分層結構時，每個膜的透射率較佳的是足夠高的。絕緣層208能夠起著用於平滑因導電層400a和400e及導電層401a所致的不均勻性並用於使表面變平的的膜的作用。也就是，絕緣層208能夠起著平面化膜的作用。絕緣層208較佳的使用含有氮化矽的膜來形成。氮化矽膜是較佳的的，因為它在阻擋雜質方面是高效的。作為選擇，絕緣層208較佳的使用包含有機材料的膜來形成。作為有機材料，丙烯酸樹脂、聚醯亞胺、聚醯胺等是較佳 的。由於使不均勻性變平的高功能性，此類有機材料是較佳的。因此，在形成絕緣層208使之具有氮化矽膜和有機材料膜的分層結構的情形中，最好是在下側面上提供氮化矽膜並在上側面上提供包含有機材料的膜。
注意，絕緣層123和絕緣層208中的每一個都能夠具有濾色器的作用。在將濾色器提供於基板101之上時，則在相對基板上不一定要提供濾色器。因此，用於調整兩個基板的位置的餘地是非必要的，這能夠促進面板的製造。
然後，將抗蝕劑掩模形成於絕緣層208之上。當蝕刻使用抗蝕劑掩模來執行時，絕緣層123和絕緣層208中的某些被去除從而形成接觸孔117。
然後，如圖12E所示，將導電膜形成於絕緣層123之上以及形成於接觸孔117中，並且將抗蝕劑形成於導電膜之上。當蝕刻使用抗蝕劑掩模來執行時，導電膜的部分被去除從而形成導電層124e、124g及124h。能夠形成導電膜使之具有單層結構或分層結構。當形成導電膜使之具有分層結構時，每個膜的透射率較佳的是足夠高的。
導電層124e、124g及124h能夠起著像素電極的作用。作為選擇，導電層124e、124g及124h能夠起著電容器電極的作用。因此，最好是導電層124e、124g及124h使用光透射材料或具有高透射率的材料來形成。
導電層124e、124g及124h能夠穿過接觸孔117連接至源極佈線、源極電極層、閘極佈線、閘極電極層、像素電極、電容器佈線、電容器電極等。因此，導電層 124e、124g及124h能夠起著使導體彼此相連的佈線的作用。
導電層124e、124g及124h較佳的使用與導電膜102的材料基本相同的材料來形成。作為選擇，導電層124e、124g及124h較佳的使用與導電膜114的材料基本相同的材料來形成。作為選擇，導電層124e、124g及124h較佳的使用與導電膜206的材料基本相同的材料來形成。當導電層124e、124g及124h以這種方式使用與導電膜102、114或206的材料基本相同的材料透過濺射或蒸發來形成時，存在的優點是材料能夠共用。當材料能夠共用時，則能夠使用相同的製造裝置，製造步驟能夠順利地進行，並且能夠提高產量，這引起了成本的降低。
透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E中所示出的步驟，在驅動器電路部分中的薄膜電晶體130A和在像素部分中的薄膜電晶體130B能夠透過使用6個掩模分別地形成於相同的基板之上。此外，電容器131能夠形成於相同的基板之上。按矩陣來排布薄膜電晶體130B和電容器131使它們對應於個體像素。因而，能夠獲得用於製造主動矩陣顯示裝置的基板之一。在本說明書中，為了方便起見，將此類基板稱為主動矩陣基板。
透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖 10A到10D、圖11A到11D及圖12A到12E中示出的用於製造半導體裝置的方法，使光透射導電膜形成；將電阻值比光透射導電膜的電阻值小的導電膜堆疊於光透射導電膜之上；並且使用多色調掩模來選擇性地蝕刻疊層膜以致形成在使用光透射導電膜與電阻值比光透射導電膜的電阻值小的導電膜的疊層形成的驅動器電路部分中的薄膜電晶體的閘極電極層、源極電極層或汲極電極層，以及在使用光透射導電膜形成的像素部分中的薄膜電晶體的閘極電極層、源極電極層或汲極電極層。因而，在不增加掩模數量的情況下，結構不同的閘極電極層、源極電極層或汲極電極層能夠分別形成於驅動器電路部分和像素部分中。因此，能夠減少製造步驟數，從而能夠降低製造成本。
透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E中示出的用於製造半導體裝置的方法，使光透射導電膜形成；將電阻值比光透射導電膜的電阻值小的導電膜堆疊於光透射導電膜之上；並且使用多色調掩模來選擇性地蝕刻疊層膜以致能夠形成在使用光透射導電膜與電阻值比光透射導電膜的電阻值小的導電膜的疊層形成的驅動器電路部分中的薄膜電晶體的閘極佈線、源極佈線或不同引線佈線，以及在使用光透射導電膜形成的像素部分中的薄膜電晶體的閘極佈線、源極佈線或不同引線佈線。因而，在不增加掩模數量的情況下，結構不同的閘極佈線、源極佈線或其他引線佈 線能夠分別形成於驅動器電路部分和像素部分中。因此，能夠減少製造步驟數，從而能夠降低製造成本。
透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E中示出的用於製造半導體裝置的方法，使用光透射導電層和電介質層形成的儲存電容器能夠在與像素部分內的薄膜電晶體相同的步驟中形成。因而，在不增加掩模數量的情況下，薄膜電晶體和儲存電容器能夠分別形成於像素部分中。因此，能夠減少製造步驟數，從而能夠降低製造成本。
透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖12A到12E中示出的用於製造半導體裝置的方法，將電阻值比光透射導電膜的電阻值小的導電膜堆疊於光透射導電膜之上；並且例如，使用多色調掩模來選擇性地蝕刻疊層膜以致能夠形成與在使用光透射導電膜與電阻值比光透射導電膜的電阻值小的導電膜的疊層形成的驅動器電路部分中的薄膜電晶體的通道形成區重疊的導電層，以及與在使用光透射導電膜形成的像素部分中的薄膜電晶體的通道形成區重疊的導電層。與薄膜電晶體的通道形成區重疊的導電層能夠起著薄膜電晶體的背閘極電極層的作用。透過在圖3A到3D、圖4A到4D、圖5A到5D、圖6A到6D、圖7A到7C、圖8A到8C、圖9A到9D、圖10A到10D、圖11A到11D及圖 12A到12E中示出的用於製造半導體裝置的方法，在不增加掩模數量的情況下，結構不同的導電層能夠分別形成於驅動器電路部分和像素部分中。因此，能夠減少製造步驟數，從而能夠降低製造成本。
然後，包括與圖2A到2C中的像素部分不同的像素部分的半導體裝置的結構的實例參考圖13A和13B來描述。圖13A是本實施例的半導體裝置的頂視圖，而圖13B是沿著圖13A中的線I-J所截取的橫截面圖。圖13A和13B不同於圖2A到2C，在圖13A和13B中儲存電容器部分的下電極的面積變得更大並且儲存電容器部分的上電極是像素電極124。儲存電容器部分的尺寸較佳的比像素間距大70%或更多或者80%或更多。在以下描述中，由於除了儲存電容器部分和儲存電容器佈線以外，圖13A和13B中的結構與圖2A到2C中的結構是相同的，因而省略了其詳細描述。
透過該結構，透射率能夠得以增大，因為在形成源極佈線、源極電極層及汲極電極層時不需要形成儲存電容器部分的上電極。另外，能夠形成具有高透射率的大的儲存電容器部分。透過形成大的儲存電容器部分，即使薄膜電晶體截止了，像素電極的電位也容易保持。此外，能夠降低饋通電位。而且，即使形成了大的儲存電容器部分，也能夠增大孔徑率並且能夠降低功率消耗。而且，由於絕緣膜具有兩個層，因而能夠防止絕緣膜中因針孔等所致的層間短路，能夠減小電容器佈線的不均勻性，並且能夠抑制 液晶的取向無序。
然後，與圖2A到2C中的結構不同的半導體裝置的結構的實例參考圖14A和14B來描述。圖14A是本實施例的半導體裝置的頂視圖，而圖14B是沿著圖14A中的線K-L截取的橫截面圖。圖14A和14B不同於圖2A到2C，在圖14A和14B中儲存電容器部分的下電極變得更大，電容器佈線、閘極佈線及源極佈線使用光透射導電層來形成，並且儲存電容器部分的上電極變得更大。儲存電容器部分的尺寸較佳的比像素間距大70%或更多或者80%或更多。在下列描述中，由於除了儲存電容器部分之外，在圖14A和14B中的結構與在圖2A到2C中的結構是相同的，因而省略了其詳細描述。
透過該結構，能夠抑制因佈線電阻所致的信號波形失真和電壓下降，因為電容器佈線能夠使用具有低電阻值和高電導率的材料形成。另外，即使由因像素電極中的接觸孔所致的不均勻性引起了液晶的取向無序，光洩漏也能夠由電容器佈線中的光阻擋導電層所防止。此外，透過形成大的儲存電容器，即使薄膜電晶體截止了，像素電極的電位也容易保持。而且，還能夠降低饋通電位。而且，即使形成了大的儲存電容器，也能夠增大孔徑率並且能夠降低功率消耗。
然後，與圖2A到2C中的結構不同的半導體裝置的結構的實例參考圖15A和15B來描述。圖15A是本實施例的半導體裝置的頂視圖，而圖15B是沿著圖15A中的 線M-N截取的橫截面圖。圖15A和15B不同於圖2A到2C，在圖15A和15B中起著儲存電容器部分的下電極的作用的光透射導電層變得更大並且起著儲存電容器部分的上電極的作用的光透射導電層變得更大。儲存電容器部分的尺寸較佳的比像素間距大70%或更多或者80%或更多。在下列描述中，由於除了儲存電容器部分之外，在圖15A和15B中的結構與在圖2A到2C中的結構是相同的，因而省略了其詳細描述。
透過該結構，能夠形成具有高透射率的大的儲存電容器。透過形成大的儲存電容器，即使薄膜電晶體截止了，像素電極的電位也容易保持。此外，還能夠降低饋通電位。而且，即使形成了大的儲存電容器，也能夠增大孔徑率並且能夠降低功率消耗。
本實施例能夠與任何其他實施例自由結合。
(實施例2)
根據本發明的一個實施例，形成了薄膜電晶體，並且具有顯示功能的半導體裝置(也稱為顯示裝置)能夠使用像素部分中的薄膜電晶體和驅動器電路中的薄膜電晶體來製造。此外，當將包含薄膜電晶體的部分或整個驅動器電路形成於包含薄膜電晶體的像素部分的基板之上時，能夠獲得面板上系統(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，能夠使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光 顯示元件)。發光元件在其範疇中包括其亮度由電流或電壓控制的元件，並且特別地包括無機電致發光(EL)元件、有機EL元件等。此外，能夠使用對比度透過電作用來改變的顯示媒介，例如電子墨水。
另外，顯示裝置包括其中密封有顯示元件的面板，以及其中將含有控制器的IC等安裝於面板上的模組。此外，與在顯示裝置的製造過程中完成顯示元件之前的一個實施例對應的元件基板設置有用於給多個像素中的每一個像素的顯示元件供應電流的裝置。特別地，元件基板可以處於其中僅形成了顯示裝置的像素電極的狀態，在用作像素電極的導電膜形成之後並且在導電膜蝕刻以致形成像素電極之前的狀態，或者任何其他狀態。
注意，在本說明書中的顯示裝置涉及圖像顯示裝置或光源(包括發光裝置)。此外，顯示裝置在其範疇中包括下列模組：包括例如撓性印製電路(FPC)、帶式自動焊接(TAB)帶或帶式載體封裝(TCP)那樣的連接器的模組；具有在其末端提供有印製佈線板的TAB帶或TCP的模組；以及具有透過玻璃上晶片(COG)方法直接安裝於顯示元件上的積體電路(IC)的模組。
作為半導體裝置的一個實施例的液晶顯示面板的外觀和橫截面參考圖17A和17B來描述。圖17A是其中薄膜電晶體4010和4011及液晶元件4013由密封劑4005密封於第一基板4001與第二基板4006之間的面板的平面圖。圖17B是沿著圖17A中的線Q-R截取的橫截面圖。
注意，在圖17A和17B所示的薄膜電晶體4010和4011的每一個中，使閘極電極層的末端部分、閘極絕緣層、半導體層、源極電極層及汲極電極層錐形化。以這種方式，透過使層的末端部分錐形化，能夠提高其上形成層的以及與層接觸的覆蓋率，能夠防止斷連，並且能夠提供半導體裝置的產量。注意，本實施例並不限制於這種結構。閘極電極層的末端部分、閘極絕緣層、半導體層、源極電極層或汲極電極層並不一定要錐形化。作為選擇，可以使一個或多個層錐形化。
提供密封劑4005以便使其包圍設置於第一基板4001之上的像素部分4002、信號線驅動器電路4003及掃描線驅動器電路4004。將第二基板4006設置於像素部分4002、信號線驅動器電路及掃描線驅動器電路4004之上。因而，像素部分4002、信號線驅動器電路4003及掃描線驅動器電路4004與液晶4008由第一基板4001、密封劑4005及第二基板4006密封在一起。注意，在本實施例中，描述了其中將像素部分4002、信號線驅動器電路4003及掃描線驅動器電路4004形成於第一基板4001之上的實例：但是，信號線驅動器電路4003或掃描線驅動器電路4004可以透過使用包含單晶半導體或多晶半導體的薄膜電晶體形成於分開來準備的基板之上使得被附著到第一基板4001上。圖17A和17B示出了使用氧化物半導體在像素部分4002、信號線驅動器電路4003及掃描線驅動器電路4004中形成的薄膜電晶體的實例。
在第一基板4001之上所提供的像素部分4002、信號線驅動器電路4003及掃描線驅動器電路4004包括多個薄膜電晶體。圖17B示出了包含於像素部分4002中的薄膜電晶體4010以及包含於信號線驅動器電路4003中的薄膜電晶體4011。薄膜電晶體4010和4011對應於使用n型半導體層形成的薄膜電晶體。雖然儲存電容器部分沒有在像素部分4002中示出，但是能夠形成在圖2A到2C、圖13A和13B、圖14A和14B及圖15A和15B中所示出的儲存電容器部分。
如以上所描述的，在驅動器電路部分中，與薄膜電晶體的閘極電極層電連接的並且包括閘極電極層的閘極佈線透過按以下順序堆疊光透射導電層和具有高電導率的光阻擋導電層來形成，以及與薄膜電晶體的源極電極層或汲極電極層電連接的並且包括源極電極層的源極佈線透過按以下順序疊層光透射導電層和具有高電導率的光阻擋導電層來形成。在像素部分中，與薄膜電晶體的閘極電極層電連接的並且包括閘極電極層的閘極佈線只是使用光透射導電層來形成，以及與薄膜電晶體的源極電極層或汲極電極層電連接的並且包括源極電極層的源極佈線只是使用光透射導電層來形成。換句話說，與薄膜電晶體的閘極電極層電連接的並且包括像素部分中的閘極電極層的閘極佈線使用光透射導電層包含於與薄膜電晶體的閘極電極層電連接的閘極佈線中的部分來形成並且包括驅動器電路部分中的閘極電極層；以及與薄膜電晶體的源極電極層或汲極電極層 電連接的並且包括像素部分中的源極電極層的源極佈線使用光透射導電層包含於與薄膜電晶體的源極電極層或汲極電極層電連接的源極佈線中的部分來形成並且包括驅動器電路部分中的源極電極層。
在像素部分中，包括閘極電極層的閘極佈線、包括源極電極層的源極佈線以及背閘極每個都透過按以下順序堆疊光透射導電層和具有高電導率的光阻擋導電層來形成，從而降低了佈線電阻並且能夠降低功率消耗。此外，由於在將背閘極提供於像素部分中時光阻擋導電膜被用作包含於背閘極中的導電膜之一，因而能夠使像素間的空間遮蔽光。也就是，能夠在沒有使用黑色矩陣的情況下使像素之間的空間遮蔽光。
透過使用以上所描述的光透射導電層來在像素部分中形成儲存電容器部分，能夠提高孔徑率。另外，透過使用光透射導電層形成儲存電容器部分，能夠使儲存電容器部分變大，從而即使薄膜電晶體截止了也能夠容易地保持像素電極的電位。
另外，參考標記4013表示液晶元件。包含於液晶元件4013中的像素電極4030透過佈線4040電連接至薄膜電晶體4010。液晶元件4013的對置電極(未圖示)形成於第二基板4006上。像素電極4030、對置電極及液晶4008彼此重疊的部分對應於液晶元件4013。
注意，第一基板4001和第二基板4006每個都能夠使用玻璃、金屬(典型為不銹鋼)、陶瓷或塑膠來形成。作 為塑膠，能夠使用玻璃纖維增強型塑膠(FRP)板、聚(氟乙烯)(PVF)膜、聚酯膜或丙烯酸樹脂膜。作為選擇，能夠使用具有其中鋁箔夾在PVF膜或聚酯膜之間的結構的薄片。
提供球形間隔4035以便控制像素電極4030與對置電極之間的距離(單元間隙)。注意，可以使用透過選擇性蝕刻絕緣膜獲得的間隔。
給獨立形成的信號線驅動器電路4003、掃描線驅動器電路4004或像素部分4002供應的多種信號和電位透過引線佈線4015由FPC 4018所供應。
在本實施例中，連接端子電極4016使用與包含於液晶元件4013中的像素電極4030相同的導電膜來形成。此外，引線佈線4015使用與佈線4040相同的導電膜來形成。
連接端子電極4016透過各向異性的導電膜4019電連接至FPC 4018的端子。
注意，雖然沒有示出，但是在本實施例中所示出的液晶顯示裝置可以包括取向膜。作為選擇，可以使用顯出藍相的沒有使用取向膜的液晶。藍相是液晶相之一，它在膽甾液晶的溫度升高時正好產生於膽留相改變成各向同性的相態之前。由於藍相產生於狹窄的溫度範圍之內，因而將含有5wt%或更多的手性劑的液晶組合物用於液晶4008以便提高溫度範圍。包含顯出藍相的液晶和手性劑的液晶組合物具有1msec或更小的短回應時間並且在光學上是 各向異性的；因而，取向處理並不是必要的並且視角相關性是小的。
注意，除了透射式液晶顯示裝置之外，本實施例還能夠應用於透反式液晶顯示裝置。
在液晶顯示裝置的實例中，偏振器被提供於基板的外表面上(在觀察者一側上)，並且將用於顯示元件的著色層(濾色器)和電極層順序提供於基板的內表面上；但是，偏振器可以提供於基板的內表面上。偏振器和著色層的分層結構並不限於本實施例中的這種並且可以依賴偏振器和著色層的材料或者製造過程的條件適當地設置。此外，還可以提供用作黑色矩陣的光阻擋膜，除了在顯示部分中以外。
導電層4050被提供於絕緣層4021的一部分之上以致於與驅動器電路的薄膜電晶體4011中的氧化物半導體層的通道形成區重疊。提供導電層4050以致使其與氧化物半導體層的通道形成區重疊，由此能夠減小薄膜電晶體4011的臨界值電壓在BT測試前後的變化量。此外，導電層4050的電位可以是與薄膜電晶體4011的閘極電極層的電位相同的或不同的。導電層4050還能夠起著第二閘極電極層的作用。作為選擇，導電層4050的電位可以是GND或0V，或者導電層4050可以處於浮置狀態。注意，導電層4060可以使用光透射的導電材料來形成以致於與像素部分中的薄膜電晶體4010的氧化物半導體層的通道形成區重疊。
絕緣層4021被形成為平面化絕緣膜。絕緣層4021可以使用與在實施例1中所描述的平面化絕緣層123的材料和方法相同的材料和方法來形成，並且能夠使用具有耐熱性的有機材料，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂。不同於此類有機材料，有可能使用低介電常數的材料(低k值材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，絕緣層4021可以透過堆疊使用這些材料形成的多個絕緣膜來形成。
注意，矽氧烷基樹脂對應於使用矽氧烷基材料作為起始材料形成的含有Si-O-Si鍵的樹脂。矽氧烷基樹脂可以包括作為取代基的有機基團(例如，烷基團或芳基團)或氟代基團。此外，有機基團可以包括氟代基團。
對形成絕緣層4021的方法沒有特別限制。絕緣層4021能夠視材料而定透過方法(例如濺射、SOG法、旋塗法、浸漬法、噴塗法、液滴釋放法(例如，噴墨法、絲網印刷、或膠版印刷))或工具(例如刮刀、輥塗器、幕塗器或刀塗器)來形成。絕緣層4021的烘焙步驟還用作半導體層的退火，由此能夠有效地製造半導體裝置。
像素電極4030和對置電極每個都能夠使用光透射的導電材料形成，例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅，或其中添加了氧化矽的氧化銦錫。
作為選擇，包含導電高分子的導電組合物(也稱為導電聚合物)能夠使用於像素電極4030和對置電極。使用導電組合物形成的像素電極較佳的具有低於或等於10000歐姆每方塊的薄層電阻以及波長為550nm時高於或等於70%的透射率。薄層電阻較佳的較低。此外，包含於導電組合物中的導電高分子的電阻率較佳的低於或等於0.1Ω．cm。
作為導電高分子，能夠使用所謂的π電子共軛的導電高分子。實例是聚苯胺及其衍生物、聚吡咯及其衍生物、聚噻吩及其衍生物，這些材料中的至少兩種的共聚物等。
此外，將多種信號和電位從FPC 4018供應到單獨形成的信號線驅動器電路4003、掃描線驅動器電路4004或像素部分4002。
連接端子電極4016使用與包含於液晶元件4013中的像素電極4030相同的導電膜來形成。引線佈線4015使用與薄膜電晶體4010和4011的源極電極層和汲極電極層相同的導電膜來形成。
連接端子電極4016透過各向異性的導電膜4019電連接至FPC 4018的端子。
圖17A和17B示出了其中信號線驅動器電路4003單獨形成並安裝於第一基板4001上的實例；但是，本實施例並不限制於這種結構。掃描線驅動器電路可以單獨形成和安裝，或者只是信號線驅動器電路的一部分或掃描線驅動器電路的一部分可以單獨形成和安裝。
圖18示出了透過使用由本說明書中所公開的製造方法製造的TFT基板2600而形成為半導體裝置的液晶顯示模組的實例。
圖18示出了液晶顯示模組的實例，在該實例中TFT基板2600和對置基板2601用密封劑2602來固定，以及將包括TFT等的像素部分2603、包括液晶層的顯示元件2604及著色層2605提供於基板之間以形成顯示區。著色層2605是進行顏色顯示所必需的。在RGB系統中，將與顏色紅、綠及藍對應的著色層提供給像素。將偏振器2606和2607及漫射板2613提供於TFT基板2600和對置基板2601之外。光源包括冷陰極螢光燈2610和反射器2611。電路板2612由撓性佈線板2609連接至TFT基板2600的佈線電路部分2608並且包括外部電路，例如控制電路或電源電路。偏振器和液晶層可以按推遲板處於它們之間的方式堆疊。
作為液晶顯示模組，能夠使用TN(扭曲向列)模式、IPS(共面切換)模式、FFS(邊緣場切換)模式、MVA(多疇垂直取向)模式、PVA(圖形化垂直取向)模式、ASM(軸對稱取向微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
透過以上步驟，能夠將高度可靠的液晶顯示面板製造為半導體裝置。
本實施例適當時能夠與在其他實施例中所描述的任意 結構結合。
(實施例3)
在本實施例中，電子紙的實例被描述為半導體裝置的一個實施例。
半導體裝置可以使用於其中電子墨水由與開關元件電連接的元件所驅動的電子紙。電子紙也被稱為電泳顯示裝置(電泳顯示)並且具有以下優點：與普通紙水平相同的可讀性，比其他顯示裝置低的功率消耗，以及厚度和重量的減小。
電泳顯示能夠具有各種模式。電泳顯示包含分散於溶劑或溶質中的多個微囊體，每個微囊體包含帶正電的第一粒子和帶負電的第二粒子。透過將電場施加於微囊體，微囊體內的粒子在相反的方向上移動並且只顯示聚集於一側的粒子的顏色。注意，第一粒子和第二粒子包含顏料並且沒有電場時不移動。此外，第一粒子和第二粒子具有不同的顏色(可以是無色的)。
以這種方式，電泳顯示利用了所謂的介電泳效應，其中具有高介電常數的物質透過該介電泳效應移動到高電場區。注意電泳顯示不需要在液晶顯示裝置中所需的偏振器。
其中以上微囊體分散於溶劑內的溶液被稱為電子墨水。該電子墨水能夠列印於玻璃、塑膠、布料、紙張等的表面上。此外，彩色顯示能夠以濾色器或含有顏料的粒子 來實現。
當使多個上述微囊體適當地排列於主動矩陣基板之上以致於被夾在兩個電極之間時，主動矩陣顯示裝置得到了完成，並且能夠透過給微囊體施加電場來執行顯示。例如，能夠使用包括實施例1中的薄膜電晶體的主動矩陣基板。
注意，在微囊體中的第一粒子和第二粒子每一種都可以使用導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料及磁泳材料之一、或任意這些材料的複合材料中的一種形成。
圖19示出了作為半導體裝置的實例的主動矩陣電子紙。在半導體裝置中所使用的薄膜電晶體581能夠透過與實施例1中所描述的薄膜電晶體的方式相似的方式來形成並且是包含氧化物半導體層的高度可靠的薄膜電晶體。
圖19中的電子紙是使用扭曲球體顯示系統的顯示裝置的實例。扭曲球體顯示系統係關於以下方法：將每個都具有黑色和白色的球形粒子提供於作為用於顯示元件的電極層的第一電極層和第二電極層之間，並且使電位差產生於第一電極層和第二電極層之間以便控制球形粒子的取向，從而執行顯示。
形成於基板580之上的薄膜電晶體581是底閘薄膜電晶體並且以與氧化物半導體層接觸的絕緣膜586和與絕緣膜586接觸的絕緣膜585來覆蓋。密封於基板580和基板596之間的薄膜電晶體581的源極電極層或汲極電極層穿 過形成於絕緣膜585中的開口與第一電極層587接觸，由此使薄膜電晶體581電連接至第一電極層587。球形粒子589被提供在第一電極層587與形成於基板596上的第二電極層588之間。球形粒子589每個都包括黑色區590a、白色區590b，以及以在黑色區590a和白色區590b周圍的液體填充的空腔594。在球形粒子589周圍的空間以填充劑595(例如樹脂)填充(參見圖19)。注意，覆蓋薄膜電晶體581的絕緣膜585可以具有單層結構或分層結構。第一電極層587對應於像素電極，而第二電極層588對應於公共電極。第二電極層588電連接至在與薄膜電晶體581相同的基板之上所提供的公共電位線。透過使用公共連接部分，第二電極層588和公共電位線能夠透過在基板580和596之間所提供的導電粒子相互電連接。
注意，在圖19所示的薄膜電晶體581中，閘極電極層、閘極絕緣層、半導體層、源極電極層及汲極電極層的末端部分被錐形化。以這種方式，透過錐形化層的末端部分，能夠提高其上形成層的以及與層接觸的覆蓋率，能夠防止斷連，並且能夠提供半導體裝置的產量。注意，本實施例並不限制於這種結構。閘極電極層、閘極絕緣層、半導體層、源極電極層或汲極電極層的末端部分並不一定要錐形化。作為選擇，可以使一個或多個層錐形化。
有可能使用電泳元件替代使用扭曲球體的元件。使用了具有大約10~200μm的直徑的微囊體，在該微囊體中包裹有透明的液體、帶正電的白色微粒，以及帶負電的黑色 微粒。在提供於第一電極層和第二電極層之間的微囊體中，當電場由第一電極層和第二電極層所施加時，白色微粒和黑色微粒在相反方向上移動，從而能夠顯示白色或黑色。利用這種原理的顯示元件是電泳顯示元件，並且包括電泳顯示元件的裝置通常稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率；因而，輔助光是不必要的，功率消耗是低的，並且顯示部分即使在昏暗的環境中也能夠辨別。另外，即使在不給顯示部分供電時，已經顯示了一次的圖像也能夠得以保持。因而，即使具有顯示功能的半導體裝置(可以簡稱為顯示裝置或包含顯示裝置的半導體裝置)與電源斷開也能夠保持所顯示的圖像。
透過以上步驟，能夠將高度可靠的電子紙製造為半導體裝置。
本實施例能夠與其他實施例中所描述的任意結構適當地組合。
(實施例4)
在本實施例中，發光顯示裝置的實例作為半導體裝置來描述。在此，將利用電致發光的發光元件描述為包含於顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物來分類。一般地，前者稱為有機EL元件，而後者則稱為無機EL元件。
在有機EL元件中，透過給發光元件施加電壓，使電子和電洞從一對電極注入含有發光有機化合物的層中，並 且電流流過。這些載流子(電子和電洞)再結合，使得發光有機化合物發光。由於這種機制，發光元件被稱為電流激發式發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有其中發光材料的粒子分散於粘結劑內的發光層，並且其發光機制是利用施主能級和受主能級的施主-受主再結合型發光。薄膜無機EL元件具有其中將發光層置入電介質層之間的結構，其中所述電介質層還被置入電極之間，並且其發光機制是利用金屬粒子的內核層電子躍遷的局部型發光。注意，在此將有機EL元件用作發光元件。
其次，發光元件的結構參考圖20A到20C來描述。在此，像素的截面結構使用n通道驅動TFT作為實例來描述。在圖20A到20C的半導體裝置中所使用的TFT 701、711及721能夠透過與在任意上述實施例中描述的薄膜電晶體的方式相似的方式來形成。
為了從發光元件中引出光，陽極和陰極中的至少一個是透明的。在此，詞語“透明的”指的是至少在發射光的波長下的透射率是足夠高的。作為引出光的方法，有將光從與其中形成了薄膜電晶體和發光元件的基板相對的一側引出的頂發射法(頂引出法)，將光從基板一側引出的底發射法(底引出法)，將光從基板一側和與基板相對的一側兩側引出的雙發射法(雙引出法)等。
頂發射型發光元件參考圖20A來描述。
圖20A是光從發光元件702發射到陽極705一側時像素的橫截面圖。在此，發光元件702形成於與驅動TFT 701電連接的光透射導電層707之上，以及發光層704和陽極705按此順序堆疊於陰極703之上。作為陰極703，能夠使用具有低逸出功並反射光的導電膜。例如，陰極703較佳的使用Ca、Al、Mg-Ag、Al-Li等來形成。發光層704可以使用單個層或堆疊的多個層來形成。在發光層704使用多個層來形成的情形中，電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層按此順序較佳的堆疊於陰極703之上；但是，不必說，並不一定要形成所有這些層。陽極705使用光透射的導電材料形成。例如，可以使用如下的光透射導電材料，例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(ITO)、氧化銦鋅，或者其中添加了氧化矽的氧化銦錫。
其中發光層704夾在陰極703和陽極705之間的結構能夠被稱為發光元件702。在圖20A所示的像素的情形中，光如箭頭所指示的那樣從發光元件702發射到陽極705一側。發光元件702的結構可以是微腔結構。因此，有可能選擇待引出的波長，從而能夠提高顏色純度。注意，在那種情況下，包含於發光元件702中的層的厚度根據要引出的波長來設置。此外，電極較佳的使用具有預定反射率的材料來形成。
含有氮化矽、氧化矽等的絕緣層可以形成於陽極705 之上。因此，能夠抑制發光元件的退化。
然後，底發射型發光元件參考圖20B來描述。
圖20B是光從發光元件712發射到陰極713一側時像素的橫截面圖。在此，發光元件712的陰極713形成於與驅動TFT 711電連接的光透射導電膜717之上，以及發光層714和陽極715按此順序堆疊於陰極713之上。注意，當陰極715具有光透射性質時，可以形成光阻擋膜716以致使之覆蓋陽極715。作為陰極713，如同在圖20A的情形中，能夠使用具有低逸出功的導電材料。注意，陰極713的厚度被設置以使光透射穿過其中(較佳的為大約5~30nm)。例如，能夠將厚度大約20nm的鋁膜用於陰極713。發光層714可以使用單個層或堆疊的多個層形成，如同在圖20A中。陽極715不一定要透射光，但是可以使用光透射的導電材料來形成，如同在圖20A的情形中。光阻擋膜716能夠使用反射光的金屬等來形成；但是，本實施例並不限制於此。注意，當光阻擋膜716具有反射光的功能時，光引出效率能夠得以提高。
其中發光層714夾在陰極713和陽極715之間的結構能夠被稱為發光元件712。在圖20B所示的像素的情形中，光如同箭頭指示的那樣從發光元件712發射到陰極713一側。發光元件712的結構可以是微腔結構。此外，可以將絕緣層形成於陽極715之上。
然後，雙發射型發光元件使用圖20C來描述。
在圖20C中，發光元件722的陰極723形成於與驅動 TFT 721電連接的光透射導電膜727，以及發光層724和陽極725按此順序堆疊於陰極723之上。作為陰極723，如同在圖20A的情形中，能夠使用具有低逸出功的導電材料。陰極723的厚度被設置以使光透射穿過其中。例如，能夠將20nm厚的鋁膜用於陰極723。如同在圖20A的情形中，發光層724可以使用單個層或堆疊的多個層來形成。如同在圖20A中，陽極725能夠使用光透射導電材料來形成。
其中光發射層724夾在陰極723和陽極725之間的結構能夠被稱為發光元件722。在圖20C所示的像素的情形中，光如同箭頭指示的那樣從發光元件722發射到陽極725一側和陰極723一側。發光元件722的結構可以是微腔結構。此外，可以將絕緣層形成於陽極725之上。
注意，儘管有機EL元件在此被描述為發光元件，但是能夠將無機EL元件提供為發光元件。在此描述了其中控制發光元件的驅動的薄膜電晶體(用於驅動發光元件的TFT)電連接至發光元件的實例；但是，可以使用其中電流控制的TFT被連接於驅動TFT和發光元件之間的結構。
注意，在本實施例中的半導體裝置的結構並不限制於圖20A到20C所示的結構，並且能夠以各種方式來修改。
然後，與半導體裝置的一個實施例對應的發光顯示面板(也稱為發光面板)的外觀和橫截面參考圖21A和21B 來描述。圖21A是其中將形成於第一基板4501之上的薄膜電晶體4509和4510及發光元件4511以密封劑4505密封於第一基板4501和第二基板4506之間的面板的頂視圖。圖21B是沿著圖21A中的線S-T截取的橫截面圖。
提供密封劑4505以致使其包圍提供於第一基板4501之上的像素部分4502、信號線驅動器電路4503a和4503b，以及掃描線驅動器電路4504a和4504b。另外，將第二基板4506提供於像素部分4502、信號線驅動器電路4503a和4503b，以及掃描線驅動器電路4504a和4504b之上。換句話說，像素部分4502、信號線驅動器電路4503a和4503b，以及掃描線驅動器電路4504a和4504b連同填充劑4507由第一基板4501、密封劑4505及第二基板4506密封在一起。最好是面板由具有高氣密性的且引起較少脫氣的保護膜(例如，附著膜或紫外光固化樹脂膜)或覆蓋材料所封裝(密封)，從而以這種方式使面板不曝露於外部空氣。
此外，在第一基板4501之上所提供的像素部分4502、信號線驅動器電路4503a和4503b，以及掃描線驅動器電路4504a和4504b每個都包括多個薄膜電晶體，並且在圖21B中示出了包含於像素部分4502內的薄膜電晶體4510和包含於信號線驅動器電路4503a內的薄膜電晶體4509。
作為每個薄膜電晶體4509和4510，能夠使用實施例1到3中的任意薄膜電晶體。注意，在本實施例中，薄膜 電晶體4509和4510是n通道薄膜電晶體。
此外，參考標記4511表示發光元件。作為發光元件4511的像素電極的第一電極層4517電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，儘管發光元件4511具有第一電極層4517、第二電極層4512、電致發光層4513的分層結構，但是發光元件4511的結構並不限制於本實施例中所描述的結構。以上結構能夠根據其中將光從發光元件4511引出的方向等適當地改變。
隔離物4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。特別較佳的的是隔離物4520使用光敏材料來形成以具有在第一電極層4517之上的開口以致使開口的側壁形成為具有連續曲率的斜面。
電致發光層4513可以使用單個層或堆疊的多個層來形成。
保護膜可以形成於隔離物4520之上以便防止氧氣、氫氣、水、二氧化碳等進入發光元件4511。作為保護膜，能夠使用氮化矽膜、氮氧化矽膜、DLC膜等。
另外，將多種信號從FPC 4518a和4518b供應到信號線驅動器電路4503a和4503b、掃描線驅動器電路4504a和4504b、像素部分4502等。
在本實施例中，連接端子電極4515使用與發光元件4511的第一電極層4517相同的導電膜來形成，以及端子電極4516使用與薄膜電晶體4509和4510的源極電極層和汲極電極層相同的導電膜來形成。
連接端子電極4515透過各向異性的導電膜4519電連接至FPC 4518a的端子。
位於將光從發光元件4511引出的方向上的基板需要具有相對可見光的光透射性質。作為具有相對可見光的光透射性質的基板，能夠使用玻璃板、塑膠板、聚酯膜、丙烯酸樹脂膜等。
此外，例如惰性氣體(例如氮氣或氬氣)一樣，紫外光固化樹脂或熱固性樹脂也能夠用作填充劑4507。例如，能夠使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯醋酸乙烯酯)等。在本實施例中，描述了其中將氮氣用作填充劑的實例。
若需要，可以在發光元件的發光表面上適當地提供光學膜，例如偏振器、圓形偏振器(包括橢圓形偏振器)、推遲板(1/4波片或半波片)或濾色片。此外，抗反射處理可以執行在表面上。例如，能夠執行其中反射光能夠由表面上的凸起和凹陷所漫射從而能夠降低眩光的防眩光處理。
信號線驅動器電路45038和4503b以及掃描線驅動器電路4504a和4504b可以使用分別準備於基板之上的單晶半導體或多晶半導體來形成。作為選擇，只有信號線驅動器電路或某些信號線驅動器電路，或者只有掃描線驅動器電路或某些掃描線驅動器電路可以分別地形成及安裝。本實施例並不限制於在圖21A和21B中所示出的結構。
透過以上步驟，能夠製造高性能的發光顯示裝置(顯示面板)。
然後，描述其中能夠應用數位時間比灰度驅動的像素的結構和操作。圖22A和22B每個都示出了其中能夠應用數位時間比灰度驅動的像素結構的實例。在此，一個像素包括兩個n通道薄膜電晶體，其中每個n通道薄膜電晶體都具有用於通道形成區的氧化物半導體層(In-Ga-Zn-O基非單晶膜)。
在圖22A中，像素6400包括開關薄膜電晶體6401、用於驅動發光元件的薄膜電晶體6402(以下稱為驅動薄膜電晶體6402)、發光元件6404及電容器6403。開關薄膜電晶體6401的閘極與掃描線6406連接。開關薄膜電晶體6401的第一電極(源極電極層和汲極電極層之一)與信號線6405連接。開關薄膜電晶體6401的第二電極(源極電極層和汲極電極層中的另一個)與驅動薄膜電晶體6402的閘極連接。驅動薄膜電晶體6402的閘極透過電容器6403連接至電源線6407。驅動薄膜電晶體6402的第一電極與電源線6407連接。驅動薄膜電晶體6402的第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極與公共電極6408對應。
注意，作為發光元件6404的第二電極(在公共電極6408一側)與第一電極(在電源線6407一側)的電位的關係，可以將電位之一設置高於另一個。在發光顯示裝置中，在高電位和低電位之間的電位差被施加於發光元件 6404並且電流流到了發光元件6404，從而使發光元件6404發光。因此，設置每個電位使得高電位和低電位之間的電位差高於或等於發光元件6404的臨界值電壓。
注意，可以將驅動薄膜電晶體6402的閘極電容用作電容器6403的替代，從而能夠去除電容器6403。驅動薄膜電晶體6402的閘極電容可以用通道區和閘極電極層來形成。
在此，在電壓輸入式電壓驅動法的情形中，視頻信號被輸入到驅動薄膜電晶體6402的閘極使得驅動薄膜電晶體6402充分導通或截止。也就是，驅動薄膜電晶體6402在線性區內工作。
另外，透過使輸入信號變化，類比灰度驅動能夠使用圖22A所示的像素結構來執行。例如，當使用類比視頻信號時，與視頻信號對應的電流能夠被供應給發光元件6404並且類比灰度驅動能夠得以執行。視頻信號較佳的是驅動類比電晶體6402用來工作於飽和區的信號。
此外，電源線6407的電位可以用脈衝的方式來改變。在這種情況下，最好是使用圖22B中所示出的結構。
此外，在圖22A內的結構中，給定像素中的發光元件6404的第二電極的電位通常與另一像素中的第二電極的電位(公共電極6408的電位)相同；作為選擇，可以為每個像素圖形化陰極並使之與驅動電晶體連接。
注意，所公開的發明的一個實施例並沒有被看作限制於圖22A和22B中所示出的像素結構。例如，可以將開 關、電阻器、電容器、薄膜電晶體、邏輯電路等添加到圖22A和22B所示的像素中。
注意，本實施例能夠與任意其他實施例適當地結合。
(實施例5)
半導體裝置能夠應用於電子紙。電子紙能夠使用於在資料顯示的全部領域中的電子裝置。例如，電子紙可以使用於電子圖書閱讀器(電子書閱讀器)、海報、交通工具(例如火車)內的廣告、各種卡(例如信用卡)內的顯示部分等。此類電子裝置的實例示出於圖23A和23B及圖24中。
圖23A示出了使用電子紙形成的海報2631。在廣告媒體為打印紙張的情形中，廣告透過手工替換；但是，透過使用電子紙，廣告顯示能夠在短時間內改變。此外，穩定的圖像能夠在沒有顯示缺陷的情況下獲得。注意，海報可以無線地傳輸和接收資料。
圖23B示出了交通工具(例如火車)內的廣告2632。在廣告媒體為紙張的情形中，廣告透過手工替換；但是，透過使用電子紙，廣告顯示能夠在短時間內以較少的人力來改變。此外，穩定的圖像能夠在沒有顯示缺陷的情況下獲得。注意，海報可以無線地傳輸和接收資料。
圖24示出了電子圖書閱讀器2700。例如，電子圖書閱讀器2700包括兩個外殼2701和2703。外殼2701和2703彼此以鉸鏈2711作為軸來結合使得電子圖書閱讀器 2700能夠以鉸鏈2711作為軸來打開及合上。透過這種結構，電子圖書閱讀器2700能夠例如紙質圖書一樣操作。
顯示部分2705合併於外殼2701內，並且顯示部分2707合併於外殼2703內。顯示部分2705和2707可以顯示一個圖像或不同的圖像。在顯示部分2705和2707顯示不同圖像的情形中，例如，右側的顯示部分(圖24中的顯示部分2705)能夠顯示文字而左側的顯示部分(圖24中的顯示部分2707)能夠顯示圖像。
圖24示出了其中外殼2701包括操作部分等的實例。例如，外殼2701包括電源開關2721、操作鍵2723、揚聲器2725等。透過操作鍵2723，能夠翻轉頁面。注意，可以將鍵盤、指向裝置等提供於其上提供了顯示部分的外殼表面上。此外，可以將外部連接端子(例如，耳機端子、USB端子，或能夠與多種線纜(例如USB線)連接的端子)，記錄媒體插入部分等提供於外殼的背表面或側表面上。此外，電子圖書閱讀器2700可以起著電子詞典的作用。
此外，電子圖書閱讀器2700可以無線地傳輸和接收資料。透過無線通信，所希望的圖書資料等能夠從電子圖書伺服器上購買並下載。
本實施例能夠與任意其他實施例適當地結合。
(實施例6)
在本實施例中，描述了能夠用於液晶顯示裝置的像素 的結構和工作。注意，作為本實施例中的液晶元件的工作模式，能夠使用TN(扭曲向列)模式、IPS(共面切換)模式、FFS(邊緣場切換)模式，MVA(多疇垂直取向)模式、PVA(圖形化垂直取向)模式、ASM(軸對稱取向微單元)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式等。
圖25A示出了能夠用於液晶顯示裝置的像素結構的實例。像素5080包括電晶體5081、液晶元件5082及電容器5083。電晶體5081的閘極與佈線5085電連接。電晶體5081的第一端子與佈線5084電連接。電晶體5081的第二端子與液晶元件5082的第一端子電連接。液晶元件5082的二端子與佈線5087電連接。電容器5083的第一端子與液晶元件5082的第一端子電連接。電容器5083的第二端子與佈線5086電連接。注意，薄膜電晶體的第一端子是源極和汲極之一，而薄膜電晶體的第二端子則是源極和汲極中的另一個。也就是，當薄膜電晶體的第一端是源極時，薄膜電晶體的第二端子則為汲極。類似地，當薄膜電晶體的第一端子是汲極時，薄膜電晶體的第二端子則為源極。
佈線5084能夠用作信號線。信號線是用於將從像素外部輸入的信號電壓傳輸到像素5080的佈線。佈線5085能夠用作掃描線。掃描線是用於控制電晶體5081的導通/截止的佈線。佈線5086能夠用作電容器線。電容器線是用於將預定電壓施加到電容器5083的第二端子的佈線。 電晶體5081能夠用作開關。電容器5083能夠用作儲存電容器。儲存電容器是用來將信號電壓連續施加於液晶元件5802(即使在開關斷開時)的電容器。佈線5087能夠用作對置電極。對置電極是用於將預定電壓施加到液晶元件5082的第二端子的佈線。注意，每個佈線的功能並不限制於此，並且每個佈線都能夠具有多種功能。例如，透過改變施加於電容器線的電壓，能夠調整施加於液晶元件的電壓。注意，只要電晶體5081被用作開關而電晶體5081既可以是p通道電晶體也可以是n通道電晶體則是可接受的。
圖25B示出了能夠用於液晶顯示裝置的像素結構的實例。圖25B中所示出的像素結構實例與圖25A中的像素結構實例是相同的，除了佈線5087被去除了並且液晶元件5082的第二端子和電容器5083的第二端子相互電連接以外。圖25B中所示出的像素結構實例能夠特別使用於使用水平電場模式(包括IPS模式和FFS模式)的液晶元件的情形中。這是因為在水平電場模式的液晶元件中，液晶元件5082的第二端子和電容器5083的第二端子能夠形成於相同的基板之上，從而容易使液晶元件5082的第二端子與電容器5083的第二端子彼此電連接。使用圖25B所示的像素結構，佈線5087能夠被去除，從而能夠簡化製造過程並且能夠降低製造成本。
能夠將多個在圖25A或圖25B中所示出的像素結構排列於矩陣內。因而，形成了液晶顯示裝置的顯示部分， 並且能夠顯示多個圖像。圖25C示出了在將多個圖25A所示的像素結構排列於矩陣內的情形中的電路結構。圖25C是示出在包含於顯示部分內的多個像素當中的四個像素的電路圖。排列於第i列和第j行(i和j每個都是自然數)的像素被表示為像素5080_i,j，並且佈線5084_i、佈線5085_j及佈線5086_j與像素5080_i,j電連接。類似地，佈線5084_i+1、佈線5085_j及佈線5086_j與像素5080_i+1,j電連接。類似地，佈線5084_i、佈線5085_j+1及佈線5086_j+1與像素5080_i,j+1電連接。類似地，佈線5084_i+1、佈線5085_j+1及佈線5086_j+1與像素5080_i+1,j+1電連接。注意，每個佈線都能夠與相同行或相同列的多個像素共同使用。在圖25C所示的像素結構中，佈線5087是由所有像素共同使用的對置電極；因此，佈線5087不由自然數i或j來指示。注意，由於同樣能夠使用圖25B中的像素結構，因而佈線5087即使在提供了佈線5087的結構中也並不是必需的並且在例如另一佈線用作佈線5087時能夠被去除。
圖25C中的像素結構能夠由多種方法來驅動。特別地，當像素由稱為AC驅動的方法所驅動時，液晶元件的退化(老化)能夠得以抑制。圖25D是施加於圖25C中的像素結構內的每個佈線的電壓在執行點反轉驅動(是一種AC驅動)的情況下的時序圖。透過點反轉驅動，在執行AC驅動時看到的閃爍能夠得以抑制。
在圖25C中的像素結構內，在與佈線5085_j電連接 的像素中的開關在一個幀周期內的第j個閘極選擇期中被選擇(於導通狀態下)並且在其他周期中沒有被選擇(於斷開狀態)。然後，第(j+1)個閘極選擇期在第j個閘極選擇期之後提供。透過以這種方式執行順序掃描，所有像素在一個幀周期內被依次選擇。在圖25D的時序圖中，像素中的開關在電壓位準為高(高位準)時被選擇，而開關在電壓位準為低(低位準)時沒有被選擇。注意，這是其中每個像素內的薄膜電晶體都是n通道電晶體的情形。在使用p通道薄膜電晶體的情形中，電壓和選擇狀態之間的關係是與使用n通道薄膜電晶體的情形中的電壓和選擇狀態之間的關係相反的。
在圖25D所示的時序圖中，在第k幀(k是自然數)的第j個閘極選擇期內，將正信號電壓施加於用作信號線的佈線5084_i，而將負信號電壓施加於佈線5084_i+1。然後，在第k幀的第(j+1)個閘極選擇期內，將負信號電壓施加於佈線5084_i，而將正信號電壓施加於佈線5084_i+1。之後，將極性每個閘極選擇期都反轉的信號交替供應給信號線。因此，在第k幀中，將正信號電壓施加於像素5080_i,j和5080_i+1,j+1，而將負信號電壓施加於像素5080_i+1,j和5080_i,j+1。然後，在第(k+1)幀中，極性與第k幀寫入的信號電壓的極性相反的信號電壓被寫到每個像素。因此，在第(k+1)幀中，將正信號電壓施加於像素5080_i+1,j和5080_i,j+1，而將負信號電壓施加於像素5080_i,j和5080_i+1,j+1。以這種方式，點反 轉驅動是其中極性在相鄰像素之間不同的信號電壓於同一幀內施加並且像素的信號電壓的極性每一幀都反轉的驅動方法。透過點反轉驅動，在液晶顯示元件的退化得到了抑制的同時，當要顯示的圖像的整體或部分均勻時所看到的閃爍也能夠得以抑制。注意，給包括佈線5086_j和5086_j+1的所有佈線5086施加的電壓能夠是固定電壓。注意，儘管在時序圖中只示出了佈線5084的信號電壓的極性，但是信號電壓在所示的極性中實際上能夠具有多個位準。注意，在此描述了其中極性每一點(每一像素)都反轉的情形；但是，本實施例並不限制於此，並且極性能夠每多個像素進行反轉。例如，要寫入的信號電壓的極性每兩個閘極選擇期就反轉，從而能夠降低在寫入信號電壓中所消耗的功率。作為選擇，極性能夠每行反轉(源極線反轉)或者每列反轉(閘極線反轉)。
注意，固定電壓可以在一個幀周期內被施加於像素5080中的電容器5083的第二端子。在此，由於施加於用作掃描線的佈線5085的電壓的位準在一個幀周期的大部分時間內都是低位準，這意味著給佈線5085施加了基本上恆定的電壓；因此，像素5080中的電容器5083的第二端子可以與佈線5085連接。圖25E示出了能夠用於液晶顯示裝置的像素結構的實例。與圖25C中的像素結構相比較，圖25中的像素結構的特徵在於佈線5086被去除了並且像素5080中的電容器5083的第二端子與前一行中的佈線5085相互電連接。特別地，在圖25E所示的範圍中， 像素5080_i,j+1和5080_i+1,j+1中的電容器5083的第二端子與佈線5085_j電連接。透過以這種方式使像素5080中的電容器5083的第二端子與前一列中的佈線5085相互電連接，能夠去除佈線5086，從而能夠增加像素的孔徑率。注意，電容器5083的第二端子可以連接至另一列而非前一列中的佈線5085。注意，圖25E中的像素結構能夠透過與圖25C中的像素結構的驅動方法相似的驅動方法來驅動。
注意，施加於用作信號線的佈線5084的電壓能夠透過使用電容器5083以及與電容器5083的第二端子電連接的佈線來降低。像素結構及其驅動方法參考圖25F和25G來描述。與圖25A中的像素結構相比較，圖25F中的像素結構的特徵在於每一像素都提供兩個佈線5086，並且在相鄰的像素中，一個佈線電連接至電容器5083的每隔一個端子以及另一佈線電連接至像素5080中的電容器5083的剩下的每隔一個端子。注意，兩個佈線5086被稱為佈線5086-1和佈線5086-2。特別地，在圖25F所示的範圍中，像素5080_i,j中的電容器5083的第二端子與佈線5086-1_j電連接；像素5080_i+1,j中的電容器5083的第二端子與佈線5086-2_j電連接；像素5080_i,j+1中的電容器5083的第二端子與佈線5086-2_j+1電連接；以及素5080_i+1,j+1中的電容器5083的第二端子與佈線5086-1_j+1電連接。
例如，當如圖25G所示的那樣在第k幀內將正信號電 壓寫到像素5080_i,j時，導體5086-1-_j在第j個閘極選擇周期內變成了低位準，並且在第j個閘極選擇周期之後改變為高位準。然後，使佈線5086-1_j在一個幀周期內保持於高位準，以及在負信號電壓於第(k+1)幀的第j個閘極選擇周期內寫入之後，佈線5086-1_j改變到高位準。以這種方式，與電容器5083的第二端子電連接的佈線的電壓在正信號電壓寫到像素之後於正方向上改變，使得施加於液晶元件的電壓能夠在正方向上改變預定的位準。也就是，寫到像素的信號電壓能夠降低預定的位準，從而能夠降低在信號寫入中所消耗的功率。注意，當負信號電壓在第j個閘極選擇期內寫入時，與電容器5083的第二端子電連接的佈線的電壓在負信號電壓寫到像素之後於負方向上改變。因而，施加於液晶元件的電壓能夠在負方向上改變預定的位準，並且寫到像素的信號電壓能夠如同正極性的情形那樣降低。換句話說，作為與電容器5083的第二端子電連接的佈線，較佳的將不同的佈線用於施加了正信號電壓的像素以及在同一幀的同一列中的施加了負信號電壓的像素。圖25F示出了其中佈線5086-1電連接至第k幀內施加了正信號電壓的像素以及佈線5086-2電連接至第k幀內施加了負信號電壓的像素的實例。注意，這只是實例，以及例如，在使用其中寫入正信號電壓的像素和寫入負信號電壓的像素每隔一個像素出現的驅動方法的情形中，最好是執行每兩個像素交替與佈線5086-1和5086-2的電連接。此外，在將同一極性的信號 電壓寫到一列中的所有像素(閘極線反轉)的情形中，可以每列提供一個佈線5086。換句話說，在圖25C中的像素結構內，能夠使用用來如同參考圖25F和25G所描述的那樣降低寫到像素的信號電壓的驅動方法。
然後，特別是在其中液晶元件的模式是垂直取向(VA)模式(典型為MVA模式和PVA模式)的情形中較佳的使用的像素結構和驅動方法。VA模式具有以下優點，例如在製造中沒有磨擦步驟，在黑色顯示時幾乎沒有光洩漏，以及低驅動電壓，但是存在當螢幕從斜角來觀看時圖像品質被降低(視角較窄)的問題。為了加寬VA模式中的視角，如圖26A和26B所示的其中一個像素包括多個子像素的像素結構是有效的。在圖26A和26B中示出的像素結構是其中像素5080包括兩個子像素(子像素5080-1和子像素5080-2)的情形的實例。注意，一個像素中的子像素數量並沒有限制於兩個並且能夠是其他數量。視角能夠隨著子像素數變大而進一步加寬。多個子像素能夠具有相同的電路結構。在此，所有子像素都具有在圖25A中所示出的電路結構。注意，第一子像素5080-1包括薄膜電晶體5081-1、液晶元件5082-1，以及電容器5083-1。每個元件的連接關係都是與圖25A中的電路結構的連接關係相同的。類似地，第二子像素5080-2包括電晶體5081-2、液晶元件5082-2，以及電容器5083-2。每個元件的連接關係都是與圖25A中的電路結構的連接關係相同的。
圖26A中的像素結構包括，對於兩個子像素包含於一個像素中的情形，用作掃描線的兩個佈線5085(佈線5085-1和佈線5085-2)、用作信號線的一個佈線5084，以及用作電容器線的一個佈線5086。當信號線和電容器線以這種方式在兩個子像素之間共用時，孔徑率能夠得以提高。此外，由於能夠簡化信號線驅動器電路，因而能夠降低製造成本。而且，由於能夠減少液晶面板和驅動器電路IC之間的連接數，因而產量能夠得以提高。圖26B中的像素結構包括，對於兩個子像素包含於一個像素中的情形，用作掃描線的一個佈線5085、用作信號線的兩個佈線5084(佈線5084-1和佈線5084-2)，並且用作電容器線的一個佈線5086。當掃描線和電容器線以這種方式在兩個子像素之間共用時，孔徑率能夠得以提高。此外，由於能夠減少掃描線的總數，因而甚至在高清晰度的液晶面板中也能夠充分增加每個閘極線選擇周期的長度，並且能夠將適當的信號電壓寫到每個像素。
圖26C和26D示出了其中在圖26B中的像素結構內的液晶元件用像素電極的形狀來代替並且每個元件的電連接示意性地示出的實例。在圖26C和26D中，電極5088-1表示第一像素電極，以及電極5088-2表示第二像素電極。在圖26C中，第一像素電極5088-1對應於圖26B中的液晶元件5082-1的第一端子，以及第二像素電極5088-2對應於圖26B中的液晶元件5082-2的第一端子。也就是，第一像素電極5088-1與薄膜電晶體5081-1的源極和 汲極之一電連接，以及第二像素電極5088-2與薄膜電晶體5081-2的源極和汲極之一電連接。同時，在圖26D中，像素電極和薄膜電晶體之間的連接關係與圖26C中的像素電極和薄膜電晶體之間的連接關係相反。也就是，第一像素電極5088-1與薄膜電晶體5081-2的源極和汲極之一電連接，以及第二像素電極5088-2與薄膜電晶體5081-1的源極和汲極之一電連接。
透過將在圖26C和圖26D中所示出的多個像素結構交替地排列於矩陣中，能夠獲得特別的有利影響。圖26E和26F示出了像素結構及其驅動方法的實例。在圖26E中的像素結構內，與像素5080_i,j和5080_i+1,j+1對應的部分具有圖26C所示的結構，以及與像素5080_i+1,j和5080_i,j+1對應的部分具有圖26D所示的結構。在這種結構中，透過執行例如圖26F所示的時序圖一樣的驅動，在第k幀的第j個閘極選擇周期內，正信號電壓被寫到像素5080_i,j中的第一像素電極以及像素5080_i+1,j中的第二像素電極，並且負信號電壓被寫到像素5080_i,j中的第二像素電極以及像素5080_i+1,j中的第一像素電極。在第k幀的第(j+1)個閘極選擇周期內，正信號電壓被寫到像素5080_i,j+1中的第二像素電極以及像素5080_i+1,j+1中的第一像素電極，並且負信號電壓被寫到像素5080_i,j+1中的第一像素電極以及像素5080_i+1,j+1中的第二像素電極。在第(k+1)幀中，信號電壓的極性在每個像素中反轉。因而，施加於信號線的電壓的極性在一個幀周期內能 夠是相同的然而點反轉驅動對應的驅動在包含子像素的像素結構中實現。因此，在將信號電壓寫到像素中所消耗的功率能夠急劇降低。注意，施加於包括佈線5086_j和5086_j+1的所有佈線5086的電壓能夠是固定電壓。
此外，透過在圖26G和26H中所示出的像素結構和驅動方法，能夠降低寫到像素的信號電壓的位準。在該結構中，與在每個像素中所包含的多個子像素電連接的電容器線在子像素之間是不同的。也就是，透過使用圖26G和26H所示的像素結構和驅動方法，具有相同極性的電壓在同一幀內寫到其中的子像素共用同一列的電容器線，以及具有不同極性的電壓在同一幀內寫到其中的子像素使用同一列的不同電容器線。然後，當在每個列中的寫入被終結時，電容器線的電壓在其中正信號電壓所要寫到的子像素中於正方向上改變，以及在其中負信號電壓所要寫到的子像素中於負方向上改變。因而，寫到像素的信號電壓的位準能夠得以降低。特別地，在每個列中提供了用作電容器線的兩個佈線5086(佈線5086-1和5086-2)。像素5080_i,j中的第一像素電極與佈線5086-1_j透過電容器相互電連接。像素5080_i,j中的第二像素電極與佈線5086-2-_j透過電容器相互電連接。像素5080_i+1,j中的第一像素電極與佈線5086-2_j透過電容器相互電連接。像素5080_i+1,j中的第二像素電極與佈線5086-1_j透過電容器相互電連接。像素5080-_i,j+1中的第一像素電極與佈線5086-2_j+1透過電容器相互電連接。像素5080_i,j+1中的 第二像素電極與佈線5086-1-_j+1透過電容器相互電連接。像素5080_i+1,j+1中的第一像素電極與佈線5086-1_j+1透過電容器相互電連接。像素5080_i+1,j+1中的第二像素電極與佈線5086-2_j+1透過電容器相互電連接。注意，這只是實例，以及例如，在使用其中寫入正信號電壓的像素和寫入負信號電壓的像素每隔一個像素出現的驅動方法的情形中，最好是執行每兩個像素交替與佈線5086-1和5086-2的電連接。此外，在將同一極性的信號電壓寫到一列中的所有像素(閘極線反轉)的情形中，可以每行提供一個佈線5086。換句話說，在圖26E中的像素結構內，能夠使用用來如同參考圖26G和26H所描述的那樣降低寫到像素的信號電壓的驅動方法。
(實施例7)
然後，描述顯示裝置的另一結構實例及驅動方法。在本實施例中，描述了使用包括其對於信號寫入的亮度回應緩慢(回應時間長)的顯示元件的顯示裝置的情形。在本實施例中，液晶元件被描述為回應時間長的顯示元件的實例。在本實施例中，液晶元件被示出為回應時間長的顯示元件的實例。但是，本實施例中的顯示元件並不限制於此，並且能夠使用其對信號寫入的亮度回應緩慢的多種顯示元件。
在一般的液晶顯示裝置中，對信號寫入的亮度回應是緩慢的，並且有時即使在將信號電壓連續施加於液晶元件 時也要佔用多於一個幀周期來完成回應。活動圖像不能夠由此類顯示元件來精確顯示。此外，在主動矩陣驅動的情形中，用於將信號寫到一個液晶元件的時間只是透過按照掃描線的數量來劃分信號寫入周期(一個幀周期或一個子幀周期)所獲得的一個時段(一個掃描線選擇周期)，以及液晶元件在很多情況下不能夠在如此短的時間內回應。因此，液晶元件的大部分回應在不執行信號寫入期間的時段內執行。在此，液晶元件的介電常數根據液晶元件的透射率來改變，以及在不執行信號寫入期間的時段內的液晶元件的回應意味著液晶元件的介電常數在其中沒有與液晶元件的外部交換電荷的狀態(處於恆定電荷狀態)下改變。換句話說，在公式：電荷=(電容)×(電壓)中，電容在其中電荷恆定的狀態下改變。因此，施加於液晶元件的電壓從信號寫入的電壓根據液晶元件的回應來改變。因此，在其中對信號寫入的亮度回應緩慢的液晶元件透過主動矩陣驅動來驅動的情形中，施加於液晶元件的電壓在理論上不能達到信號寫入中的電壓。
在本實施例的顯示裝置中，對信號寫入中的信號位準(使用校正信號)預先校正使得顯示元件能夠在一個信號寫入周期之內達到期望亮度。因而，以上問題能夠得以解決。在此，由於液晶元件的回應時間隨著信號位準變高而變得更短，因而液晶元件的回應時間透過寫入校正信號還能夠更短。用來添加該校正信號的驅動方法被稱為過度驅動(overdrive)。透過本實施例中的過度驅動，即使在信 號寫入周期短於到顯示裝置的圖像信號輸入周期(輸入圖像信號周期Tin)時，也根據信號寫入周期來校正信號位準，使得顯示元件在信號寫入周期之內能夠達到期望亮度。其中信號寫入周期短於輸入圖像信號周期Tin的情形是，例如，其中將一個原始圖像劃分為多個子圖像並且在一個幀周期內依次顯示多個子圖像的情形。
然後，校正由主動矩陣驅動所驅動的顯示裝置內的信號寫入中的信號位準的實例參考圖27A和27B來描述。圖27A是示意性示出在一個顯示元件內的信號寫入中的信號位準的時間變化的圖表，其中時間為水平軸以及信號寫入中的信號位準為垂直軸。圖27B是圖表示意性示出了一個顯示元件內的顯示位準的時間變化，其中時間為水平軸以及顯示位準為垂直軸。注意，當顯示元件為液晶元件時，在信號寫入中的信號位準能夠是電壓，並且顯示位準能夠是液晶元件的透射率。在以下描述中，圖27A中的垂直軸被看作電壓，而圖27B中的垂直軸則被看作透射率。注意，在本實施例的過度驅動中，信號位準可以不同於電壓(例如，可以是占空比或電流)。注意，在本實施例的過度驅動中，顯示位準可以不同於透射率(例如，可以是亮度或電流)。液晶元件被劃分為兩種模式：其中在電壓為0時顯示黑色的常黑模式(例如，VA模式和IPS模式)，以及其中在電壓為0時顯示白色的常白模式(例如，TN模式和OCB模式)。在圖27B中所示出的圖表對應於該兩種模式。在常黑模式中透射率在圖表的上部增 加，而在常白模式中透射率在圖表的下部增加。也就是，本實施例中的液晶模式可以是常黑模式也可以是常白模式。注意，信號寫入的時序由點線表示於時間軸上，並且信號寫入執行之後直到下一信號寫入執行之前的時段被稱為保留期F i 。在本實施例中，i是整數並且用於表示每個保留期的指標。在圖27A和27B中，i是0~2；但是i能夠是不同於0~2的整數(僅示出了i為0~2的情形)。注意，在保留期F i 中，用於實現與圖像信號對應的亮度的透射率由T i 表示以及用於在恆定狀態下提供透射率T i 的電壓由V i 表示。在圖27A中，虛線5101表示在不執行過度驅動的情形中施加於液晶元件的電壓的時間變化，以及實線5102表示在執行了本實施例的過度驅動的情形中施加於液晶元件的電壓的時間變化。類似地，在圖27B中，虛線5103表示在不執行過度驅動的情形中液晶元件的透射率的時間變化，以及實線5104表示在執行了本實施例的過度驅動的情形中液晶元件的透射率的時間變化。注意，保留期F i 結束時在期望透射率T i 和實際透射率之間的差別被稱為誤差α i 。
假定，在圖27A所示的圖表中，虛線5101和實線5102兩者都表示其中期望電壓V0在保留期F0內施加的情形；以及在圖27B所示的圖表中，虛線5103和實線5104兩者都表示其中獲得了期望透射率T0的情形。在不執行過度驅動的情形中，期望電壓V1如虛線5101所示的那樣在保留期F1開始時施加。如同上文已經描述的，信號寫 入時段比保留期短很多，並且液晶元件在保留期大部分時間內處於恆定電荷狀態下。因此，在保留期F1內施加於液晶元件的電壓隨同透射率的變化而變化並且在保留期F1結束時大大不同於期望電壓V1。在這種情況下，在圖27B的圖表中的虛線5103大大不同於期望的透射率T1。因此，無法執行圖像信號的精確顯示，從而降低了圖像品質。另一方面，在其中執行了本實施例的過度驅動的情形中，在保留期F1開始時將高於期望電壓V1的電壓V1 ’施加於液晶元件，如實線5102所示的。也就是，在保留期F1開始時將從期望電壓V1校正來的電壓V1 ’施加於液晶元件使得在保留期F1結束時施加於液晶元件的電壓接近於預期到了在保留期F1內施加於液晶元件的電壓的逐漸變化的期望電壓V1。因而，能夠將期望電壓V1精確地施加於液晶元件。在這種情況下，如由圖27B的圖表中的實線5104所示的，能夠在保留期F1結束時獲得期望透射率T1。換句話說，能夠實現液晶元件在信號寫入周期之內的回應，儘管液晶元件在保留期的大部分時間內處於恆定電荷狀態。然後，在保留期F2中，描述了其中期望電壓V2小於V1的情形。同樣在那種情況下，如同在保留期F1中，從期望電壓V2校正來的電壓V2 ’可以在保留期F2開始時施加於液晶元件使得在保留期F2結束時施加於液晶元件的電壓接近於預期到了在保留期F2內施加於液晶元件的電壓的逐漸變化的期望電壓V2。因而，如由圖27B的圖表中的實線5104所示的，能夠在保留期F2結束時獲 得期望透射率T2。注意，在其中Vi高於Vi-1(如同在保留期F1內那樣)的情形中，所校正的電壓V i ’較佳的被校正以致大於期望電壓V i 。此外，當V i 小於V i--1(如同在保留期F2內那樣)時，校正電壓V i ’較佳的被校正以致小於期望電壓V i 。注意，具體的校正值能夠透過預先測量液晶元件的相應特性來獲得。作為實現裝置中的過度驅動的方法，能夠使用其中制定校正公式並使之包含於邏輯電路的方法，其中校正值作為檢索表儲存於記憶體中並在必要時被讀取的方法等。
注意，對在裝置中的對本實施例中的過度驅動於裝置中的實現有著幾個限制。例如，電壓校正必須執行於源極驅動器的額定電壓的範圍內。也就是，在其中期望電壓原本是高的並且理想的校正電壓超過了源極驅動器的額定電壓的情形中，並非所有的校正都能夠執行。該情形中的問題參考圖27C和27D來描述。如同圖27A中那樣，圖27C是其中將在一個液晶元件內的電壓的時間變化示意性地示出為實線5105的圖表，該圖表以時間為水平軸及電壓為垂直軸。如同圖27B中那樣，圖27D是其中將一個液晶元件的透射率的時間變化示意性地示出為實線5106的圖表，該圖表以時間為水平軸及透射率為垂直軸。注意，由於其他參考標記與圖27A和27B中的那些相似，因而省略了其描述。圖27C和27D示出了其中因為用於在保留期F1內實現期望透射率T1的校正電壓V1 ’超過了源極驅動器的額定電壓而不能執行充分校正的狀態；因而 必須給出V1 ’=V1。在這種情況下，透射率在保留期F1-結束時從期望透射率T1偏離了誤差α1。注意，只有在期望電壓原本為高時誤差α1才增大；因此，因誤差α1出現所致的圖像品質降低在很多情況下處於容許的範圍內。但是，隨著誤差α1增大，用於電壓校正的演算法的誤差也會增大。換句話說，在電壓校正的演算法中，當假定期望透射率在保留期結束時獲得的時候，即使誤差α1增大，電壓校正也以誤差α1小為基礎來執行。因此，誤差在下列保留期F2內包含於校正中；因而，誤差α2也增大。此外，在誤差α2增大的情形中，例如，下列誤差α3進一步增大，並且誤差增大，這導致了圖像品質顯著下降。在本實施例的過度驅動中，為了防止誤差例如這樣增大，當校正電壓V i ’在保留期F i 內超過源極驅動器的額定電壓時，則估計在保留期Fi結束時的誤差α i ，並且在保留期F i+1內的校正電壓能夠考慮到誤差α i 的大小來調整。因而，即使在誤差α i 增大時，也能夠使誤差α i 對誤差α i+1的影響最小化，從而能夠防止誤差增大。其中在本實施例的過度驅動中使誤差α2最小化的實例參考圖27E和27F描述。在圖27E的圖表中，實線5107表示在其中在圖27C的圖表內的校正電壓V2 ’被進一步調整為校正電壓V2 ”的情況下電壓的時間變化。圖27F的圖表示出了在其中電壓根據圖27E的圖形來校正的情形下透射率的時間變化。在圖27D的圖形中的實線5106指出了過度校正(在誤差大的情況下的校正)由校正電壓V2 ’所引起。另一方面， 在圖27F的圖形中的實線5108指出了過度校正由考慮到誤差α1而調整的校正電壓V2 ”所抑制並且誤差α2進行了最小化。注意，具體的校正值能夠從預先測量液晶元件的回應特性中得出。作為在裝置中實現過度驅動的方法，能夠使用其中制定校正公式並使之包含於邏輯電路的方法，其中校正值作為檢索表儲存於記憶體中並在必要時被讀取的方法等。此外，該方法能夠獨立於計算校正電壓V i ’的部分來添加或者也能夠被包含於計算校正電壓V i ’的部分。注意，考慮到誤差α i-1而調整的校正電壓V i ”的校正量(與期望電壓V i 之差)較佳的小於V i ’的校正量。也就是，｜V i ”’-V i ｜<｜V i ’-V i ｜是較佳的。
注意，由於理想的校正電壓超過源極驅動器的額定電壓而引起的誤差α i 隨著信號寫入周期變短而增大。這是因為液晶元件的回應時間隨著信號寫入周期變短而需要變短，從而更高的校正電壓是必要的。此外，作為所需要的校正電壓的增大的結果，校正電壓更頻繁地超過源極驅動器的額定電壓，從而使大的誤差α i 更頻繁地發生。因此，可以說本實施例中的過度驅動隨著信號寫入周期變短而變得更有效了。特別地，在本實施例中的過度驅動在執行下列驅動方法的情形中是顯著有效的：例如，其中將一個原始圖像劃分成多個子圖像並且使多個子圖像在一個幀周期內依次顯示的驅動方法，其中從多個圖像中檢測出圖像的運行並且生成該多個圖像的中間圖像並將其插入該多個圖像之間(所謂的運動補償幀率加倍)的驅動方法，以 及其中結合了這些驅動方法的驅動方法。
注意，除了以上所描述的上限之外，源極驅動器的額定電壓還具有下限。下限的實例是其中不能夠施加小於電壓0的電壓的情形。在這種情況下，由於理想的校正電壓不能夠作為以上所描述的上限來應用，因而誤差α i 增大了。但是，同樣在那種情況下，在保留期F i 結束時的誤差α i 被估計，並且在保留期F i+1內的校正電壓能夠考慮到誤差α i 的大小透過與上述方法相似的方式來調整。注意，在小於電壓0的電壓(負電壓)能夠作為源極驅動器的額定電壓來應用的情況下，負電壓可以作為校正電壓施加於液晶元件。因而，能夠調整在保留期F i 結束時施加於液晶元件的電壓以致使其接近預期到了因恆定電荷狀態所致的電位變化的期望電壓V i 。
注意，為了抑制液晶元件的退化，用來使施加於液晶元件的電壓的極性周期性反轉的所謂的反轉驅動能夠結合過度驅動來執行。也就是，在本實施例中的過度驅動包括其中過度驅動與反轉驅動同時執行的情形。例如，在其中信號寫入周期的長度是輸入圖像信號周期Tin的長度的一半的情況下，當用於反轉極性的周期的長度與輸入圖像信號周期Tin的周期長度相同或基本相同時，則兩組正信號寫入和兩組負信號寫入交替執行。以這種方式使用於反轉極性的周期的長度變得比信號寫入周期的長度大，從而能夠降低像素充電和放電的頻率。因而，能夠降低功率消耗。注意，當使用於反轉極性的周期變得過長時，其中因 極性差異所致的亮度差被認作閃爍的缺陷在某些情況下出現；因此，最好是用於反轉極性的周期的長度與輸入圖像信號周期Tin的長度基本相同或者比它小。
(實施例8)
然後，描述顯示裝置的另一種結構實例和驅動方法。在本實施例中，描述了用來基於多個輸入圖像在顯示裝置之內生成用於內插入從顯示裝置外部輸入的圖像(輸入圖像)的運動中的圖像並且依次顯示所生成的圖像(生成圖像)和輸入圖像的方法。注意，當用於插入輸入圖像的運動中的圖像是生成圖像時，能夠使活動圖像的運動變得流暢，並且能夠抑制活動圖像的品質由於因保持驅動所致的殘像等的降低。在此，活動圖像的內插在下文描述。理想地，活動圖像的顯示透過即時地控制每個圖像的亮度來實現；但是，圖像的即時單獨控制具有如下問題，例如數量巨大的控制電路，用於佈線的空間，以及數量巨大的輸入圖像資料。因而，要實現圖像的單獨控制是困難的。因此，對於顯示裝置的活動圖像顯示，在某一周期內依次顯示多個靜止圖像使得顯示呈現為活動圖像。使周期(在本實施例中，稱為輸入圖像信號周期並由Tin表示)標準化，例如，在NTSC中為1/60秒以及在PAL中為1/50秒。該周期沒有引起CRT內的活動圖像顯示的問題，其中CRT是瞬動顯示(impulsive display)裝置。但是，在保持型顯示裝置中，當符合這些標準的活動圖像不作改變 地顯示時，則出現其中顯示由於因保持驅動(保持模糊)所致的殘像等而變模糊的缺陷。由於保持模糊由在因人眼跟蹤所致的無意識運動內插與保持型顯示之間差異所看出，保持模糊能夠透過使輸入圖像信號周期短於在常規標準中的周期(透過進行較近於像素的即時單獨控制的控制)來降低。但是，要減小輸入圖像信號周期的長度是困難的，因為需要改變標準並且增加資料的數量。但是，用於內插入輸入圖像的運動中的圖像回應於標準化的輸入圖像信號在顯示裝置之內生成，並且顯示在生成圖像內插輸入圖像的同時執行，從而能夠在不改變標準或不增加資料量的情況下降低了保持模糊。使圖像信號回應於輸入圖像信號生成於顯示裝置之內以內插入輸入圖像的運動中的操作被稱為活動圖像內插。
透過在本實施例中的用於內插活動圖像的方法，能夠降低運動模糊。用於內插活動圖像方法在本實施例中能夠包括圖像生成方法和圖像顯示方法。此外，透過將不同的圖像生成方法和/或不同的圖像顯示方法使用於具有特定圖形的運動，能夠有效地降低運動模糊。圖28A和28B是示意圖，每個都示出了在本實施例中用於內插活動圖像的方法的實例。圖28A和28B每個都透過使用水平方向的位置來示出了處理每個圖像的時序，以時間為水平軸。表示為“輸入”的部分指示了輸入圖像信號輸入的時序。在此，關注於作為時間上相鄰的兩個圖像的圖像5121和5122。輸入圖像按周期Tin的間隔輸入。注意，一個周期 Tin的長度在某些情況下稱為一幀或一個幀周期。表示為“生成”的部分指示了新圖像從輸入圖像信號中生成的時序。在此，關注於作為基於圖像5121和5122生成的生成圖像的圖像5123。表示為“顯示”的部分指示了圖像在顯示裝置中顯示的時序。注意，不同於所關注圖像的圖像僅由虛線來表示，並且透過以與所關注圖像的方式相似的方式處理此類圖像，能夠實現在本實施例中用於內插活動圖像的方法的實例。
在本實施例內用於內插活動圖像的方法的實例中，如圖28A所示，基於時間上相鄰的兩個輸入圖像生成的生成圖像在顯示了一個圖像之後直到顯示另一圖像之前顯示一段時間，從而能夠執行活動圖像內插。在這種情況下，顯示圖像的顯示周期較佳的為輸入圖像的輸入周期的一半。注意，顯示周期並不限制於此並且能夠是各種顯示周期。例如，在其中顯示周期長度短於輸入周期長度的一半的情況下，活動圖像能夠更流暢地顯示。作為選擇，在其中顯示周期長度長於輸入周期長度的一半的情況下，能夠降低功率消耗。注意，在此，圖像基於時間上相鄰的兩個輸入圖像來生成；但是，用作基礎的輸入圖像的數量並不限制於兩個而能夠是其他數量。例如，當圖像基於時間上相鄰三個(可以多於三個)輸入圖像來生成時，與其中圖像基於兩個輸入圖像來生成的情形相比能夠獲得精度更高的生成圖像。注意，圖像5121的顯示時序是與圖像5122的輸入時序相同的，也就是，顯示時序比輸入時序晚一幀。但 是，在本實施例的內插活動圖像的方法中的顯示時序並不限制於此並且能夠是各種顯示時序。例如，能夠使顯示時序相對輸入時序延遲大於一幀。因而，能夠使作為生成圖像的圖像5123的顯示時序延遲，這使得有足夠的時間來生成圖像5123並且引起了功率消耗及製造成本的降低。注意，當使顯示時序相對輸入時序長時間延後時，用於保持輸入圖像的時段則變得更長，並且為保持輸入圖像所需的記憶體容量被增加。因此，顯示時序相對輸入時序較佳的延遲大約一到兩幀。
在此，描述了基於圖5121和5122生成的圖像5123的具體生成方法的實例。有必要檢測輸入圖像的運動以便內插活動圖像。在本實施例中，能夠使用被稱為塊匹配法的方法以便檢測輸入圖像的運動。注意，本實施例並不限制於此，並且能夠使用多種方法(例如，用於獲得圖像資料差異的方法或者使用傅立葉變換的方法)。在塊匹配法中，首先，將一個輸入圖像的圖像資料(在此為圖像5121的圖像資料)儲存於資料儲存裝置(例如，記憶體電路，例如半導體記憶體或RAM)內。然後，將下一幀中的圖像(在此為圖像5122)劃分成多個區域。注意，所劃分區域能夠具有如圖28A所示的相同的矩形形狀；但是，所劃分區域並不限制於它們並且能夠具有多種形狀(例如，形狀或尺寸根據圖像來變化)。之後，在每個劃分區域中，使資料與儲存於資料儲存裝置中的前一幀內的圖像資料(在此為圖像5121的圖像資料)比較，從而搜 索圖像資料彼此相似的區域。圖28A的實例示出了搜索圖像5121以找出資料與圖像5122中的區域5124的資料相似的區域，並且找到了區域5126。注意，搜索範圍在圖像5121的搜索時較佳的受到限制。在圖28A的實例中，比區域5124近似大四倍的區域5125被設置為搜索範圍。透過使搜索範圍變得比這更大，即使在高速運動的活動圖像中也能夠增加檢測精度。注意，在過度寬的範圍內的搜索需要大量的時間，這使得難以實現運動的檢測。因而，區域5125較佳的比區域5124的面積大近似2~6倍。之後，獲得作為運動向量5127的在所搜區域5126和圖像5122中的區域5124之間的位置差異。運動向量5127表示區域5124中的圖像資料在一個幀周期內的運動。然後，為了生成示出運動的中間狀態的圖像，生成透過在不改變其方向的情況下改變運動向量的尺寸所獲得的圖像生成向量5128，並且根據圖像生成向量5128來移動在圖像5121的區域5126中所包含的圖像資料，從而生成在圖像5123的區域5129中的圖像資料。透過對圖像5122的整個區域進行一系列的處理，能夠生成圖像5123。然後，透過依次顯示輸入圖像5121、生成圖像5123以及輸入圖像5122，能夠內插活動圖像。注意，在圖像5121和5122之間，物件5130在圖像中的位置是不同的(即，物件活動了)。在生成圖像5123中，物件位於圖像5121和5122之間的中點。透過顯示該圖像，能夠使活動圖像的運動變得流暢，並且能夠降低因殘像等所致的活動圖像的 模糊。
注意，圖像生成向量5128的尺寸能夠根據圖像5123的顯示時序來確定。在圖28A的實例中，由於圖像5123的顯示時序是圖像5121和5122的顯示時序之間的中點(1/2)，圖像生成向量5128的尺寸是運動向量5127的尺寸的一半。作為選擇，例如，當顯示時序是圖像5121和5122的顯示時序之間的1/3時，圖像生成向量5128的尺寸能夠是1/3，以及當顯示時序是圖像5121和5122的顯示時序之間的2/3時，尺寸能夠是2/3。
注意，在其中新圖像透過移動具有不同運動向量的多個區域以這種方式生成的情況下，其中已經將一個區域移動到作為另一區域的目的地的區域的部分或者沒有任何區域被移動到其上的部分在某些情況下生成(即，重疊或空白在某些情況下出現)。對於這樣的部分，資料能夠被補償。作為用於補償重疊部分的方法，能夠使用，例如，用來均分重疊資料的方法；用來使資料按與運動向量的方向等相應的優先順序排列的，並且將高優先的資料用作生成圖像中的資料的方法；或者用來使顏色和亮度之一按優先順序排列並且使顏色和亮度中的另一個均分的方法。作為用於補償空白部分的方法，能夠使用其中將圖像5121或圖像5122的部分的圖像資料在不作修改的情況下用作生成圖像的資料的方法，用來均分圖像5121或圖像5122的部分的圖像資料的方法等。然後，生成圖像5123根據圖像生成向量5128的尺寸來顯示，從而能夠使活動圖像的 運動變得流暢，並且能夠抑制活動圖像的品質由於因保持驅動所致的殘像等的下降。
在本實施例中用於內插活動圖像的方法的另一個實例內，如圖28B所示，當基於時間上相鄰的兩個輸入圖像生成的生成圖像在顯示了一個圖像之後直到顯示另一圖像之前顯示一段時間時，每個顯示圖像都被劃分成待顯示的多個子圖像。因而，能夠內插活動圖像。這種情形除了較短的圖像顯示周期這優點之外還能夠具有按規則的間隔顯示暗圖像的優點(在使顯示方法更接近於瞬動顯示時的優點)。也就是，活動圖像因殘像等所致的模糊與其中使圖像顯示周期的長度正好為圖像輸入周期長度的一半的情形相比能夠得到進一步降低。在圖28B的實例中，“輸入”和“生成”可以相似於在圖28A的實例中的處理；因此，省略了其描述。對於在圖28B的實例中的“顯示”，一個輸入圖像和/或一個生成圖像能夠被劃分成待顯示的多個子圖像。特別地，如圖28B所示，圖像5121被劃分成子圖像5121a和5121b並且子圖像5121a和5121b被依次顯示以致於使人眼覺察出圖像5121被顯示了；將圖像5123被劃分成子圖像5123a和5123b並且依次顯示子圖像5123a和5123b以致於使人眼覺察到圖像5123被顯示了；以及將圖像5122劃分成子圖像5122a和5122b並且依次顯示子圖像5122a和5122b以致於使人眼覺察到圖像5122被顯示了。也就是，能夠使顯示方法更接近於瞬動顯示然而由人眼所覺察到的圖像與在圖28A的實例中的圖像相似，從 而能夠進一步降低活動圖像因殘像等所致的模糊。注意，在圖28B中子圖像的劃分數量是2；但是，子圖像的劃分數量並不限制於此並且能夠是其他數量。注意，在圖28B中子圖像按規則的間隔(1/2)顯示；但是，顯示子圖像的時序並不限制於此並且能夠是各種時序。例如，當使顯示暗的子圖像5121b、5122b及5123b的時序變得更早(特別地，時序為1/4到1/2)時，能夠使顯示方法更接近於瞬動顯示，從而能夠進一步降低活動圖像因殘像等所致的模糊。作為選擇，當使顯示暗的子圖像的時序延遲(特別地，時序為1/2到3/4)時，能夠增大用於顯示亮圖像的時長，從而能夠增大顯示效率並且能夠降低功率消耗。
在本實施例中用於內插活動圖像的方法的另一實例是其中檢測在圖像中移動的物件的形狀並且由移動物件的形狀而定來執行不同的處理的實例。圖28C示出了如同在圖28B的實例中那樣的顯示時序以及其中顯示移動字元(也稱為卷動文本、字幕、說明等)的情形。注意，由於詞語“輸入”和“生成”可以與圖28B中的那些相似，因而它們沒有在圖28C中示出。由保持驅動而起的活動圖像的模糊量在某些情況下隨著移動物件的性質而變化。特別地，當字元在很多情況下被移動時，模糊可顯著地看出。這是因為眼睛跟蹤移動字元以閱讀字元，從而使保持模糊容易發生。此外，由於字元在很多情況下具有清晰的輪廓，因而因保持模糊所致的模糊在某些情況下被進一步加強了。也 就是，確定圖像中所移動的物件是否是字元並且在物件是字元時執行特別的處理，這在降低保持模糊方面是有效的。特別地，當對在圖像中移動的物件執行邊緣檢測、圖形檢測等並且確定物件是字元時，即使在透過對一個圖像的劃分所生成的子圖像上也執行運動補償使得運動的中間狀態得以顯示。因而，能夠使運動變得流暢。在物件被確定不是字元的情形中，當如圖28B中所示出的那樣透過劃分一個圖像來生成子圖像時，子圖像能夠在不改變移動物件的位置的情況下顯示。圖28C的實例示出了其中使已確定為字元的區域5131向上移動的情形，並且區域5131的位置在子圖像5121a和5121b之間是不同的。類似地，區域5131的位置在子圖像5123a和5123b之間和在子圖像5122a和5122h之間是不同的。因而，能夠使其中特別容易看出保持模糊的字元運動變得比透過普通的運動補償幀率加倍的字元運動更流暢，從而能夠進一步降低活動圖像因殘像等所致的模糊。
(實施例9)
半導體裝置能夠使用於多種電子裝置(包括遊戲機)中。電子裝置的實例是電視機(也稱為電視或電視接收器)、電腦的監視器等、照相機(例如數位相機或數位攝像機)、數位相框、掌上型移動電話(也稱為行動電話或行動通話裝置)、攜帶型遊戲機、攜帶型資訊終端、音頻再現設備、大型遊戲機(例如彈球機)等。
圖29A示出了電視機的實例。在電視機9600中，顯示部分9603合併於外殼9601內。顯示部分9603能夠顯示圖像。在此，外殼9601由支座9605所支撐。
電視機9600能夠以外殼9601的操作開關或者單獨的遙控器9610來操作。頻道和音量能夠以遙控器9610的操作鍵9609來控制，從而能夠控制顯示部分9603上的圖像顯示。此外，可以給遙控器9610提供用於顯示自遙控器9610輸出的資料的顯示部分9607。
注意，電視機9600包括接收器、數據機等。透過接收器，能夠接收通用的電視廣播。此外，當電視機透過數據機連接到有線的或無線的通信網路時，能夠執行單向(從發射器到接收器)或雙向(在發射器和接收器之間或者在接收器之間)資料通信。
圖29B示出了數位相框的實例。例如，在數位相框9700中，顯示部分9703合併於外殼9701內。顯示部分9703能夠顯示多種圖像。例如，顯示部分9703能夠顯示用數位相機等拍攝的圖像的資料並且在某種意義上能夠起著與普通相框的功能相似的功能。
注意，數位相框9700包括操作部分、外部連接端子(例如，USB端子或者能夠連接多種線纜(例如USB線)的端子)、記錄媒體插入部分等。儘管這些元件可以提供於其上提供了顯示部分的表面上，最好是將它們提供於側面或背面上因為數位相框的設計得到了改善。例如，儲存用數位相機拍攝的圖像的資料的記憶體被插入數位相 框的記錄媒體插入部分中，使得圖像資料能夠被傳輸並顯示於顯示部分9703上。
作為選擇，數位相框9700可以無線地傳輸和接收資料。透過無線通信，能夠傳輸並顯示所期望的圖像資料。
圖30A是攜帶型遊戲機，該攜帶型遊戲機包括透過連接部分9893相互連接的兩個外殼9881和9891從而能夠打開或合攏攜帶型遊戲機。顯示部分9882和顯示部分9883分別被合併於外殼9881和9891內。另外，在圖30A中所示出的攜帶型遊戲機還包括揚聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入裝置(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度化學物質、聲音、時間、硬度、電場、電流、電壓、電功率、放射線、流速、濕度、斜率、振動、氣味，或紅外線的功能)，以及麥克風9889)等。不必說，攜帶型遊戲機的結構並不限制於此並且可以使用至少提供半導體裝置的其他結構。攜帶型遊戲機能夠適當地包括其他附件。在圖30A中示出的攜帶型遊戲機具有讀取記錄媒體中所儲存的程式或資料以將它顯示於顯示部分上的功能，以及透過無線通信與另一攜帶型遊戲機共用資訊的功能。注意，在圖30A中所示出的攜帶型遊戲機的功能並不限制於以上所描述的那些，並且攜帶型遊戲機能夠具有多種功能。
圖30B示出了自動販賣機的實例，該自動販賣機是大 型的遊戲機。在自動販賣機9900中，顯示部分9903被合併於外殼9901中。另外，自動販賣機9900此外包括操作裝置(例如啟動桿或停止開關)、投幣口、揚聲器等。不必說，自動販賣機9900的結構並不限制於此並且可以使用至少提供了半導體裝置的其他結構。自動販賣機9900能夠適當地包括其他附件。
圖31A示出了行動電話的實例。行動電話1000包括合併於外殼1001內的顯示部分1002、操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
在圖31A所示出的行動電話1000中，當人用他的/她的手指等觸摸顯示部分1002時能夠輸入資料。另外，當人用他/她的手指等觸摸顯示部分1002時能夠執行操作，例如打電話以及寫郵件。
顯示部分1002主要具有三種螢幕模式。第一種模式是主要用於顯示圖像的顯示模式。第二種模式是主要用於輸入資料(例如文本)的輸入模式。第三種模式是其中結合了顯示模式和輸入模式這兩種模式的顯示-輸入模式。
例如，在打電話或寫郵件的情況下，為顯示部分1002選擇主要用於輸入文本的文本輸入模式使得顯示於螢幕上的文本能夠被輸入。在這種情況下，最好是將鍵盤或數位按鈕顯示於顯示裝置1002的螢幕的基本上全部面積上。
透過將包括用於檢測傾角的感測器(例如陀螺儀或加速度感測器)的檢測裝置提供於行動電話1000之內，在 顯示部分1002的螢幕上的顯示能夠透過確定行動電話1000的取向(行動電話1000是水平放置還是垂直放置)來自動地改變。
此外，螢幕模式由於觸摸顯示部分1002或操作外殼1001的操作按鈕1003而改變。作為選擇，螢幕模式可以根據顯示於顯示部分1002上的圖像的種類而改變。例如，當在顯示部分上所顯示的圖像的信號是活動圖像資料的信號時，螢幕模式則改變成顯示模式。當信號是文本資料的信號時，螢幕模式則改變成輸入模式。
此外，在輸入模式中，當透過觸摸顯示部分1002的輸入在一定時間內沒有被執行然而由顯示部分1002中的光學感測器所檢測的信號被檢測到時，螢幕模式則可能被控制以致於由輸入模式變成顯示模式。
顯示部分1002能夠同樣起著圖像感測器的作用。例如，掌紋、指紋等的圖像在顯示部分1002用手掌或手指來觸摸時被獲取，從而能夠執行鑒定。此外，透過在顯示部分中使用發射近紅外光的背光或發射近紅外光的感測光源，能夠獲取手指靜脈、手掌靜脈等圖像。
圖31B示出了行動電話的實例。圖31B中的行動電話包括在外殼9411中的具有顯示部分9412和操作按鈕9413的顯示部分9410，以及在外殼9401中的通信裝置9400，該通信裝置9400具有操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405，以及在接收到電話呼叫時會發光的發光部分9406。具有顯示功能的顯示裝 置9410能夠與具有電話功能的通信裝置9400分離或連接，在由箭頭表示的兩個方向上。因而，顯示裝置9410和通信裝置9400能夠沿著它們的短邊或長邊相互連接。作為選擇，在只需要顯示功能的情況下，顯示裝置9410從通信裝置9400上分離出並且單獨使用。圖像或輸入資料能夠透過無線或有線的通信在各自具有可充電電池的通信裝置9400和顯示裝置9410之間發送和接收。
注意，本實施例能夠與任意其他實施例適當地結合。
101:基板
107a、107b:導電層
110a、110b:導電層
111:絕緣膜
113a:半導體層
119a、119b:導電層
120a、120b:導電層
400a:導電層
401a:導電層
123:絕緣層
208:絕緣層

Claims (4)

  1. 一種半導體裝置，包含：
    第1閘極電極及第2閘極電極；
    第1氧化物半導體層，其隔著閘極絕緣層而配置於該第1閘極電極上，並具有第1電晶體的通道形成區；
    第2氧化物半導體層，其隔著該閘極絕緣層而配置於該第2閘極電極上，並具有第2電晶體的通道形成區；
    第1導電層，其配置於該第1氧化物半導體層上，並用作該第1電晶體的源極電極或汲極電極；
    第2導電層及第3導電層，其等配置為依序層積於該第2氧化物半導體層上，並用作該第2電晶體的源極電極或汲極電極；
    第4導電層及第5導電層，其等配置為依序層積於該第2氧化物半導體層上；
    絕緣層，其配置於該第5導電層上；及
    像素電極，其配置於該絕緣層上，並與該第1導電層電連接；
    該第1導電層、該第2導電層及該第4導電層具有透光性，
    該第3導電層及該第5導電層具有遮光性，
    該第4導電層具有上表面與該第5導電層相接的區域及上表面不與該第5導電層相接的區域。
  2. 一種半導體裝置，包含：
    第1閘極電極及第2閘極電極；
    第1氧化物半導體層，其隔著閘極絕緣層而配置於該第1閘極電極上，並具有第1電晶體的通道形成區；
    第2氧化物半導體層，其隔著該閘極絕緣層而配置於該第2閘極電極上，並具有第2電晶體的通道形成區；
    第1導電層，其配置於該第1氧化物半導體層上，並用作該第1電晶體的源極電極或汲極電極；
    第2導電層及第3導電層，其等配置為依序層積於該第2氧化物半導體層上，並用作該第2電晶體的源極電極或汲極電極；
    第4導電層及第5導電層，其等配置為依序層積於該第2氧化物半導體層上，並被給予固定電位；
    絕緣層，其配置於該第5導電層上；及
    像素電極，其配置於該絕緣層上，並與該第1導電層電連接；
    該第1導電層、該第2導電層及該第4導電層具有透光性，
    該第3導電層及該第5導電層具有遮光性，
    該第4導電層具有上表面與該第5導電層相接的區域及上表面不與該第5導電層相接的區域。
  3. 一種半導體裝置，包含：
    第1閘極電極及第2閘極電極；
    第1氧化物半導體層，其隔著閘極絕緣層而配置於該第1閘極電極上，並具有第1電晶體的通道形成區；
    第2氧化物半導體層，其隔著該閘極絕緣層而配置於 該第2閘極電極上，並具有第2電晶體的通道形成區；
    第1導電層，其配置於該第1氧化物半導體層上，並用作該第1電晶體的源極電極或汲極電極；
    第2導電層及第3導電層，其等配置為依序層積於該第2氧化物半導體層上，並用作該第2電晶體的源極電極或汲極電極；
    第4導電層及第5導電層，其等配置為依序層積於該第2氧化物半導體層上；
    絕緣層，其配置於該第5導電層上；及
    像素電極，其配置於該絕緣層上，並與該第1導電層電連接；
    該第1導電層、該第2導電層及該第4導電層具有透光，性，
    該第3導電層及該第5導電層具有遮光性，
    該第2導電層具有上表面與該第3導電層相接的區域及上表面不與該第3導電層相接的區域，
    該第4導電層具有上表面與該第5導電層相接的區域及上表面不與該第5導電層相接的區域。
  4. 一種半導體裝置，包含：
    第1閘極電極及第2閘極電極；
    第1氧化物半導體層，其隔著閘極絕緣層而配置於該第1閘極電極上，並具有第1電晶體的通道形成區；
    第2氧化物半導體層，其隔著該閘極絕緣層而配置於該第2閘極電極上，並具有第2電晶體的通道形成區；
    第1導電層，其配置於該第1氧化物半導體層上，並用作該第1電晶體的源極電極或汲極電極；
    第2導電層及第3導電層，其等配置為依序層積於該第2氧化物半導體層上，並用作該第2電晶體的源極電極或汲極電極；
    第4導電層及第5導電層，其等配置為依序層積於該第2氧化物半導體層上，並被給予固定電位；
    絕緣層，其配置於該第5導電層上；及
    像素電極，其配置於該絕緣層上，並與該第1導電層電連接；
    該第1導電層、該第2導電層及該第4導電層具有透光性，
    該第3導電層及該第5導電層具有遮光性，
    該第2導電層具有上表面與該第3導電層相接的區域及上表面不與該第3導電層相接的區域，
    該第4導電層具有上表面與該第5導電層相接的區域及上表面不與該第5導電層相接的區域。
TW110140426A 2009-08-07 2010-08-02 半導體裝置 TWI830077B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-184323 2009-08-07
JP2009184323 2009-08-07

Publications (2)

Publication Number Publication Date
TW202209633A TW202209633A (zh) 2022-03-01
TWI830077B true TWI830077B (zh) 2024-01-21

Family

ID=43534148

Family Applications (7)

Application Number Title Priority Date Filing Date
TW110140426A TWI830077B (zh) 2009-08-07 2010-08-02 半導體裝置
TW107146212A TWI700810B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW112150228A TW202420563A (zh) 2009-08-07 2010-08-02 半導體裝置
TW109124294A TWI746064B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW107110780A TWI650848B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW105102035A TWI626731B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW099125608A TWI529914B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW107146212A TWI700810B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW112150228A TW202420563A (zh) 2009-08-07 2010-08-02 半導體裝置
TW109124294A TWI746064B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW107110780A TWI650848B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW105102035A TWI626731B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法
TW099125608A TWI529914B (zh) 2009-08-07 2010-08-02 半導體裝置和其製造方法

Country Status (5)

Country Link
US (4) US8324626B2 (zh)
JP (14) JP5378321B2 (zh)
KR (9) KR101689725B1 (zh)
CN (2) CN101997004B (zh)
TW (7) TWI830077B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102473794B1 (ko) * 2009-10-30 2022-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012153473A1 (en) 2011-05-06 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8922464B2 (en) * 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
WO2013038646A1 (ja) * 2011-09-16 2013-03-21 シャープ株式会社 薄膜トランジスタ基板及びそれを用いた表示装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5979627B2 (ja) * 2011-12-12 2016-08-24 パナソニック液晶ディスプレイ株式会社 表示パネル、及び表示装置
JP2013206919A (ja) * 2012-03-27 2013-10-07 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US9048148B2 (en) * 2012-04-28 2015-06-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing TFT array using multi-tone mask
CN102683277A (zh) * 2012-05-08 2012-09-19 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
US20130299838A1 (en) * 2012-05-08 2013-11-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
US8981374B2 (en) * 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6231284B2 (ja) * 2013-02-21 2017-11-15 クラリオン株式会社 撮像装置
JP6244134B2 (ja) * 2013-08-02 2017-12-06 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
CN103676356B (zh) * 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
KR102251177B1 (ko) * 2014-02-24 2021-05-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
TWI790911B (zh) * 2014-07-03 2023-01-21 晶元光電股份有限公司 光電元件
DE112016000607T5 (de) * 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6758844B2 (ja) * 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
JP6441771B2 (ja) * 2015-08-27 2018-12-19 クラリオン株式会社 撮像装置
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN107018289B (zh) * 2016-01-22 2021-01-19 松下知识产权经营株式会社 摄像装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
WO2017145941A1 (ja) * 2016-02-26 2017-08-31 シャープ株式会社 表示パネル用基板の製造方法
CN107134264B (zh) 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置
TWI588811B (zh) * 2016-02-26 2017-06-21 瀚宇彩晶股份有限公司 驅動電路和顯示裝置
KR102509088B1 (ko) * 2016-03-14 2023-03-10 삼성디스플레이 주식회사 표시 장치
CN112133710A (zh) * 2016-04-08 2020-12-25 群创光电股份有限公司 显示设备
KR102378976B1 (ko) 2016-05-18 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 모듈, 및 전자 기기
WO2018065861A1 (ja) 2016-10-07 2018-04-12 株式会社半導体エネルギー研究所 ガラス基板の洗浄方法、半導体装置の作製方法、及びガラス基板
CN106648277B (zh) 2016-11-11 2019-05-03 京东方科技集团股份有限公司 电子装置及其制造方法和操作方法、电子复写系统
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
WO2019025893A1 (ja) 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7002339B2 (ja) 2018-01-12 2022-01-20 株式会社三社電機製作所 電気機器
JP2019032557A (ja) * 2018-11-06 2019-02-28 株式会社ジャパンディスプレイ 表示装置
CN109377932B (zh) * 2018-12-26 2022-08-16 厦门天马微电子有限公司 显示面板及显示装置
TWI835978B (zh) * 2020-01-22 2024-03-21 晶元光電股份有限公司 發光裝置
JPWO2022238805A1 (zh) * 2021-05-13 2022-11-17

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308797A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
WO2009038111A1 (ja) * 2007-09-21 2009-03-26 Sony Corporation 表示装置及び表示装置の製造方法
US20090146150A1 (en) * 2007-12-05 2009-06-11 Semiconductor Energy Laboratory Co., Ltd Display Device and Method for Manufacturing the Same

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3407695B2 (ja) * 1991-11-29 2003-05-19 セイコーエプソン株式会社 液晶表示装置およびアクティブマトリクス基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2518510B2 (ja) 1993-04-22 1996-07-24 日本電気株式会社 薄膜トランジスタアレイ
KR940025014U (ko) 1993-04-27 1994-11-17 이장근 방음 문
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH08274336A (ja) * 1995-03-30 1996-10-18 Toshiba Corp 多結晶半導体薄膜トランジスタ及びその製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001020685A1 (en) 1999-09-16 2001-03-22 Matsushita Electric Industrial Co., Ltd. Thin-film transistor and method for producing the same
JP2004088122A (ja) * 1999-09-16 2004-03-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP2001281698A (ja) 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002107762A (ja) * 2000-10-02 2002-04-10 Sharp Corp 液晶用マトリクス基板の製造方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4429576B2 (ja) * 2001-09-10 2010-03-10 株式会社半導体エネルギー研究所 半導体装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003161957A (ja) * 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7205570B2 (en) 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
US7253868B2 (en) * 2002-08-21 2007-08-07 Samsung Electronics Co., Ltd. Liquid crystal display device comprising a plurality of spacers having compression ratios gradually increasing as advancing from a center to left and right edges of display region
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
GB0229699D0 (en) 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Liquid crystal displays
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
US7238963B2 (en) 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7145209B2 (en) 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI247430B (en) 2003-10-06 2006-01-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method
US20050074914A1 (en) 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
KR101012491B1 (ko) * 2003-12-04 2011-02-08 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4221314B2 (ja) * 2004-02-10 2009-02-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20050258488A1 (en) 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
US7056773B2 (en) * 2004-04-28 2006-06-06 International Business Machines Corporation Backgated FinFET having different oxide thicknesses
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4959931B2 (ja) * 2004-09-29 2012-06-27 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101096718B1 (ko) 2004-12-24 2011-12-22 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판의 제조 방법
KR101107269B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7410352B2 (en) * 2005-04-13 2008-08-12 The Boeing Company Multi-ring system for fuselage barrel formation
US7600135B2 (en) * 2005-04-14 2009-10-06 Mips Technologies, Inc. Apparatus and method for software specified power management performance using low power virtual threads
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4954495B2 (ja) 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100961072B1 (ko) * 2005-06-09 2010-06-01 엘지디스플레이 주식회사 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20070000025A (ko) * 2005-06-24 2007-01-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR101225440B1 (ko) 2005-06-30 2013-01-25 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100770128B1 (ko) * 2005-07-26 2007-10-24 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4537929B2 (ja) * 2005-10-04 2010-09-08 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置および液晶表示装置の製造方法
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5291874B2 (ja) * 2005-10-18 2013-09-18 株式会社半導体エネルギー研究所 半導体装置、シフトレジスタ、表示装置
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007121788A (ja) 2005-10-31 2007-05-17 Hitachi Displays Ltd アクティブマトリクス基板およびそれを用いた液晶表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
US7821613B2 (en) 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7607851B2 (en) * 2006-04-11 2009-10-27 Amron Scott L Fountain toothbrush
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
TWI298544B (en) * 2006-04-21 2008-07-01 Innolux Display Corp Method of fabricating a liquid crystal display
JP2007294672A (ja) 2006-04-25 2007-11-08 Mitsubishi Electric Corp 配線基板、表示装置及びそれらの製造方法
EP2012561A4 (en) * 2006-04-27 2010-11-10 Ulvac Inc SCREEN AND COMPOSITE SCREEN
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI299574B (en) * 2006-05-12 2008-08-01 Innolux Display Corp Method for fabricating transflective liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2006261705A (ja) 2006-06-23 2006-09-28 Sharp Corp 薄膜トランジスタ及びその製造方法
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
US20080033882A1 (en) * 2006-08-01 2008-02-07 Computer Associates Think, Inc. System and method for on-site electronic software distribution
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2008066443A (ja) 2006-09-06 2008-03-21 Mitsubishi Electric Corp 半導体装置およびそれを備える液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP4746021B2 (ja) 2006-10-13 2011-08-10 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法、および表示デバイス
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100877153B1 (ko) * 2007-01-09 2009-01-09 한국전자통신연구원 전자소자용 ＺｎＯ 반도체막 형성방법 및 상기 반도체막을포함하는 박막 트랜지스터
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP4967807B2 (ja) * 2007-05-22 2012-07-04 セイコーエプソン株式会社 反射型電気光学装置および投射型表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101603180B1 (ko) 2007-08-02 2016-03-15 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090072225A1 (en) * 2007-09-18 2009-03-19 Electronics And Telecommunications Research Institute Flat panel display device having organic thin film transistor and manufacturing method thereof
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5561899B2 (ja) 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5137798B2 (ja) 2007-12-03 2013-02-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP2009177149A (ja) 2007-12-26 2009-08-06 Konica Minolta Holdings Inc 金属酸化物半導体とその製造方法および薄膜トランジスタ
KR100976459B1 (ko) * 2007-12-27 2010-08-17 삼성모바일디스플레이주식회사 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101512818B1 (ko) * 2008-02-01 2015-05-20 삼성전자주식회사 산화물 반도체 트랜지스터 및 그 제조방법
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308797A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
WO2009038111A1 (ja) * 2007-09-21 2009-03-26 Sony Corporation 表示装置及び表示装置の製造方法
US20090146150A1 (en) * 2007-12-05 2009-06-11 Semiconductor Energy Laboratory Co., Ltd Display Device and Method for Manufacturing the Same

Also Published As

Publication number Publication date
JP7269423B2 (ja) 2023-05-08
JP5814418B2 (ja) 2015-11-17
TW201921644A (zh) 2019-06-01
JP2022176938A (ja) 2022-11-30
US20110031498A1 (en) 2011-02-10
JP2016122843A (ja) 2016-07-07
JP2014060405A (ja) 2014-04-03
TW202420563A (zh) 2024-05-16
CN101997004B (zh) 2014-12-24
KR101690215B1 (ko) 2016-12-27
JP2016028432A (ja) 2016-02-25
KR101824696B1 (ko) 2018-02-01
TW202042372A (zh) 2020-11-16
JP6148784B2 (ja) 2017-06-14
JP2022002310A (ja) 2022-01-06
KR20110015377A (ko) 2011-02-15
JP5378321B2 (ja) 2013-12-25
US20140302622A1 (en) 2014-10-09
JP6109269B2 (ja) 2017-04-05
US8324626B2 (en) 2012-12-04
JP7434643B2 (ja) 2024-02-20
KR102712473B1 (ko) 2024-10-04
CN104538437A (zh) 2015-04-22
JP2017078850A (ja) 2017-04-27
US20130095588A1 (en) 2013-04-18
TW201618278A (zh) 2016-05-16
JP2020170845A (ja) 2020-10-15
JP2014197682A (ja) 2014-10-16
JP6576497B2 (ja) 2019-09-18
JP2019083319A (ja) 2019-05-30
KR101689725B1 (ko) 2016-12-26
JP6302981B2 (ja) 2018-03-28
KR20210071910A (ko) 2021-06-16
KR20240146642A (ko) 2024-10-08
JP2017103463A (ja) 2017-06-08
JP5535385B2 (ja) 2014-07-02
US9171867B2 (en) 2015-10-27
KR20200044770A (ko) 2020-04-29
TWI650848B (zh) 2019-02-11
CN101997004A (zh) 2011-03-30
JP2023103275A (ja) 2023-07-26
TWI746064B (zh) 2021-11-11
US9954005B2 (en) 2018-04-24
KR20190014565A (ko) 2019-02-12
TW201828454A (zh) 2018-08-01
KR20160150087A (ko) 2016-12-28
TW201133790A (en) 2011-10-01
KR101946361B1 (ko) 2019-02-11
TWI626731B (zh) 2018-06-11
TWI700810B (zh) 2020-08-01
JP2018120231A (ja) 2018-08-02
KR20180043760A (ko) 2018-04-30
KR102455525B1 (ko) 2022-10-18
JP2011054951A (ja) 2011-03-17
JP2024069194A (ja) 2024-05-21
US20160035758A1 (en) 2016-02-04
TW202209633A (zh) 2022-03-01
JP7123227B2 (ja) 2022-08-22
TWI529914B (zh) 2016-04-11
KR20150091290A (ko) 2015-08-10
US8759132B2 (en) 2014-06-24
KR20220140689A (ko) 2022-10-18
CN104538437B (zh) 2018-01-26

Similar Documents

Publication Publication Date Title
JP7434643B2 (ja) 半導体装置