Nothing Special   »   [go: up one dir, main page]

TWI722231B - 積層陶瓷電子構件 - Google Patents

積層陶瓷電子構件 Download PDF

Info

Publication number
TWI722231B
TWI722231B TW106127777A TW106127777A TWI722231B TW I722231 B TWI722231 B TW I722231B TW 106127777 A TW106127777 A TW 106127777A TW 106127777 A TW106127777 A TW 106127777A TW I722231 B TWI722231 B TW I722231B
Authority
TW
Taiwan
Prior art keywords
multilayer ceramic
electronic component
thickness
end surface
ceramic capacitor
Prior art date
Application number
TW106127777A
Other languages
English (en)
Other versions
TW201807724A (zh
Inventor
坂爪克郎
石井真澄
野崎剛
新井紀宏
有我穣二
井上泰史
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW201807724A publication Critical patent/TW201807724A/zh
Application granted granted Critical
Publication of TWI722231B publication Critical patent/TWI722231B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種即便伴隨小型化而外部電極之厚度變薄亦仍可確保可靠性之積層陶瓷電子構件。積層陶瓷電子構件具備積層部及外部電極。積層部具有朝向第一方向之端面、朝向與第一方向正交之第二方向之側面、脊部、複數個陶瓷層、及內部電極。上述電子構件係於將側面上之與脊部鄰接之位置處的外部電極之第二方向之厚度設為A，端面上之與脊部鄰接之位置處的外部電極之第一方向之厚度設為B，上述電子構件之第一方向之尺寸設為L，上述電子構件之第二方向之尺寸設為T時，滿足如下關係：A/L≧0.0142×ln(L)+0.0256、A/T≧0.0274×ln(T)+0.0719、B/L≧0.0103×ln(L)+0.0281、B/T≧0.0189×ln(T)+0.0707。

Description

積層陶瓷電子構件
本發明係關於一種能夠小型化之積層陶瓷電子構件。
近年來，伴隨電子機器之小型化，將電子機器中使用之積層陶瓷電容器小型化之要求不斷增加。例如，專利文獻1中記載了一種能夠搭載於已小型化之電子機器之積層陶瓷電容器。
[先前技術文獻]
[專利文獻]
專利文獻1：日本專利特開2015-037178號公報。
最近，伴隨電子機器之進一步小型化，要求此種電子機器中使用之積層陶瓷電容器之進一步小型化。為了使積層陶瓷電容器進一步小型化，需要坯體之縮小化並且使外部電極之厚度變薄。
為了使外部電極之厚度變薄，有效的是於製造過程中將導電膏較薄地形成於燒成前之坯體之兩端面。然而，若將導電膏變薄，則燒結後，來自導電膏之基底膜容易產生間隙。若產生此種間隙，則鍍覆液或水分等容易自該間隙進入，因而有積層陶瓷電容器之可靠性降低之虞。
鑒於以上情況，本發明之目的在於提供一種即便伴隨小型化而外部電極之厚度變薄亦可確保可靠性之積層陶瓷電子構件。
為了達成上述目的，本發明之一形態之積層陶瓷電子構件包括積層部及外部電極。
上述積層部具有：端面，朝向第一方向；側面，朝向與前述第一方向正交之第二方向；脊部，將前述端面與前述側面連接；經積層之複數個陶瓷層；以及內部電極，配置於前述複數個陶瓷層之間且向前述端面抽出。
上述外部電極自上述端面側覆蓋上述積層部。
上述積層陶瓷電子構件係於將上述側面上之與上述脊部鄰接之位置處的上述外部電極之上述第二方向之厚度設為A，上述端面上之與上述脊部鄰接之位置處的上述外部電極之上述第一方向之厚度設為B，上述積層陶瓷電子構件之上述第一方向之尺寸設為L，上述積層陶瓷電子 構件之上述第二方向之尺寸設為T時，滿足如下關係A/L≧0.0142×ln(L)+0.0256、A/T≧0.0274×ln(T)+0.0719、B/L≧0.0103×ln(L)+0.0281、B/T≧0.0189×ln(T)+0.0707。
該構成中，即便伴隨積層陶瓷電子構件之小型化而外部電極之厚度變薄，亦可於被覆積層部之脊部之外部電極確保充分之厚度。藉此，能夠抑制鍍覆液或水分侵入積層部之內部，且抑制可靠性之降低。
上述L亦可為0.3mm以下。
上述T亦可為0.2mm以下。
提供即便伴隨小型化而外部電極之厚度變薄亦可確保可靠性之積層陶瓷電子構件。
10‧‧‧積層陶瓷電容器
11‧‧‧坯體
11a、11b、14a、14b、15a、15b‧‧‧側面
11c、14c、15c‧‧‧端面
11d‧‧‧脊部
12‧‧‧第一內部電極
13‧‧‧第二內部電極
14‧‧‧第一外部電極
15‧‧‧第二外部電極
16‧‧‧陶瓷層
A、B‧‧‧厚度
D1、D2、D3、D4、D5、D6、D7、D8、E1、E2‧‧‧區域
L‧‧‧第一方向之尺寸
P1、P2、P3‧‧‧連接部
T‧‧‧第二方向之尺寸
X、Y、Z‧‧‧軸
圖1係本發明之一實施形態之積層陶瓷電容器之立體圖。
圖2係上述積層陶瓷電容器之沿著圖1之Q-Q'線之剖視圖。
圖3係上述積層陶瓷電容器之沿著圖1之R-R'線之剖視圖。
圖4係將上述積層陶瓷電容器之圖2之區域E1放大表示之示意圖。
圖5係將上述積層陶瓷電容器之圖3之區域E2放大表示之示意圖。
圖6係表示上述積層陶瓷電容器之外部電極之厚度A與尺寸L之關係之曲線圖。
圖7係表示上述積層陶瓷電容器之外部電極之厚度A與尺寸T之關係之曲線圖。
圖8係表示上述積層陶瓷電容器之外部電極之厚度B與尺寸L之關係之曲線圖。
圖9係表示上述積層陶瓷電容器之外部電極之厚度B與尺寸T之關係之曲線圖。
圖10係表示上述積層陶瓷電容器之製造方法之流程圖。
以下，一邊參照圖式一邊對本發明之實施形態進行說明。
圖式中，適當地表示相互正交之X軸、Y軸、及Z軸。X軸、Y軸、及Z軸在所有圖中相同。
1.積層陶瓷電容器10之構成
圖1係本發明之一形態之積層陶瓷電容器10之立體圖。圖2係積層陶瓷電容器10之沿著圖1之Q-Q'線之剖 視圖。圖3係積層陶瓷電容器10之沿著圖1之R-R'線之剖視圖。
積層陶瓷電容器10具備坯體11、第一外部電極14、及第二外部電極15。外部電極14、15分別設置於坯體11之端面11c(X軸方向兩端面)。
典型而言，坯體11具有朝向Z軸方向之側面11a、及朝向Y軸方向之2個側面11b。將坯體11之側面11a、11b與端面11c連接之脊部11d被倒角。另外，坯體11之形狀不限定於此種形狀。例如，坯體11之側面11a、11b及端面11c可為曲面，坯體11亦可為整體帶弧度之形狀。
坯體11具有複數個第一內部電極12、複數個第二內部電極13、及複數個陶瓷層16。複數個第一內部電極12及第二內部電極13相互成對地交替積層而配置於陶瓷層16之間。
複數個第一內部電極12連接於第一外部電極14，複數個第二內部電極13連接於第二外部電極15。利用此種構成，積層陶瓷電容器10中，若對外部電極14、15施加電壓，則對內部電極12、13間之陶瓷層16施加電壓。藉此，積層陶瓷電容器10中儲存與第一外部電極14與第二 外部電極15之間之電壓相應之電荷。
第一內部電極12及第二內部電極13分別由導電性材料所構成，作為積層陶瓷電容器10之內部電極發揮功能。關於該導電性材料，例如可使用鎳(Ni)、銅(Cu)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)、或包含該些之合金之金屬材料。
陶瓷層16由陶瓷形成。坯體11中，為了增大第一內部電極12與第二內部電極13之間之各陶瓷層之電容，故使用高介電常數之材料作為構成陶瓷層16之材料。關於構成陶瓷層16之材料，例如可使用鈦酸鋇(BaTiO3)系材料之多晶體，亦即包含鋇(Ba)及鈦(Ti)之鈣鈦礦構造之多晶體。
而且，構成陶瓷層16之材料亦可為鈦酸鍶(SrTiO3)系、鈦酸鈣(CaTiO3)系、鈦酸鎂(MgTiO3)系、鋯酸鈣(CaZrO3)系、鈦酸鋯酸鈣(Ca(Zr,Ti)O3)系、鋯酸鋇(BaZrO3)系或氧化鈦(TiO2)系材料等多晶體。另外，陶瓷層16例如亦可包含稀土類元素或者矽(Si)或其氧化物等。
第一外部電極14及第二外部電極15係自端面11c側覆蓋坯體11，且自端面11c向側面11a、11b延出。藉此，第一外部電極14及第二外部電極15之任一者中，與X-Z 平面平行之剖面及與X-Y軸平行之剖面之形狀均為U字狀。
而且，本實施形態之外部電極14、15於X軸方向、Y軸方向及Z軸方向上之厚度並非固定。外部電極14、15之厚度於被覆脊部11d之部位變得最薄(參照後述之圖4及圖5)。
然而，外部電極14、15即使於被覆脊部11d之部位仍有確保充分之厚度。藉此，不易發生於坯體11之脊部11d因形成有與外部電極14、15不連續之部分(孔等)而使坯體11露出之情況。因此，積層陶瓷電容器10中可抑制水分等進入坯體11與外部電極14、15之間，因而得以確保可靠性。
本實施形態之積層陶瓷電容器10具備坯體11、第一外部電極14及第二外部電極15即可，關於其他構成能夠適當地進行變更。例如，第一內部電極12及第二內部電極13之塊數能夠根據由積層陶瓷電容器10求出之尺寸或性能而適當決定。
而且，圖2中，為了容易看見第一內部電極12及第二內部電極13之對向狀態，將第一內部電極12及第二內部電極13之塊數分別限於4塊。然而，實際上，為了確保積層陶瓷電容器10之電容而設置有更多的第一內部電極12及第二內部電極13。
圖4係將圖2所示之區域E1放大而表示之示意圖，圖5係將圖3所示之區域E2放大而表示之示意圖。圖4及圖5係將坯體11之脊部11d放大而表示之圖。圖2至圖5中表示積層陶瓷電容器10之各尺寸。另外，圖4及圖5雖僅表示第二外部電極15，但第一外部電極14亦具有與第二外部電極15相同之構成。因此，以下，除第二外部電極15外亦顯示關於第一外部電極14之符號並進行說明。
具體而言，A係坯體11之側面11a、11b上之與脊部11d鄰接之位置處的外部電極14、15之Z軸方向及Y軸方向之厚度。
亦即，圖4所示之積層陶瓷電容器10之與X-Z平面平行之剖面中，厚度A係作為側面11a與脊部11d之連接部P1、及外部電極14、15之朝向Z軸方向之側面14a、15a之Z軸方向之距離而規定。
而且，於圖5所示之積層陶瓷電容器10之與X-Y平面平行之剖面，厚度A係作為側面11b與脊部11d之連接部P3、及外部電極14、15之朝向Y軸方向之側面14b、15b之Y軸方向之距離而規定。
而且，B係坯體11之端面11c上之與脊部11d鄰接之位置處的外部電極14、15之X軸方向之厚度。
亦即，厚度B係作為端面11c與脊部11d之連接部 P2、及外部電極14、15之朝向X軸方向之端面14c、15c之X軸方向之距離而規定。
進而，T係包含外部電極14、15之積層陶瓷電容器10之Z軸方向及Y軸方向之尺寸。
亦即，於圖4所示之積層陶瓷電容器10之與X-Z平面平行之剖面，尺寸T係積層陶瓷電容器10之Z軸方向之尺寸。
而且，於圖5所示之積層陶瓷電容器10之與X-Y平面平行之剖面，尺寸T係積層陶瓷電容器10之Y軸方向。
此外，L係包含外部電極14、15之積層陶瓷電容器10之X軸方向(長度方向)之尺寸。
本實施形態之構成係於尺寸L為0.3mm以下、尺寸T為0.2mm以下之情形時尤其有效。然而，尺寸L、T不限於此，亦可為數百μm左右。而且，厚度A、B亦可設為數μm左右。
2.積層陶瓷電容器10之可靠性評價
圖6至圖9係表示積層陶瓷電容器10之外部電極14、15之厚度A、B與尺寸L、T之關係之曲線圖。本申請發明人對多數個積層陶瓷電容器10，進行於溫度85℃、濕度85%、施加10V之電壓之狀態下保持之吸濕 性試驗。然後，對吸濕性試驗後之各積層陶瓷電容器10測定電阻值，藉由判斷電阻值小於10MΩ之樣品為故障，而評價積層陶瓷電容器10之可靠性。
接下來，對判斷為無故障之積層陶瓷電容器10與判斷為故障之積層陶瓷電容器10之厚度A及尺寸L進行測定，算出A/L(厚度A相對於尺寸L之比例)。然後，關於判斷為無故障之積層陶瓷電容器10與判斷為故障之積層陶瓷電容器10之尺寸L與A/L，繪製出圖6所示之橫軸為尺寸L、縱軸為A/L之曲線圖。
其結果，確認與判斷為無故障之積層陶瓷電容器10對應之繪點(plot)落於圖6所示之區域D1，與判斷為故障之積層陶瓷電容器10對應之繪點落於區域D2。
因此，本申請發明人係於積層陶瓷電容器10之尺寸L與A/L之關係中，算出成為積層陶瓷電容器10之可靠性是否得以確保之交界線(區域D1與區域D2之邊界)的以下之式(1)。
A/L=0.0142×ln(L)+0.0256...式(1)
本實施形態中，如上所述地與無故障之積層陶瓷電容器10對應之繪點落於區域D1內，因而A/L較佳為滿足以下之式(2)。
A/L≧0.0142×ln(L)+0.0256...式(2)
繼而，本申請發明人利用與算出式(1)之方法相同的方法，於尺寸T與A/T(厚度A相對於尺寸T之比例)、尺寸L與B/L(厚度B相對於尺寸L之比例)、尺寸T與B/T(厚度B相對於尺寸T之比例)之關係中，算出成為積層陶瓷電容器10之可靠性是否得以確保之交界線的以下之式(3)至式(5)。
A/T=0.0274×ln(T)+0.0719...式(3)
B/L=0.0103×ln(L)+0.0281...式(4)
B/T=0.0189×ln(T)+0.0707...式(5)
於本實施形態中確認：與確認無故障之積層陶瓷電容器10對應之繪點落於圖7至圖9中表示之區域D3、D5、D7內，與確認故障之積層陶瓷電容器10對應之繪點落於區域D4、D6、D8。藉此，A/T、B/L、B/T較佳為分別滿足以下之式(6)至式(8)。
A/T≧0.0274×ln(T)+0.0719...式(6)
B/L≧0.0103×ln(L)+0.0281...式(7)
B/T≧0.0189×ln(T)+0.0707...式(8)
積層陶瓷電容器10藉由使A/L、A/T、B/L、B/T分別滿足式(2)、式(6)、式(7)、式(8)，則即便伴隨小型化而使外部電極14、15之厚度變薄，仍可使於外部電極14、 15中之被覆坯體11之脊部11d之部分確保充分之厚度。藉此，水分等不易侵入坯體11之內部，因而可靠性之降低得以抑制。
如此，關於積層陶瓷電容器10，實驗性地確認：在關於圖6至圖9中表示之區域D1、D3、D5、D7中所繪製者的可靠性得以確保。
3.積層陶瓷電容器10之製造方法
圖10係表示積層陶瓷電容器10之製造方法之流程圖。以下，按照圖10來說明積層陶瓷電容器10之製造方法。
3.1步驟S01：坯體準備工序
首先，準備用以形成坯體11之陶瓷片材。陶瓷片材作為未燒成之介電體生片而構成，例如使用輥塗機或刮刀成形為片狀。
接下來，例如藉由網版印刷法或凹版印刷法等對陶瓷片材印刷導電膏，藉此形成成為積層陶瓷電容器10之內部電極12、13的未燒成之內部電極。
繼而，藉由將形成有未燒成之內部電極之陶瓷片材積層而獲得積層片材。其次，利用旋轉刀或切割刀等切斷積 層片材，藉此製作未燒成之坯體11。
接下來，藉由使未燒成之坯體11燒結，製作積層陶瓷電容器10之坯體11。
坯體11之燒成溫度可基於陶瓷之燒結溫度而決定。例如，於使用鈦酸鋇(BaTiO3)系材料作為陶瓷之情形時，坯體11之燒成溫度可設為1000℃至1300℃左右。而且，燒成例如可於還原氛圍下或低氧分壓氛圍下進行。
3.2步驟S02：基底膜形成工序
步驟S02中，於由步驟S01獲得之坯體11之兩端面11c形成外部電極14、15之基底膜。具體而言，首先，以覆蓋坯體11之兩端面11c之方式塗佈未燒成之電極材料。
繼而，將坯體11例如於還原氛圍下或低氧分壓氛圍下燒結而於坯體11形成基底膜。
本實施形態中，於利用浸漬法對坯體11塗佈電極材料之情形時，向電極材料中浸漬坯體11，浸漬後，調整自電極材料拉離坯體11之速度(印跡(blot)速度)，藉此進行調整以使基底膜之厚度變得充分。
具體而言，以積層陶瓷電容器10之A/L、A/T、B/L、B/T分別滿足式(2)、式(6)、式(7)、式(8)之方式調整基底膜之厚度。藉此，於伴隨小型化而外部電極14、15之厚度變薄之情形時亦可抑制燒結後於基底膜形成間隙。
另外，步驟S02亦可於製作未燒成之坯體11後進行。 具體而言，亦可對未燒成之坯體11之兩端面塗佈未燒成之電極材料，使未燒成之坯體11燒結，與此同時，將未燒成之電極材料燒接而形成第一外部電極14及第二外部電極15之基底膜。
3.3步驟S03：鍍覆處理工序
步驟S03中，於燒接至坯體11之基底膜之上，利用電鍍等鍍覆處理形成外部電極14、15之中間膜及表面膜，從而形成第一外部電極14及第二外部電極15。
步驟S03中，因於上一步驟S02中抑制於基底膜形成間隙，故抑制鍍覆液自該間隙進入。因此，鍍覆處理後之積層陶瓷電容器10之可靠性降低被抑制。
4.實施例
以下，對本發明之實施例進行說明。
4.1積層陶瓷電容器10之製造
依據上述製造方法，對實施例1至實施例3及比較例1、比較例2之積層陶瓷電容器10之樣品分別各製作400個。於實施例1至實施例3及比較例1、比較例2之各樣品之製造方法中，基底膜形成工序中之印跡速度各不相同，而除此以外之條件相同。
‧實施例1
實施例1之樣品以尺寸L約為0.2mm且尺寸T約為0.1mm之方式製作。
‧實施例2
實施例2之樣品中，將印跡速度設得較實施例1慢5%。
‧實施例3
實施例3之樣品中，將印跡速度設得較實施例1慢10%。
‧比較例1
比較例1之樣品中，將印跡速度設得較實施例1快10%。
‧比較例2
比較例2之樣品中，將印跡速度設得較實施例1快 5%。
實施例1至實施例3及比較例1、比較例2之樣品中，因印跡速度不同，故外部電極14厚度A、外部電極15之厚度B(參照圖4及圖5)不同，藉此，樣品之尺寸L、T(參照圖2及圖3)亦不同。表1係關於實施例1至實施例3及比較例1、比較例2之樣品將外部電極14之厚度A、外部電極15之厚度B及樣品之尺寸L、T加以總結之表。表1中，厚度A、厚度B、尺寸L、尺寸T係表示為關於實施例1至實施例3及比較例1、比較例2之所有樣品之平均值。
Figure 106127777-A0101-12-0016-1
4.2積層陶瓷電容器10之評價
對實施例1至實施例3及比較例1、比較例2之積層陶瓷電容器10之樣品進行吸濕性之評價。
具體而言，將關於實施例1至實施例3及比較例1、 比較例2之400個樣品進行於溫度85℃、濕度85%且施加10V之電壓之狀態下保持之吸濕性試驗。然後，對吸濕性試驗後之各樣品測定電阻值，判斷電阻值小於10MΩ之樣品為故障。表2係關於各樣品將式(1)、式(3)、式(4)、式(5)之右邊及左邊以及故障數加以總結之表。
Figure 106127777-A0101-12-0017-2
若參照表2，則比較例1至比較例2之樣品中，確認發生故障之樣品。比較例1至比較例2之樣品係基於式(1)、式(3)、式(4)、式(5)之左邊之值分別小於基於式(1)、式(3)、式(4)、式(5)之右邊之值。
另一方面，實施例1至實施例3之樣品中，確認無發生故障之樣品。實施例1至實施例3之樣品係基於式(1)、式(3)、式(4)、式(5)之左邊之值分別大於基於式(1)、式(3)、式(4)、式(5)之右邊之值。
由上可知，積層陶瓷電容器10藉由A/L、A/T、B/L、B/T分別滿足式(2)、式(6)、式(7)、式(8)，而實驗性地確認獲得良好之耐濕性。
5.其他實施形態
以上，已對本發明之實施形態進行了說明，但本發明不僅限定於上述實施形態，當然可添加各種變更。
例如，上述實施形態中，已對作為積層陶瓷電子構件之一例之積層陶瓷電容器進行了說明，但本發明能夠應用於所有相互成對之內部電極交替配置之積層陶瓷電子構件。作為此種積層陶瓷電子構件，例如可列舉積層電感器、壓電元件等。
10‧‧‧積層陶瓷電容器
11‧‧‧坯體
11a、14a、15a‧‧‧側面
11c、14c、15c‧‧‧端面
11d‧‧‧脊部
12‧‧‧第一內部電極
13‧‧‧第二內部電極
14‧‧‧第一外部電極
15‧‧‧第二外部電極
16‧‧‧陶瓷層
E1‧‧‧區域
L‧‧‧第一方向之尺寸
T‧‧‧第二方向之尺寸
X、Y、Z‧‧‧軸

Claims (4)

  1. 一種積層陶瓷電子構件，包括：積層部，具有：端面，朝向第一方向；側面，朝向與前述第一方向正交之第二方向；脊部，將前述端面與前述側面連接；經積層之複數個陶瓷層；以及內部電極，沿垂直於前述第一及第二方向之第三方向配置於前述複數個陶瓷層之間且向前述端面抽出；以及外部電極，自前述端面至前述側面覆蓋前述積層部；於將自前述側面上之前述側面與前述脊部之間之連接部起算的前述外部電極之前述第二方向之厚度設為A，自前述端面上之前述端面與前述脊部之間之連接部起算的前述外部電極之前述第一方向之厚度設為B，前述積層陶瓷電子構件之前述第一方向之尺寸設為L，前述L為0.3mm以下，前述積層陶瓷電子構件之前述第二方向之尺寸設為T，前述T為0.2mm以下，用於如下關係之ln(L)的L之值係以毫米為單位之L的數值部分，用於如下關係之ln(T)的T之值係以毫米為單位之T的數值部分時，滿足如下關係：0.0094≧A/L≧0.0142×ln(L)+0.0256；0.0201≧A/T≧0.0274×ln(T)+0.0719；0.0154≧B/L≧0.0103×ln(L)+0.0281；0.0329≧B/T≧0.0189×ln(T)+0.0707。
  2. 如請求項1所記載之積層陶瓷電子構件，其中前述內部電極包括：鎳(Ni)、銅(Cu)、鈀(Pd)、鉑(Pt)、銀(Ag)、金(Au)、或其合金。
  3. 如請求項1所記載之積層陶瓷電子構件，其中前述陶瓷層含有選自由鈦酸鋇(BaTiO3)、鈦酸鍶(SrTiO3)、鈦酸鈣(CaTiO3)、鈦酸鎂(MgTiO3)、鋯酸鈣(CaZrO3)、鈦酸鋯酸鈣(Ca(Zr,Ti)O3)、鋯酸鋇(BaZrO3)及氧化鈦(TiO2)中之至少一種金屬氧化物。
  4. 如請求項1所記載之積層陶瓷電子構件，其中1.4μm≦A≦2.2μm，3.2μm≦B≦3.6μm。
TW106127777A 2016-08-17 2017-08-16 積層陶瓷電子構件 TWI722231B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016160087A JP6851747B2 (ja) 2016-08-17 2016-08-17 積層セラミック電子部品
JP2016-160087 2016-08-17

Publications (2)

Publication Number Publication Date
TW201807724A TW201807724A (zh) 2018-03-01
TWI722231B true TWI722231B (zh) 2021-03-21

Family

ID=61190808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127777A TWI722231B (zh) 2016-08-17 2017-08-16 積層陶瓷電子構件

Country Status (4)

Country Link
US (1) US10381160B2 (zh)
JP (1) JP6851747B2 (zh)
CN (1) CN107768141B (zh)
TW (1) TWI722231B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102620518B1 (ko) * 2019-04-17 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
KR102319597B1 (ko) * 2019-06-27 2021-11-02 삼성전기주식회사 적층 세라믹 전자부품
JP7380291B2 (ja) * 2020-02-13 2023-11-15 Tdk株式会社 電子部品
JP7380619B2 (ja) 2021-03-12 2023-11-15 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019921A (ja) * 2003-06-30 2005-01-20 Tdk Corp 外部電極形成方法及び電子部品
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
JP5040941B2 (ja) * 2009-03-06 2012-10-03 Ｔｄｋ株式会社 電子部品の製造方法
US20140008577A1 (en) * 2010-03-16 2014-01-09 Acelon Chemicals and Fiber Corporation Method of Recovering Aqueous N-Methylmorpholine-N-Oxide Solution Used in Production of Lyocell Fiber
KR101208172B1 (ko) * 2010-12-02 2012-12-04 삼성전기주식회사 전자 부품 정렬장치, 전자 부품 포장체 및 전자 부품 실장 기판
KR101832490B1 (ko) * 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
JP5783096B2 (ja) * 2012-03-16 2015-09-24 株式会社村田製作所 セラミックコンデンサ
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20140041022A (ko) * 2012-09-27 2014-04-04 삼성전기주식회사 칩 소자 및 그 제조 방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2015019045A (ja) * 2013-07-15 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
KR101444615B1 (ko) 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101452127B1 (ko) * 2013-08-12 2014-10-16 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR20150029225A (ko) * 2013-09-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 내장형 기판
KR101525676B1 (ko) * 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
DE102013227130A1 (de) * 2013-12-23 2015-06-25 Thyssenkrupp Fahrtreppen Gmbh Fördereinrichtung
JP5915682B2 (ja) * 2014-03-27 2016-05-11 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP2015198234A (ja) * 2014-04-03 2015-11-09 株式会社村田製作所 電子部品及びその製造方法
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same

Also Published As

Publication number Publication date
CN107768141A (zh) 2018-03-06
CN107768141B (zh) 2022-05-17
JP2018029118A (ja) 2018-02-22
JP6851747B2 (ja) 2021-03-31
US10381160B2 (en) 2019-08-13
US20180053601A1 (en) 2018-02-22
TW201807724A (zh) 2018-03-01

Similar Documents

Publication Publication Date Title
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
US11830679B2 (en) Multi-layer ceramic electronic component
US10622152B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP2019102578A (ja) 積層セラミック電子部品及びその製造方法
US11145458B2 (en) Multi-layer ceramic electronic component
US11049653B2 (en) Multi-layer ceramic electronic component
TWI722231B (zh) 積層陶瓷電子構件
JP7109933B2 (ja) 積層セラミック電子部品及びその製造方法
US10460876B2 (en) Multi-layer ceramic capacitor
US12170175B2 (en) Multi-layer ceramic capacitor
CN116364431A (zh) 层叠陶瓷电容器
US11551873B2 (en) Method of producing a multi-layer ceramic electronic component
JP7056864B2 (ja) セラミック電子部品
JP7307827B2 (ja) 積層セラミック電子部品
JP7171796B2 (ja) 積層セラミックコンデンサ
JP7322240B2 (ja) 積層セラミック電子部品及びその製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
US20230307181A1 (en) Multilayer ceramic capacitor and circuit board
US20230170142A1 (en) Multi-layer ceramic electronic component