Nothing Special   »   [go: up one dir, main page]

TWI531835B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI531835B
TWI531835B TW100141634A TW100141634A TWI531835B TW I531835 B TWI531835 B TW I531835B TW 100141634 A TW100141634 A TW 100141634A TW 100141634 A TW100141634 A TW 100141634A TW I531835 B TWI531835 B TW I531835B
Authority
TW
Taiwan
Prior art keywords
signal
display area
metal
layer
disposed
Prior art date
Application number
TW100141634A
Other languages
English (en)
Other versions
TW201319671A (zh
Inventor
王志豪
黃柏輔
陳志宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW100141634A priority Critical patent/TWI531835B/zh
Priority to CN201110396511.6A priority patent/CN102543896B/zh
Priority to US13/435,043 priority patent/US9097946B2/en
Publication of TW201319671A publication Critical patent/TW201319671A/zh
Application granted granted Critical
Publication of TWI531835B publication Critical patent/TWI531835B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

顯示面板
本揭示內容是有關於一種顯示面板，且特別是有關於一種顯示面板及其非顯示區域的結構設計。
隨著顯示製程技術的發展，目前各種數位顯示面板大多具備輕薄、低成本、高效能等優點，其中數位顯示面板的各種元件(如驅動電路、基板、連接線路)大多透過各種先進製程進行高度整合，以便在最小體積與最低成本下，達到最佳的顯示效果。
例如，玻璃覆晶(chip-on-glass,COG)封裝技術將驅動積體電路(integrated circuit,IC)直接架置於玻璃基板上，為了對應現在高解析度的顯示面板，驅動積體電路需具備大量的封裝接腳(pin)，但仍須要達到最小的封裝厚度。玻璃覆晶封裝技術不同於傳統製程，因少了基材、銅箔等，使其封裝完成的厚度最薄，符合未來產品輕薄的需求，同時亦有助於提高面板解析度。
現行玻璃覆晶封裝技術，是將驅動積體電路直接封裝在顯示面板周邊的非顯示區域，驅動積體電路與非顯示區域上的訊號接點電性連接，再透過金屬訊號走線將電子訊號傳導至顯示區域中，供顯示區域內的顯示驅動元件(如薄膜電晶體元件TFT)使用。
請參見第1A圖，其繪示習知的顯示面板中非顯示區域的剖面示意圖。如第1A圖所示，於非顯示區域中基板100上面設置有多個訊號接點102，訊號接點102上設置有透明的導電層108，如氧化銦錫(Indium Tin Oxide,ITO)導電層108。於習知技術中，積體電路晶片透過金屬突塊120(如晶片接腳突塊IC bump)搭接到導電層108進而電性連接至訊號接點102。
實際製程中於理想情況下，晶片接腳突塊(金屬突塊120)透過加壓複數個導電粒子110至該些訊號接點102上方的該些導電層108，藉此完成電性連接(如第1A圖所示)。第1B圖與第1C圖分別繪示製程偏移情況下習知的顯示面板的剖面示意圖。
如第1B圖所示，訊號接點102之間可能設置有金屬訊號走線104，當晶片接腳突塊進行加壓製程時，若發生水平偏差可能將導電粒子110按壓刺穿金屬訊號走線104上的絕緣結構(如閘極絕緣層106a與鈍化層106b)，導致金屬訊號走線104與訊號接腳102之間的短路。為了避免上述刺穿現象，避免因導電粒子刺穿絕緣結構，目前的玻璃覆晶製程的公差範圍皆以設計不可跨越至金屬訊號走線上方，使得製程允許公差範圍較小。
或是，如第1C圖所示，複數個導電粒子110可能發生連珠現象(beaded drainage)，導致兩個訊號接腳102之間的發生短路。
為解決上述問題，本發明揭露一種顯示面板，其顯示區域上設置有被動覆蓋層，該被動覆蓋層可用以來提高顯示區域的開口率，且該被動覆蓋層延伸至該非顯示區域上。延伸至非顯示區域的被動覆蓋層可提供一定厚度，避免導電粒子刺穿並電性連接至底下的金屬訊號走線。此外，在兩個訊號接點之間被動覆蓋層可具有一突起結構或一凹槽結構，進一步避免導電粒子的連珠現象發生。
本揭示內容之一態樣是在提供一種顯示面板其包含顯示區域、非顯示區域、複數個訊號接點以及一被動覆蓋層。非顯示區域鄰接該顯示區域。訊號接點設置於非顯示區域。被動覆蓋層設置於該顯示區域上並且延伸至該非顯示區域上，該被動覆蓋層於該顯示區域具有一第一厚度，該被動覆蓋層於該非顯示區域具有一第二厚度，其中該第一厚度大於該第二厚度。
根據本發明內容之一實施例，其中該些訊號接點上方進一步設置有複數個導電路徑。
根據本發明內容之一實施例，顯示面板更包含複數個金屬突塊，該些金屬突塊設置於該非顯示區域中該些訊號接點上方，該些金屬突塊電性連接於該些訊號接點與一積體電路晶片之間。於此實施例中，顯示面板更包含複數個導電粒子，至少一部份導電粒子設置於該些金屬突塊與該些導電路徑之間，藉此使該些晶片接腳突塊電性連接至該些訊號接點。其中該第二厚度大於該些導電粒子之直徑。
根據本發明內容之一實施例，顯示面板更包含複數條金屬訊號走線，該些金屬訊號走線設置於該非顯示區域，該些金屬訊號走線與該些訊號接點交錯間隔排列。於此實施例中，其中該被動覆蓋層具有一突起結構。其中該突起結構使該些金屬訊號走線上方的該被動覆蓋層具有一第三厚度，該第三厚度大於該第二厚度。於另一實施例中，該被動覆蓋層可具有一凹槽結構。
本揭示內容之另一態樣是在提供一種顯示面板，包含基板、顯示驅動元件、第一訊號接點、被動覆蓋層以及第一導電層。基板具有顯示區域與非顯示區域，其中該非顯示區域鄰接該顯示區域。顯示驅動元件設置於該顯示區域。第一訊號接點設置於該非顯示區域。被動覆蓋層覆蓋於該顯示驅動元件上，且延伸覆蓋於該第一訊號接點上。第一導電層設置通過該被動覆蓋層，且位於該第一訊號接點上方，並與該第一訊號接點電性連接。
根據本發明內容之一實施例，其中該顯示驅動元件更包含第一金屬層、閘極絕緣層、半導體層、第二金屬層以及鈍化層。第一金屬層設置於該基板上，閘極絕緣層設置於該第一金屬層上，半導體層設置於該閘極絕緣層上，第二金屬層設置於該半導體層上，鈍化層設置於該第二金屬層，且與該閘極絕緣層接觸，其中該被動覆蓋層設置於該鈍化層上方。
根據本發明內容之一實施例，顯示面板更包含一積體電路晶片，其中該積體電路晶片電性連接該第一訊號接點。
根據本發明內容之一實施例，顯示面板更包含一第二訊號接點設置於該非顯示區域。其中該被動覆蓋層更延伸覆蓋於該第二訊號接點，且該被動覆蓋層具有一突起結構或一凹槽結構，該突起結構或凹槽結構設置於該第一訊號接點及該第二訊號接點之間。
根據本發明內容之一實施例，顯示面板更包含第二訊號接點以及第二導電層。第二訊號接點設置於該非顯示區域，且該被動覆蓋層亦延伸覆蓋於該第二訊號接點。第二導電層設置通過該被動覆蓋層，且位於該第二訊號接點上方，並與該第二訊號接點電性連接。其中，該被動覆蓋層具有一突起結構或凹槽結構，且該突起結構或凹槽結構設置於該第一導電層及該第二導電層之間。
根據本發明內容之一實施例，顯示面板更包含複數條金屬訊號走線以及複數個訊號接點，該些金屬訊號走線設置於該非顯示區域，該些金屬訊號走線與該些訊號接點交錯間隔排列。於此實施例中，其中該被動覆蓋層具有一突起結構或凹槽結構，該突起結構或凹槽結構設置於該金屬訊號走線上方，且與該金屬訊號走線於垂直投影方向具有重疊區域。
請參閱第2圖，其繪示根據本發明之一實施例中一種顯示面板300之俯視示意圖。如第2圖所示，顯示面板300的基板302上具有顯示區域304與非顯示區域306，於此實施例中，顯示區域304大致位於顯示面板300的中央，而非顯示區域306大致分佈位於顯示面板300的周邊並鄰接顯示區域304。但本發明不限於此，舉例而言，非顯示區域306可相鄰且位於顯示區域304之一側邊。
於此實施例中，顯示面板300的非顯示區域304上設置有複數個訊號接點320(包含第一訊號接點320a與第二訊號接點320b等)，積體電路晶片400可與非顯示區域304上的多個訊號接點320電性連接，再透過複數條金屬訊號走線340將電子訊號傳導至顯示區域302中，供顯示區域302內的顯示驅動元件使用，例如薄膜電晶體驅動(Thin film transistor,TFT)元件。
如第2圖所示之實施例，顯示面板300所包含的複數條金屬訊號走線340係設置於非顯示區域306，且上述金屬訊號走線340與訊號接點320彼此為交錯間隔排列。但本發明之複數條金屬訊號走線340與訊號接點320設置排列不限於此，舉例而言，訊號接點320如第2圖所示之排列，而連接上排訊號接點320之金屬訊號走線340可往上方延伸，不與下排訊號接點320交錯。或者，訊號接點320亦可形成多排排列，如第2圖為兩排排列，亦可形成三排或多排排列，而金屬訊號走線340也可為直線或曲線般地設置於基板，以電性連接於顯示區域304。實際應用中，本實施例中的顯示面板300可為玻璃覆晶(Chip-on-glass,COG)封裝的顯示面板，但不以此為限。
接著請一併參閱第3圖，其繪示第2圖中的顯示面板300沿剖面線A-A的剖面示意圖。第3圖中繪示於一實施例中，顯示面板300上的顯示區域302至非顯示區域304的第二訊號接點320b之間的剖面結構。
如第3圖所示，顯示面板300的顯示區域304上可設置有顯示驅動元件390。顯示面板300包含被動覆蓋層360，被動覆蓋層360覆蓋於顯示區域302的顯示驅動元件390。顯示區域302的被動覆蓋層360具有第一厚度H1。可用來提高顯示面板300的開口率。
如第3圖所示，於此實施例中顯示驅動元件390可包含第一金屬層391、閘極絕緣層392、第二金屬層394、鈍化層395以及半導體層，於此實施例中半導體層可包含高濃度N型摻雜層(N+ doping layer)393以及通道層396。第一金屬層391設置於基板302上。閘極絕緣層392設置於第一金屬層391上。高濃度N型摻雜層393設置於閘極絕緣層392上。第二金屬層394設置於高濃度N型摻雜層393上。鈍化層395設置於該第二金屬層394上，且與閘極絕緣層392接觸，其中被動覆蓋層360設置於鈍化層395上方。但本發明並不以此種架構的顯示驅動元件390為限。
於本發明中，被動覆蓋層360設置於顯示區域304上並且延伸至非顯示區域306上，如第3圖所示，被動覆蓋層360延伸覆蓋於第一訊號接點320a與第二訊號接點320b上。於此實施例中，被動覆蓋層360延伸至非顯示區域304的部份具有第二厚度H2，其中第二厚度H2小於第一厚度H1，因非顯示區域304不須提升顯示開口率，採用較小的厚度有助於降低成本，並且更有空間容納與積體電路晶片400搭接的線路結構。
如第3圖所示，非顯示區域304上包含第一訊號接點320a及第一導電層380a，並且更進一步包含第二訊號接點320b及第二導電層380b。於本實施例中，第一導電層380a與第二導電層308b可為相同材料，舉例而言，為氧化銦錫(ITO)，或是在同一道光罩製程形成，但本發明不限於此。第一訊號接點320a設置於非顯示區域304的基板302上，第一導電層380a設置通過被動覆蓋層360，且位於第一訊號接點320a上方，並與第一訊號接點320a電性連接。第一導電層380a用以形成對應第一訊號接點320a的導電路徑。第二訊號接點320b設置於非顯示區域304的基板302上，第二導電層380b設置通過被動覆蓋層360，且位於第二訊號接點320b上方，並與第二訊號接點320b電性連接。第二導電層380b用以形成對應第二訊號接點320b的導電路徑。因此，於本實施例中，第一導電層380a與第二導電層380b可裸露於非顯示區域306，藉此可電性連接或傳遞訊號至外界的電路晶片(如積體電路晶片400)。
於此實施例中，非顯示區域304中各訊號接點320(如第一訊號接點320a與第二訊號接點320b)透過複數個金屬突塊(如金屬突塊420a與420b)與積體電路晶片400電性連接，該些金屬突塊設置於非顯示區域304中該些訊號接點320上方。
實際製程中，金屬突塊420a,420b透過加壓複數個導電粒子440至該些第一訊號接點320a與第二訊號接點320b上方的該些導電路徑(第一導電層380a與第二導電層380b)，藉此使該些金屬突塊420a,420b電性連接於第一訊號接點320a與第二訊號接點320b。藉此完成積體電路晶片400至各訊號接點320之間的訊號電性連接。實際應用中，導電粒子440可為異方性導電膠膜(Anisotropic Conductive Film,ACF)粒子，用以固定積體電路晶片400與顯示面板300上，且利用導電粒子440達到積體電路晶片400與顯示面板300的訊號傳遞。
於此實施例中，第一訊號接點320a與第二訊號接點320b之間設置有金屬訊號走線340。須特別說明的是，被動覆蓋層360從顯示區域304延伸至非顯示區域306，即延伸覆蓋於第一訊號接點320a、金屬訊號走線340與第二訊號接點320b上方，且被動覆蓋層360在非顯示區域至少具有第二厚度H2。
於此實施例中，由顯示區域304延伸至非顯示區域306的被動覆蓋層360可用以加厚非顯示區域306上覆蓋材料的整體厚度(如鈍化層395、閘極絕緣層392與被動覆蓋層360三者之總厚度)，防止導電粒子440刺穿。於較佳實施例中，被動覆蓋層360的第二厚度H2即大於該些導電粒子440之直徑，如此一來，即使晶片接腳突塊(即金屬突塊420a,420b)進行加壓製程發生水平偏差，導電粒子440被擠壓而部份埋入被動覆蓋層360之中，導電粒子440亦不可能完全刺穿被動覆蓋層360。因此，可避免金屬訊號走線340因導電粒子440刺穿(可對照習知技術之第1B圖)而裸露並產生非預期的短路情況。也就是說，透過被動覆蓋層360的設置，即使在晶片接腳突塊製程對準上發生誤差時，仍可避免刺穿金屬訊號走線340上的隔離結構，如此一來，在玻璃覆晶製程的公差範圍便可允許跨越至金屬訊號走線上方。此外，於此實施例中，非顯示區域306上的被動覆蓋層360係由顯示區域304延伸而來，可透過同一製程完成，並不需要額外的製程便能提升非顯示區域306上覆蓋材料的整體厚度。
此外，於本發明中之實施例中，被動覆蓋層360可進一步具有突起結構362。如第3圖所示，被動覆蓋層360的突起結構362係位於金屬訊號走線340上方，且突起結構362與金屬訊號走線340於垂直投影方向大致具有重疊區域。突起結構362使金屬訊號走線340上方的被動覆蓋層360總共具有第三厚度H3，第三厚度H3大於第二厚度H2，如此可更加確保防刺穿的效果。
此外，突起結構362可在第一訊號接點320a及第二訊號接點320b之間形成一個高低段差，如此一來，第一訊號接點320a及第二訊號接點320b之間的導電粒子440便不會形成連珠現象(beaded drainage)，而誤使第一訊號接腳320a短路至第二導電層380b，或是誤使第二訊號接腳320b短路至第一導電層380a。也就是說，具有高低段差的突起結構362可用以避免導電粒子440的連珠現象(可對照習知技術之第1C圖)，而產生錯誤的電性連接關係。
被動覆蓋層360的突起結構362的水平位置並不限於金屬訊號走線340的正上方。於另一實施例中，突起結構362的水平位置亦可設置介於第一訊號接點320a及第二訊號接點320b之間任一處，但不限於重疊於金屬訊號走線340的垂直投影位置。於另一實施例中，突起結構362的水平位置亦可設置介於第一導電層380a及第二導電層380b之間，但不限於重疊於金屬訊號走線340的垂直投影位置。上述設置方式均可達到避免導電粒子440的連珠現象的效果。
於上述實施例中，被動覆蓋層360於金屬訊號走線340上方、第一訊號接點320a及第二訊號接點320b之間或第一導電層380a及第二導電層380b之間設置有突起結構362形成高低段差的地形阻隔，以避免導電粒子440的連珠現象的效果，但本發明並不以此為限。
請參閱第4圖，其繪示根據本發明內容另一實施例中被動覆蓋層360上設有凹槽結構364的剖面示意圖。如第4圖所示的實施例中，被動覆蓋層360於金屬訊號走線340上方、第一訊號接點320a及第二訊號接點320b之間或第一導電層380a及第二導電層380b之間設置有凹槽結構364，凹槽結構364可用以增加導電粒子440分布的空間，部分的導電粒子440受限制(trapped)於較低的凹槽結構內，與周圍產生高低段差的地形阻隔，可達到避免導電粒子440的連珠現象的效果。然，本發明之凹槽結構364的位置不限於此，舉例而言，凹槽結構364的水平位置亦可設置介於第一訊號接點320a及第二訊號接點320b之間任一處，或介於第一導電層380a及第二導電層380b之間。上述設置方式均可達到避免導電粒子440的連珠現象的效果。
於本實施例中，凹槽結構364使金屬訊號走線340上方的被動覆蓋層360具有第四厚度H4，第四厚度H4小於第二厚度H2，使得可利用高度差以造成凹槽結構364來容納導電粒子440。另外，為了防止導電粒子440刺穿，於本實施例中，凹槽結構364的整體厚度(如被動覆蓋層360的第四厚度H4、鈍化層395與閘極絕緣層392三者之總厚度)大於該些導電粒子440之直徑，如此一來，即使晶片接腳突塊(即金屬突塊420a,420b)進行加壓製程發生水平偏差，導電粒子440被擠壓而部份埋入被動覆蓋層360之中，導電粒子440亦不可能完全刺穿被動覆蓋層360。但本發明不限於此，舉例而言，被動覆蓋層360之第四厚度H4大於該些導電粒子440之直徑亦可達到相同作用。
綜上所述，本發明揭露的顯示面板其顯示區域上設置有被動覆蓋層，該被動覆蓋層可用以來提高顯示區域的開口率，且該被動覆蓋層延伸至該非顯示區域上。延伸至非顯示區域的被動覆蓋層可提供一定厚度，避免導電粒子刺穿並電性連接至底下的金屬訊號走線。此外，在兩個訊號接點之間被動覆蓋層可具有一突起結構或凹槽結構，進一步避免導電粒子的連珠現象發生。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100,302．．．基板
102,320．．．訊號接點
104,340．．．金屬訊號走線
106a．．．閘極絕緣層
106b．．．鈍化層
108．．．導電層
110,440．．．導電粒子
120,420a,420b．．．金屬突塊
300．．．顯示面板
304．．．顯示區域
306．．．非顯示區域
400．．．積體電路晶片
320a．．．第一訊號接點
320b．．．第二訊號接點
360．．．被動覆蓋層
362．．．突起結構
364．．．凹槽結構
380a．．．第一導電層
380b．．．第二導電層
390．．．顯示驅動元件
391．．．第一金屬層
392．．．閘極絕緣層
393．．．高濃度N型摻雜層
394．．．第二金屬層
395．．．鈍化層
396．．．通道層
為讓本揭示內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1A圖繪示習知的顯示面板中非顯示區域的剖面示意圖；
第1B圖繪示製程偏移情況下習知的顯示面板的剖面示意圖；
第1C圖繪示製程偏移情況下習知的顯示面板的剖面示意圖；
第2圖繪示根據本發明之一實施例中一種顯示面板之俯視示意圖；
第3圖繪示第2圖中的顯示面板沿剖面線A-A的剖面示意圖；以及
第4圖繪示根據本發明內容另一實施例中被動覆蓋層上設有凹槽結構的剖面示意圖。
302．．．基板
340．．．金屬訊號走線
440．．．導電粒子
300．．．顯示面板
304．．．顯示區域
306．．．非顯示區域
400．．．積體電路晶片
320a．．．第一訊號接點
320b．．．第二訊號接點
360．．．被動覆蓋層
362．．．突起結構
380a．．．第一導電層
380b．．．第二導電層
420a,420b．．．金屬突塊
390．．．顯示驅動元件
391．．．第一金屬層
392．．．閘極絕緣層
393．．．半導體層
394．．．第二金屬層
395．．．鈍化層
396．．．通道層

Claims (13)

  1. 一種顯示面板，包含：一顯示區域；一非顯示區域，該非顯示區域鄰接該顯示區域；複數個訊號接點，該些訊號接點設置於該非顯示區域；一金屬訊號走線設置於該非顯示區域中，該金屬訊號走線通過相鄰兩訊號接點間的的一空隙；一被動覆蓋層，該被動覆蓋層設置於該顯示區域上並且延伸至該非顯示區域上覆蓋該些金屬訊號走線，該被動覆蓋層於該顯示區域具有一第一厚度，該被動覆蓋層於該非顯示區域具有一第二厚度，其中該第一厚度大於該第二厚度；以及一突起結構或一凹槽結構形成於該被動覆蓋層上並位於相鄰兩訊號接點間的該空隙上方，該突起結構或該凹槽結構與該金屬訊號走線於垂直投影方向具有重疊區域。
  2. 如請求項1所述之顯示面板，其中該些訊號接點上方進一步設置有複數個導電路徑。
  3. 如請求項2所述之顯示面板，更包含複數個金屬突塊，該些金屬突塊設置於該非顯示區域中該些訊號接點上方，該些金屬突塊電性連接於該些訊號接點與一積體電路晶片之間。
  4. 如請求項3所述之顯示面板，更包含複數個導電粒子，至少一部份導電粒子設置於該些金屬突塊與該些導電路徑之間，藉此使該些晶片接腳突塊電性連接至該些訊號接點。
  5. 如請求項4所述之顯示面板，其中該第二厚度大於該些導電粒子之直徑。
  6. 如請求項1所述之顯示面板，其中該些金屬訊號走線與該些訊號接點交錯間隔排列。
  7. 如請求項1所述之顯示面板，其中該突起結構使該金屬訊號走線上方的該被動覆蓋層具有一第三厚度，該第三厚度大於該第二厚度。
  8. 如請求項1所述之顯示面板，其中該凹槽結構使該金屬訊號走線上方的該被動覆蓋層具有一第四厚度，該第四厚度小於該第二厚度。
  9. 一種顯示面板，包含：一基板，具有一顯示區域與一非顯示區域，其中該非顯示區域鄰接該顯示區域；一顯示驅動元件，設置於該顯示區域；一第一訊號接點以及一第二訊號接點，設置於該非顯 示區域；一金屬訊號走線設置於該非顯示區域中，該金屬訊號走線通過該第一訊號接點與該第二訊號接點間的一空隙；一被動覆蓋層，覆蓋於該顯示驅動元件上，且延伸覆蓋於該第一訊號接點、該第二訊號接點以及該金屬訊號走線上，該被動覆蓋層上有一突起結構或一凹槽結構位於該第一訊號接點與該第二訊號接點間的該空隙上方，其中該突起結構或該凹槽結構與該金屬訊號走線於垂直投影方向具有重疊區域；以及一第一導電層，設置通過該被動覆蓋層，且位於該第一訊號接點上方，並與該第一訊號接點電性連接。
  10. 如請求項9所述之顯示面板，其中該顯示驅動元件更包含：一第一金屬層，設置於該基板上；一閘極絕緣層，設置於該第一金屬層上；一半導體層，設置於該閘極絕緣層上；一第二金屬層，設置於該半導體層上；以及一鈍化層，設置於該第二金屬層上，且與該閘極絕緣層接觸，其中該被動覆蓋層設置於該鈍化層上方。
  11. 如請求項9所述之顯示面板，更包含一積體電路晶片，其中該積體電路晶片電性連接該第一訊號接點與該第二訊號接點。
  12. 如請求項9所述之顯示面板，更包含：一第二導電層，設置通過該被動覆蓋層，且位於該第二訊號接點上方，並與該第二訊號接點電性連接，其中該突起結構或該凹槽結構設置於該第一導電層及該第二導電層之間。
  13. 如請求項9所述之顯示面板，更包含複數條金屬訊號走線以及複數個訊號接點，其中該些金屬訊號走線與該些訊號接點交錯間隔排列。
TW100141634A 2011-11-15 2011-11-15 顯示面板 TWI531835B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100141634A TWI531835B (zh) 2011-11-15 2011-11-15 顯示面板
CN201110396511.6A CN102543896B (zh) 2011-11-15 2011-11-29 显示面板
US13/435,043 US9097946B2 (en) 2011-11-15 2012-03-30 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100141634A TWI531835B (zh) 2011-11-15 2011-11-15 顯示面板

Publications (2)

Publication Number Publication Date
TW201319671A TW201319671A (zh) 2013-05-16
TWI531835B true TWI531835B (zh) 2016-05-01

Family

ID=46350431

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141634A TWI531835B (zh) 2011-11-15 2011-11-15 顯示面板

Country Status (3)

Country Link
US (1) US9097946B2 (zh)
CN (1) CN102543896B (zh)
TW (1) TWI531835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664611B (zh) * 2016-10-31 2019-07-01 大陸商昆山工研院新型平板顯示技術中心有限公司 Driving circuit carrier, display panel, flat panel display and manufacturing method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471573B (zh) * 2013-07-04 2015-02-01 Au Optronics Corp 顯示裝置及其電路板模組
KR102192589B1 (ko) * 2014-08-08 2020-12-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN106405962A (zh) * 2016-10-31 2017-02-15 深圳市华星光电技术有限公司 阵列基板及其走线和测试垫的制作方法、液晶面板
KR102333549B1 (ko) * 2017-07-05 2021-11-30 엘지디스플레이 주식회사 표시장치
TWI684053B (zh) * 2018-06-21 2020-02-01 友達光電股份有限公司 顯示裝置及其製造方法
CN109065507B (zh) * 2018-08-09 2020-08-04 武汉华星光电半导体显示技术有限公司 显示面板
CN109949703B (zh) * 2019-03-26 2021-08-06 京东方科技集团股份有限公司 柔性显示基板、显示面板、显示装置及制作方法
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치
US11978743B2 (en) * 2020-12-01 2024-05-07 Everdisplay Optronics (Shanghai) Co., Ltd TFT array substrate and display panel including the same
CN113687533B (zh) * 2021-08-02 2023-01-24 惠州华星光电显示有限公司 显示面板及其制备方法
CN115483229B (zh) * 2022-09-28 2024-09-03 厦门天马显示科技有限公司 一种显示面板和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715943B1 (ko) * 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
TW479304B (en) 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
CN100339746C (zh) * 2004-04-06 2007-09-26 统宝光电股份有限公司 半反射半穿透液晶显示器
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
KR101134168B1 (ko) 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
CN100412632C (zh) * 2006-06-30 2008-08-20 友达光电股份有限公司 半反射半穿透液晶显示器的阵列基板的制造方法
TW201022779A (en) * 2008-12-12 2010-06-16 Au Optronics Corp Pixel array and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664611B (zh) * 2016-10-31 2019-07-01 大陸商昆山工研院新型平板顯示技術中心有限公司 Driving circuit carrier, display panel, flat panel display and manufacturing method
US10665151B2 (en) 2016-10-31 2020-05-26 Kunshan New Flat Panel Display Technology Center Co., Ltd. Driver circuit carrier, display panel, tablet display, and manufacturing method

Also Published As

Publication number Publication date
US9097946B2 (en) 2015-08-04
US20130120329A1 (en) 2013-05-16
CN102543896A (zh) 2012-07-04
CN102543896B (zh) 2015-07-08
TW201319671A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI531835B (zh) 顯示面板
US11031454B2 (en) Electronic component, electric device including the same
KR102654925B1 (ko) 디스플레이 장치 및 이의 제조 방법
US10312263B2 (en) Display panel and manufacturing method thereof
US10289243B2 (en) Touch control display device and manufacturing method thereof
US10283064B2 (en) Liquid crystal display, device and connection structure of display panel and system circuit
TWI360009B (en) Mounting terminal substrate and display device usi
TWI329230B (en) Electrical connection pattern in an electronic panel
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
CN107589576B (zh) 阵列基板及其制作方法、触控显示面板
US20210265393A1 (en) Display device
US9954013B2 (en) Display device and method of manufacturing the same
US9904133B2 (en) Liquid crystal display
US10636755B2 (en) Electronic product
US9865579B2 (en) Display device having driver IC directly connected to substrate
CN113193017B (zh) 显示面板和显示装置
CN112735262A (zh) 显示基板及其制作方法、和显示装置
KR102663140B1 (ko) 디스플레이 장치
JP2007025562A (ja) 液晶表示装置及びその製造方法
KR20180026613A (ko) 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JP2019040120A (ja) 液晶表示装置
TWI483402B (zh) 一種接觸電路
KR101993261B1 (ko) 액정 디스플레이 장치와 이의 제조방법
TWI408475B (zh) 主動元件陣列基板及其製造方法
TWI390691B (zh) 銲墊、晶片－基板接合之封裝構造及液晶顯示面板