Nothing Special   »   [go: up one dir, main page]

TWI515793B - 沉積薄膜電極與薄膜堆疊的方法 - Google Patents

沉積薄膜電極與薄膜堆疊的方法 Download PDF

Info

Publication number
TWI515793B
TWI515793B TW100136956A TW100136956A TWI515793B TW I515793 B TWI515793 B TW I515793B TW 100136956 A TW100136956 A TW 100136956A TW 100136956 A TW100136956 A TW 100136956A TW I515793 B TWI515793 B TW I515793B
Authority
TW
Taiwan
Prior art keywords
transparent conductive
conductive oxide
oxide film
gas
sputtering
Prior art date
Application number
TW100136956A
Other languages
English (en)
Other versions
TW201234481A (en
Inventor
匹埃拉里希法比歐
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201234481A publication Critical patent/TW201234481A/zh
Application granted granted Critical
Publication of TWI515793B publication Critical patent/TWI515793B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

沉積薄膜電極與薄膜堆疊的方法
本發明的實施例係關於濺射沉積系統,用以施行製造透明氧化物薄膜電晶體的製程步驟。特別地,本發明的實施例係關於沉積設備,該設備適於沉積薄膜電極至適合薄膜電晶體的透明導電氧化物膜上。另外,本發明的實施例係關於適用薄膜電晶體的薄膜堆疊。再者,本發明的實施例係關於沉積薄膜電極至透明導電氧化物膜上的方法。
薄膜電晶體(TFT)已廣為使用,例如作為顯示裝置的切換元件。薄膜電晶體從而可控制顯示技術中的灰階,並可驅動各種顯示裝置。在習知顯示裝置中,驅動各畫素的半導體元件係由具至少一個主動層的薄膜電晶體構成。用於TFT的薄膜堆疊可包括透明導電氧化物(TCO)膜,TCO膜沉積於基板上。TCO膜的應用廣泛,例如TCO膜可用於諸如液晶顯示器、觸控面板裝置、光伏電池和透明薄膜電晶體的電子裝置。由於薄膜電晶體在許多電子裝置中日益重要,因此改善薄膜電晶體的電性和裝置性能亦成為重要課題。
鑒於上述,根據獨立請求項1,提供沉積薄膜電極至透明導電氧化物膜上的方法。另外,根據獨立請求項7,提供適於沉積薄膜電極至透明導電氧化物膜上的沉積設備。此外,根據獨立請求項10,提供適用薄膜電晶體的薄膜堆疊。
根據一個實施例,提供沉積薄膜電極至透明導電氧化物膜上的方法,方法包括沉積透明導電氧化物膜至基板上;使基板和透明導電氧化物膜處於含有處理氣體的處理環境,處理氣體相對於透明導電氧化物膜作為施體材料或受體材料;以及沉積薄膜電極至至少部分的透明導電氧化物膜上,其中當沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。
根據另一實施例,提供適於沉積薄膜電極至透明導電氧化物膜上的沉積設備,沉積設備包括適於支承待處理基板的基板載具、濺射裝置,該濺射裝置適於濺射透明導電氧化物膜至基板上及適於濺射至少一個薄膜電極至至少部分的透明導電氧化物膜上以及氣流控制器,該氣流控制器適於控制基板與透明導電氧化物膜的處理環境組成,處理環境含有相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體,其中當沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。
根據又一實施例,提供適用薄膜電晶體的薄膜堆疊,薄膜堆疊包括基板、沉積於基板上的透明導電氧化物膜、沉積於透明導電氧化物膜上的前驅物層以及沉積於至少部分透明導電氧化物膜上的薄膜電極。
現將詳細參閱本發明各實施例,實施例的一或更多個實例繪示於圖式。在下列各圖說明中,相同的元件符號表示相仿的部件。大致上,只描述個別實施例相異之處。每一實例僅提供作為說明之用,而無意限制本發明。例如,某一個實施例所示或所述的部分特徵結構當可應用或結合其他實施例而產生另一實施例。本發明擬包括這些修改和變化。
本文所述實施例尤其係關於沉積薄膜電極至透明導電膜上的方法。透明導電氧化物膜沉積於透明基板上,例如玻璃基板,接著使上述結構處於含有處理氣體的處理環境,處理氣體相對於透明導電氧化物膜作為施體材料或受體材料。沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。依此而得的薄膜堆疊可用於薄膜電晶體。
薄膜堆疊包括基板、沉積於基板上的透明導電氧化物膜、沉積於透明導電氧化物膜上的前驅物層以及沉積於至少部分透明導電氧化物膜上的薄膜電極。為製造薄膜堆疊用於薄膜電晶體,可提供沉積設備,該沉積設備適於沉積薄膜電極至透明導電氧化物膜上。沉積設備包括基板載具,該基板載具適於支承待處理基板。
濺射裝置適於濺射透明導電氧化物膜至基板上及適於濺射至少一個薄膜電極至至少部分的透明導電氧化物膜上。氣流控制器適於控制基板與透明導電氧化物膜的處理環境組成。處理環境含有相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體。
當沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。為提供良好的電子薄膜裝置電性,須考量透明導電氧化物膜與至少一個薄膜電極間有較小的接觸電阻。特別地,薄膜電阻器的半導體層與塗覆於上的各源極/汲極層間的接觸電阻將減小。故薄膜電晶體裝置將展現較高的效率。
第1圖為根據一典型實施例,濺射沉積系統200的示意方塊圖。如第1圖所示,濺射沉積系統200包括濺射反應器205,在此可沉積各種薄膜至基板101上,濺射沉積系統200還包括氣流控制器300。基板載具102配置在濺射反應器205中,基板載具102適於支承待處理基板101。
濺射反應器205進一步包括加熱裝置103,加熱裝置103配置鄰接基板載具102,以加熱基板載具102和基板101達預定溫度。濺射靶材201提供沉積材料204來形成薄膜至基板101上,濺射靶材201配置在濺射反應器205內。濺射氣體202經由濺射氣體入口206引入濺射反應器205,並從濺射靶材201濺射出沉積材料204。
濺射反應器205所含濺射系統可由直流(DC)濺射系統、射頻(RF)濺射系統或磁控管濺射系統構成,但不以此為限。濺射反應器205連接至真空泵203,真空泵203提供濺射反應器205內的預定內部壓力。濺射氣體202和施體氣體或受體氣體207經由濺射氣體入口206引入濺射反應器205。
濺射氣體202和施體氣體或受體氣體207由氣流控制器300提供。此外,氣流控制器300還包括濺射氣源303和提供施體氣體或受體氣體207的氣源304。濺射氣源303和氣源304各自經由管路連接至氣體混合器302,氣體混合器302提供濺射氣體202與施體或受體氣體207的混合物。在此應注意濺射氣體202中的施體氣體或受體氣體207含量可不相同。
氣閥301設於氣流控制器300,以提供濺射氣體202與施體氣體或受體氣體207的預定氣流至濺射反應器205。濺射裝置適於濺射至少一個透明導電氧化物膜(TCO膜)至基板101上及適於濺射至少一個薄膜電極(如以下第2圖及第3圖所述)至至少部分的透明導電氧化物膜上。
氣流控制器300提供對濺射反應器205內基板101與透明導電氧化物膜周圍的處理環境組成的控制。處理環境含有施體氣體或受體氣體207,以相對於透明導電氧化物膜作為施體材料或受體材料。
當沉積薄膜電極至至少部分的透明導電氧化物膜上時(亦參見第2圖、第3圖及第4圖),可相對濺射氣體202的壓力,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體(即施體氣體或受體氣體207)的分壓。在此應注意相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體(即施體氣體或受體氣體207)的分壓可以引入濺射反應器205的氣體流率表示。施體氣體或受體氣體207相對濺射氣體202的流率可為0.5%至60%,且通常為約10%。
在此應注意,儘管未詳細描述,但在薄膜沉積製程期間,可控制至少一個沉積參數。至少一個沉積參數選自由施予濺射陰極(濺射靶材201)的功率、濺射氣體202的壓力、沉積氣體混合物的組成、基板溫度、沉積時間和上述參數的任何組合物所組成的群組。
處理環境可包括氣體組成,該氣體組成選自由氬氣(Ar)、氫氣(H2)、Ar/H2、氨氣(NH3)、Ar/NH3、氮氣(N2)、Ar/N2和上述物質的任何組合物所組成的群組。可利用磁控管濺射、RF濺射或DC濺射及利用反應濺射或不反應濺射來提供濺射製程。根據可結合所述其他實施例的典型實施例,濺射沉積系統205可提供作為磁控管濺射單元,磁控管濺射單元適於濺射選自由鉬(Mo)、鈦(Ti)、MoTi、鋁(Al)、銅(Cu)和上述物質的任何組合物所組成群組的金屬。
第2圖為薄膜堆疊100的側視圖,薄膜堆疊100包括一些層於待處理基板101上。如第2圖所示,薄膜堆疊100可為反轉交錯型結構中的薄膜電晶體的一部分。基板101例如可為玻璃基板。閘極觸點401沉積在基板101上。閘介電層404塗覆閘極觸點401和基板表面的其餘部分。透明導電氧化物膜405(TCO膜、TCO層)沉積在至少部分的閘介電層404上。透明導電氧化物膜405可包括選自由氧化鋅(ZnO)、氧化銦鎵鋅(IGZO)、氧化銦錫(ITO)、氧化銦(In2O3)、氧化錫(SnO2)、氧化鎘(CdO)和上述物質的任何組合物所組成群組的n型材料或選自由氧化亞銅(Cu2O)、氧化銅鋁(CuAlO2)、氧化銅鍶(Cu2SrO2)、氧化銅鎵(CuGaO2)和上述物質的任何組合物所組成群組的p型材料。
該等材料中導電性和光學透通性的共存進一步取決於結晶或無定形氧化物結構中金屬陽離子的本性、數量與原子排列、駐留形態和存在固有或蓄意引入的缺陷。
薄膜電極(例如汲極觸點402和源極觸點403)沉積在至少部分的透明導電氧化物膜405上。蝕刻終止層406位於源極觸點403與汲極觸點402之間。為保護整個薄膜結構,鈍化層407沉積在整個薄膜結構上。
根據可結合所述其他實施例的另一典型實施例,在沉積薄膜電極403、402前,沉積前驅物層至透明導電氧化物膜上。前驅物層可包括選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成群組的濺射金屬。薄膜電極(例如汲極觸點402和源極觸點403)可包括以濺射金屬形式提供的材料,濺射金屬選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成的群組。
第3圖為根據一典型實施例的薄膜堆疊100另一側的側視圖,其中第3圖顯示容積電阻409/409’與界面電阻408共存。在此應注意,儘管圖未繪示,但前驅物層可於沉積薄膜電極403、402(即源極觸點403和汲極觸點402)前沉積。
根據可結合所述其他實施例的典型實施例,前驅物層的厚度為一個原子層到至多達100奈米(nm),且通常為約10 nm。
藉由提供含氫的前驅物層,可降低汲極/源極底下的容積電阻409’(如第3圖的兩個箭頭所示)。氫含量可造成n型透明導電氧化物膜405的載子濃度為約1019個原子/立方公分。再者,藉由提供含氮的前驅物層,可降低汲極/源極底下的容積電阻409’(如第3圖的兩個箭頭所示)。氮含量可造成p型透明導電氧化物膜405的載子濃度為約1019個原子/立方公分。整體電阻(例如界面電阻408與容積電阻409/409’的總和)可依下式表示:
RC=R界面+R容積=R408+R409+R409’ (1)。
第4圖為根據又一實施例的薄膜堆疊100另一側的側視圖,該實施例可結合所述其他實施例。第4圖圖示沉積薄膜電極(例如汲極觸點402及/或源極觸點403)至透明導電氧化物膜405上之前的情況。由於施體氣體或受體氣體207與濺射氣體202結合(此已參照第1圖描述如上),故在沉積薄膜電極前,至少一部分的施體氣體或受體氣體207可併入前驅物層內。
在第4圖中,待處理基板101具有閘極觸點層401、位於閘極觸點401和待處理基板101其餘部分表面的閘介電層404、藉由將施體氣體或受體氣體411併入至少部分的閘介電層404上而改質的透明導電氧化物膜410以及位於改質透明導電氧化物膜410上的蝕刻終止層406。在此應注意蝕刻終止層406底下的部分透明導電氧化物膜405未經施體氣體或受體氣體207改質。
在此應注意「改質透明導電氧化物膜」一詞代表施體氣體或受體氣體207已擴散到透明導電氧化物膜內,從而降低容積電阻409’。濺射反應器205中的處理環境所含施體氣體或受體氣體207(參見第1圖)可相對於透明導電氧化物膜410作為施體材料或受體材料。
作為施體材料時,可提供氫。氫氣包含在濺射氣體202內作為施體氣體207,濺射氣體202利用濺射氣體入口206引入濺射反應器205,如此不但可降低容積電阻409’,還可降低透明導電氧化物膜410與薄膜電極402、403(第4圖未圖示)間界面的界面電阻408。故濺射製程加入氫氣,以產生幾個含氫的第一源極/汲極材料原子層,其中利用濺射製程氣體,在不含氫的情況下沉積其餘薄膜電極,直到達層厚度設定值為止。
如上所述,透明導電氧化物膜405可包括選自由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物質的任何組合物所組成群組的n型材料。又或者,透明導電氧化物膜405可包括選自由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物質的任何組合物所組成群組的p型材料。特別是就Cu2O作為p型TCO的實例而言,Cu2O作為TFT主動層材料,上述製程施行時可使用含氮處理氣體(例如氮氣(N2)、一氧化二氮(N2O)和上述物質的任何組合物)作為受體氣體。氮對Cu2O而言為有效p型摻質。因含氮氣體所致,未摻雜Cu2O將形成受體狀態,故提供前驅物層亦可改善接觸電阻。
因此,源極/汲極不直接沉積於主動通道島狀區上,而是在透明導電氧化物膜410與薄膜電極間提供前驅物層。故氫可作為透明導電氧化物膜410中的施體,例如由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物質的任何組合物組成,其中濺射製程期間併入氫會影響上式(1)所示的整體電阻。另外,氮可作為透明導電氧化物膜410中的受體,例如由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物質的任何組合物組成,其中濺射製程期間併入氮會影響上式(1)所示的整體電阻。
依此,可降低整體電阻,即界面電阻408與容積電阻409/409’的總和。藉由在含氫大氣或含氮大氣下濺射金屬材料,可降低界面電阻408和容積電阻409’。利用靜態反應磁控管濺射純源極/汲極金屬,例如Mo、Ti、MoTi、Al、Cu或上述物質的任何組合物,可沉積薄前驅物層,其中薄前驅物層沉積係在定義蝕刻終止層406後進行。適用此製程的大氣可為Ar/H2或Ar/NH3大氣,以相對於n型TCO膜提供施體材料,或者大氣可為N2、Ar/N2、Ar/N2O大氣,以相對於p型TCO膜提供受體材料。故濺射大氣中存有氫或氮可降低透明導電氧化物膜410與源極/汲極金屬間的界面電阻408,源極/汲極金屬例如在純氬大氣下直接濺射於前驅物膜上。
此外,原位H2擴散能降低容積電阻409’。上式(1)所示整體電阻RC的降低程度係藉由控制前驅物膜的不同沉積參數而提供,參數例如為施予濺射陰極的功率、濺射氣體的壓力、氬/氫或氬/氮混合物的組成、沉積時間、基板溫度等。
第5圖為沉積薄膜電極至透明導電氧化物膜上的方法流程圖。製程始於方塊501。接著,沉積透明導電氧化物膜405、410至基板101上(方塊502)。在方塊503中,使基板和沉積於基板101上的透明導電氧化物膜處於含有處理氣體的處理環境,處理氣體相對於透明導電氧化物膜405作為施體材料或受體材料。
接著,沉積薄膜電極(例如源極觸點403和汲極觸點402)至至少部分的透明導電氧化物膜405上。如方塊505所示,沉積薄膜電極期間,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。沉積薄膜電極402、403至至少部分的透明導電氧化物膜405上時,使施體氣體207的分壓產生變化。如此可得改質的透明導電氧化物膜410(參見第4圖),改質透明導電氧化物膜410併入施體材料(例如氫)或受體材料(例如氮)。程序於方塊506結束。
鑒於上述,已描述複數個實施例。例如,根據一個實施例,提供沉積薄膜電極至透明導電氧化物膜上的方法,方法包括沉積透明導電氧化物膜至基板上;使基板和透明導電氧化物膜處於含有處理氣體的處理環境,處理氣體相對於透明導電氧化物膜作為施體材料或受體材料;以及沉積薄膜電極至至少部分的透明導電氧化物膜上,其中當沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。處理環境可包括氣體組成,該氣體組成選自由Ar、H2、Ar/H2、NH3、Ar/NH3和上述物質的任何組合物所組成的群組,或者該氣體組成選自由Ar、N2、Ar/N2和上述物質的任何組合物所組成的群組。根據可結合上述任何其他實施例與修改例的又一實施例,方法進一步包括在沉積薄膜電極前,沉積前驅物層至透明導電氧化物膜上。此外,可藉由濺射金屬來沉積前驅物層,金屬選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成的群組。根據再一附加或替代修改例,在薄膜沉積製程期間,控制至少一個沉積參數,其中至少一個沉積參數選自由施予濺射陰極的功率、濺射氣體的壓力、沉積氣體混合物的組成、基板溫度和上述參數的任何組合物所組成的群組。根據一選擇性修改例,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。施體氣體相對濺射氣體的流率可為0.5%至60%,且通常為約10%。根據另一實施例,提供適於沉積薄膜電極至透明導電氧化物膜上的沉積設備,沉積設備包括適於支承待處理基板的基板載具、濺射裝置,該濺射裝置適於濺射透明導電氧化物膜至基板上及適於濺射至少一個薄膜電極至至少部分的透明導電氧化物膜上以及氣流控制器,該氣流控制器適於控制基板與透明導電氧化物膜的處理環境組成,處理環境含有相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體,其中當沉積薄膜電極至至少部分的透明導電氧化物膜上時,改變相對於透明導電氧化物膜作為施體材料或受體材料的處理氣體的分壓。根據又一附加或替代修改例,沉積設備包括適於加熱待處理基板的加熱裝置。根據可結合上述任何其他實施例與修改例的再一實施例,濺射裝置係提供作為磁控管濺射單元,磁控管濺射單元適於濺射選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成群組的金屬。根據又一實施例,提供適用薄膜電晶體的薄膜堆疊,薄膜堆疊包括基板、沉積於基板上的透明導電氧化物膜、沉積於透明導電氧化物膜上的前驅物層以及沉積於至少部分透明導電氧化物膜上的薄膜電極。根據可結合上述任何其他實施例與修改例的再一實施例,透明導電氧化物膜可包括選自由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物質的任何組合物所組成群組的n型材料或選自由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物質的任何組合物所組成群組的p型材料。根據一選擇性修改例,前驅物層包括選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成群組的濺射金屬。另外,前驅物層的厚度可為一個原子層至100 nm,且厚度通常為約10 nm。根據可結合上述任何其他實施例與修改例的又一實施例,一部分透明導電氧化物膜的載子濃度為1017個原子/立方公分至1020個原子/立方公分,且通常為約1019個原子/立方公分。另一部分透明導電氧化物膜的載子濃度為1016個原子/立方公分至1019個原子/立方公分,且通常為約1018個原子/立方公分。根據再一附加或替代修改例,薄膜電極包括選自由Mo、Ti、MoTi、Al、Cu和上述物質的任何組合物所組成群組的濺射金屬。
雖然以上係針對本發明實施例說明,但在不脫離本發明基本範圍的情況下,當可策劃本發明的其他和進一步實施例,因此本發明的保護範圍視後附申請專利範圍所界定者為準。
100...薄膜堆疊
101...基板
102...載具
103...加熱裝置
200...沉積系統
201...靶材
202...濺射氣體
203...真空泵
204...沉積材料
205...反應器
206...入口
207...氣體
300...控制器
301...氣閥
302...混合器
303、304...氣源
401-403...觸點
404...閘介電層
405...透明導電氧化物膜
406...蝕刻終止層
407...鈍化層
408...界面電阻
409、409’...容積電阻
410...透明導電氧化物膜
411...氣體
501-506...方塊
為讓本發明的上述特徵更明顯易懂,可配合參考實施例說明,部分實施例已概述如上。所附圖式與本發明的實施例有關並說明如下。
第1圖為根據一典型實施例,濺射沉積系統的示意方塊圖;
第2圖為根據另一典型實施例,適用薄膜電晶體的薄膜堆疊的側視圖;
第3圖為第2圖所示薄膜堆疊的側視圖,其中顯示產生界面電阻與容積電阻;
第4圖為根據又一典型實施例的薄膜堆疊側視圖,圖繪示氣體併入透明導電氧化物膜內;以及
第5圖為沉積薄膜電極至透明導電膜上的方法流程圖,薄膜電極用於薄膜電晶體。
100...薄膜堆疊
101...基板
401...閘極觸點
402...汲極觸點
403...源極觸點
404...閘介電層
405...透明導電氧化物膜
406...蝕刻終止層
407...鈍化層
408...界面電阻
409、409’...容積電阻

Claims (9)

  1. 一種沉積一薄膜電極至一透明導電氧化物膜上的方法,該方法包含:沉積該透明導電氧化物膜至一基板上;使該基板和該透明導電氧化物膜處於含有一處理氣體的一處理環境,該處理氣體相對於該透明導電氧化物膜作為一施體材料或一受體材料;以及濺射該薄膜電極至至少一部分的該透明導電氧化物膜上,其中:當濺射該薄膜電極至至少一部分的該透明導電氧化物膜上時,改變相對於該透明導電氧化物膜作為該施體材料或該受體材料的該處理氣體的一分壓。
  2. 如請求項1之方法,其中該處理環境包含選自由氬氣(Ar)、氫氣(H2)、氬氣/氫氣(Ar/H2)、氨氣(NH3)、氬氣/氨氣(Ar/NH3)和上述物質的任何組合物所組成群組的一氣體組成,或者,該處理環境包含選自由氬氣(Ar)、氮氣(N2)、氬氣/氮氣(Ar/N2)、氬氣/一氧化二氮(Ar/N2O)和上述物質的任何組合物所組成群組的一氣體組成。
  3. 如請求項1之方法,進一步包含在沉積該薄膜電極前,沉積一前驅物層至該透明導電氧化物膜上。
  4. 如請求項1之方法,其中在該薄膜沉積製程期間,控制至少一個沉積參數,該至少一個沉積參數選自由施予濺射陰極的功率、濺射氣體的壓力、沉積氣體混合物的組成、基板溫度和上述參數的任何組合物所組成的群組。
  5. 如請求項1之方法,其中作為該施體材料或該受體材料的該處理氣體相對濺射氣體的一流率為0.5%至60%,且通常為約10%。
  6. 如請求項3之方法,其中該前驅物層係藉由濺射一金屬而沉積,該金屬選自由鉬(Mo)、鈦(Ti)、鉬鈦合金(MoTi)、鋁(Al)、銅(Cu)和上述物質的任何組合物所組成的群組。
  7. 一種適於沉積一薄膜電極至一透明導電氧化物膜上的沉積設備,該沉積設備包含:一基板載具,該基板載具適於支承一待處理基板;一濺射裝置,該濺射裝置適於濺射該透明導電氧化物膜至該基板上及適於濺射至少一個薄膜電極至至少一部分的該透明導電氧化物膜上;以及一氣流控制器,該氣流控制器適於控制該基板與該透明導電氧化物膜的一處理環境的一組成,該處理環境含有一處理氣體,該處理氣體相對於該透明導電氧化物膜作為一施體材料或一受體材料,其中: 當濺射該薄膜電極至至少一部分的該透明導電氧化物膜上時,改變相對於該透明導電氧化物膜作為該施體材料或該受體材料的該處理氣體的一分壓。
  8. 如請求項7之沉積設備,進一步包含一加熱裝置,該加熱裝置適於加熱該待處理基板。
  9. 如請求項7之沉積設備,其中該濺射裝置提供作為一磁控管濺射單元,該磁控管濺射單元適於濺射選自由鉬(Mo)、鈦(Ti)、鉬鈦合金(MoTi)、鋁(Al)、銅(Cu)和上述物質的任何組合物所組成群組的一金屬。
TW100136956A 2010-10-29 2011-10-12 沉積薄膜電極與薄膜堆疊的方法 TWI515793B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10189508A EP2447999A1 (en) 2010-10-29 2010-10-29 Method for depositing a thin film electrode and thin film stack

Publications (2)

Publication Number Publication Date
TW201234481A TW201234481A (en) 2012-08-16
TWI515793B true TWI515793B (zh) 2016-01-01

Family

ID=43836679

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100136956A TWI515793B (zh) 2010-10-29 2011-10-12 沉積薄膜電極與薄膜堆疊的方法

Country Status (7)

Country Link
US (1) US8361897B2 (zh)
EP (1) EP2447999A1 (zh)
JP (1) JP5615442B2 (zh)
KR (1) KR101760839B1 (zh)
CN (1) CN103201839B (zh)
TW (1) TWI515793B (zh)
WO (1) WO2012055728A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR102044667B1 (ko) * 2013-05-28 2019-11-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그의 제조방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
KR101829970B1 (ko) 2016-02-01 2018-02-19 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
WO2021239211A1 (en) * 2020-05-25 2021-12-02 Applied Materials, Inc. Method for generating a layer stack and method for manufacturing a patterned layer stack
CN113233870B (zh) * 2021-04-25 2023-01-13 先导薄膜材料(广东)有限公司 一种掺杂氧化镉靶材及其制备方法与应用

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0197315A (ja) * 1987-10-08 1989-04-14 Toshiba Glass Co Ltd 酸化錫導電膜の形成方法
ES2185454B1 (es) 2000-08-28 2004-05-01 Centro De Investigaciones Energeticas, Medioambientales Y Tecnologicas (C.I.E.M.A.T.) Metodo de obtencion de oxidos conductores electricos y transparentes mediante pulverizacion catodica.
US8138364B2 (en) 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
US8038857B2 (en) * 2004-03-09 2011-10-18 Idemitsu Kosan Co., Ltd. Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes
CN100593244C (zh) 2004-03-19 2010-03-03 株式会社半导体能源研究所 形成图案的方法、薄膜晶体管、显示设备及其制造方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP4886476B2 (ja) * 2006-11-13 2012-02-29 パナソニック電工株式会社 有機エレクトロルミネッセンス素子
US8747630B2 (en) 2007-01-16 2014-06-10 Alliance For Sustainable Energy, Llc Transparent conducting oxides and production thereof
TWI371112B (en) 2007-10-02 2012-08-21 Univ Chang Gung Solar energy photoelectric conversion apparatus
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
AU2008319304B2 (en) 2007-11-02 2014-02-06 Agc Flat Glass Europe, S.A. Transparent conductive oxide coating for thin film photovoltaic applications and methods of making the same
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8043981B2 (en) * 2009-04-21 2011-10-25 Applied Materials, Inc. Dual frequency low temperature oxidation of a semiconductor device
CN101993032B (zh) * 2009-08-14 2013-03-27 京东方科技集团股份有限公司 微结构薄膜图形和tft-lcd阵列基板制造方法
JPWO2011039853A1 (ja) * 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
EP2447999A1 (en) 2012-05-02
JP5615442B2 (ja) 2014-10-29
TW201234481A (en) 2012-08-16
US20120104616A1 (en) 2012-05-03
CN103201839B (zh) 2016-11-16
CN103201839A (zh) 2013-07-10
JP2014502038A (ja) 2014-01-23
KR20140074861A (ko) 2014-06-18
US8361897B2 (en) 2013-01-29
WO2012055728A1 (en) 2012-05-03
KR101760839B1 (ko) 2017-08-04

Similar Documents

Publication Publication Date Title
TWI515793B (zh) 沉積薄膜電極與薄膜堆疊的方法
EP2738815B1 (en) Semiconductor materials, transistors including the same, and electronic devices including transistors
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
TWI394282B (zh) 使用多主動通道層之薄膜電晶體
TWI550722B (zh) 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
TWI519659B (zh) 薄膜金屬氮氧化半導體
EP2787527B1 (en) Method for treating a metal oxide semiconductor surface and method for preparing a thin film transistor
TW201248783A (en) Wiring structure and sputtering target
US9647126B2 (en) Oxide for semiconductor layer in thin film transistor, thin film transistor, display device, and sputtering target
TWI405335B (zh) 半導體結構及其製造方法
WO2009136645A2 (en) Thin film transistor and method of manufacturing the same
JP2010080936A (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
KR20070102939A (ko) 비정질 ZnO계 TFT
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN102646715A (zh) 薄膜晶体管及其制造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
WO2015188476A1 (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
Kim et al. Improvement in the negative bias temperature stability of ZnO based thin film transistors by Hf and Sn doping
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN207038532U (zh) 一种多晶氧化物柔性薄膜晶体管
JP7549515B2 (ja) 導電領域の形成方法、及び薄膜トランジスタの製造方法
Shan et al. Capacitance–Voltage characteristics analysis of indium zinc oxide thin film transistors based ultraviolet light irradiation
WO2023224792A1 (en) Regeneration anneal of metal oxide thin-film transistors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees