Nothing Special   »   [go: up one dir, main page]

CN102157564B - 顶栅金属氧化物薄膜晶体管的制备方法 - Google Patents

顶栅金属氧化物薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN102157564B
CN102157564B CN 201110009753 CN201110009753A CN102157564B CN 102157564 B CN102157564 B CN 102157564B CN 201110009753 CN201110009753 CN 201110009753 CN 201110009753 A CN201110009753 A CN 201110009753A CN 102157564 B CN102157564 B CN 102157564B
Authority
CN
China
Prior art keywords
metal oxide
photoresist
film transistor
preparation
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110009753
Other languages
English (en)
Other versions
CN102157564A (zh
Inventor
董承远
施俊斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN 201110009753 priority Critical patent/CN102157564B/zh
Publication of CN102157564A publication Critical patent/CN102157564A/zh
Application granted granted Critical
Publication of CN102157564B publication Critical patent/CN102157564B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种半导体技术领域的顶栅金属氧化物薄膜晶体管的制备方法,通过依次制备源漏电极、金属氧化物材料;然后在金属氧化物材料的表面涂敷光刻胶并对光刻胶层进行采用化学机械抛光;并通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物,最后剥离光刻胶并磁控溅射沉积栅绝缘层材料并通过湿法刻蚀形成栅极。本发明利用金属氧化物材料经特殊处理后可以由半导体转化为导体的特点,可以使金属氧化物薄膜与源漏电极间形成可靠的欧姆接触。

Description

顶栅金属氧化物薄膜晶体管的制备方法
技术领域
本发明涉及的是一种半导体技术领域的晶体管制备方法,具体是一种顶栅金属氧化物薄膜晶体管的制备方法。
背景技术
薄膜晶体管(TFT)在液晶和有机发光(OLED)等平板显示(FPD)技术领域得到了非常广泛的应用。目前,在TFT技术中有源层多采用非晶硅(a-Si)和多晶硅(p-Si)等半导体材料。其中,a-Si TFT应用最广泛,可以覆盖几乎所有尺寸的平板显示产品。p-Si TFT受膜质均一性的限制,目前只能适用于中小尺寸产品。从器件特性上讲,a-Si TFT具有构造简单、量产均一性好等优点,但同时具有迁移率低(约0.5cm2/V·s)、光照稳定性差等缺点;p-Si TFT尽管具有比a-Si TFT高出很多的迁移率(>10cm2/V·s),但同时具有构造复杂、漏电流大和量产均一性差等缺点。随着FPD技术的快速发展,对TFT的性能提出了越来越高的要求。从a-SiTFT和p-Si TFT的特性来看是无法完全满足上述要求的,所以新的TFT技术有待开发。从目前来看,金属氧化物TFT是最有希望的替代者之一。
金属氧化物作为TFT的有源层材料具有以下两方面优点:(1)禁带宽(>3.0eV),由此带来非常好的光照稳定性,所以与a-Si TFT不同,金属氧化物TFT可以制作成全透明器件,从而显著增加面板的开口率,进而降低显示器的功耗;(2)高迁移率(~10cm2/V·s)。总体而言,金属氧化物TFT同时具备a-Si TFT和p-Si TFT的技术优势,且在大规模量产上具有可行性,所以极有可能在不久的将来成为平板显示有源电子驱动器件的主流。
从公开发表的研究成果看,目前所采用金属氧化物TFT的器件结构以底栅错排型(Inverted-Staggered)结构为最多,这种结构在a-Si TFT的实际生产中得到了广泛应用。此外,顶栅错排型(Staggered)结构在文献中也有报道。附图1为常见的顶栅错排型金属氧化物薄膜晶体管的剖面示意图,包括玻璃衬底110,设置于衬底上的源电极121漏电极层122,设置于衬底和源漏电极层上的金属氧化物半导体层130,设置于金属氧化物半导体层之上的栅绝缘层140以最后设置于栅绝缘层之上的栅电极层。附图2为制造附图1所示器件结构通常采用的工艺流程,包括形成源漏电极图案T10,形成金属氧化物半导体层图案T20,形成栅绝缘层T30,以及形成栅电极层图案T40。
研究经验表明,采用附图1所示的器件结构时金属氧化物半导体层与源漏电极间往往很难形成真正的欧姆接触,由此会比较明显地降低薄膜晶体管的开态电流;当器件用作平板显示驱动时,有时便会导致像素充电不足现象的发生。
发明内容
本发明针对现有技术存在的上述不足,提供一种顶栅金属氧化物薄膜晶体管的制备方法,利用金属氧化物材料经特殊处理后可以由半导体转化为导体的特点,可以使金属氧化物薄膜与源漏电极间形成可靠的欧姆接触。
本发明是通过以下技术方案实现的,本发明包括以下步骤:
第一步、在衬底上采用磁控溅射源漏电极材料并通过光刻和湿法刻蚀形成源漏电极;
所述的湿法刻蚀是指:将刻蚀材料浸泡在刻蚀液成分为55wt%H3PO4、15%HNO3以及5%CH3COOH的刻蚀液内进行腐蚀。
第二步、在源漏电极上采用等离子体增强化学气相沉积金属氧化物材料;
所述的等离子体增强化学气相沉积是指:在等离子体放电过程的辅助下反应物质在气态条件下发生化学反应,生成固态物质沉积在加热的基板表面,进而制得固体薄膜。
所述的金属氧化物是指:氧化锌、氧化铟镓锌、氧化铟锌或氧化铟镓,其载流子浓度在1010/cm3以下。
第三步、在金属氧化物材料的表面涂敷光刻胶并对光刻胶层进行采用化学机械抛光;
所述的光刻胶层的厚度为1.2-2.0微米;所述的化学机械抛光是指:采用100-150gm/cm2的压力,以60-200rpm的转速将光刻胶层进行抛光平坦。
第四步、通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物,使之转化为载流子浓度增加至1013-1015cm-3以上的半导体;
所述的退火是指:在真空或还原性气氛下在200~400℃加热处理的过程;所述的等离子体处理是指:采用氩气等离子体对器件进行1~3分钟表面处理的过程。
第五步、剥离光刻胶并磁控溅射沉积栅绝缘层材料并通过湿法刻蚀形成栅极。
所述的剥离是指:采用二甲基亚砜和一乙醇胺以重量比为7∶3的混合剥离液去除光刻胶。
第一步和第五步中所述的磁控溅射是指:利用氩气等离子体在电场和磁场的作用下,被加速的高能离子轰击靶材表面,能量交换后,靶材表面的原子脱离原晶格而逸出,转移到基板表面而成膜,溅射功率为100W,气体压力为1Pa,溅射气体中氧气与氩气的比例范围为:1∶20~1∶100且氩气流量为30sccm,其中的栅绝缘层材料为:铝、钼或铬金属或其合金。
本发明涉及的顶栅金属氧化物薄膜晶体管的结构如下:一种顶栅金属氧化物薄膜晶体管,形成于玻璃衬底上,包含一源漏电极层,一金属氧化物层,一栅绝缘层和一栅电极层。所述源漏电极层位于玻璃基板上,所述金属氧化物层位于源漏电极层之上并在沟道区域附近与源漏电极层交叠,所述栅绝缘层位于源漏电极层和金属氧化物层之上并完全覆盖上述两层,所述栅电极层位于栅绝缘层之上并完全覆盖沟道区域。其特征是:金属氧化物层根据导电特性的不同分成两个区域,即半导体区域和导体区域。位于源漏极正上方区域呈导体特性;其它区域金属氧化物呈现半导体特性。
按照本发明制备的金属氧化物薄膜晶体管的源漏电极与高载流子浓度的金属氧化物薄膜(即导体)直接接触,而不是常见技术中源漏电极与氧化物半导体接触的结构。这样因为隧道效应,源漏电极可以和有源层之间形成可靠的欧姆接触。与现有技术相比,本发明充分利用了金属氧化物材料在不同工艺条件下可分呈半导体和导体的特点,将源漏极上方的金属氧化物转化为导体,在源漏电极与金属氧化物间形成可靠的欧姆接触,从而增大了开态电流,解决了显示驱动中充电不足的技术难题。
附图说明
图1为顶栅金属氧化物薄膜晶体常见结构示意图。
图2为顶栅金属氧化物薄膜晶体管常见工艺流程示意图。
图3为本发明顶栅金属氧化物薄膜晶体管结构示意图。
图4为实施例1工艺流程图。
图5为实施例2工艺流程图。
图6为实施例3工艺流程图。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例1
如图4所示,本实施例包括如下工艺步骤:
a)在玻璃衬底上沉积一层源漏电极薄膜并通过光刻和刻蚀等工艺形成所需图案(如附图4(a)所示)。
b)沉积一层金属氧化物材料,通过控制工艺条件使其呈半导体特性(如附图4(b)所示)。
c)对器件表面进行光刻胶610涂敷并采用化学机械抛光(CMP)技术进行平坦化处理,使除A、B区域外的其它区域均被光刻胶覆盖(如附图4(c)所示)。
d)通过采用真空退火处理710对未被光刻胶掩蔽的氧化物薄膜进行处理使其转化成导体特性(如附图4(d)所示)。
e)剥离光刻胶(如附图4(e)所示)。
f)沉积一层栅绝缘层(如附图4(f)所示)。
g)沉积一层栅电极薄膜并通过光刻和刻蚀等工艺形成所需图案,完成器件的制备(如附图3所示)。
所述工艺步骤a),成膜工艺通常采用磁控溅射技术,靶材采用AlNd与MoNb合金;刻蚀工艺采用传统的湿法刻蚀技术,刻蚀液采用磷酸、硫酸和醋酸的混合溶液。
所述工艺步骤b),通常采用交流磁控溅射溅射技术成膜,靶材采用ZnO,InGaZnO,InZnO,InGaO等氧化物陶瓷烧结体。溅射气压为1Pa,通过调整溅射气体中氧气与氩气的比例使金属氧化物薄膜中载流子浓度在1010/cm3以下,从而表现出绝缘体特性。刻蚀工艺通常采用传统的湿法刻蚀技术。刻蚀液采用磷酸和双氧水的混合液。
所述工艺步骤c),光刻胶厚度通常采用1.2-2.0微米,化学机械抛光压力范围100-150gm/cm2,转速为60-200rpm。
所述工艺步骤d),在真空中将样品加热至300℃,保持60分钟后在空气中冷却。使被处理的氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
所述工艺步骤e),剥离液通常采用DMSO∶MEA=7∶3(重量比)。
所述工艺步骤f),通常采用等离子体增强化学气相沉积技术。以沉积二氧化硅为例,采用硅烷和氧气为反应气体,放电功率为200W,基板加热温度为300℃。
所述工艺步骤g),成膜工艺通常采用磁控溅射技术,靶材采用AlNd与MoNb合金;刻蚀工艺采用传统的湿法刻蚀技术,刻蚀液采用磷酸、硫酸和醋酸的混合溶液。
实施例2
如图5所示,本实施例的工艺流程与实施例1相似。不同之处在于在图5(d)中采用在还原性气氛中退火处理的方法(720)实现金属氧化物由绝缘体向半导体的转变。
所述工艺步骤720,在氢气或氮气等还原性气氛下将样品加热至300℃,保持30分钟后在空气中冷却。使被处理的金属氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
实施例3
如图6所示,本实施例的工艺流程与实施例1相似。不同之处在于在图6(d)中采用等离子体处理处理的方法(730)实现金属氧化物由绝缘体向半导体的转变。
所述工艺步骤730,将样品置于真空腔室中,采用氩气等离子体对样品作3~5分钟的等离子体表面处理,放电功率为150W。使被处理的金属氧化物薄膜的载流子浓度增加至1013~1015cm-3范围内,从而呈现半导体特性。
附图3为按照本发明提出的方法制造出的顶栅金属氧化物薄膜晶体管结构示意图,其基本结构如下:形成于玻璃衬底310上,包含一漏电极层321和源电极层322,一金属氧化物层330,一栅绝缘层340,一栅电极层350。
所述源漏电极层位于玻璃衬底上,通常由金属铝、钼、铬等材料构成,在大尺寸平板显示背板技术中源漏电极层一般由铝钕/钼铌合金构成,既能获得好的导电特性又能防止薄膜表面出现“小丘”等不良。源漏电极层的厚度通常为300纳米左右。
所述金属氧化物层位于源漏电极层之上且在沟道区域附近与源漏电极交叠,可以为氧化锌(ZnO)为代表的多晶金属氧化物材料,也可以是铟镓锌氧(IGZO)为代表的非晶金属氧化物材料。其特征是:金属氧化物层根据导电特性的不同分成两个区域,即导体区域和半导体区域。位于源漏极正上方区域的金属氧化物薄膜呈现导体特性;其它区域金属氧化物呈现半导体特性。金属氧化物层的厚度可以在100-300纳米范围内。
所述栅绝缘层位于金属氧化物层和源漏电极层之上且覆盖上述两层薄膜,通常由二氧化硅或氮化硅构成,薄膜厚度为300纳米左右。
所述栅电极层位于栅绝缘层上,通常由金属铝、钼、铬等材料构成。在大尺寸平板显示背板技术中栅电极层一般由钼铌/铝钕/钼铌合金构成,既能获得好的导电特性又能防止薄膜表面出现“小丘”等不良。栅电极层厚度通常为300纳米左右。
与现有技术相比,本发明制备的金属氧化物薄膜晶体管的源漏电极与高载流子浓度的金属氧化物薄膜(即导体)直接接触,而不是常见技术中源漏电极与氧化物半导体接触的结构。这样因为隧道效应源漏电极与有源层之间会形成可靠的欧姆接触。本发明充分利用了金属氧化物材料在不同工艺条件下可分呈半导体和导体的特点,将源漏极上方的金属氧化物转化为导体,在源漏电极与金属氧化物间形成可靠的欧姆接触,从而增大了开态电流,解决了显示驱动中充电不足的技术难题。

Claims (6)

1.一种顶栅金属氧化物薄膜晶体管的制备方法,其特征在于,包括以下步骤:
第一步、在衬底上采用磁控溅射源漏电极材料并通过光刻和湿法刻蚀形成源漏电极;
第二步、在源漏电极上采用等离子体增强化学气相沉积金属氧化物材料;
第三步、在金属氧化物材料的表面涂敷光刻胶并对光刻胶层进行采用化学机械抛光;
第四步、通过退火处理或等离子体处理未被光刻胶掩蔽的金属氧化物,使之转化为载流子浓度增加至1013-1015 cm-3以上的半导体;
所述的退火是指:在真空或还原性气氛下在200~400℃加热处理的过程;所述的等离子体处理是指:采用氩气等离子体对未被光刻胶掩蔽的金属氧化物进行1~3分钟表面处理的过程;
第五步、剥离光刻胶并磁控溅射沉积栅绝缘层材料并通过湿法刻蚀形成栅极。
2.根据权利要求1所述的顶栅金属氧化物薄膜晶体管的制备方法,其特征是,第一步和第五步中所述的磁控溅射是指:利用氩气等离子体在电场和磁场的作用下,被加速的高能离子轰击靶材表面,能量交换后,靶材表面的原子脱离原晶格而逸出,转移到基板表面而成膜,溅射功率为100W,气体压力为1Pa,溅射气体中氧气与氩气的比例范围为:1:20 ~1:100且氩气流量为30sccm,其中的栅绝缘层材料为二氧化硅或氮化硅。
3.根据权利要求1所述的顶栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的等离子体增强化学气相沉积是指:在等离子体放电过程的辅助下反应物质在气态条件下发生化学反应,生成固态物质沉积在加热的基板表面,进而制得固体薄膜。
4.根据权利要求1-3中任一所述的顶栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的金属氧化物是指:氧化锌、氧化铟镓锌、氧化铟锌或氧化铟镓,其载流子浓度在1010/cm3以下。
5.根据权利要求1所述的顶栅金属氧化物薄膜晶体管的制备方法,其特征是,第三步中所述的光刻胶层的厚度为1.2-2.0微米;所述的化学机械抛光是指:采用100-150gm/cm2的压力,以60-200rpm的转速将光刻胶层进行抛光平坦。
6.根据权利要求1所述的顶栅金属氧化物薄膜晶体管的制备方法,其特征是,所述的剥离是指:采用二甲基亚砜和一乙醇胺以重量比为7:3的混合剥离液去除光刻胶。
CN 201110009753 2011-01-18 2011-01-18 顶栅金属氧化物薄膜晶体管的制备方法 Expired - Fee Related CN102157564B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110009753 CN102157564B (zh) 2011-01-18 2011-01-18 顶栅金属氧化物薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110009753 CN102157564B (zh) 2011-01-18 2011-01-18 顶栅金属氧化物薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN102157564A CN102157564A (zh) 2011-08-17
CN102157564B true CN102157564B (zh) 2013-05-01

Family

ID=44438896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110009753 Expired - Fee Related CN102157564B (zh) 2011-01-18 2011-01-18 顶栅金属氧化物薄膜晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN102157564B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
CN102790012A (zh) * 2012-07-20 2012-11-21 京东方科技集团股份有限公司 阵列基板的制造方法及阵列基板、显示装置
CN103000530B (zh) * 2012-11-13 2015-05-20 深圳丹邦投资集团有限公司 顶栅氧化物薄膜晶体管的制造方法
CN103021959B (zh) * 2012-11-30 2014-09-17 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN103050412B (zh) * 2012-12-20 2015-10-21 深圳丹邦投资集团有限公司 氧化物薄膜晶体管的制造方法
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
CN105206570B (zh) * 2015-10-27 2018-11-23 深圳市华星光电技术有限公司 一种显示面板及其制造方法
CN106783624A (zh) * 2016-12-31 2017-05-31 杭州潮盛科技有限公司 晶体管阈值电压调节方法及反相器制备方法
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN108461391B (zh) * 2018-04-03 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种igzo有源层、氧化物薄膜晶体管的制备方法
CN108766890B (zh) * 2018-04-13 2020-10-02 北京理工大学 一种低温制备金属氧化物薄膜晶体管的方法
CN113253581B (zh) * 2021-05-13 2024-05-31 中国振华集团永光电子有限公司(国营第八七三厂) 一种去除离子注入后光刻胶的方法
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
CN101478005A (zh) * 2009-02-13 2009-07-08 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
CN101859799A (zh) * 2009-04-02 2010-10-13 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Also Published As

Publication number Publication date
CN102157564A (zh) 2011-08-17

Similar Documents

Publication Publication Date Title
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
KR101800852B1 (ko) 반도체 장치
JP5417332B2 (ja) 電界効果型トランジスタの製造方法
Furuta et al. Electrical properties of the thin-film transistor with an indium–gallium–zinc oxide channel and an aluminium oxide gate dielectric stack formed by solution-based atmospheric pressure deposition
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
WO2011132418A1 (ja) 成膜方法
CN103545318A (zh) 半导体装置及其制造方法
TWI474407B (zh) A method for manufacturing a transistor, a transistor, and a sputtering target
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
TWI515793B (zh) 沉積薄膜電極與薄膜堆疊的方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
JP5291105B2 (ja) 電界効果型トランジスタの製造方法
WO2017128633A1 (zh) 制造薄膜晶体管的方法
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
US10204940B2 (en) Array substrate, its manufacturing method thereof and a liquid crystal display panel
CN1316770A (zh) 多晶硅薄膜的制造方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN112420520A (zh) 一种利用金属诱导半导体氧化物结晶的方法
WO2020252876A1 (zh) 一种薄膜晶体管基板及其制备方法
CN117276350B (zh) 一种氧化锌基双栅薄膜晶体管及其制备方法和应用
JP7549515B2 (ja) 導電領域の形成方法、及び薄膜トランジスタの製造方法
US11049881B2 (en) Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor
Guo et al. Comparative Study of Indium Oxide Films for High‐Mobility TFTs: ALD, PLD and Solution Process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20200118